KR100298179B1 - 반도체장치제조방법 - Google Patents

반도체장치제조방법 Download PDF

Info

Publication number
KR100298179B1
KR100298179B1 KR1019980024570A KR19980024570A KR100298179B1 KR 100298179 B1 KR100298179 B1 KR 100298179B1 KR 1019980024570 A KR1019980024570 A KR 1019980024570A KR 19980024570 A KR19980024570 A KR 19980024570A KR 100298179 B1 KR100298179 B1 KR 100298179B1
Authority
KR
South Korea
Prior art keywords
film
polysilicon
semiconductor device
interlayer insulating
device manufacturing
Prior art date
Application number
KR1019980024570A
Other languages
English (en)
Other versions
KR20000003340A (ko
Inventor
남기원
김훈상
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019980024570A priority Critical patent/KR100298179B1/ko
Publication of KR20000003340A publication Critical patent/KR20000003340A/ko
Application granted granted Critical
Publication of KR100298179B1 publication Critical patent/KR100298179B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 장치 제조 공정 중 폴리 실리콘막을 포함하는 배선 및 층간절연막 형성 공정에 관한 것이며, 평탄화막의 플로우 공정시 발생하는 결함에 의한 폴리실리콘막을 포함하는 배선의 산화를 방지하는 반도체 장치 제조방법을 제공하는데 그 목적이 있다. 본 발명은 폴리실리콘을 포함하는 배선 상에 층간절연 산화막을 형성하고, 층간절연 산화막 상에 희생 실리콘막을 형성하여 후속 평탄화막 플로우 공정시 발생될 수 있는 균열 등의 결함에 의한 폴리실리콘을 포함하는 배선의 산화를 방지하는 기술이다.

Description

폴리실리콘을 포함하는 배선의 산화를 방지하기 위한 반도체 장치 제조방법{A method of fabricating semiconductor device for preventing oxidation of wire including polysilicon}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 장치 제조 공정 중폴리실리콘막을 포함하는 배선 및 층간절연막 형성 공정에 관한 것이다.
현재 반도체 제조 공정에서 비트라인 등의 배선에는 주로 폴리실리콘을 배선 재료로 사용하고 있다. 또한 폴리실리콘막과 실리사이드(Silicide) 막을 함께 사용하는 폴리사이드(Polycide) 구조도 널리 사용되고 있다.
한편, 이와 같이 폴리실리콘을 배선 재료로 사용하는 배선 공정시 층간절연막으로 IP(InterPoly Oxide)와 함께 평탄화막인 BPSG(BofroPospho Silicate Glass)막을 사용하고 있다. BPSG막의 평탄화를 위해서는 필수적으로 고온의 플로우 공정을 실시해야 하는데, BPSG 플로우 공정시 비정상적인 플로우가 발생할 경우 BPSG막 내부에 균열(CracK)과 같은 결함이 유발되고, 후속 열공정(예를 들어, ONO막 증착시 실시하는 열공정)에 의하여 BPSG막이 리플로우 되면서 산소(O2)가 침투하게 된다. 침투된 산소는 결국 폴리실리콘 배선과 반응하여 폴리실리콘막의 일부를 산화시켜 실리콘산화막(SiO2)으로 변화시키는 현상을 초래한다. 이러한 폴리실리콘 배선의 산화는 소자의 전기적 특성을 열화시키고, 심할 경우 페일(fail)을 유발하여 수율을 저하시키는 문제점이 있어TEk.
첨부된 도면 도 1a 내지 도 1c는 종래기술에 따른 반도체 장치 제조 공정을 도시한 것이다.
우선, 도 1a는 실리콘 기판(10) 상에 폴리실리콘 비트라인(11)을 형성하고, IPO(12)로 층간 절연을 이룬 후, BPSG막(13)이 증착된 상태를 나타낸 것이다.
다음으로, 도 1b는 열공정을 실시하여 BPSG막(13)을 플로우 시킨 상태를 나타낸 것으로, 비정상적인 플로우에 의해 BPSG막(13) 내에 균열(14)이 발생되어 있다.
다음으로, 도 1e는 후속 열공정에 의해 폴리실리콘 비트라인(11)의 일부가 산화된 상태를 나타낸 것으로, 도면 부호 '15'는 폴리실리콘 비트라인(11)이 산화되어 형성된 산화막을 나타낸 것이다.
도시된 바와 같이 폴리실리콘 비트라인(11)이 산화될 경우, 전술한 바와 같이 소자의 전기적 특성과 수율에 악영향을 미치게 된다.
상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 본 발명은, 평탄화막의 플로우 공정시 발생하는 결함에 의한 폴리실리콘막을 포함하는 배선의 산화를 방지하기 위한 반도체 장치 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래기술에 따른 반도체 장치 제조 공정도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 반도체 장치 제조 공정도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 실리콘 기판 21 : 폴리시리콘 비트라인
22 : IPO 23 : 폴리실리콘막
24 : BPSG막 25 : 균열
26 : 산화막
상기 목적을 달성하기 위한 본 발명의 특징적인 반도체 장치 제조방법은, 기판 상에 폴리실리콘을 포함하는 배선을 형성하는 제1 단계; 상기 제1 단계를 마친 전체 구조 표면을 따라 층간절연 산화막을 형성하는 제2 단계; 상기 층간절연 산화막 상에 희생 실리콘층을 형성하는 제3 단계; 상기 희생 실리콘층 상부에 평탄화막을 증착하는 제4 단계; 및 상기 평탄화막을 프로우시키는 제5 단계를 포함하여 이루어진다.
즉, 본 발명은 폴리실리콘을 포함하는 배선 상에 층간절연 산화막을 형성하고, 층간절연 산화막 상에 희생 실리콘막을 형성하여 후속 평탄화막 플로우 공정시 발생될 수 있는 균열 등의 결함에 의한 폴리실리콘을 포함하는 배선의 산화를 방지하는 기술이다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 2a 내지 도 2b는 본 발명의 일 실시예에따른 반도체 장치 제조 공정을 도시한 것으로, 이하 이를 참조하여 그 고정을 살펴본다.
우선, 도 2a는 실리콘 기판(20) 상에 폴리실리콘 비트라인(21)을 형성한 다음, IPO(22)를 100∼2000Å enRP로 증착한 상태를 나타낸 것이다.
다음으로, 도 2b에 도시된 바와 같이 전체구조 상부에 BPSG막(24)을 증착하고, 열처리를 실시하여 BPSG막(24)을 플로우 시킨다. 이때, BPSG막(24)의 평탄화는 이룰 수 있으나, 비정상적인 플로우에 의해 BPSG막(24) 내에 균열(25)이 발생한다.
이어서, 도 2c에 도시된 바와 같이 후속 공정인 ONO(도시되지 않음) 증착을 실시하는데, 이때 고온의 열공정에 의해 산소(O2)가 BPSG막(24) 내에 발생한 균열(25)을 통해 침투하게 된다. 이러한 산소가 고온 분위기에서 폴리실리콘(23) 내의 실리콘(Si)과 반응하여 폴리실리콘막(23)을 산화막(SiO2)(26)으로 변환시킨다.
이상의 공정을 진행하면, 균열(25)을 통해 침투한 산소가 폴리실리콘 비트라인(21)까지 도달하지 못하고, 희생 폴리실리콘막(23)의 산화에 소비됨으로써 폴리실리콘 비트라인(21)의 산화를 방지할 수 있다.
전술한 일 실시예에서는 폴리실리콘 비트라인을 일례로 하였으나, 본 발명은 폴리사이드 구조의 비트라인에도 적용할 수 있으며, 희생 실리콘층으로 폴리실리콘막을 대신하여 단결정실리콘막, 비정질실리콘막 등을 사용할 수도 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서와 같이 본 발명은 후속 층간절연막 공정시 폴리실리콘을 포함하는 배선의 산화를 방지하는 효과가 있으며, 이로 인하여 소자의 신뢰도 및 수율을 향상시키는 효과를 기대할 수 있다.

Claims (4)

  1. 기판 상에 폴리실리콘을 포함하는 배선을 형성하는 제1 단계;
    상기 제1 단계를 마친 전체 구조 표면을 따라 층간절연 산화막을 형성하는 제2 단계;
    상기 층간절연 산화막 상에 희생 실리콘층을 형성하는 제3 단계;
    상기 희생 실리콘층 상부에 평탄화막을 증착하는 제4 단계; 및
    상기 평탄화막을 플로우시키는 제5 단계
    를 포함하여 이루어진 반도체 장치 제조방법.
  2. 제1항에 있어서,
    상기 평탄화막은 BPSG(BoroPospho Silicate Glass)막인 것을 특징으로 하는 반도체 장치 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 희생 실리콘층은 폴리실리콘막, 단결정실리콘막, 비정질실리콘막 중 어느 하나인 것을 특징으로 하는 반도체 장치 제조방법.
  4. 제3항에 있어서,
    상기 희생 시리콘층은 100 내지 2000Å 두께인 것을 특징으로 하는 반도체 장치 제조방법.
KR1019980024570A 1998-06-27 1998-06-27 반도체장치제조방법 KR100298179B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024570A KR100298179B1 (ko) 1998-06-27 1998-06-27 반도체장치제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024570A KR100298179B1 (ko) 1998-06-27 1998-06-27 반도체장치제조방법

Publications (2)

Publication Number Publication Date
KR20000003340A KR20000003340A (ko) 2000-01-15
KR100298179B1 true KR100298179B1 (ko) 2001-08-07

Family

ID=19541103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024570A KR100298179B1 (ko) 1998-06-27 1998-06-27 반도체장치제조방법

Country Status (1)

Country Link
KR (1) KR100298179B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196222A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04196222A (ja) * 1990-11-27 1992-07-16 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
KR20000003340A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR100398037B1 (ko) 플래쉬 메모리 제조 방법
KR100298179B1 (ko) 반도체장치제조방법
JPH07312353A (ja) 半導体装置の製造方法
JPH10303144A (ja) 半導体装置のシリサイド層形成方法
KR100443148B1 (ko) 반도체소자의 제조방법
KR100402242B1 (ko) 반도체 소자 제조방법
KR100227622B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR100260524B1 (ko) 반도체소자의금속배선형성방법
KR100340881B1 (ko) 반도체 소자의 배선 형성방법
KR950012919B1 (ko) 반도체장치의 도전선 및 층간절연막 형성방법
KR100257749B1 (ko) 반도체 소자의 보호막 형성 방법
JPH0621218A (ja) 半導体装置とその製造方法
KR100212015B1 (ko) 반도체 소자의 게이트전극 형성방법
KR100205097B1 (ko) 반도체 소자의 보론 포스포러스 실리케이트 글래스막 형성방법
KR100519509B1 (ko) 반도체장치의 층간절연막 형성 방법_
KR100351239B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100392896B1 (ko) 반도체 금속 배선 형성 방법
JPH0473972A (ja) 半導体装置の製造方法
KR100265360B1 (ko) 반도체장치의보호막형성방법
KR0144927B1 (ko) 폴리사이드와 폴리사이드간의 접촉창 및 그 형성방법
KR940007056B1 (ko) 반도체의 이중금속층 절연막 형성방법
KR0183880B1 (ko) 도전층 형성 방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR970007968B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100321720B1 (ko) 텅스텐폴리사이드구조를가진모스트랜지스터의게이트전극형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee