JP2002343795A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2002343795A
JP2002343795A JP2001146494A JP2001146494A JP2002343795A JP 2002343795 A JP2002343795 A JP 2002343795A JP 2001146494 A JP2001146494 A JP 2001146494A JP 2001146494 A JP2001146494 A JP 2001146494A JP 2002343795 A JP2002343795 A JP 2002343795A
Authority
JP
Japan
Prior art keywords
insulating film
barrier metal
wiring
semiconductor device
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001146494A
Other languages
English (en)
Inventor
Kenji Saito
健二 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001146494A priority Critical patent/JP2002343795A/ja
Publication of JP2002343795A publication Critical patent/JP2002343795A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 実装効率を低下させることなく剥がれによる
問題を防止すること。 【解決手段】 半導体基板１上に設けた第１層間絶縁膜
２と、第１層間絶縁膜２に第１バリアメタル３ａを介し
て設けたＷプラグ４および第１アルミニウム合金配線５
と、第１アルミニウム合金配線５上に設けた第２層間絶
縁膜６と、第２層間絶縁膜６のビアホール１０に設けた
ボンディングパッド８ａと、を備える半導体装置であっ
て、第１バリアメタル３ａにおいて少なくともボンディ
ングパッド８ａに対応する部位を除去した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体基板上に
設けた第１絶縁膜と、前記第１絶縁膜に第１バリアメタ
ルを介して設けたＷ（タングステン）プラグおよび第１
配線と、前記第１配線上に設けた第２絶縁膜と、前記第
２絶縁膜のビアホールに設けたボンディングパッドと、
を備える半導体装置およびその製造方法に関するもので
ある。
【０００２】
【従来の技術】図３（ａ）〜図３（ｃ）は、この種の半
導体装置の製造工程を示す断面図である。この半導体装
置では、まず、図３（ａ）に示すように、半導体基板１
上の第１層間絶縁膜２にコンタクト開口部２ａを形成し
た後、第１バリアメタル３を堆積し、さらにコンタクト
開口部２ａにＷプラグ４を形成する。次いで、図３
（ｂ）に示すように、第１バリアメタル３上に第１アル
ミニウム合金配線５を設けた後、第２層間絶縁膜６を堆
積し、該第２層間絶縁膜６にビアホール６ａを形成す
る。最後に、図３（ｃ）に示すように、第２層間絶縁膜
６上にバリアメタル７を介して第２アルミニウム合金配
線８を設けることにより、上記ビアホール６ａに第２ア
ルミニウム合金配線８のボンディングパッド８ａを形成
するようにしている。なお、図中の符号９は、パッシベ
ーション膜である。
【０００３】上記のように構成した半導体装置では、ボ
ンディングパッド８ａにボンディングワイヤが圧着さ
れ、例えばこのボンディングワイヤを介して外部引き出
しリードに接続されることになる。
【０００４】
【発明が解決しようとする課題】ところで、上述した従
来の半導体装置にあっては、ボンディングパッド８ａの
形成域内において第１層間絶縁膜２と第１バリアメタル
３とが相互に接触した構造となる。これら第１層間絶縁
膜２と第１バリアメタル３とは、相互の密着性に乏し
い。このため、ボンディングパッド８ａにボンディング
ワイヤを圧着した後、これを引き出す際の引張応力によ
って第１層間絶縁膜２と第１バリアメタル３との間に
「剥がれ」が生じ、種々の問題を招来する虞れがある。
【０００５】図４（ａ）は、こうした「剥がれ」を防止
するようにした半導体装置を示したものである。すなわ
ち、この半導体装置では、ボンディングパッド８ａとな
る箇所の第１アルミニウム合金配線５および第１バリア
メタル３を除去した状態で第２層間絶縁膜６を堆積し、
その上に第２アルミニウム合金配線８を設けるようにし
ている。
【０００６】この半導体装置によれば、ボンディングパ
ッド８ａの形成域内において第１層間絶縁膜２と第１バ
リアメタル３とが相互に接触した構造とならないため、
上述した「剥がれ」の問題を招来する虞れがない。
【０００７】しかしながら、図４（ａ）に示した半導体
装置にあっては、ボンディングパッド８ａの形成域外に
おいて第１アルミニウム合金配線５と第２アルミニウム
合金配線８とを電気的に接続させるためのビアホール６
ｂを新たに設ける必要がある。この結果、図３（ｄ）お
よび図４（ｂ）に示すように、チップ面積を増大させざ
るを得ず、実装効率の点で必ずしも好ましいとはいえな
い。
【０００８】この発明は上記に鑑みてなされたもので、
実装効率を低下させることなく剥がれによる問題を防止
することのできる半導体装置およびその製造方法を得る
ことを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる半導体装置は、半導体基板上に設
けた第１絶縁膜と、前記第１絶縁膜に第１バリアメタル
を介して設けたＷプラグおよび第１配線と、前記第１配
線上に設けた第２絶縁膜と、前記第２絶縁膜のビアホー
ルに設けたボンディングパッドと、を備える半導体装置
であって、前記第１バリアメタルにおいて少なくとも前
記ボンディングパッドに対応する部位を除去したことを
特徴とする。
【００１０】この発明によれば、ボンディングパッドに
対応する部位において第１バリアメタルと第１絶縁膜と
の相互接触を相互接触させることなく第１配線と第２配
線とを電気的に接続することができる。
【００１１】つぎの発明にかかる半導体装置は、上記の
発明において、前記第１配線と前記第２絶縁膜との間に
第２バリアメタルを設ける一方、該第２バリアメタルに
おいて少なくとも前記ボンディングパッドに対応する部
位を除去したことを特徴とする。
【００１２】この発明によれば、ボンディングパッドに
対応する部位において第２バリアメタルと第２絶縁膜と
を相互接触させることなく第２絶縁膜と第１配線との間
に第２バリアメタルを介在させることができる。
【００１３】つぎの発明にかかる半導体装置の製造方法
は、半導体基板上に設けた第１絶縁膜と、前記第１絶縁
膜に第１バリアメタルを介して設けたＷプラグおよび第
１配線と、前記第１配線上に設けた第２絶縁膜と、前記
第２絶縁膜のビアホールに設けたボンディングパッド
と、を備える半導体装置の製造方法であって、前記第１
絶縁膜にコンタクト開口部を形成する工程と、前記コン
タクト開口部を形成した第１絶縁膜上に第１バリアメタ
ルを堆積した後、Ｗ膜を堆積する工程と、前記Ｗ膜にエ
ッチバック処理を施すことにより、前記第１絶縁膜のコ
ンタクト開口部にＷプラグを形成する一方、前記第１絶
縁膜上の第１バリアメタルを除去する工程と、前記第１
バリアメタルを除去した第１絶縁膜上に前記第１配線を
設ける工程と、を含むことを特徴とする。
【００１４】この発明によれば、ボンディングパッドに
対応する部位において第１バリアメタルと第１絶縁膜と
の相互接触を相互接触させることなく第１配線と第２配
線とを電気的に接続することができる。
【００１５】つぎの発明にかかる半導体装置の製造方法
は、半導体基板上に設けた第１絶縁膜と、前記第１絶縁
膜に第１バリアメタルを介して設けたＷプラグおよび第
１配線と、前記第１配線上に設けた第２絶縁膜と、前記
第２絶縁膜のビアホールに設けたボンディングパッド
と、を備える半導体装置の製造方法であって、前記第１
絶縁膜にコンタクト開口部を形成する工程と、前記コン
タクト開口部を形成した第１絶縁膜上に第１バリアメタ
ルを堆積した後、Ｗ膜を堆積する工程と、前記Ｗ膜にエ
ッチバック処理を施すことにより、前記第１絶縁膜のコ
ンタクト開口部にＷプラグを形成する工程と、前記第１
絶縁膜上の第１バリアメタルを選択的に除去する工程
と、前記第１バリアメタル上に前記第１配線を設けた
後、前記第２絶縁膜を堆積する工程と、前記第２絶縁膜
において前記第１バリアメタルを除去した部位に前記ビ
アホールを形成する工程と、を含むことを特徴とする。
【００１６】この発明によれば、ボンディングパッドに
対応する部位において第１バリアメタルと第１絶縁膜と
の相互接触を相互接触させることなく第１配線と第２配
線とを電気的に接続することができる。
【００１７】つぎの発明にかかる半導体装置の製造方法
は、上記の発明において、前記第１配線上に第２バリア
メタルを堆積する工程と、前記第１バリアメタルを除去
した部位に対応する前記第２バリアメタルを選択的に除
去する工程と、をさらに含むことを特徴とする。
【００１８】この発明によれば、ボンディングパッドに
対応する部位において第２バリアメタルと第２絶縁膜と
を相互接触させることなく第２絶縁膜と第１配線との間
に第２バリアメタルを介在させることができる。
【００１９】
【発明の実施の形態】以下に添付図面を参照して、この
発明にかかる半導体装置およびその製造方法の好適な実
施の形態を詳細に説明する。
【００２０】実施の形態１．図１（ａ）〜図１（ｃ）
は、この発明の実施の形態１である半導体装置の製造工
程を示す断面図である。この半導体装置では、まず、図
１（ａ）に示すように、半導体基板１上に、ＣＶＤ法
（化学気相成長法：Chemical Vapor Deposition）によ
り、ＢＰＳＧ（Boro-Phospo-Silicate Glass）やＮＳＧ
（Non-Doped-Silicate Glass）等の第１層間絶縁膜２を
堆積し、該第１層間絶縁膜２に写真製版と化学処理とを
施すことによって、電気的接続が必要な部分にのみ選択
的にコンタクト開口部２ａを形成する。このコンタクト
開口部２ａを形成した第１層間絶縁膜２の上には、スパ
ッタ法によりＴｉ／ＴｉＮの第１バリアメタル３ａを堆
積し、続けてＣＶＤ法でＷ膜を堆積する。その後、エッ
チングバック処理によりコンタクト開口部２ａに選択的
にＷを残してＷプラグ４を形成する一方、当該エッチバ
ック処理により第１層間絶縁膜２上の第１バリアメタル
３ａを除去する。
【００２１】次いで、図１（ｂ）に示すように、スパッ
タ法により第１アルミニウム合金配線５およびＴｉＮの
第２バリアメタル３ｂを順次堆積して第１アルミニウム
配線層を形成する。さらにＣＶＤ法によりこの第１アル
ミニウム配線層の上に第２層間絶縁膜６を堆積して第２
層間絶縁層を形成する。
【００２２】次いで、図１（ｃ）に示すように、第２層
間絶縁膜６および第２バリアメタル３ｂに対して写真製
版と化学処理とを施すことにより、電気的接続が必要な
部分にのみ選択的にビアホール１０を形成する。その上
にスパッタ法によりＴｉ／ＴｉＮのバリアメタル７を堆
積し、さらに第２アルミニウム合金配線８を設けること
により、上記ビアホール１０に第２アルミニウム合金配
線８のボンディングパッド８ａを形成する。
【００２３】最後に、ＣＶＤ法によりプラズマ窒化膜を
堆積する一方、ボンディングパッド８ａに対応する部分
のプラズマ窒化膜に写真製版と化学処理とを施すことに
よってこれを除去し、パッシベーション膜９を形成す
る。
【００２４】上記のように構成した半導体装置によれ
ば、ボンディングパッド８ａの形成域において第１層間
絶縁膜２と第１バリアメタル３ａ、並びに第２層間絶縁
膜６と第２バリアメタル３ｂとを相互に接触させること
なく、第１アルミニウム合金配線５と第２アルミニウム
合金配線８とを電気的に接続することができる。従っ
て、図１（ｄ）に示すように、チップ面積を増大させる
ことなく、つまり実装効率を低下させることなく、剥が
れによる問題を防止することが可能になる。しかも、第
２層間絶縁膜６と第１層間絶縁膜２との間に第２バリア
メタル３ｂを介在させることができるため、半導体装置
の信頼性を向上させることが可能になる。
【００２５】実施の形態２．つぎに、この発明の実施の
形態２について説明する。図２（ａ）〜図２（ｂ）は、
この発明の実施の形態２である半導体装置の製造工程を
示す断面図である。この半導体装置では、まず、図２
（ａ）に示すように、半導体基板１上に、ＣＶＤ法によ
り、ＢＰＳＧやＮＳＧ等の第１層間絶縁膜２を堆積し、
該第１層間絶縁膜２に写真製版と化学処理とを施すこと
によって、電気的接続が必要な部分にのみ選択的にコン
タクト開口部２ａを形成する。このコンタクト開口部２
ａを形成した第１層間絶縁膜２の上には、スパッタ法に
よりＴｉ／ＴｉＮの第１バリアメタル３ａを堆積し、続
けてＣＶＤ法でＷ膜を堆積する。その後、エッチングバ
ック処理によりコンタクト開口部２ａに選択的にＷを残
してＷプラグ４を形成する。さらに、フォトレジスト１
１によりマスクパターンを形成した後、エッチング処理
により第１バリアメタル３ａを選択的に除去する。
【００２６】以下、実施の形態１の半導体装置と同様
に、スパッタ法により第１アルミニウム合金配線５およ
びＴｉＮの第２バリアメタル３ｂを順次堆積して第１ア
ルミニウム配線層を形成する。さらにＣＶＤ法によりこ
の第１アルミニウム配線層の上に第２層間絶縁膜６を堆
積して第２層間絶縁層を形成する。
【００２７】次いで、第２層間絶縁膜６および第２バリ
アメタル３ｂに対して写真製版と化学処理とを施すこと
により、電気的接続が必要な部分にのみ選択的にビアホ
ール１０を形成する。その上にスパッタ法によりＴｉ／
ＴｉＮのバリアメタル７を堆積し、さらに第２アルミニ
ウム合金配線８を設けることにより、上記ビアホール１
０に第２アルミニウム合金配線８のボンディングパッド
８ａを形成する。
【００２８】最後に、ＣＶＤ法によりプラズマ窒化膜を
堆積する一方、ボンディングパッド８ａに対応する部分
のプラズマ窒化膜に写真製版と化学処理とを施すことに
よってこれを除去し、パッシベーション膜９を形成すれ
ば、図２（ｂ）に示すように、実施の形態１と同様の半
導体装置を得ることができる。
【００２９】この半導体装置においても、ボンディング
パッド８ａの形成域において第１層間絶縁膜２と第１バ
リアメタル３ａ、並びに第２層間絶縁膜６と第２バリア
メタル３ｂとを相互に接触させることなく、第１アルミ
ニウム合金配線５と第２アルミニウム合金配線８とを電
気的に接続することができる。従って、図２（ｃ）に示
すように、チップ面積を増大させることなく、つまり実
装効率を低下させることなく、剥がれによる問題を防止
することが可能になる。しかも、第２層間絶縁膜６と第
１層間絶縁膜２との間に第２バリアメタル３ｂを介在さ
せることができるため、半導体装置の信頼性を向上させ
ることが可能になる。
【００３０】
【発明の効果】以上説明したように、この発明によれ
ば、ボンディングパッドに対応する部位において第１バ
リアメタルと第１絶縁膜との相互接触を相互接触させる
ことなく第１配線と第２配線とを電気的に接続すること
ができるため、実装効率を低下させることなく、剥がれ
による問題を防止することが可能になるという効果を奏
する。
【００３１】つぎの発明によれば、ボンディングパッド
に対応する部位において第２バリアメタルと第２絶縁膜
とを相互接触させることなく第２絶縁膜と第１配線との
間に第２バリアメタルを介在させることができるため、
上記効果に加え、半導体装置の信頼性を向上させること
が可能になる。
【００３２】つぎの発明によれば、ボンディングパッド
に対応する部位において第１バリアメタルと第１絶縁膜
との相互接触を相互接触させることなく第１配線と第２
配線とを電気的に接続することができるため、実装効率
を低下させることなく、剥がれによる問題を防止するこ
とが可能になるという効果を奏する。
【００３３】つぎの発明によれば、ボンディングパッド
に対応する部位において第１バリアメタルと第１絶縁膜
との相互接触を相互接触させることなく第１配線と第２
配線とを電気的に接続することができるため、実装効率
を低下させることなく、剥がれによる問題を防止するこ
とが可能になるという効果を奏する。
【００３４】つぎの発明によれば、ボンディングパッド
に対応する部位において第２バリアメタルと第２絶縁膜
とを相互接触させることなく第２絶縁膜と第１配線との
間に第２バリアメタルを介在させることができるため、
上記効果に加え、半導体装置の信頼性を向上させること
が可能になる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）はこの発明の実施の形態１で
ある半導体装置の製造工程を示す断面図、（ｄ）はボン
ディングパッド部分を示す概念図である。
【図２】 （ａ）〜（ｂ）はこの発明の実施の形態２で
ある半導体装置の製造工程を示す断面図、（ｃ）はボン
ディングパッド部分を示す概念図である。
【図３】 （ａ）〜（ｃ）は従来の半導体装置の製造工
程を示す断面図、（ｄ）はボンディングパッド部分を示
す概念図である。
【図４】 （ａ）は従来の半導体装置の構成を示す断面
図、（ｂ）はボンディングパッド部分を示す概念図であ
る。
【符号の説明】
１ 半導体基板、２ 第１層間絶縁膜、２ａ コンタク
ト開口部、３ａ 第１バリアメタル、３ｂ 第２バリア
メタル、４ Ｗプラグ、５ 第１アルミニウム合金配
線、６ 第２層間絶縁膜、７ バリアメタル、８ 第２
アルミニウム合金配線、８ａ ボンディングパッド、９
パッシベーション膜、１０ ビアホール、１１ フォ
トレジスト。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に設けた第１絶縁膜と、前
    記第１絶縁膜に第１バリアメタルを介して設けたＷプラ
    グおよび第１配線と、前記第１配線上に設けた第２絶縁
    膜と、前記第２絶縁膜のビアホールに設けたボンディン
    グパッドと、を備える半導体装置であって、 前記第１バリアメタルにおいて少なくとも前記ボンディ
    ングパッドに対応する部位を除去したことを特徴とする
    半導体装置。
  2. 【請求項２】 前記第１配線と前記第２絶縁膜との間に
    第２バリアメタルを設ける一方、該第２バリアメタルに
    おいて少なくとも前記ボンディングパッドに対応する部
    位を除去したことを特徴とする請求項１に記載の半導体
    装置。
  3. 【請求項３】 半導体基板上に設けた第１絶縁膜と、前
    記第１絶縁膜に第１バリアメタルを介して設けたＷプラ
    グおよび第１配線と、前記第１配線上に設けた第２絶縁
    膜と、前記第２絶縁膜のビアホールに設けたボンディン
    グパッドと、を備える半導体装置の製造方法であって、 前記第１絶縁膜にコンタクト開口部を形成する工程と、 前記コンタクト開口部を形成した第１絶縁膜上に第１バ
    リアメタルを堆積した後、Ｗ膜を堆積する工程と、 前記Ｗ膜にエッチバック処理を施すことにより、前記第
    １絶縁膜のコンタクト開口部にＷプラグを形成する一
    方、前記第１絶縁膜上の第１バリアメタルを除去する工
    程と、 前記第１バリアメタルを除去した第１絶縁膜上に前記第
    １配線を設ける工程と、 を含むことを特徴とする半導体装置の製造方法。
  4. 【請求項４】 半導体基板上に設けた第１絶縁膜と、前
    記第１絶縁膜に第１バリアメタルを介して設けたＷプラ
    グおよび第１配線と、前記第１配線上に設けた第２絶縁
    膜と、前記第２絶縁膜のビアホールに設けたボンディン
    グパッドと、を備える半導体装置の製造方法であって、 前記第１絶縁膜にコンタクト開口部を形成する工程と、 前記コンタクト開口部を形成した第１絶縁膜上に第１バ
    リアメタルを堆積した後、Ｗ膜を堆積する工程と、 前記Ｗ膜にエッチバック処理を施すことにより、前記第
    １絶縁膜のコンタクト開口部にＷプラグを形成する工程
    と、 前記第１絶縁膜上の第１バリアメタルを選択的に除去す
    る工程と、 前記第１バリアメタル上に前記第１配線を設けた後、前
    記第２絶縁膜を堆積する工程と、 前記第２絶縁膜において前記第１バリアメタルを除去し
    た部位に前記ビアホールを形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
  5. 【請求項５】 前記第１配線上に第２バリアメタルを堆
    積する工程と、 前記第１バリアメタルを除去した部位に対応する前記第
    ２バリアメタルを選択的に除去する工程と、 をさらに含むことを特徴とする請求項３または４に記載
    の半導体装置の製造方法。
JP2001146494A 2001-05-16 2001-05-16 半導体装置およびその製造方法 Pending JP2002343795A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001146494A JP2002343795A (ja) 2001-05-16 2001-05-16 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001146494A JP2002343795A (ja) 2001-05-16 2001-05-16 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2002343795A true JP2002343795A (ja) 2002-11-29

Family

ID=18992139

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001146494A Pending JP2002343795A (ja) 2001-05-16 2001-05-16 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2002343795A (ja)

Similar Documents

Publication Publication Date Title
US5707894A (en) Bonding pad structure and method thereof
JP4564166B2 (ja) ウエハ・パッシベーション層の形成方法
KR20020044590A (ko) 솔더링형 패드 및 와이어 본딩형 패드를 가진 금속 재분배층
KR100365166B1 (ko) 금속화층을캐핑(capping)하는방법및장치
JPH08330505A (ja) 集積回路相互接続部
JP2002319587A (ja) 半導体装置
JPH11330231A (ja) 金属被覆構造
JP2005243689A (ja) 半導体チップの製造方法および半導体装置
JP2002093811A (ja) 電極および半導体装置の製造方法
US20040222526A1 (en) Semiconductor device and manufacturing method thereof
JP2001257226A (ja) 半導体集積回路装置
JP2004247522A (ja) 半導体装置及びその製造方法
JP2002343795A (ja) 半導体装置およびその製造方法
JPH11121458A (ja) 半導体装置
JP4209033B2 (ja) 半導体装置の製造方法
JP2890419B2 (ja) 半導体集積回路の製造方法
JP2003142521A (ja) 半導体装置およびその製造方法
JP2005085884A (ja) 半導体装置およびその製造方法
JP3688335B2 (ja) 半導体集積回路装置およびその製造方法ならびに半導体ウエハ
JPH05299418A (ja) 半導体装置の製造方法
JP2000182992A (ja) 半導体装置の製造方法
JP4047419B2 (ja) 半導体装置およびその製造方法
JPH10223753A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
JPS62165342A (ja) 半導体装置
JPH05175196A (ja) 半導体装置の配線構造