JPH01251758A - 高融点金属ゲートmos fet - Google Patents

高融点金属ゲートmos fet

Info

Publication number
JPH01251758A
JPH01251758A JP7893688A JP7893688A JPH01251758A JP H01251758 A JPH01251758 A JP H01251758A JP 7893688 A JP7893688 A JP 7893688A JP 7893688 A JP7893688 A JP 7893688A JP H01251758 A JPH01251758 A JP H01251758A
Authority
JP
Japan
Prior art keywords
film
melting point
refractory metal
high melting
point metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7893688A
Other languages
English (en)
Inventor
Seiichi Iwamatsu
誠一 岩松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP7893688A priority Critical patent/JPH01251758A/ja
Publication of JPH01251758A publication Critical patent/JPH01251758A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高融点金属膜−)MO5FETのゲート電極構
造に関する。
〔従来の技術〕
従来、高融点金属ゲートMO3FE’I’としては、タ
ングステン・ゲートMOSFETやモリブデン・ゲート
MO’SF]l!:Tが有り、いずれもタングステン膜
又はモリブデン膜を一層にてゲート電極となすのが通例
であった。
〔発明が解決しようとする課題〕
しかし、上記従来技術によると、例えばタンクステン・
ゲートMOSFETの場合、タングステン・ゲート電極
上に被覆されたOVD  SiO□膜にコンタクト穴を
フレオン゛ガスプラズマエツチングにより開ける場合、
タングステン膜がフッ化タングステンとなりエツチング
されてしまうと云う様な耐エツチング性が充分でないと
云う課題があると共に、該コンタクト穴を通して上部ア
ルミニウム電極等と接続する場合には扱触抵抗が大とな
る等の課題もあった。
本発明は、かかる従来技術の課題を解決し、高融点金属
膜−)MOSFETの高融点金属ゲート電極の新しい構
造を提供する事を目的とする。
〔課題を解決するための手段〕
上記課題を解決するために、本発明は高融点金属ゲート
MOSFETに関し、第1の高融点金属ゲート膜表面に
は第2の高融点金属膜又は高融点金属の硅化膜又は窒化
膜を形成する手段をとる事を基本とする。
〔実施例〕
以下、実施例により本発明を詳述する。
第1図は本発明の一実施例を示す高融点金属ゲートMO
SFF1iTである。
すなわち、Si基板10表面にはフィールドSiO□膜
2.ソース及びドレインとなる拡散層3、及びゲートS
iO□膜4が形成され、該ゲート S i O2膜4の
上には、タングステン・ゲート電極6がスパッタ法等で
形成され、該タングステン・ゲート電極60表面にはモ
リブデン膜又は窒化チタン膜7がスパッタ法やOVD法
等で形成されて成り、更KOVD  5in2膜5が層
間絶縁膜と形成された後、該OVD  Sin、膜5に
ドライ・エツチング等でコンタクト穴を開け、次で第2
の電極配線としてAt電極8等が形成されて成る。本例
におけるモリブデン膜又は窒化チタン膜7は、モリブデ
ン膜の場合、スパッタ法で形成され、O’VD  Si
O□膜5にコンタクト穴を7レオンガス・プラズマにて
開ける場合に、タングステン膜の如くフレオンガス プ
ラズマにてエツチングされる事もなく、エツチング・ス
トッ゛パーとしての作用がある。又、窒化チタン膜の場
合は、スパッタ法やOVD法にてチタン膜を形成後、窒
化処理したり、窒化チタン膜をそのまま形成したりする
訳であるが、化学耐性の作用の他、At電極8の如き上
部電極との接触抵抗を低下させる作用もある。
尚、下地ゲート電極はタングステン膜の他モリブデン膜
であっても良く、該下地ゲート電極上に形成する電極膜
は、窒化チタン膜の他タングステン窒化膜、モリブデン
窒化膜、タンタル窒化膜。
あるいはニオビウム窒化膜等の高融点金属窒化膜やチタ
ン・シリサイド膜、タングステン・シリサイド膜、モリ
ブデン・シリサイド膜、タンタル・シリサイド膜、ある
いはニオビウム・シリサイド膜等の高融点金属シリサイ
ド膜や、下地ゲート電極材と材質を異にしたタングステ
ン膜(下地がモリブデンの場合)、モリブデン膜(下地
がタングステンの場合)、チタン護、タンタル膜、ニオ
ビウム膜等の高融点金4膜であっても良い事は云うまゼ
もない。
更に、本発明は高融点ゲートMOSFETのゲート電極
のみならず、集積回路装置の高融点金属膜電極による配
線にも適用されるものである。
〔発明の効果〕
本発明により、高融点金属ゲートMOSFETのゲート
電極の化学エツチングにおける耐性の向上した、且つ、
上部電極との接触抵抗を低下させた高融点金属ゲート材
料構造が提供できる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示す高融点金属ゲ−)MO
SFETの断面図である。 1・・・・・・・・・S1基板 2・・・・・・・・・フィール)’SiO,l[6・・
・・・・・・・拡散層 4・・・・・・・・・ゲート S i O2膜5・・・
・・・・・・0■DS102膜6・・・・・・・・・タ
ングステン・ゲート電極7・・・・・・・・モリブデン
膜又は窒化チタン膜8・・・・・・・・・At電極 以上 出願人 セイコーエプソン株式会社 代理人 弁理士最上務(他1名) 第1図

Claims (4)

    【特許請求の範囲】
  1. (1)第1の高融点金属ゲート膜表面には第2の高融点
    金属膜又は高融点金属の硫化膜又は窒化膜が形成されて
    成る事を特徴とする高融点金属ゲートMOSFET。
  2. (2)第1の高融点金属ゲート膜をタングステン膜又は
    モリブデン膜となす事を特徴とする請求項1記載の高融
    点金属ゲートMOSFET。
  3. (3)第2の高融点金属膜をモリブデン膜又はタングス
    テン膜あるいはチタン膜、タンタル膜、ニオビウム膜等
    第1の高融点金属ゲート膜と異なる高融点金属膜となす
    事を特徴とする請求項1又は請求項2記載の高融点金属
    ゲートMOSFET。
  4. (4)第2の高融点金属膜をチタン、シリサイド、タン
    グステン・シリサイド、モリブデン、シリサイド等の高
    融点金属の硅化膜又は、チタン、ナイトライド、タング
    ステン・ナイトライド、モリブデン・ナイトライド等の
    高融点金属の窒化膜となす事を特徴とする請求項1、請
    求項2又は請求項3記載の高融点金属ゲートMOSFE
    T。
JP7893688A 1988-03-31 1988-03-31 高融点金属ゲートmos fet Pending JPH01251758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7893688A JPH01251758A (ja) 1988-03-31 1988-03-31 高融点金属ゲートmos fet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7893688A JPH01251758A (ja) 1988-03-31 1988-03-31 高融点金属ゲートmos fet

Publications (1)

Publication Number Publication Date
JPH01251758A true JPH01251758A (ja) 1989-10-06

Family

ID=13675762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7893688A Pending JPH01251758A (ja) 1988-03-31 1988-03-31 高融点金属ゲートmos fet

Country Status (1)

Country Link
JP (1) JPH01251758A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456135A (ja) * 1990-06-21 1992-02-24 Nec Corp 積層構造の金属層を有する半導体装置の製造方法
US6333250B1 (en) 1998-12-28 2001-12-25 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode in semiconductor device
US6340629B1 (en) 1998-12-22 2002-01-22 Hyundai Electronics Industries Co., Ltd. Method for forming gate electrodes of semiconductor device using a separated WN layer
US6468914B1 (en) 1998-12-29 2002-10-22 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode in semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0456135A (ja) * 1990-06-21 1992-02-24 Nec Corp 積層構造の金属層を有する半導体装置の製造方法
US6340629B1 (en) 1998-12-22 2002-01-22 Hyundai Electronics Industries Co., Ltd. Method for forming gate electrodes of semiconductor device using a separated WN layer
US6333250B1 (en) 1998-12-28 2001-12-25 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode in semiconductor device
US6468914B1 (en) 1998-12-29 2002-10-22 Hyundai Electronics Industries Co., Ltd. Method of forming gate electrode in semiconductor device

Similar Documents

Publication Publication Date Title
KR940016484A (ko) 반도체장치 및 그 제조방법
JPH0736403B2 (ja) 耐火金属の付着方法
KR940008030A (ko) 기밀 밀봉된 집적회로
KR960042971A (ko) 반도체장치의 제조방법
JPH01251758A (ja) 高融点金属ゲートmos fet
JPH056865A (ja) 半導体装置の製造方法
JPH04188770A (ja) 薄膜トランジスタ
JPS584975A (ja) 半導体装置の製造方法
US5492868A (en) Capped reflow process to avoid contact autodoping and supress tungsten silicide peeling
JPS6358943A (ja) 電極・配線膜の構造
JP2829143B2 (ja) 半導体装置の製造方法
JPH06132536A (ja) 薄膜トランジスタ
JPH01207972A (ja) Mos型半導体装置
JPH088255A (ja) 半導体装置の配線構造および表示素子用トランジスタアレイ
JPH01102938A (ja) 半導体集積回論の製造方法
JPS6342173A (ja) 絶縁ゲ−ト型半導体装置の製造方法
JP2522373B2 (ja) 半導体基板の製造方法
JPS62163341A (ja) 高融点金属膜のパタ−ンニング法
JPH06125010A (ja) 半導体装置の製造方法
KR950025868A (ko) 반도체 소자의 비트라인 형성방법
JPH02170431A (ja) 半導体装置の製造方法
JPS62222654A (ja) 半導体装置の製造方法
JPS63293950A (ja) 半導体装置
JPH01187871A (ja) 半導体装置の製造方法
JPH0210872A (ja) 半導体装置の製造方法