KR100591182B1 - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR100591182B1
KR100591182B1 KR1020040113147A KR20040113147A KR100591182B1 KR 100591182 B1 KR100591182 B1 KR 100591182B1 KR 1020040113147 A KR1020040113147 A KR 1020040113147A KR 20040113147 A KR20040113147 A KR 20040113147A KR 100591182 B1 KR100591182 B1 KR 100591182B1
Authority
KR
South Korea
Prior art keywords
via hole
antioxidant
forming
barrier metal
wiring
Prior art date
Application number
KR1020040113147A
Other languages
English (en)
Inventor
김경록
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040113147A priority Critical patent/KR100591182B1/ko
Application granted granted Critical
Publication of KR100591182B1 publication Critical patent/KR100591182B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 목적은 배리어 금속막의 형성 전에 비아홀 저부의 노출된 하부 배선 표면에 자연 산화막이 형성되는 것을 근본적으로 차단하여 자연 산화막 제거에 따른 파티클 발생을 방지할 수 있는 반도체 소자의 배선 형성방법을 제공하는 것이다.
본 발명에 따른 반도체 소자의 배선 형성방법은 하부 배선이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막을 식각하여 하부 배선을 노출시키는 비아홀을 형성하는 단계; 비아홀이 형성된 기판을 세정공정에 의해 세정하고 세정공정에서 비아홀 내부를 산화방지제로 충진시키는 단계; 산화방지제를 제거하는 단계; 및 비아홀 및 층간절연막 상에 배리어 금속막을 형성하는 단계를 포함하고, 산화방지제를 제거하는 단계와 배리어 금속막을 형성하는 단계는 동일 챔버 내에서 수행한다.
배선, 배리어 금속막, 자연 산화막, 무수 에탄올, 산화방지제

Description

반도체 소자의 배선 형성방법{Method of forming interconnection line for semiconductor device}
도 1a 내지 도 1c는 종래 반도체 소자의 배선 형성방법을 설명하기 순차적 공정 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 순차적 공정 단면도.
본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 반도체 소자의 배선 형성방법에 관한 것이다.
일반적으로, 배선 기술은 집적회로(Integrated Circuit; IC)에서 트랜지스터의 상호 연결회로, 전원공급 및 신호전달의 통로를 구현하는 기술을 말한다.
최근에는 반도체 소자의 고집적화에 따른 디자인룰(design rule) 감소로 인해 메모리 셀들이 스택(stack) 구조화되면서 배선 설계가 자유롭고 배선 저항 및 전류 용량 등의 설정이 용이하도록 배선도 다층으로 형성하고 있다.
또한, 디자인룰 감소로 인해 콘택홀 또는 비아홀의 어스펙트비(aspect ratio)가 증가하면서 다층 배선을 콘택 플러그를 적용하여 전기적으로 연결시키고 있다.
종래 반도체 소자의 배선 형성방법을 도 1a 내지 도 1c를 참조하여 설명한다.
도 1a를 참조하면, 반도체 기판(10) 상에 배선 물질로서 알루미늄(Al)과 같은 금속막을 증착하고, 포토리소그라피 및 식각 공정에 의해 패터닝하여 하부 배선(20)을 형성한다. 그 다음, 하부 배선(20)을 덮도록 기판(10) 전면 상에 층간절연막(30)을 형성하고, 포토리소그라피 공정에 의해 층간절연막(30) 상부에 포토레지스트 패턴(미도시)을 형성한다.
그 후, 포토레지스트 패턴을 마스크로하여 층간절연막(30)을 식각하여 하부 배선(20)을 노출시키는 비아홀(40)을 형성한다. 그 다음, 에싱(ashing) 공정에 의해 포토레지스트 패턴을 제거하고 식각시 생성된 부산물 등을 제거하기 위해 세정공정에 의해 기판(10)을 세정한다.
그 다음, 비아홀(40) 및 층간절연막(30) 상에 Ti막과 TiN막을 순차적으로 증착하여 Ti/TiN막의 배리어 금속막(미도시)을 형성하여야 하는데, 세정 공정 후 노출되는 비아홀(40) 저부의 하부 배선(20) 표면에 도 1b와 같이 AlxOy와 같은 자연 산화막(50)이 형성된다.
이러한 자연 산화막(50)은 후속 콘택 저항을 증가시키는 요인으로 작용하기 때문에 반드시 제거하여야 한다.
따라서, 세정 공정 후 배리어 금속막을 형성하기 전에 자연 산화막(50)을 제 거하기 위해, 도 1c와 같이 불활성 가스, 예컨대 아르곤(Ar) 등의 플라즈마를 이용한 스퍼터링(sputtering) 방식의 식각공정을 수행한다.
그러나, 스퍼터링 방식의 식각공정을 수행하게 되면 자연 산화막(50) 뿐만 아니라 비아홀(40) 측부의 층간절연막(30)도 다량으로 제거되는 문제가 발생한다.
또한, 스퍼터링 방식의 식각공정에 의해 제거된 자연 산화막(50)과 층간절연막(30)은 플라즈마 식각 장치 챔버 내부의 상부에 위치한 석영돔(quartz dome)에 재증착되는데, 이렇게 재증착된 물질은 흡착력(adhesion)이 매우 낮기 때문에 플라즈마 형성 과정 중에 쉽게 파티클(particle)로 분리되어 웨이퍼(기판)으로 떨어지게 된다.
이에 따라, 배리어 금속막의 증착 시에는 배리어 금속막에 흡착되어 가스 세정기(scrubber)에서도 제거되지 않고 계속 잔류하게 되고, 심한 경우에는 비아홀(40)을 막아 배리어 금속막의 증착을 방해하는 등의 문제를 유발함으로써, 결국 소자의 수율 및 신뢰성을 저하시킨다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 배리어 금속막의 형성 전에 비아홀 저부의 노출된 하부 배선 표면에 자연 산화막이 형성되는 것을 근본적으로 차단하여 자연 산화막 제거에 따른 파티클 발생을 방지할 수 있는 반도체 소자의 배선 형성방법을 제공하는데 그 목적이 있다.
상기한 바와 같은 본 발명의 목적을 달성하기 위하여, 본 발명에 따른 반도 체 소자의 배선 형성방법은 하부 배선이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계; 층간절연막을 식각하여 하부 배선을 노출시키는 비아홀을 형성하는 단계; 비아홀이 형성된 기판을 세정공정에 의해 세정하고 세정공정에서 비아홀 내부를 산화방지제로 충진시키는 단계; 산화방지제를 제거하는 단계; 및 비아홀 및 층간절연막 상에 배리어 금속막을 형성하는 단계를 포함한다.
여기서, 산화방지제를 제거하는 단계와 배리어 금속막을 형성하는 단계는 동일 챔버 내에서 수행하고, 산화방지제로는 무수 에탄올을 사용한다.
또한, 산화방지제를 제거하는 단계는 챔버를 약 70℃ 이상으로 가열하여 산화방지제를 증발시켜 챔버 외부로 아웃 개싱 시키는 것으로 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 2a 내지 도 2d를 참조하여 본 발명의 실시예에 따른 반도체 소자의 배선 형성방법을 설명한다.
도 2a를 참조하면, 반도체 기판(110) 상에 배선 물질로서 알루미늄(Al)과 같은 금속막을 증착하고, 포토리소그라피 및 식각 공정에 의해 패터닝하여 하부 배선(120)을 형성한다. 그 다음, 하부 배선(120)을 덮도록 기판(110) 전면 상에 층간절연막(130)을 형성하고, 포토리소그라피 공정에 의해 층간절연막(130) 상부에 포토레지스트 패턴(미도시)을 형성한다.
그 후, 포토레지스트 패턴을 마스크로하여 층간절연막(130)을 식각하여 하부 배선(120)을 노출시키는 비아홀(140)을 형성한다. 그 다음, 에싱(ashing) 공정에 의해 포토레지스트 패턴을 제거하고 식각 시 생성된 부산물 등을 제거하기 위해 세정공정에 의해 기판(110)을 세정한다.
이때, 종래(도 1b 참조)와 같이 배리어 금속막의 형성 전에 비아홀(140)이 노출되어 비아홀(140) 저부의 하부 배선(120) 표면에 AlxOy와 같은 자연 산화막이 형성되는 것을 방지하도록 세정공정에서 도 2b와 같이 비아홀(140) 내부를 산화방지제(150)로 충진시켜 하부 배선(120) 표면이 노출되지 않도록 한다.
바람직하게, 산화방지제(150)로는 무수 에탄올을 사용하는데, 이는 무수 에탄올이 약 70℃ 정도의 낮은 비등점을 가지기 때문에 가열 시 증발이 용이하고 물과 같은 특성을 가져 비아홀(140) 내부에 쉽게 침투할 수 있어 비아홀(140)을 충진하기가 용이할 뿐만 아니라 하부 배선(120)에 영향을 미치지 않기 때문이다.
또한, 산화방지제(150)로 비아홀(140) 내부의 일부 또는 전체를 충진시킬 수 있는데, 증발 시간을 감안하여 하부 배선(120)의 표면이 노출되지 않을 정도로만 충진시키는 것이 바람직하다.
그 다음, 배리어 금속막 증착 챔버 내에서 배리어 금속막을 증착하기 전에 챔버 내부를 70℃ 이상의 고온으로 가열하여, 도 2c와 같이 산화방지제(150)를 증발시켜 챔버 외부로 아웃 개싱(out gassing)시켜 도 2d와 같이 산화방지제(150)를 완전히 제거한 후, 비아홀(140) 및 층간절연막(130) 상에 Ti막과 TiN막을 순차적으로 증착하여 Ti/TiN막의 배리어 금속막(160)을 형성한다.
즉, 배리어 금속막(160)의 형성 전에 비아홀(140) 내부를 산화방지제(150)로 충진시켜 하부 배선(120)이 노출되는 것을 차단하고, 배리어 금속막(160)의 증착 챔버 내에서 산화방지제(150)를 증발시켜 제거함으로써 비아홀(140) 저부의 하부 배선(120) 표면에 자연 산화막이 형성되는 것을 근본적으로 차단할 수 있다.
그 후, 도시되지는 않았지만, 비아홀(140)을 매립하도록 배리어 금속막(160) 상에 텅스텐막을 증착하고 화학기계연마(Chemical Mechanical Polishing; CMP) 공정에 의해 층간절연막(130)이 노출되도록 텅스텐막과 배리어 금속막(160)을 제거하여 콘택 플러그를 형성한다. 그 다음, 기판(110) 전면 상에 배선 물질로서 알루미늄과 같은 금속막을 증착하고, 포토리소그라피 및 식각공정에 의해 패터닝하여 콘택 플러그를 통하여 하부 배선(120)과 전기적으로 연결되는 상부 배선을 형성한다.
상술한 바와 같이, 본 발명은 산화방지제를 이용하여 배리어 금속막의 형성 전에 비아홀 저부의 노출된 하부 배선 표면에 자연 산화막이 형성되는 것을 근본적으로 차단한다.
이에 따라, 자연 산화막 제거에 따른 파티클 발생을 방지할 수 있으므로, 파티클로 인한 배리어 금속막의 오염 및 증착 불량 등을 방지할 수 있다.
그 결과, 소자의 수율 및 신뢰성을 개선할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (4)

  1. 하부 배선이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막을 식각하여 상기 하부 배선을 노출시키는 비아홀을 형성하는 단계;
    상기 비아홀이 형성된 기판을 세정공정에 의해 세정함과 동시에 상기 세정공정에서 상기 비아홀 내부를 산화방지제로 충진시키는 단계;
    상기 산화방지제를 제거하는 단계; 및
    상기 비아홀 및 상기 층간절연막 상에 배리어 금속막을 형성하는 단계를 포함하는 반도체 소자의 배선 형성방법.
  2. 제 1 항에 있어서,
    상기 산화방지제를 제거하는 단계와 상기 배리어 금속막을 형성하는 단계는 동일 챔버 내에서 수행하는 반도체 소자의 배선 형성방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 산화방지제로 무수 에탄올을 사용하는 반도체 소자의 배선 형성방법.
  4. 제 3 항에 있어서,
    상기 산화방지제를 제거하는 단계는 상기 챔버를 약 70℃ 이상으로 가열하여 상기 산화방지제를 증발시켜 상기 챔버 외부로 아웃 개싱 시키는 것으로 이루어지는 반도체 소자의 배선 형성방법.
KR1020040113147A 2004-12-27 2004-12-27 반도체 소자의 배선 형성방법 KR100591182B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113147A KR100591182B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113147A KR100591182B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 배선 형성방법

Publications (1)

Publication Number Publication Date
KR100591182B1 true KR100591182B1 (ko) 2006-06-19

Family

ID=37182933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113147A KR100591182B1 (ko) 2004-12-27 2004-12-27 반도체 소자의 배선 형성방법

Country Status (1)

Country Link
KR (1) KR100591182B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940162B1 (ko) 2007-12-27 2010-02-03 주식회사 동부하이텍 게이트 전극 형성 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232051A (ja) * 1993-02-03 1994-08-19 Sony Corp オーミックコンタクトの形成方法
KR950007028A (ko) * 1993-08-03 1995-03-21 김주용 반도체 소자의 금속배선 적층방법
JPH0936228A (ja) * 1995-07-21 1997-02-07 Sony Corp 配線形成方法
JP2002076000A (ja) 2000-09-05 2002-03-15 Sony Corp 半導体装置の製造方法
KR20020040000A (ko) * 2000-11-23 2002-05-30 박종섭 반도체 소자의 금속배선 형성 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232051A (ja) * 1993-02-03 1994-08-19 Sony Corp オーミックコンタクトの形成方法
KR950007028A (ko) * 1993-08-03 1995-03-21 김주용 반도체 소자의 금속배선 적층방법
JPH0936228A (ja) * 1995-07-21 1997-02-07 Sony Corp 配線形成方法
JP2002076000A (ja) 2000-09-05 2002-03-15 Sony Corp 半導体装置の製造方法
KR20020040000A (ko) * 2000-11-23 2002-05-30 박종섭 반도체 소자의 금속배선 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100940162B1 (ko) 2007-12-27 2010-02-03 주식회사 동부하이텍 게이트 전극 형성 방법

Similar Documents

Publication Publication Date Title
US7528478B2 (en) Semiconductor devices having post passivation interconnections and a buffer layer
TWI837554B (zh) 形成互連結構的方法
TW202243058A (zh) 積體晶片
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
US7074712B2 (en) Semiconductor device having multilevel interconnections and method of manufacturing the same
KR100591182B1 (ko) 반도체 소자의 배선 형성방법
US7622331B2 (en) Method for forming contacts of semiconductor device
JP2004063731A (ja) 多層配線の形成方法及びその検査方法
JP2004311946A (ja) 半導体素子のメタルライン形成方法
KR100729087B1 (ko) 반도체 장치 형성 방법
KR100613384B1 (ko) 반도체 소자의 배선 형성방법
KR100485175B1 (ko) 반도체 소자의 금속배선 형성방법
KR100866683B1 (ko) 반도체 소자의 캐패시터 형성 방법
KR100605933B1 (ko) 반도체 소자의 제조방법
KR20090071789A (ko) 반도체 수동 소자의 제조 방법
TWI509740B (zh) 雙鑲嵌製程
TWI686912B (zh) 內連線結構及其製造方法
KR100521453B1 (ko) 반도체 소자의 다층 배선 형성방법
KR20070105827A (ko) 리페어 퓨즈를 구비한 반도체 소자의 제조 방법
KR100602124B1 (ko) 반도체 소자 및 그 제조방법
KR100591177B1 (ko) 반도체 소자 및 그 제조방법
KR100485180B1 (ko) 반도체 소자의 제조 방법
KR100307161B1 (ko) 반도체 소자의 금속 배선층 형성 방법
KR101161665B1 (ko) 반도체 소자의 다층금속배선 형성방법
TWI517340B (zh) 金屬內連線結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee