JPS6347147B2 - - Google Patents
Info
- Publication number
- JPS6347147B2 JPS6347147B2 JP56037555A JP3755581A JPS6347147B2 JP S6347147 B2 JPS6347147 B2 JP S6347147B2 JP 56037555 A JP56037555 A JP 56037555A JP 3755581 A JP3755581 A JP 3755581A JP S6347147 B2 JPS6347147 B2 JP S6347147B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- layer
- silicon oxide
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011229 interlayer Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 238000005530 etching Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 238000009413 insulation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に半導体集積回
路装置の配線構造に関するものである。
路装置の配線構造に関するものである。
現在半導体集積回路装置（IC）は、高集積度
かつ高速度の電気的特性および高い信頼性が要求
されている。このため高集積度に関しては配線の
多層化，高速度に関しては配線容量の低減（最大
値の保証）、高信頼度に関しては汚染防止や耐湿
性向上のための表面の保護化が不可欠となつてい
る。それ故、多層配線間の絶縁を確保し、配線の
容量を一定の値以下に保証し、ICの表面を保護
するために、配線工程において一様な厚さの絶縁
膜を被着している。
かつ高速度の電気的特性および高い信頼性が要求
されている。このため高集積度に関しては配線の
多層化，高速度に関しては配線容量の低減（最大
値の保証）、高信頼度に関しては汚染防止や耐湿
性向上のための表面の保護化が不可欠となつてい
る。それ故、多層配線間の絶縁を確保し、配線の
容量を一定の値以下に保証し、ICの表面を保護
するために、配線工程において一様な厚さの絶縁
膜を被着している。
第１図は従来の三層配線構造の断面図である。
まず半導体基板１００上に、素子（回路素子機能
例えばトランジスタ機能）１０１を設け、さらに
表面に設けた絶縁膜１０２にコンタクト窓を開孔
する。通常この絶縁膜１０２は、半導体基板の高
温酸化処理により得られる酸化膜であり、素子を
設けるための不純物選択拡散のマスクに使用され
るためにその厚さは場所により異なり一様ではな
い。次に、１層目の配線１１０を形成し、その上
に一様な厚さの層間絶縁膜１１１を被着させ、２
層目配線との電気的接続に必要な部分にスルーホ
ール窓（図示されていない）を開孔する。ついで
２層目の配線１２０を形成し、その上に一様な厚
さの層間絶縁膜１２１を被着させ、３層目配線と
の電気的接続に必要な部分にスルーホール窓を開
孔する。ついで３層目の配線１３０を形成し、そ
の上に一様な厚さの保護用の絶縁膜１３１を被着
させ、外部ケースとの電気的接続に必要な部分
（図示されていない）にボンデングパツドを開孔
する。
まず半導体基板１００上に、素子（回路素子機能
例えばトランジスタ機能）１０１を設け、さらに
表面に設けた絶縁膜１０２にコンタクト窓を開孔
する。通常この絶縁膜１０２は、半導体基板の高
温酸化処理により得られる酸化膜であり、素子を
設けるための不純物選択拡散のマスクに使用され
るためにその厚さは場所により異なり一様ではな
い。次に、１層目の配線１１０を形成し、その上
に一様な厚さの層間絶縁膜１１１を被着させ、２
層目配線との電気的接続に必要な部分にスルーホ
ール窓（図示されていない）を開孔する。ついで
２層目の配線１２０を形成し、その上に一様な厚
さの層間絶縁膜１２１を被着させ、３層目配線と
の電気的接続に必要な部分にスルーホール窓を開
孔する。ついで３層目の配線１３０を形成し、そ
の上に一様な厚さの保護用の絶縁膜１３１を被着
させ、外部ケースとの電気的接続に必要な部分
（図示されていない）にボンデングパツドを開孔
する。
この構造において、層間絶縁膜１１１，１２１
は、それぞれ１層目と２層目の配線１１０，１２
０間、２層目と３層目の配線１２０，１３０間の
絶縁を確保し、容量を一定の値以下に保証する機
能を有する。また保護用の絶縁膜１３１は、IC
の表面を保護し、外部からの汚染を防止し、耐湿
性を向上させる機能を有する。
は、それぞれ１層目と２層目の配線１１０，１２
０間、２層目と３層目の配線１２０，１３０間の
絶縁を確保し、容量を一定の値以下に保証する機
能を有する。また保護用の絶縁膜１３１は、IC
の表面を保護し、外部からの汚染を防止し、耐湿
性を向上させる機能を有する。
しかしながらこれらの絶縁膜は、既に完成した
素子あるいは配線に影響を与えない様に、低い温
度で成長させるため、膜質がもろく、熱的あるい
は機械的な応力、例えば張力（以下ストレスとい
う）により、ひび（以下クラツクという）が入り
やすい。特に第１図で示す様に、絶縁膜が重なる
領域は、膜厚が厚くなり応力が張力が大きくなる
ため、クラツク１５０，１６０が入りやすい。こ
のクラツク１５０，１６０は絶縁膜の絶縁機能お
よびICの保護機能を著しく低下させる。
素子あるいは配線に影響を与えない様に、低い温
度で成長させるため、膜質がもろく、熱的あるい
は機械的な応力、例えば張力（以下ストレスとい
う）により、ひび（以下クラツクという）が入り
やすい。特に第１図で示す様に、絶縁膜が重なる
領域は、膜厚が厚くなり応力が張力が大きくなる
ため、クラツク１５０，１６０が入りやすい。こ
のクラツク１５０，１６０は絶縁膜の絶縁機能お
よびICの保護機能を著しく低下させる。
例えば、絶縁膜を気相成長法により被着した厚
さ0.5μmのシリコン酸化膜１１１だけで形成した
とすると、この厚さでは製造工程中の熱的あるい
は機械的ストレスに対しても、又MIL規格
（MIL―STD―883、方法1010，2001）にて指定
されている信頼性保証試験の温度サイクルや定加
速試験においてもクラツクは入らない。しかしこ
の上にさらに厚さ0.5μmのシリコン酸化膜からな
る絶縁膜を重ねて被着すると、その被着時または
その後の製造工程中、あるいは前記信頼性保証試
験中に、絶縁膜の重なつた領域（厚さ1.0μmの領
域）にクラツクが入ることが判別した。この多層
絶縁膜に発生するクラツク１５０，１６０を防止
するため、前記の層間絶縁膜１１１，１２１及び
保護用の絶縁膜１３１の種類の選択や組合せおよ
び厚さの決定には大きな制限が生じる。またたと
え初期的にクラツクが発生しなくてもその後の製
造工程中あるいは信頼性保証試験中の熱的あるい
は機械的ストレスによつてクラツクが発生しやす
いという難点があつた。
さ0.5μmのシリコン酸化膜１１１だけで形成した
とすると、この厚さでは製造工程中の熱的あるい
は機械的ストレスに対しても、又MIL規格
（MIL―STD―883、方法1010，2001）にて指定
されている信頼性保証試験の温度サイクルや定加
速試験においてもクラツクは入らない。しかしこ
の上にさらに厚さ0.5μmのシリコン酸化膜からな
る絶縁膜を重ねて被着すると、その被着時または
その後の製造工程中、あるいは前記信頼性保証試
験中に、絶縁膜の重なつた領域（厚さ1.0μmの領
域）にクラツクが入ることが判別した。この多層
絶縁膜に発生するクラツク１５０，１６０を防止
するため、前記の層間絶縁膜１１１，１２１及び
保護用の絶縁膜１３１の種類の選択や組合せおよ
び厚さの決定には大きな制限が生じる。またたと
え初期的にクラツクが発生しなくてもその後の製
造工程中あるいは信頼性保証試験中の熱的あるい
は機械的ストレスによつてクラツクが発生しやす
いという難点があつた。
この様に従来の配線構造は、IC製造上の制限
を増し、ICの歩留低下および信頼性低下の原因
となる欠点があつた。
を増し、ICの歩留低下および信頼性低下の原因
となる欠点があつた。
従つて本発明の目的は、この欠点を除くことに
より、ICの製造上の制限を軽減し、ICの歩留向
上および信頼性向上が得られる配線構造を有する
半導体装置を提供することにある。
より、ICの製造上の制限を軽減し、ICの歩留向
上および信頼性向上が得られる配線構造を有する
半導体装置を提供することにある。
本発明の構成は、半導体基板上に層間絶縁膜を
介して形成された所定のパターンの複数層の配線
を有する多層配線型の半導体装置において、前記
層間絶縁膜の膜厚が前記配線の下の部分で他の部
分よりも厚くなつていることを特徴とする。この
ような層間絶縁膜は、均一層厚の層間絶縁膜を被
着後、この絶縁層を選択的にエツチングすること
により得られる。次に本発明の実施例を図面を用
いて説明する。
介して形成された所定のパターンの複数層の配線
を有する多層配線型の半導体装置において、前記
層間絶縁膜の膜厚が前記配線の下の部分で他の部
分よりも厚くなつていることを特徴とする。この
ような層間絶縁膜は、均一層厚の層間絶縁膜を被
着後、この絶縁層を選択的にエツチングすること
により得られる。次に本発明の実施例を図面を用
いて説明する。
第２図Ａ、第２図Ｂは本発明の実施例の配線構
造を示す断面図である。まず、第２図Ａに示すよ
うに、シリコン基板２００の上に素子機能２０１
を設け、シリコンの高温酸化処理により被着され
たシリコン酸化膜２０２にコンタクト窓を開孔す
る。次に１層目の配線となるアルミニウムを被着
させ、エツチング法により１層目の配線パターン
２１０を形成し、その上に気相成長法により厚さ
0.5μmのシリコン酸化膜２１１を被着させ、２層
目配線との電気的接続に必要な部分にスルーホー
ル窓を開孔する。次に２層目の配線となるアルミ
ニウムを被着させ、エツチング法により２層目の
配線パターン２２０を形成した後、シリコン酸化
膜２１１のうち２層目配線パターン２２０の下お
よびその近傍以外の領域を選択的にエツチングし
て薄くしてシリコン酸化膜２１１からなる絶縁膜
を形成する。ここまでを第２図Ａに示す。
造を示す断面図である。まず、第２図Ａに示すよ
うに、シリコン基板２００の上に素子機能２０１
を設け、シリコンの高温酸化処理により被着され
たシリコン酸化膜２０２にコンタクト窓を開孔す
る。次に１層目の配線となるアルミニウムを被着
させ、エツチング法により１層目の配線パターン
２１０を形成し、その上に気相成長法により厚さ
0.5μmのシリコン酸化膜２１１を被着させ、２層
目配線との電気的接続に必要な部分にスルーホー
ル窓を開孔する。次に２層目の配線となるアルミ
ニウムを被着させ、エツチング法により２層目の
配線パターン２２０を形成した後、シリコン酸化
膜２１１のうち２層目配線パターン２２０の下お
よびその近傍以外の領域を選択的にエツチングし
て薄くしてシリコン酸化膜２１１からなる絶縁膜
を形成する。ここまでを第２図Ａに示す。
次に第２図Ｂに示すように、気相成長法にて、
厚さ0.5μmのシリコン酸化膜２２１を被着させ、
３層目配線との電気的接続に必要な部分にスルー
ホール窓を開孔する。さらに３層目の配線となる
アルミニウムを被着させ、エツチング法により３
層目の配線パターン２３０を形成した後、シリコ
ン酸化膜２２１のうち３層目配線パターン２３０
の下およびその近傍以外の領域を選択的にエツチ
ングして薄くしてシリコン酸化膜２２１からなる
絶縁膜を形成する。次に気相成長法にて厚さ
0.5μmのシリコン酸化膜２３１を保護膜として被
着させ、外部のケースとの電気的接続に必要な部
分にボンデイングパツドを開孔する。
厚さ0.5μmのシリコン酸化膜２２１を被着させ、
３層目配線との電気的接続に必要な部分にスルー
ホール窓を開孔する。さらに３層目の配線となる
アルミニウムを被着させ、エツチング法により３
層目の配線パターン２３０を形成した後、シリコ
ン酸化膜２２１のうち３層目配線パターン２３０
の下およびその近傍以外の領域を選択的にエツチ
ングして薄くしてシリコン酸化膜２２１からなる
絶縁膜を形成する。次に気相成長法にて厚さ
0.5μmのシリコン酸化膜２３１を保護膜として被
着させ、外部のケースとの電気的接続に必要な部
分にボンデイングパツドを開孔する。
このような構造では、多層絶縁膜となる領域の
シリコン酸化膜の厚さを一定の値（約0.5μm）以
下に抑えることができるため、たとえその後の製
造工程中や信頼性保証のための試験において、熱
的あるいは機械的なストレスが加わつてもクラツ
クの発生を防止できる。さらに各配線パターンの
直下は厚さ0.5μmのシリコン酸化膜が確実に残る
ため、配線間の絶縁および容量の最大値を保証す
ることができる。またICの保護に必要なシリコ
ン酸化膜の厚さ0.5μmも当然確保できる。
シリコン酸化膜の厚さを一定の値（約0.5μm）以
下に抑えることができるため、たとえその後の製
造工程中や信頼性保証のための試験において、熱
的あるいは機械的なストレスが加わつてもクラツ
クの発生を防止できる。さらに各配線パターンの
直下は厚さ0.5μmのシリコン酸化膜が確実に残る
ため、配線間の絶縁および容量の最大値を保証す
ることができる。またICの保護に必要なシリコ
ン酸化膜の厚さ0.5μmも当然確保できる。
本発明の基本である配線パターン下以外の領域
の層間絶縁膜の選択的エツチングには、専用のパ
ターンを使用してフオトレジストをマスクにエツ
チングしても、あるいは既に完成している配線パ
ターンをマスクに利用しても良い。
の層間絶縁膜の選択的エツチングには、専用のパ
ターンを使用してフオトレジストをマスクにエツ
チングしても、あるいは既に完成している配線パ
ターンをマスクに利用しても良い。
またこの時のエツチングにおいて、例えばシリ
コン酸化膜２１１は、金属配線パターン以外の部
分を上から下まで全て除去しても良い。このよう
な構成ではクラツクが入るようなことはない。な
ぜならば、層間絶縁膜は実質的に一層分の厚さで
済み、金属配線パターン以外のところは極めて薄
くすることができるからである。
コン酸化膜２１１は、金属配線パターン以外の部
分を上から下まで全て除去しても良い。このよう
な構成ではクラツクが入るようなことはない。な
ぜならば、層間絶縁膜は実質的に一層分の厚さで
済み、金属配線パターン以外のところは極めて薄
くすることができるからである。
この様に本発明によれば、絶縁膜の膜厚を所定
の厚さ例えば0.5μm以下におさえることが出来る
と共に層間絶縁膜の金属配線等の導体層の下の部
分は厚く、それ以外のところは極めて薄くするこ
とが出来るため、従来構造の欠点であつた製造上
の制限を軽減し、ICの歩留向上および信頼性の
向上が得られるものである。
の厚さ例えば0.5μm以下におさえることが出来る
と共に層間絶縁膜の金属配線等の導体層の下の部
分は厚く、それ以外のところは極めて薄くするこ
とが出来るため、従来構造の欠点であつた製造上
の制限を軽減し、ICの歩留向上および信頼性の
向上が得られるものである。
第１図は従来の多層配線構造を示す断面図、第
２図Ａ及び第２図Ｂは本発明の実施例の多層配線
構造を製造工程順に示す断面図である。 尚図において、１００……半導体基板、１０１
……半導体基板に設けられた素子、１０２……不
純物拡散のマスクに使用した絶縁膜、１１０……
１層目の配線、１２０……２層目の配線、１３０
……３層目の配線、１１１，１２１……配線用の
絶縁膜（層間絶縁膜）、１３１……保護用の絶縁
膜、１５０，１６０……多層絶縁膜に発生するク
ラツク、２００……シリコン基板、２０１……シ
リコン基板に設けられた素子、２０２……不純物
拡散のマスクに使用するシリコン酸化膜、２１０
……１層目のアルミニウム配線、２２０……２層
目のアルミニウム配線、２３０……３層目のアル
ミニウム配線、２１１，２２１……配線用のシリ
コン酸化膜（層間絶縁膜）、２３１……保護用の
シリコン酸化膜。
２図Ａ及び第２図Ｂは本発明の実施例の多層配線
構造を製造工程順に示す断面図である。 尚図において、１００……半導体基板、１０１
……半導体基板に設けられた素子、１０２……不
純物拡散のマスクに使用した絶縁膜、１１０……
１層目の配線、１２０……２層目の配線、１３０
……３層目の配線、１１１，１２１……配線用の
絶縁膜（層間絶縁膜）、１３１……保護用の絶縁
膜、１５０，１６０……多層絶縁膜に発生するク
ラツク、２００……シリコン基板、２０１……シ
リコン基板に設けられた素子、２０２……不純物
拡散のマスクに使用するシリコン酸化膜、２１０
……１層目のアルミニウム配線、２２０……２層
目のアルミニウム配線、２３０……３層目のアル
ミニウム配線、２１１，２２１……配線用のシリ
コン酸化膜（層間絶縁膜）、２３１……保護用の
シリコン酸化膜。
Claims (1)
- １ 半導体基板上に層間絶縁膜を介して形成され
た所定のパターンの複数層の配線を有する多層配
線型の半導体装置において、前記層間絶縁膜の膜
厚が前記配線の下の部分で他の部分よりも厚くな
つていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56037555A JPS57152144A (en) | 1981-03-16 | 1981-03-16 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56037555A JPS57152144A (en) | 1981-03-16 | 1981-03-16 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57152144A JPS57152144A (en) | 1982-09-20 |
| JPS6347147B2 true JPS6347147B2 (ja) | 1988-09-20 |
Family
ID=12500757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56037555A Granted JPS57152144A (en) | 1981-03-16 | 1981-03-16 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57152144A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150254U (ja) * | 1989-05-25 | 1990-12-25 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054288A (ja) * | 1973-09-10 | 1975-05-13 |
-
1981
- 1981-03-16 JP JP56037555A patent/JPS57152144A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5054288A (ja) * | 1973-09-10 | 1975-05-13 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02150254U (ja) * | 1989-05-25 | 1990-12-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57152144A (en) | 1982-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5041897A (en) | Semiconductor device | |
| EP0318954A2 (en) | Semiconductor device having a composite insulating interlayer | |
| JPS6364057B2 (ja) | ||
| JPH05218015A (ja) | 半導体装置 | |
| JPS6347147B2 (ja) | ||
| JP2570953B2 (ja) | 半導体装置の製造方法 | |
| JPH02125638A (ja) | 半導体集積回路装置 | |
| JP3259363B2 (ja) | 半導体装置のボンディングパッド構造の形成方法 | |
| JP3116534B2 (ja) | 集積回路装置のフリップチップ製造方法 | |
| JP3413653B2 (ja) | 半導体装置 | |
| JPH05234991A (ja) | 半導体装置 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP3064476B2 (ja) | 半導体装置 | |
| JPS5863150A (ja) | 半導体装置の製造方法 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JP3498619B2 (ja) | 半導体装置とその製法 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH01110749A (ja) | 半導体装置の製造方法 | |
| JPH0618239B2 (ja) | 半導体装置 | |
| JPH04109654A (ja) | 半導体装置及びその製造方法 | |
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| JPH0584671B2 (ja) | ||
| JPH0734437B2 (ja) | 樹脂封止型半導体装置 | |
| JPH03136351A (ja) | 半導体集積回路 | |
| JPH01286444A (ja) | 半導体装置 |