JPS6381938A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6381938A JPS6381938A JP61226219A JP22621986A JPS6381938A JP S6381938 A JPS6381938 A JP S6381938A JP 61226219 A JP61226219 A JP 61226219A JP 22621986 A JP22621986 A JP 22621986A JP S6381938 A JPS6381938 A JP S6381938A
- Authority
- JP
- Japan
- Prior art keywords
- bonding pad
- bonding
- semiconductor
- wire
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 229920005591 polysilicon Polymers 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000001681 protective effect Effects 0.000 abstract description 12
- 230000007797 corrosion Effects 0.000 abstract description 7
- 238000005260 corrosion Methods 0.000 abstract description 7
- 238000000059 patterning Methods 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 2
- 238000002788 crimping Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4845—Details of ball bonds
- H01L2224/48451—Shape
- H01L2224/48453—Shape of the interface with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
この発明は、ボンディングパッドの耐湿性を向上させた
半導体装置に関する。
半導体装置に関する。
（従来の技術）
樹脂モールドパッケージに収納される半導体チップにあ
って、この半導体チップのボンディングパッドとパッケ
ージ上の外部リードとの結線には、ワイヤボンディング
が多用されている。
って、この半導体チップのボンディングパッドとパッケ
ージ上の外部リードとの結線には、ワイヤボンディング
が多用されている。
第４図（Ａ）はワイヤボンディングで結線された半導体
装はのボンディング部分を示す平面図であり、第４図（
Ｂ）は同図（Ａ）の断面図である。
装はのボンディング部分を示す平面図であり、第４図（
Ｂ）は同図（Ａ）の断面図である。
第４図（Ｂ）において、回路パターンが形成された半導
体基板１に第１の絶縁酸化膜３及び第２の絶縁酸化膜５
が積層されて、絶縁層が形成されている。第２の絶縁酸
化ｗＡ５の上部には、半導体基板１に形成された回路と
、パッケージ上の外部リードとを接続するためのボンデ
ィングパッド〈電極）７がＡｉで形成されている。さら
に、このように形成された半導体装置の表面全体に、ボ
ンディングパッド７の表面を除いて半導体保護膜９が被
覆形成されており、ボンディングパッド７にＡ１６のボ
ンディングワイヤ１１が熱圧着されている。
体基板１に第１の絶縁酸化膜３及び第２の絶縁酸化膜５
が積層されて、絶縁層が形成されている。第２の絶縁酸
化ｗＡ５の上部には、半導体基板１に形成された回路と
、パッケージ上の外部リードとを接続するためのボンデ
ィングパッド〈電極）７がＡｉで形成されている。さら
に、このように形成された半導体装置の表面全体に、ボ
ンディングパッド７の表面を除いて半導体保護膜９が被
覆形成されており、ボンディングパッド７にＡ１６のボ
ンディングワイヤ１１が熱圧着されている。
このような構造において、第４図（Ａ）に示すように、
ボンディングワイヤ１１の圧着面における直径ａは、通
常ワイヤボンディングに用いられているボンディングワ
イヤにあっては、６０〜１００（μｌ１１）となり、半
導体保護膜９の開口部より表出したボンディングパッド
７は、その面積が通常（９０〜１２０）ｘ （９０〜１
２０）（μｍ１２）となるように形成されている。この
ため、ボンディングパッド７は、その表面が全てボンデ
ィングワイヤにより覆われず、第４図（ａ）における斜
線領域で示すように、ボンディングワイヤ１１の圧着面
からはみ出した状態になっており、ボンディングパッド
７に露出部１３が形成されることになる。
ボンディングワイヤ１１の圧着面における直径ａは、通
常ワイヤボンディングに用いられているボンディングワ
イヤにあっては、６０〜１００（μｌ１１）となり、半
導体保護膜９の開口部より表出したボンディングパッド
７は、その面積が通常（９０〜１２０）ｘ （９０〜１
２０）（μｍ１２）となるように形成されている。この
ため、ボンディングパッド７は、その表面が全てボンデ
ィングワイヤにより覆われず、第４図（ａ）における斜
線領域で示すように、ボンディングワイヤ１１の圧着面
からはみ出した状態になっており、ボンディングパッド
７に露出部１３が形成されることになる。
（発明が解決しようとする問題点）
以上説明したように、従来のワイヤボンディングにあっ
ては、半導体保護膜９の開口部において、ボンディング
パッド７の面積がボンディングワイヤの圧着面の面積よ
りも大きくなっているので、ボンディングパッド７に露
出部１３が形成される。
ては、半導体保護膜９の開口部において、ボンディング
パッド７の面積がボンディングワイヤの圧着面の面積よ
りも大きくなっているので、ボンディングパッド７に露
出部１３が形成される。
このように露出部１３が形成された状態で樹脂による封
止を行ない、半導体チップをパッケージ内に収納して、
このパッケージの外部から水分を加圧注入する耐湿性試
験（プレッシャークツカー寿命試験）を行なうと、第２
図に示すように、動作不良が発生して、試験時間ととも
に不良発生率が増加する。
止を行ない、半導体チップをパッケージ内に収納して、
このパッケージの外部から水分を加圧注入する耐湿性試
験（プレッシャークツカー寿命試験）を行なうと、第２
図に示すように、動作不良が発生して、試験時間ととも
に不良発生率が増加する。
パッケージの外部から加圧注入された水分は、パッケー
ジの樹脂を通過して半導体チップの表面に達し、露出部
１３のボンディングパッド７のへ吏が加水分解して、ボ
ンディングパッド７の露出部１３に腐食が発生する。こ
のように腐食は、特に水分に不純物例えばＣ１，Ｓ等が
溶は込んでいる場合には顕著となる。この腐食は時間の
経過とともに、ボンディングパッド７の露出部１４から
ボンディングワイヤ１１の圧着面及び半導体保護膜９下
部のボンディングパッド７に進行することになる。これ
により、ボンディングワイヤ１１とこのボデイングワイ
ヤ１１にボンディングパッド７を介して接続されている
内部配線とが断線して、動作不良が発生するという問題
があった。
ジの樹脂を通過して半導体チップの表面に達し、露出部
１３のボンディングパッド７のへ吏が加水分解して、ボ
ンディングパッド７の露出部１３に腐食が発生する。こ
のように腐食は、特に水分に不純物例えばＣ１，Ｓ等が
溶は込んでいる場合には顕著となる。この腐食は時間の
経過とともに、ボンディングパッド７の露出部１４から
ボンディングワイヤ１１の圧着面及び半導体保護膜９下
部のボンディングパッド７に進行することになる。これ
により、ボンディングワイヤ１１とこのボデイングワイ
ヤ１１にボンディングパッド７を介して接続されている
内部配線とが断線して、動作不良が発生するという問題
があった。
したがって、ボンディングパッド７に露出部１３が形成
されないようにするために、ボンディングワイヤ１１の
径を大きくして、ボンディングワイヤ１１をボンディン
グパッド７に圧着した時に、ボンディングワイヤ１１の
圧着面でボンディングパッド７がすべて覆われるように
することが考えられる。しかしながら、このようにした
場合には、ボンディングワイヤ１１の径が大きくなるこ
とでコストの増大を招くことになる。
されないようにするために、ボンディングワイヤ１１の
径を大きくして、ボンディングワイヤ１１をボンディン
グパッド７に圧着した時に、ボンディングワイヤ１１の
圧着面でボンディングパッド７がすべて覆われるように
することが考えられる。しかしながら、このようにした
場合には、ボンディングワイヤ１１の径が大きくなるこ
とでコストの増大を招くことになる。
そこで、半導体保護膜９の開口部を小さくして、半導体
保護膜９の開口部より表出したボンディングパッド７の
表出面積を、ボンディングワイヤ１１の圧着面の面積よ
りも小さくすることで、ボンディングパッド７に露出部
分が形成されないようにした。
保護膜９の開口部より表出したボンディングパッド７の
表出面積を、ボンディングワイヤ１１の圧着面の面積よ
りも小さくすることで、ボンディングパッド７に露出部
分が形成されないようにした。
しかしながら、半導体保護膜９の開口部より表出したボ
ンディングパッド７の表出面積が、９０×９０（μｍ２
）以下になると、ボンディング時の加圧による衝撃荷重
で、ボンディングパッド７の下部の第２の絶縁ｌ１５及
び第１の絶縁膜３にクランクが発生する。
ンディングパッド７の表出面積が、９０×９０（μｍ２
）以下になると、ボンディング時の加圧による衝撃荷重
で、ボンディングパッド７の下部の第２の絶縁ｌ１５及
び第１の絶縁膜３にクランクが発生する。
このため、このクラックを介して半導体基板１に形成さ
れた回路の電源配線とボンディングワイヤ１１との間に
リーク電流が流れることになる。
れた回路の電源配線とボンディングワイヤ１１との間に
リーク電流が流れることになる。
このリーク電流は、第３図に示すように、高温放置試験
において、試験開始直後は１（μＡ）以下の微小電流で
あるが、放置時間とともに増大して、放置時間が、２０
００時間に達するとリーク電流は１（ｌＡ）以上となる
。
において、試験開始直後は１（μＡ）以下の微小電流で
あるが、放置時間とともに増大して、放置時間が、２０
００時間に達するとリーク電流は１（ｌＡ）以上となる
。
したがって、ボンディングパッド７の表出面積を９０Ｘ
９０ （μＢ２）以下として、ボンディングパッド７に
露出部分が形成されないようにすると、リーク電流によ
る動作不良を招くという問題が生じることになる。
９０ （μＢ２）以下として、ボンディングパッド７に
露出部分が形成されないようにすると、リーク電流によ
る動作不良を招くという問題が生じることになる。
そこで、この発明は、上記に鑑みてなされたものであり
、リーク電流による動作不良を招くことなく、ボンディ
ングパッドの耐湿性を高めることによりボンディングパ
ッドの腐食を防止して、信頼性を向上させた半導体装置
を提供することを目的とする。
、リーク電流による動作不良を招くことなく、ボンディ
ングパッドの耐湿性を高めることによりボンディングパ
ッドの腐食を防止して、信頼性を向上させた半導体装置
を提供することを目的とする。
（問題点を解決するための手段）
上記目的を達成するために、この発明は、半導体基板上
に形成されたボンディングパッドがこのボンディングパ
ッドに接続されるボンディングワイヤの接合面で覆われ
、前記半導体基板と前記ボンディングパッドとの間に前
記ボンディングパッドと同程度の面積を有するポリシリ
コン層を形成したことを要旨とする。
に形成されたボンディングパッドがこのボンディングパ
ッドに接続されるボンディングワイヤの接合面で覆われ
、前記半導体基板と前記ボンディングパッドとの間に前
記ボンディングパッドと同程度の面積を有するポリシリ
コン層を形成したことを要旨とする。
（作用）
この発明の半導体装置にあっては、ボンディングパッド
に接続されたボンディングワイヤの接合面が、水分及び
水分に溶は込んだ不純物に対して保護壁として作用し、
また、ボンディングパッドと半導体基板との間に形成さ
れたポリシリコン層が、ボンディング時のボンディング
パッドへの衝撃荷重を緩和するように作用する。
に接続されたボンディングワイヤの接合面が、水分及び
水分に溶は込んだ不純物に対して保護壁として作用し、
また、ボンディングパッドと半導体基板との間に形成さ
れたポリシリコン層が、ボンディング時のボンディング
パッドへの衝撃荷重を緩和するように作用する。
（実施例）
以下、図面を用いてこの発明の詳細な説明する。
第１図（Ａ）および同図（Ｂ）はこの発明の一実施例に
係る半導体装置の構造を示す図であり、第１図（Ａ）は
半導体チップのボンディングパッドとリードフレーとを
ワイヤボンディング方法を用いて結線した半導体装置の
ボンディング部分の構造を示す平面図であり、第１図（
Ｂ）は同図（Ａ）の断面図である。なお、第１図（Ａ）
及び同図（Ｂ）において、第４図＜Ａ）及び同図（Ｂ）
に示した従来の半導体装置と同一の機能を果たす要素に
は同一の番号を付している。
係る半導体装置の構造を示す図であり、第１図（Ａ）は
半導体チップのボンディングパッドとリードフレーとを
ワイヤボンディング方法を用いて結線した半導体装置の
ボンディング部分の構造を示す平面図であり、第１図（
Ｂ）は同図（Ａ）の断面図である。なお、第１図（Ａ）
及び同図（Ｂ）において、第４図＜Ａ）及び同図（Ｂ）
に示した従来の半導体装置と同一の機能を果たす要素に
は同一の番号を付している。
この実施例の半導体装置は、第４図（Ａ）及び同図（Ｂ
）に示した従来の半導体装置に対して、第１図（Ａ）に
示すように、半導体保護膜９の開口部より表出したボン
ディングパッド７は、その表出部分がボンディングワイ
ヤ１１の圧着面で全て覆われるように、半導体装１１１
１９の開口部が形成されている。具体的には、通常用い
られている径のボンディングワイヤ１１をボンディング
パッド７に圧着した場合に、ボンディングワイヤ１１の
圧着面における直径ａは通常（６０μ■）以上となる。
）に示した従来の半導体装置に対して、第１図（Ａ）に
示すように、半導体保護膜９の開口部より表出したボン
ディングパッド７は、その表出部分がボンディングワイ
ヤ１１の圧着面で全て覆われるように、半導体装１１１
１９の開口部が形成されている。具体的には、通常用い
られている径のボンディングワイヤ１１をボンディング
パッド７に圧着した場合に、ボンディングワイヤ１１の
圧着面における直径ａは通常（６０μ■）以上となる。
このため、表出されるボンディングパッド７の形状を例
えば正方形とした場合には、この正方形の一辺の寸法を
４２ （＝６０／（７＞（μ■）ＬＡ下となるように、
半導体装１１９の同口部の寸法が設定されている。
えば正方形とした場合には、この正方形の一辺の寸法を
４２ （＝６０／（７＞（μ■）ＬＡ下となるように、
半導体装１１９の同口部の寸法が設定されている。
さらに、この実施例の半導体装置においては、第１図（
Ｂ）に示すように、ボンディングパッド７の面積と同等
の面積を有するポリシリコンｗＪ１５がボンディングパ
ッド７の下部の第１の絶縁酸化膜３と第２の絶縁酸化膜
５との間に形成されている。
Ｂ）に示すように、ボンディングパッド７の面積と同等
の面積を有するポリシリコンｗＪ１５がボンディングパ
ッド７の下部の第１の絶縁酸化膜３と第２の絶縁酸化膜
５との間に形成されている。
このように、半導体保護膜９の開口部より表出したボン
ディングパッド７は、その表出部分がボンディングワイ
ヤ１１の圧着面ですべて覆われるように形成されている
ので、ボンディングパッド７の露出部分はなくなる。こ
れにより、水分等が外部からパッケージ内に進入して、
ボンディングパッド７とボンディングワイヤ１１との圧
着部分に達しても、水分等がボンディングパッド７を形
成するＡｎに付着することはなくなる。これは、ボンデ
ィングワイヤ１１の圧着面が水分等に対してボンディン
グパッド７の保：Ｉ壁になっているためである。
ディングパッド７は、その表出部分がボンディングワイ
ヤ１１の圧着面ですべて覆われるように形成されている
ので、ボンディングパッド７の露出部分はなくなる。こ
れにより、水分等が外部からパッケージ内に進入して、
ボンディングパッド７とボンディングワイヤ１１との圧
着部分に達しても、水分等がボンディングパッド７を形
成するＡｎに付着することはなくなる。これは、ボンデ
ィングワイヤ１１の圧着面が水分等に対してボンディン
グパッド７の保：Ｉ壁になっているためである。
そして、このような構造とした半導体装ホの耐湿性試験
（２気圧下でのプレッシャークツカー寿命試験）を行な
うと、第２図に示すように、従来においては試験時間が
２００時間で不良が発生しているが、この実施例にあっ
ては試験時間が８００時間に達しても不良は発生しない
。したがって、ボンディングパッド７の耐湿性は高めら
れ、ボンディングパッド７を形成するＡｌの腐食が防止
される。
（２気圧下でのプレッシャークツカー寿命試験）を行な
うと、第２図に示すように、従来においては試験時間が
２００時間で不良が発生しているが、この実施例にあっ
ては試験時間が８００時間に達しても不良は発生しない
。したがって、ボンディングパッド７の耐湿性は高めら
れ、ボンディングパッド７を形成するＡｌの腐食が防止
される。
また、ボンディングパッド７の下部に形成されたポリシ
リコンＦ！１１５が、ボンディング時の加圧による衝撃
を緩和する機能を果たすので、前述したように、半導体
保護ｌＩ９の開口部より表出したボンディングパッド７
の表出面積が、９０Ｘ９０（μ１２）以下になっても、
ボンディング時の加圧による衝撃荷重で、ボンディング
パッド７の下部にクラックが発生することを防止するこ
とができる。このため、リーク電流は第３図に示すよう
に高温放置試験において、試験時間が２０００時間に達
しても１（μＡ）以下となり、リーク電流を使用上問題
にならない程度に抑えることができる。
リコンＦ！１１５が、ボンディング時の加圧による衝撃
を緩和する機能を果たすので、前述したように、半導体
保護ｌＩ９の開口部より表出したボンディングパッド７
の表出面積が、９０Ｘ９０（μ１２）以下になっても、
ボンディング時の加圧による衝撃荷重で、ボンディング
パッド７の下部にクラックが発生することを防止するこ
とができる。このため、リーク電流は第３図に示すよう
に高温放置試験において、試験時間が２０００時間に達
しても１（μＡ）以下となり、リーク電流を使用上問題
にならない程度に抑えることができる。
次に、この実施例における半導体装置の製造工程を説明
する。
する。
まず、半導体基板１上に拡散あるいはイオン注入等によ
り回路配線部を形成した後、この半導体基板１の上に第
１の絶縁酸化１１１３を形成する。次に、ゲート電極を
形成するためのポリシリコンを、例えばＣＶＤ法により
第１の絶縁酸化ｇｌａ上に堆積して、バターニング処理
によりボンディングパッド７が形成される領域の下部に
ポリシリコンを残して、ポリシリコン層１５を形成する
。さらに、このポリシリコン１１１５及び第１の絶縁酸
化膜３の上に第２の絶縁酸化膜５を形成する。
り回路配線部を形成した後、この半導体基板１の上に第
１の絶縁酸化１１１３を形成する。次に、ゲート電極を
形成するためのポリシリコンを、例えばＣＶＤ法により
第１の絶縁酸化ｇｌａ上に堆積して、バターニング処理
によりボンディングパッド７が形成される領域の下部に
ポリシリコンを残して、ポリシリコン層１５を形成する
。さらに、このポリシリコン１１１５及び第１の絶縁酸
化膜３の上に第２の絶縁酸化膜５を形成する。
次に、第２の絶縁酸化ｆｆ１５の上部にＡ交またはＡｆ
Ｌ−ｓｉのボンディングパッド７及び配線層（図示せず
）を形成して、半導体チップの表面全体に例えばＰＳＧ
、Ｓｉ ３ Ｎ４ 、ポリイミド等の半導体装１１１９
を形成し、バターニング処理及びエツチング処理により
、ボンディングパッド７の上部を開口して、ボンディン
グパッド７のＡｎを露出される。この間口部分の形成に
おいては、ボンディングパッド７の露出部分の面積が、
前述したように、４２（μｍ）Ｘ４２（μｌ１１）以下
になるように間口部の寸法が設定される。
Ｌ−ｓｉのボンディングパッド７及び配線層（図示せず
）を形成して、半導体チップの表面全体に例えばＰＳＧ
、Ｓｉ ３ Ｎ４ 、ポリイミド等の半導体装１１１９
を形成し、バターニング処理及びエツチング処理により
、ボンディングパッド７の上部を開口して、ボンディン
グパッド７のＡｎを露出される。この間口部分の形成に
おいては、ボンディングパッド７の露出部分の面積が、
前述したように、４２（μｍ）Ｘ４２（μｌ１１）以下
になるように間口部の寸法が設定される。
このようにして形成された半導体チップは、フレームに
固定された後に、熱圧着によるボンディング工程に入る
。この熱圧着によるボンディング工程において、ボンデ
ィングワイヤ１１の先端部を水素バーナあるいは電気ト
ーチで加熱することにより、先端部をボール状に形成す
る。このボール状の先端部をボンディングパッド７に圧
着して、さらに、ボンディングワイヤ１１の他端をフレ
ームのリード部に接合する。これにより、ボンディング
パッド７とフレームのリード部は、ボンディングワイヤ
１１により電気的に接続される。
固定された後に、熱圧着によるボンディング工程に入る
。この熱圧着によるボンディング工程において、ボンデ
ィングワイヤ１１の先端部を水素バーナあるいは電気ト
ーチで加熱することにより、先端部をボール状に形成す
る。このボール状の先端部をボンディングパッド７に圧
着して、さらに、ボンディングワイヤ１１の他端をフレ
ームのリード部に接合する。これにより、ボンディング
パッド７とフレームのリード部は、ボンディングワイヤ
１１により電気的に接続される。
ボンディング工程が終了した後、フレームに固定されフ
レームリード部に接続された半導体チップを、たとえば
エポキシレジン等の封止樹脂材により封止を行ない、こ
の実施例における半導体装置が完成する。
レームリード部に接続された半導体チップを、たとえば
エポキシレジン等の封止樹脂材により封止を行ない、こ
の実施例における半導体装置が完成する。
なお、ボンディングワイヤ１１をボンディングパッド７
に圧着した時に、ボンディングパッド７が露出しなけれ
ば、ボンディングパッド７の面積が半導体像：！Ｉ膜９
の開口部分の面積より小さくてもよいことは勿論である
。また、ポリシリコン層１５は、例えばボンディングパ
ッド７の直下に形成してもよく、ボンディングパッドの
直下から半導体基板１の間であれば、どの位置に形成し
ても同様の効果を得ることができる。さらに、ボンディ
ングパッド７の下部に形成されたポリシリコン層１５は
、ボンディング時におけるボンディングパッド７への衝
撃荷重を緩和するので、ボンディングパッド７の縮小化
に寄与することができる。
に圧着した時に、ボンディングパッド７が露出しなけれ
ば、ボンディングパッド７の面積が半導体像：！Ｉ膜９
の開口部分の面積より小さくてもよいことは勿論である
。また、ポリシリコン層１５は、例えばボンディングパ
ッド７の直下に形成してもよく、ボンディングパッドの
直下から半導体基板１の間であれば、どの位置に形成し
ても同様の効果を得ることができる。さらに、ボンディ
ングパッド７の下部に形成されたポリシリコン層１５は
、ボンディング時におけるボンディングパッド７への衝
撃荷重を緩和するので、ボンディングパッド７の縮小化
に寄与することができる。
以上説明したように、この発明によれば、ボンディング
パッドをこのボンディングパッドに接続されるボンディ
ングワイヤの接合面で覆うようにしたので、外部から進
入した水分及び水分に溶は込んだ不純物がボンディング
パッドに達することはなくなる。この結果、ボンディン
グパッドの耐湿性が向上して、ボンディングパッドの腐
食を防止することができる。
パッドをこのボンディングパッドに接続されるボンディ
ングワイヤの接合面で覆うようにしたので、外部から進
入した水分及び水分に溶は込んだ不純物がボンディング
パッドに達することはなくなる。この結果、ボンディン
グパッドの耐湿性が向上して、ボンディングパッドの腐
食を防止することができる。
さらに、半導体基板とボンディングパッドとの間にポリ
シリコン層を形成したので、ボンディングパッドをボン
ディングワイヤの接合面で覆うようにするために、ボン
ディングパッドを小さくしても、ボンディング時のボン
ディングパッドへの衝撃荷重を緩和して、ボンディング
パッドの下部に形成される部材の破壊を防止することが
できる。
シリコン層を形成したので、ボンディングパッドをボン
ディングワイヤの接合面で覆うようにするために、ボン
ディングパッドを小さくしても、ボンディング時のボン
ディングパッドへの衝撃荷重を緩和して、ボンディング
パッドの下部に形成される部材の破壊を防止することが
できる。
第１図（Ａ＞はこの発明の一実施例に係る半導体装置の
構造を示す平面図、第１図（Ｂ）は第１図＜Ａ）の断面
図、第２図はこの発明の実施例及び従来例の半導体装置
における耐湿性試験の結果を示す図、第３図はこの発明
の実施例及び従来例の半導体装置における高温放置試験
の結果を示す図、第４図（Ａ）はワイヤボンディングで
結線された従来の半導体装置の構造を示す平面図、第４
図（Ｂ）は第４図（Ａ）の断面図である。 （図の主要な部分を表わす符号の説明）１・・・半導体
基板 ７・・・ボンディングパッド ９・・・半導体保護膜 １１・・・ボンディングワイヤ １５・・・ポリシリコン層
構造を示す平面図、第１図（Ｂ）は第１図＜Ａ）の断面
図、第２図はこの発明の実施例及び従来例の半導体装置
における耐湿性試験の結果を示す図、第３図はこの発明
の実施例及び従来例の半導体装置における高温放置試験
の結果を示す図、第４図（Ａ）はワイヤボンディングで
結線された従来の半導体装置の構造を示す平面図、第４
図（Ｂ）は第４図（Ａ）の断面図である。 （図の主要な部分を表わす符号の説明）１・・・半導体
基板 ７・・・ボンディングパッド ９・・・半導体保護膜 １１・・・ボンディングワイヤ １５・・・ポリシリコン層
Claims (1)
- 半導体基板上に形成されたボンディングパッドがこのボ
ンディングパッドに接続されるボンディングワイヤの接
合面で覆われ、前記半導体基板と前記ボンディングパッ
ドとの間に前記ボンディングパッドと同程度の面積を有
するポリシリコン層を形成したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226219A JPS6381938A (ja) | 1986-09-26 | 1986-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61226219A JPS6381938A (ja) | 1986-09-26 | 1986-09-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6381938A true JPS6381938A (ja) | 1988-04-12 |
Family
ID=16841760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61226219A Pending JPS6381938A (ja) | 1986-09-26 | 1986-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381938A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204284A (ja) * | 1993-01-08 | 1994-07-22 | Nec Yamagata Ltd | 半導体装置 |
| US5891745A (en) * | 1994-10-28 | 1999-04-06 | Honeywell Inc. | Test and tear-away bond pad design |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5239378A (en) * | 1975-09-23 | 1977-03-26 | Seiko Epson Corp | Silicon-gated mos type semiconductor device |
| JPS5363974A (en) * | 1976-11-19 | 1978-06-07 | Hitachi Ltd | Electronic parts |
| JPS5914340B2 (ja) * | 1978-07-24 | 1984-04-04 | 新日本コア株式会社 | ハニカムコアの端面処理方法 |
-
1986
- 1986-09-26 JP JP61226219A patent/JPS6381938A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5239378A (en) * | 1975-09-23 | 1977-03-26 | Seiko Epson Corp | Silicon-gated mos type semiconductor device |
| JPS5363974A (en) * | 1976-11-19 | 1978-06-07 | Hitachi Ltd | Electronic parts |
| JPS5914340B2 (ja) * | 1978-07-24 | 1984-04-04 | 新日本コア株式会社 | ハニカムコアの端面処理方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06204284A (ja) * | 1993-01-08 | 1994-07-22 | Nec Yamagata Ltd | 半導体装置 |
| US5891745A (en) * | 1994-10-28 | 1999-04-06 | Honeywell Inc. | Test and tear-away bond pad design |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4823089B2 (ja) | 積層型半導体装置の製造方法 | |
| TWI548051B (zh) | Semiconductor device | |
| JPH03131044A (ja) | 半導体装置およびその製造方法 | |
| JPH03129738A (ja) | 半導体装置 | |
| US4622576A (en) | Conductive non-metallic self-passivating non-corrodable IC bonding pads | |
| JP2018019006A (ja) | 半導体装置およびその製造方法 | |
| JPH06105726B2 (ja) | 半導体集積回路装置 | |
| JP3413120B2 (ja) | チップ・オン・チップ構造の半導体装置 | |
| JPS6381938A (ja) | 半導体装置 | |
| JPS61187262A (ja) | 半導体素子 | |
| JPH02113533A (ja) | 半導体装置 | |
| JPS63216352A (ja) | 半導体装置の製造方法 | |
| JPS615561A (ja) | 半導体装置 | |
| JPS59172757A (ja) | 半導体装置 | |
| JPS6035525A (ja) | 半導体装置 | |
| JPS61292947A (ja) | 半導体装置 | |
| KR100752885B1 (ko) | 반도체 칩 및 반도체 칩의 제조방법 | |
| JPH04318944A (ja) | 樹脂封止型半導体装置 | |
| JP2674169B2 (ja) | 半導体集積回路装置 | |
| JPS60206153A (ja) | 半導体装置 | |
| JPS617638A (ja) | 半導体装置 | |
| JP2622988B2 (ja) | 半導体装置 | |
| JPH027447A (ja) | 樹脂封止型半導体装置 | |
| JPS61144835A (ja) | 半導体装置 | |
| JPS6232636A (ja) | 半導体装置 |