JP2007503113A - 能動領域ボンディングの両立性のある高電流構造体 - Google Patents

能動領域ボンディングの両立性のある高電流構造体 Download PDF

Info

Publication number
JP2007503113A
JP2007503113A JP2006523849A JP2006523849A JP2007503113A JP 2007503113 A JP2007503113 A JP 2007503113A JP 2006523849 A JP2006523849 A JP 2006523849A JP 2006523849 A JP2006523849 A JP 2006523849A JP 2007503113 A JP2007503113 A JP 2007503113A
Authority
JP
Japan
Prior art keywords
layer
integrated circuit
metal layer
forming
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006523849A
Other languages
English (en)
Other versions
JP5270836B2 (ja
Inventor
ガスナー，ジョン，ティー．
チャーチ，マイケル，ディー．
パラブ，サミール
ベイクマン，ポール，イー．，ジュニア．
デクロスタ，デイビッド，エイ．
ロメニック，ロバート，エル．
マッカーティー，クリス，エイ．
Original Assignee
インターシル アメリカズ インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターシル アメリカズ インク filed Critical インターシル アメリカズ インク
Publication of JP2007503113A publication Critical patent/JP2007503113A/ja
Application granted granted Critical
Publication of JP5270836B2 publication Critical patent/JP5270836B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

ボンディング・パッド下方に各回路を有する集積回路。一実施例において、集積回路は基板と、最上部導電層と、１つ以上の中間導電層と、絶縁材料から成る各層と、各デバイスとを具備する。最上部導電層は少なくとも１個のボンディング・パッド及び比較的硬質の材料から成る副層を有する。１つ以上の中間導電層は最上部導電層及び基板の間に形成する。絶縁材料から成る各層は各導電層を分離する。更に、絶縁材料から成る各層のうちの１つの層は比較的硬質で、最上部導電層及びこの最上部導電層に最も近接した中間導電層の間に位置する。各デバイスは集積回路に形成する。また、最上部導電層に最も近接した少なくとも中間導電層は、ボンディング・パッド下方の各選択デバイスの機能的相互接続部に対して適合する。

Description

この出願は、２００３年８月２１日付で出願した米国仮特許第60/496,881号（代理人整理番号125.090USPR）及び２００３年９月３０日付で出願した米国仮特許第60/507,539号（代理人整理番号125.090USP2）に関して、米国特許法第１１９条(e)に基づいてその利益を権利主張するものであり、両米国仮特許は参照によって本出願に導入される。
本発明は一般に半導体装置の形成に関し、特にボンディング・パッド下方の能動回路の形成に関する。
集積回路は半導体材料から成る基板中及び/又は該基板上に形成した２つ以上の電子デバイスを具備している。一般に、集積回路は選択デバイス及び該選択デバイス間の相互接続部を形成するのに使用する２つ以上の金属層を備えている。金属層はまた集積回路の入出力接続部に対する電気的経路をもたらす。集積回路の入力及び出力に対する接続部はボンディング・パッドを介して作られる。ボンディング・パッドは集積回路の最上部金属奏上に形成される。ボンディング工程（即ち、ボンディング・パッドに対するボール・ボンディング・ワイヤのボンディング）は、ボンディング・パッドが形成される金属層下方に形成する如何なる能動回路構成にも損傷を与え得る。このため、現在の回路レイアウト・ルールは如何なる回路構成をもボンディング・パッド下方に形成できるようにするものでもなく、注意深くテストしなければならない制限した構造体を単に許容するに過ぎない。
ボンディング・パッド下方の損傷は多くの理由によって引き起こすことができるが、この損傷は主としてボンディング・ワイヤ取付け工程の際に生じた応力、及びパッケージング後の引き続く応力に起因している。例えば、パッケージング後の温度エクスカーションは横方向及び縦方向双方の力を構造体全体に加える。集積回路の金属層は一般に、より硬質の酸化物層によって相互に分離される軟質アルミニウムから作られている。軟質アルミニウムは、より硬質の酸化物層はその傾向はないが、力を加えた状態でへこむ傾向がある。このことによって最終的には酸化物層にクラックが入ることとなる。一旦酸化物層にクラックが入ると、湿気が侵入してきてアルミニウム層の腐食を引き起こし、最終的には回路機能の故障を引き起こし得る。従って、ボンディング工程は一般に、ボンディング・パッド下方の実エステート（real estate）がこのボンディング工程の際に生じる損傷に対してバッファとしてのみ機能することを要求する。しかしながら、チップの設計者がチップの寸法を低減しようとするにつれて、能動回路または相互接続部に対してボンディング・パッド下方の実エステートを使用できることが望まれよう。
以上に述べた理由から、また本明細書を読んで理解すると直ちに当業者には明瞭となる以下に述べる他の理由から、能動回路及び相互接続部に対してボンディング・パッド下方の実エステートを使用することを有効に考慮した改良式集積回路が技術上必要とされている。
前述した課題及び他の課題は本発明によって解消され、また以下の明細書を読み調べることによって理解されよう。
一態様において、集積回路を開示する。この集積回路は、基板と、最上部導電層と、１つ以上の中間導電層と、絶縁材料から成る各層と、各デバイスと、を具備している。前記最上部導電層は少なくとも１個のボンディング・パッド及び比較的硬質の材料から成る副層を有している。前記１つ以上の中間導電層は前記最上部導電層及び前記基板の間に形成している。絶縁材料から成る前記各層は前記各導電層を分離している。更に、絶縁材料から成る前記各層のうちの１つの層は比較的硬質で、かつ前記最上部導電層及び最前記上部導電層に最も近接する中間導電層の間に位置している。前記各デバイスは前記集積回路中にを形成している。また、前記最上部導電層に最も近接する少なくとも前記中間導電層は、ボンディング・パッド下方の各選択デバイスの機能的相互接続部に対して適合している。
別の態様において、集積回路を開示する。この集積回路は、基板と、各デバイス領域と、最上部金属層と、第２の金属層と、比較的厚い絶縁材料から成る層と、を具備している。前記各デバイス領域は前記基板上及び前記基板中に形成している。前記最上部金属層には１個以上のボンディング・パッドが形成されている。前記各デバイス領域は前記基板及び前記最上部金属層の間に位置している。前記第２の金属層は前記最上部金属層及び前記各デバイス領域の間に位置している。比較的厚い絶縁材料から成る前記層は前記最上部金属層を前記第２の金属層から分離している。前記比較的厚い絶縁層はクラッキングに抵抗できるようになっている。
更に別の態様では、別の集積回路を開示する。この集積回路は、基板と、複数のデバイスと、第２の金属層と、絶縁材料から成る第１の層と、を具備している。前記複数のデバイスは前記基板上及び前記基板中に形成している。前記最上部金属層は前記最上部金属層上に形成した少なくとも１個のボンディング・パッドを有している。第２の金属層は前記最上部金属層及び前記基板の間に位置している。更に、前記第２の金属層は、前記集積回路を強化できるようになっている各ギャップを有する。絶縁材料から成る前記第１の層は前記最上部金属層及び前記第２の金属層の間に形成している。
別の態様では、ボンディング・パッド下方の能動回路構成を有する集積回路を形成する方法を開示する。この方法は基板中及び該基板上に各デバイスを形成することを具備している。第１の金属層を形成する。前記第１の金属層を被せるように比較的厚い絶縁材料から成る第１の層を形成し、前記絶縁材料の厚さは前記集積回路を強化する。前記比較的厚い絶縁材料を被せるように最上部金属層を形成し、該最上部層の表面にボンディング・パッドを形成する。
また別の態様では、集積回路を形成する方法を開示する。この方法は基板中に各デバイス領域を形成することを具備している。前記各デバイス領域を被せるように第１の金属層を被着する。前記第１の金属層をパターニングして各ギャップを形成し、該各ギャップは電流の流れる方向に伸張している。前記第１の金属層を被せると共に、前記各ギャップを充填するように絶縁層を形成し、この際、より硬質の絶縁材料から成る各ピラーを設けることにより、前記各ギャップは前記集積回路を強化する。前記酸化物層を被せるように金属から成る最上部層を被着すると共に、金属から成る前記最上部層の表面にボンディング・パッドを形成する。
また別の態様では、集積回路を形成する方法を開示する。この方法は基板中及び該基板上に各デバイス領域を形成することを具備している。前記各デバイス領域を被せるように第１の金属層を形成する。前記第１の金属領域を被せるように絶縁層を形成する。前記酸化物層に近接した比較的硬質の材料から成る副層を備えた前記絶縁層を被せるように最上部金属層を形成すると共に、該最上部金属層の表面にボンディング・パッドを形成する。
好ましい実施例及び図の説明を考慮して考えた場合、本発明をより容易に理解できると共に、その更なる利益及び使用がより容易に明瞭となる。
一般の実施によれば、種々に述べる特徴は本発明に関する特定の特徴を一定の割合にして得られるものではなく、これを強調して得られるものである。参照文字は図及び原文全体を通して同様の要素を示している。
好ましい実施例に関する以下の詳細な説明においては、その一部を形成すると共に、この発明を実施得る特定の好ましい実施例を例証によって示す添付図面を参照する。これらの実施例は当業者がこの発明を実施できるようにするのに十分詳細に説明し、また、他の実施例を利用し得ること、及び本発明の精神及び範囲を逸脱することなく論理的、機械的及び電気的な変更を行い得ることは言うまでもない。従って、以下の詳細な説明は限定的意味合いで取られるべきものではなく、本発明の範囲は特許請求の範囲及びその等価物によってのみ定義される。
以下の説明において、基板という用語は一般に、集積回路を形成する如何なる構造体にも言及するのに使用すると共に、集積回路の製造の種々の段階の際のこういった構造体に言及するのにも使用する。この用語は技術上知られているような他の構造体は勿論のこと、ドープした半導体及びドープしない半導体、保持用半導体または絶縁材料上の半導体から成るエピタキシャル層、こういった各層の組合せを含んでいる。この出願に使用しているような相対的位置に関する用語は、ウェハまたは基板のオリエンテーションとは無関係に、ウェハまたは基板の通常の平面または作用表面に平行な平面に基づいて定義される。この出願で使用しているような「水平な平面(horizontal plane)」または“横方向の平面(lateral plane)”の用語は、ウェハまたは基板のオリエンテーションとは無関係に、ウェハまたは基板の通常の平面または作用表面に平行な平面として定義される。「垂直な(vertical)」の用語は水平方向に垂直な方向に言及している。「上に(on)」、（「側壁(sidewall)」におけるような）「側(side)」、「より高い(higher)」、「より低い(lower)」、「渡って(over)」、「最上部の(top)」及び「下方の(under)」等の各用語は、ウェハまたは基板のオリエンテーションとは無関係に、ウェハまたは基板の最上面上についての通常の平面または作用平面に関して定義される。
本発明の各実施例は、能動デバイス及び相互接続部に対してボンディング・パッド下方の実エステート(real estate)を使用できうるようにした集積回路の方法及び構造体を提供する。更に、本発明の各実施例は、デバイスの機能的相互接続部に対してボンディング・パッド下方の全ての金属層を使用することができる構造体を提供する。また、本発明の各実施例は、TiN最上層を有するサブミクロン相互接続ライン、及び高電流を流すことができる比較的幅の広いラインをボンディング・パッド下方に同時に存在できるようにした構造体を提供する。
図１は本発明の一実施例の集積回路の部分的断面図である。この実施例では、図示した集積回路１００の一部分がN型MOSバイス１０２、N-DMOSデバイス１０４及びNPNバイポーラ・デバイス１０６を備えている。図１がまた３つの導電層を図示する場合、この実施例では、第１の金属層Ｍ１ １０８、第２の金属層Ｍ２ １１０及び第３の金属層Ｍ３ １１２を含む。これらの金属層１０８、１１０及び１１２はアルミニウム、銅等の導電材料から作ることができる。更に、別の実施例では、金属層１０８、１１０及び１１２のうちの少なくとも１つの金属層は、交互する導電層の多くの副層(sub-layer)を形成するサブミクロン工程によって作られる。第３の金属層Ｍ３ １１２は最上部金属層１１２と称することができる。図示するように、ボンディング・パッド１３０は、パッシベーション層１３２をパターニングすることによって第３の金属層Ｍ３ １１２の表面上に形成している。ボール・ボンディング・ワイヤ１１４（ボンディング・ワイヤ１１４）は、集積回路１００に対する入力または出力をもたらすべくボンディング・パッド１３０に接続させることができる。この実施例では、３つの金属層１０８，１１０及び１１２を図示しているに過ぎないが、他の実施例はより多くのあるいはより少ない金属層を有する。例えば、３つ以上の金属層を有する実施例では、金属層１０８及び１１０の間に付加的な金属層を形成する。相互接続金属層１０８、１１０及び１１２のおのおのは、デポジション及びパターニング等の技術上知られている従来の方法によって形成する。
図１に図示するように、ビア１１６は相互接続金属層１１０及び１０８を選択的に結合して、集積回路１００のデバイス１０２，１０４及び１０６の間に電気的接続部を形成する。更に、デバイス１０２、１０４及び１０６の各要素及び第１の金属層１０８に対する電気的接続部をもたらすビア１１８を示している。
一実施例では、金属層Ｍ２ １１０ 及び金属層Ｍ３ １１２を形成するのにサブミクロン工程を使用する。サブミクロン工程は多くの副層を使用して金属層を形成する。一実施例では、副層はTi、TiN及びAl合金から成る交互する層である。更に、一実施例では、金属層１１０の各副層の最上層(即ち、副層対向金属１１２)はTiN層１２０である。TiN層１２０は、金属層１１０のパターニングにおいて助力となる低反射特性を有することから、この場所に使用している。しかしながら、副層１２０が存在することにより、金属層１１０を金属層１１２から分離する酸化物層中にクラックが入る確率を高める傾向がある。特に、TiN層は硬質である傾向があることから、応力が加えられた場合に撓むことがない。この結果、分離用酸化物に加わる横方向の応力は、この分離用酸化物にクラックを入れる傾向がある。更に、別の実施例では、TiWから成る層が副層１２０を形成する。
本発明の各実施例では、分離用酸化物層１２２にクラックが入る確率を低減する。一実施例において、分離用酸化物層１２２(即ち、金属層１１０を金属層１１２から分離する酸化物層)は比較的厚く形成される。一実施例において、分離用酸化物層１２２は少なくとも１．５μmの厚さに形成される。比較的厚い分離用酸化物層１２２を使用することによって、この酸化物層１２２にクラックが入る確率を低減する。また別の実施例では、分離用酸化物層は一般に誘電体、即ち絶縁層である。
更に、一実施例では、第３の金属層Ｍ３ １１２は極めて硬く頑丈な材料から成る比較的硬質の副層１２６を備えている。この硬質の副層１２６は分離用酸化物層１２２に隣接すると共に、ボンディング・パッド１１４を形成する第３の金属層M3１１２の側とは反対に形成する。硬質の副層１２６はアルミ二ウムに比して非常に硬くしかも頑丈である。硬質の副層は酸化物１２２のより大きな領域一面に渡って横方向及び縦方向の応力を分配することにより、酸化物１２２にクラックが入る傾向を低減する。一実施例では、硬質の副層１２６に対して使用される材料はTiNである。このことは、従来のサブミクロン・デポジション及びエッチング技術とのTiNの両立性に起因している。また別の実施例では、硬質の副層１２６は窒化物から成る層である。一実施例において、硬質の副層１２６は厚さが略８０nmである。更に他の実施例では、TiW等の材料が硬質の副層１２６に対して使用される。
また別の実施例では、選択した領域に各ギャップ１２４を有するように第２の金属層Ｍ２ １１０を形成する。第２の金属層１１０が非常に幅が広い（横方向の幅）ということはこの構造体を弱める傾向があり、こうして分離用酸化物層１２２にクラックが生じてしまうという高い可能性を生んでしまう。この実施例では、各ギャップ１２４は、より硬質の酸化物から成るピラーを設けることによって構造体を強化するのに役立つ。集積回路の機能に及ぼすギャップ１２４の影響は適正なレイアウトによって最小化される。即ち、ギャップの密度は、レイアウト設計が意味ありげに圧迫されないように最小化することができる。一実施例では、ギャップ１２４は、ボンディング・パッド下方の第２の金属層Ｍ２ １１０の全領域のうちの僅か１０％しか占めない。別の実施例では、第２の金属層Ｍ２ １１０を通して流れる電流に及ぼす影響を最小化するように、ギャップが向いている。第２の金属層Ｍ２ １１０を通して流れる電流に及ぼす影響を最小化するように形成したギャップ１２４の一例を図２に図示する。図２はまた第３の金属層１１２を図示している。
図３Ａから図３Ｇは本発明の一実施例の適切な態様の形成を図示している。図３Ａは集積回路３００を基板３０１上に形成する開始の部分断面図を図示している。この部分断面図は、この実施例の集積回路３００がN型MOS３０２、N-DMOS３０４及びNPNデバイス３０６を備えていることを図示している。他の形式のデバイスを集積回路３００に形成できること、及び本発明はN型MOS、N-DMOS及びNPNデバイスを有する集積回路にのみ限定されるものではないことは技術上理解されよう。各デバイス３０２、３０４及び３０６の形成は本発明の重大な部分ではないので、図３Ａはこれらのデバイスが既に形成されていることを図示している。これらのデバイス３０２，３０４及び３０６はデポジション、エッチング・マスキング及び注入等の技術上既知の技術によって形成される。第１の絶縁層３０８は各デバイス３０２、３０４及び３０６を被せるように形成する。一実施例において、この絶縁層３０８は第１の酸化物層３０８から成る層である。ビア３１０はマスキング及びエッチング等の技術上既知の技術によって形成する。次いで、ビア３１０を導電材料で充填して、第１の金属層３１２と、各デバイス３０２、３０４及び３０６の各要素とのコンタクトを形成する。金属層を先ず被着することによって第１の金属層３１２を形成し、次いでこの第１の金属層３１２をパターニングして選択相互接続部を形成する。次いで、第１の金属層Ｍ１ ３１２及び第１の酸化物層３０８の露出した領域を被せるように第２の絶縁層３１４を形成する。一実施例において、この第２の絶縁層３１４は第２の酸化物層３１４である。酸化物から成る第２の層の表面をマスクすることによって、酸化物３１４から成る第２の層にビアを形成し、このビア３１６をパターニングした第１の金属層３１２の選択部分までエッチングする。次いで、このビア３１６を導電材料で充填する。
図３Ｂを参照すると、第２の酸化物層の表面に第２の金属層Ｍ２ ３１８を被着する。一実施例において、異なる金属から成る複数の交互する層を具備したサブミクロン工程によって第２の金属層３１８を形成する。一実施例では、金属から成る交互する層はTi、TiN及びAl合金である。第２の金属層M2３１８の最上部副層３２０は、この第２の金属層Ｍ２ ３１８のパターニングにおいて助力となるTiNから成っている。この最上部副層３２０は図３Ｃにおいて図示している。図３Ｃに図示するように、この実施例では、第２の金属層３１８をパターニングしてギャップ３２２を形成する。これらのギャップ３２２は硬質酸化物から成るピラーを設けることによってこの構造体を強化する。次いで、第２の金属層Ｍ２を被せるようにして第３の絶縁層３２４を形成する。このことは図３Ｄに図示している。一実施例では、この第３の絶縁層３２４は第３の酸化物層３２４である。この第３の酸化物層３２４もまたギャップ３２２を充填している。一実施例では、第３の酸化物層３２４（分離用酸化物層３２４）は比較的厚く形成する。更に、一実施例では、この分離用酸化物層３２４の厚さは少なくとも１．５μmである。
次いで、比較的硬く頑丈な金属層３２６から成る層を分離用酸化物層３２４の表面に形成する。このことは図３Ｅに図示している。この硬質層３２６は分離用酸化物層３２４のより大きな領域一面に渡って横方向及び縦方向双方の応力を分配する。硬質層３２６の実施例の中には、TiNまたはSiN等の窒化物から成る層によって形成するものもある。また別の実施例では、硬質の層３２６はTiWから成る層によって形成する。更に、一実施例では、硬質層３２６は略８２０nmの厚さに形成する。図３Ｆを参照すると、硬質層３２６を被せるように第３の金属層Ｍ３ ３２８を形成する。一実施例では、硬質層３２６は、従来のサブミクロン・デポジション及びエッチング技術により第３の金属層Ｍ３ ３２８を形成する際に形成する副層である。また別の実施例（図示せず）では、硬質層３２６は分離用酸化物層３２４に近接して形成した第３の金属層Ｍ３ ３２８の副層である。次いで、被着したパッシベーション層３２２をパターニングすることによって、第３の金属層Ｍ３ ３２８の上面にボンディング・パッド３３０を形成する。このことは図３Ｇに図示している。更に、図３Ｇに図示するように、ボール・ボンディング・ワイヤ３３４をボンディング・パッド３３０に接続させる。各図には示していないが、最上部金属層３２８を各デバイスを相互接続するのに使用することができるように、ビアを比較的厚い酸化物３２４に形成する。更に、単一の集積回路が多数のボンディング・パッドを有し得ること、及び本発明は単一のボンディング・パッドに限定されないことは技術上理解されよう。
特定の各実施例を本願において例証し説明してきたが，同一の目的を達成すべく意図した如何なる配置構成をも図示した特定の実施例と代え得ることは当業者によって認められよう。この出願は本発明のどんな適合または変更をも包含することを意図している。従って、この発明が特許請求の範囲及びその等価物によってのみ限定されることが明瞭に意図されている。
本発明の一実施例の集積回路の部分断面図である。 本発明の一実施例の各ギャップを有する金属層の部分の平面図である。 本発明の一実施例における集積回路を形成する一方法の部分断面図である。 本発明の一実施例における集積回路を形成する一方法の部分断面図である。 本発明の一実施例における集積回路を形成する一方法の部分断面図である。 本発明の一実施例における集積回路を形成する一方法の部分断面図である。 本発明の一実施例における集積回路を形成する一方法の部分断面図である。 本発明の一実施例における集積回路を形成する一方法の部分断面図である。 本発明の一実施例における集積回路を形成する一方法の部分断面図である。
符号の説明
１００、３００ 集積回路
１０２、３０２ N型MOS
１０４、３０４ N-DMOS
１０６，３０６ NPNデバイス
１０８、３１２ 第１の金属層Ｍ１
１１０、３１８ 第２の金属層Ｍ２
１１２、３２８ 第３の金属層Ｍ３
１１４、３３４ ボール・ボンディング・ワイヤ
１１６、１１８、３１０、３１６ ビア
１２０、１２６、３２０ 副層
１２２ 分離用酸化物層
１２４、３２２ ギャップ
１３０、３３０ ボンディング・パッド
１３２、３３２ パッシベーション層
３０１ 基板
３０８ 第１の絶縁層
３１４ 第２の絶縁層
３２４ 第３の絶縁層
３２６ 硬質層

Claims (98)

  1. 基板と、
    少なくとも１個のボンディング・パッド及び比較的硬質の材料から成る副層を有する最上部導電層と、
    前記最上部導電層及び前記基板の間に形成した１つ以上の中間導電層と、
    前記各導電層を相互に分離する絶縁材料から成る各層であって、絶縁材料から成る該各層のうちの１層が比較的硬質で、かつ前記最上部導電層及び前記最上部導電層に最も近接した中間導電層の間に位置した前記各層と、
    集積回路に形成した各デバイスと、を具備し、
    前記最上部導電層に近接した少なくとも前記中間導電層は、前記ボンディング・パッド下方の各選択デバイスの機能的相互接続部に対して適合していることを特徴とする前記集積回路。
  2. 前記副層はTiNから成ることを特徴とする請求項１に記載の集積回路。
  3. 前記副層はTiWから成ることを特徴とする請求項１に記載の集積回路。
  4. 前記副層は窒化物から成る層であることを特徴とする請求項１に記載の集積回路。
  5. 前記各デバイスが比較的高い電流のデバイスであり、前記１つ以上の中間導電層が比較的高い電流を通す能力を持つべく比較的幅の広い相互接続ライン中に形成していることを特徴とする請求項１に記載の集積回路。
  6. 前記各導電層のうちの少なくとも１つの層が、サブミクロン工程によって形成した導電性の各副層を更に具備していることを特徴とする請求項１に記載の集積回路。
  7. 前記各導電層は金属層であることを特徴とする請求項１に記載の集積回路。
  8. 前記金属層のうちの少なくとも１つの層が、アルミニウム及び銅を含んだ金属層のグループから選択した金属層から形成したことを特徴とする請求項７に記載の集積回路。
  9. 前記１つ以上の中間導電層は、比較的厚い絶縁層によって前記最上部導電層から分離した第２の導電層を更に具備したことを特徴とする請求項１に記載の集積回路。
  10. 前記比較的厚い絶縁層は、厚さが少なくとも１．５μmの酸化物層であることを特徴とする請求項９に記載の集積回路。
  11. 前記第２の導電層は、前記比較的厚い絶縁層に隣接して位置するTiNから成る層を更に具備したことを特徴とする請求項９に記載の集積回路。
  12. 前記第２の導電層は各ギャップを有することを特徴とする請求項９に記載の集積回路。
  13. 前記各ギャップは、前記少なくとも１個のボンディング・パッド下方の前記第２の金属層の全領域のうちの僅か１０％しか占めないことを特徴とする請求項１２に記載の集積回路。
  14. 前記各ギャップは、前記第２の金属層を通して流れる電流に及ぼす影響を最小化すべく向いていることを特徴とする請求項１２に記載の集積回路。
  15. 基板と、
    前記基板上及び前記基板中に形成した各デバイス領域と、
    １個以上のボンディング・パッドを形成した最上部金属層であって、前記基板及び該最上部金属層の間に前記各デバイス領域が位置してなる前記最上部金属層と、
    前記最上部金属層及び前記各デバイス領域の間に位置する第２の金属層と、
    前記最上部金属層を前記第２の金属層から分離する比較的厚い絶縁材料から成る層であって、クラッキングに対して抵抗できるようになっている前記比較的厚い絶縁層と、を具備したことを特徴とする集積回路。
  16. 前記比較的厚い絶縁層は、少なくとも１．５μｍの厚さを有する酸化物から成る層であることを特徴とする請求項１５に記載の集積回路。
  17. 前記各デバイス領域及び前記第２の金属層の間に位置する１つ以上の中間金属層を更に具備したことを特徴とする請求項１５に記載の集積回路。
  18. 前記第２の金属層は、比較的厚い絶縁材料から成る前記層に隣接して位置するTiNから成る副層を備えていることを特徴とする請求項１５に記載の集積回路。
  19. 前記第２の金属層は前記集積回路を強化できるようになっている各ギャップを有することを特徴とする請求項１５に記載の集積回路。
  20. 前記各ギャップは、前記１個以上のボンディング・パッド下方の前記第２の金属層の全領域のうちの僅か１０％しか占めないことを特徴とする請求項１９に記載の集積回路。
  21. 前記各ギャップは、前記第２の金属ラインを通して流れる電流に及ぼす影響を最小化すべく向いていることを特徴とする請求項１９に記載の集積回路。
  22. 前記比較的厚い絶縁層のより大きい領域に渡って横方向及び縦方向双方の応力を分配できるようになっている比較的硬質の材料から成る層を更に具備したことを特徴とする請求項１５に記載の集積回路。
  23. 比較的硬質の材料からなる前記層は、前記最上部金属層及び前記比較的厚い絶縁層に隣接して形成したことを特徴とする請求項２２に記載の集積回路。
  24. 比較的硬質の材料からなる前記層はTiNから成ることを特徴とする請求項２２に記載の集積回路。
  25. 比較的硬質の材料からなる前記層はTiWから成ることを特徴とする請求項２２に記載の集積回路。
  26. 前記比較的硬質の材料の厚さは略８０nmであることを特徴とする請求項２２に記載の集積回路。
  27. 比較的硬質の材料からなる前記層は窒化物から成ることを特徴とする請求項２２に記載の集積回路。
  28. 比較的硬質の材料からなる前記層は、サブミクロン工程によって形成した前記最上部金属層の副層であることを特徴とする請求項２２に記載の集積回路。
  29. 比較的硬質の材料からなる前記副層は前記比較的厚い絶縁層に近接して形成したことを特徴とする請求項２８に記載の集積回路。
  30. 基板と、
    前記基板上及び前記基板中に形成した複数のデバイスと、
    少なくとも１個のボンディング・パッドを表面に形成した最上部金属層と、
    前記最上部金属層及び前記基板の間に位置する第２の金属層であって、集積回路を強化できるようになっている各ギャップを有する前記第２の金属層と、
    前記最上部金属層及び前記第２の金属層の間に形成した絶縁材料から成る第１の層と、を具備したことを特徴とする前記集積回路。
  31. 前記第２の金属層中の前記ギャップの密度は、前記集積回路の機能に及ぼす影響を最小化すべく最小化したことを特徴とする請求項３０に記載の集積回路。
  32. 前記各ギャップは、関連するボンディング・パッド下方の前記第２の金属ラインの全領域のうちの僅か１０％しか占めないことを特徴とする請求項３０に記載の集積回路。
  33. 前記各ギャップは電流の流れる方向に伸張したことを特徴とする請求項３０に記載の集積回路。
  34. 前記最上部金属層は、前記第１の絶縁層に隣接して位置する比較的硬質の副層を備えたことを特徴とする請求項３０に記載の集積回路。
  35. 前記第２の金属層は、前記第１の絶縁層に隣接して位置するTiN副層を備えたことを特徴とする請求項３０に記載の集積回路。
  36. 前記第２の金属層は、前記第１の絶縁層に隣接して位置するTiW副層を備えたことを特徴とする請求項３０に記載の集積回路。
  37. 前記第１の絶縁層は比較的厚いことを特徴とする請求項３０に記載の集積回路。
  38. 前記第１の絶縁層は、少なくとも１．５μmの厚さを有する第１の酸化物層であることを特徴とする請求項３７に記載の集積回路。
  39. ボンディング・パッド下方に回路構成を有する集積回路の形成方法において、
    基板中及び該基板上に各デバイスを形成することと、
    第１の金属層を形成することと、
    前記第１の金属層を被せるように比較的厚い絶縁材料から成る第１の層を形成することであって、該第１の絶縁層の厚さが前記集積回路を強化してなることと、
    前記比較的厚い絶縁層を被せるように最上部金属層を形成することと、
    前記最上部金属層の表面上にボンディング・パッドを形成すること、とを具備したことを特徴とする前記方法。
  40. 比較的厚い絶縁材料から成る前記第１の層は、少なくとも１．５μmの厚さを有する酸化物から成る層であることを特徴とする請求項３９に記載の方法。
  41. 前記各デバイス及び前記第１の金属層の間に１つ以上の中間金属層を形成することを更に具備したことを特徴とする請求項３９に記載の方法。
  42. 前記第１の金属層を形成することは、前記第１の金属層をパターニングして各ギャップを形成することを更に具備したことを特徴とする請求項３９に記載の方法。
  43. 前記各ギャップは、前記ボンディング・パッド下方の前記第１の金属層の全領域のうちの僅か１０％しか占めないことを特徴とする請求項４２に記載の方法。
  44. 前記第１の金属層を通して流れる電流に及ぼす影響を最小化するように向けて、前記各ギャップを形成したことを特徴とする請求項４２に記載の方法。
  45. 前記第１の金属層を通して流れる電流の方向に伸張して前記各ギャップを形成したことを特徴とする請求項４２に記載の方法。
  46. 前記最上部金属層を形成することは、比較的硬質の材料から成る副層を形成することを更に具備したことを特徴とする請求項３９に記載の方法。
  47. 前記比較的硬質の材料はTiNであることを特徴とする請求項４６に記載の方法。
  48. 前記比較的硬質の材料は、窒化物から成る層で作ったことを特徴とする請求項４６に記載の方法。
  49. 前記比較的硬質の材料は、比較的厚い絶縁材料から成る前記第１の層に近接して形成したことを特徴とする請求項４６に記載の方法。
  50. 集積回路を形成する方法において、
    基板中に各デバイス領域を形成することと、
    前記各デバイス領域を被せるように第１の金属層を被着することと、
    前記第１の金属層をパターニングして、電流の流れる方向に伸張する各ギャップを形成することと、
    前記第１の金属層を被せる共に前記各ギャップを充填するように絶縁層を形成することであって、この際、前記各ギャップはより硬質の絶縁材料から成る各ピラーを設けることによって前記集積回路を強化してなることと、
    前記絶縁層を被せるように金属から成る最上部層を被着することと、
    金属から成る前記最上部層の表面上にボンディング・パッドを形成すること、とを具備したことを特徴とする前記方法。
  51. 前記絶縁層は、厚さが少なくとも１．５μmの酸化物から成る層であることを特徴とする請求項５０に記載の方法。
  52. 前記第１の金属層中の前記各ギャップは、前記ボンディング・パッド下方の前記金属ラインの全領域のうちの僅か１０％しか占めないことを特徴とする請求項５０に記載の方法。
  53. 前記最上部金属層を形成することは、前記絶縁層に近接した比較的硬質の材料から成る副層を形成することを更に具備したことを特徴とする請求項５０に記載の方法。
  54. 前記比較的硬質の材料はTiNであることを特徴とする請求項５３に記載の方法。
  55. 前記比較的硬質の材料はTiWであることを特徴とする請求項５３に記載の方法。
  56. 前記比較的硬質の材料は窒化物から成る副層から作っていることを特徴とする請求項５３に記載の方法。
  57. 集積回路を形成する方法において、
    基板中及び該基板上に各デバイス領域を形成することと、
    前記各デバイス領域を被せるように第１の金属層を形成することと、
    前記第１の金属領域を被せるように絶縁層を形成することと、
    前記絶縁層に近接した比較的硬質の材料から成る副層を備えた前記絶縁層を被せるように最上部金属層を形成することと、
    前記最上部金属層の表面上にボンディング・パッドを形成すること、とを具備したことを特徴とする前記方法。
  58. 比較的厚い材料から成る前記副層はTiNであることを特徴とする請求項５７に記載の方法。
  59. 前記比較的硬質の材料はTiWであることを特徴とする請求項５７に記載の方法。
  60. 前記比較的厚い材料から成る前記副層は、窒化物から成る層から形成したことを特徴とする請求項５７に記載の方法。
  61. 前記絶縁層は、少なくとも１．５μmの厚さを有する酸化物層であることを特徴とする請求項５７に記載の方法。
  62. 前記第１の金属層を形成することは、前記第１の金属層をパターニングして各ギャップを形成し、この際、該各ギャップは前記ボンディング・パッド下方の前記第１の金属層の全層領域のうちの僅か１０％しか占めないことを特徴とする請求項５７に記載の方法。
  63. 前記第１の金属層及び前記各デバイス領域の間に１つ以上の中間金属層を形成することと、
    前記１つ以上の中間金属層をパターニングして、前記各デバイス間の相互接続部を形成すること、とを更に具備したことを特徴とする請求項５７に記載の方法。
  64. 前記第２の金属層を通して流れる前記電流に及ぼす影響を最小化すべく向けられた前記各ギャップは、前記各ギャップを前記電流の流れる方向に伸張させてなることを更に具備したことを特徴とする請求項１４に記載の集積回路。
  65. 前記第２の金属層を通して流れる前記電流に及ぼす影響を最小化すべく向けられた前記各ギャップは、前記各ギャップを前記電流の流れる方向に伸張させてなることを更に具備したことを特徴とする請求項２１に記載の集積回路。
  66. 基板中及び該基板上に各デバイスを形成することは、前記ボンディング・パッド下方に前記各デバイスのうちの少なくとも１つを形成することを備えたことを特徴とする請求項３９に記載の方法。
  67. 前記ボンディング・パッドは前記各デバイス領域のうちの少なくとも１つを直接覆って形成することを特徴とする請求項５０に記載の方法。
  68. 基板と、
    少なくとも１個のボンディング・パッド及び少なくとも１つの副層を有する最上部導電層であって、前記少なくとも１つの副層は該最上部導電層の他の副層に比して相対的により硬質である前記最上部導電層と、
    前記最上部導電層及び前記基板の間に形成した１つ以上の中間導電層と、
    前記１つ以上の導電層を相互に分離する絶縁層から成る１つ以上の層と、
    集積回路に形成した各デバイスと、を具備し、
    前記最上部導電層に最も近接した少なくとも前記中間層は、前記ボンディング・パッド下方の各選択デバイスの機能的相互接続に対して適合していることを特徴とする前記集積回路。
  69. 前記少なくとも１つの副層は、TiN、SiN及びTiWから成るグループから選択した１つであることを特徴とする請求項６８に記載の集積回路。
  70. 前記各中間導電層のうちの少なくとも１つは各ギャップを有することを特徴とする請求項６８に記載の集積回路。
  71. 前記各ギャップは、電流の流れに及ぼすそれらの影響を最小化すべく電流の流れる方向に伸張していることを特徴とする請求項７０に記載の集積回路。
  72. 前記各中間導電層のうちの少なくとも１つは、前記最上部導電層に最も近接した中間導電層であることを特徴とする請求項６８に記載の集積回路。
  73. 絶縁材料から成る前記各層のうちの１つの層は、絶縁材料から成る他の層よりも厚く、かつ前記最上部導電層及び前記最上部導電層に最も近接した中間層の間に位置していることを特徴とする請求項６８に記載の集積回路。
  74. 基板と、
    前記基板上及び前記基板中に形成した各デバイス領域と、
    １個以上のボンディング・パッドを形成した最上部金属層であって、前記基板及び前記最上部金属層の間に前記各デバイス領域が位置してなる前記最上部導電層と、
    前記最上部金属層及び前記各デバイス領域の間に位置する第２の金属層と、
    前記最上部金属層を前記第２の金属層から分離する絶縁材料から成る第１の層であって、クラッキングに抵抗すべく選択した厚さを有する前記第１の層と、を具備したことを特徴とする集積回路。
  75. 絶縁材料から成る前記層は厚さが少なくとも１．５μmであることを特徴とする請求項７４に記載の集積回路。
  76. 前記第２の金属層は、電流の流れる方向に伸張する１つ以上のギャップを有することを特徴とする請求項７４に記載の集積回路。
  77. 前記最上部金属層及び前記基板の間の複数の中間金属層であって、前記第２の金属層を備えてなる前記複数の中間金属層と、
    前記各導電層を相互に分離する絶縁材料から成る各層であって、絶縁材料からなる前記第１の層を備えてなる絶縁材料から成る前記各層と、を更に具備したことを特徴とする請求項７４に記載の集積回路。
  78. 前記１個つ以上のボンディング・パッド下方の前記複数の中間導電層は、能動デバイス及び機能的相互接続部に対して適合していることを特徴とする請求項７７に記載の集積回路。
  79. 基板と、
    少なくとも１個のボンディング・パッドを形成した最上部導電層と、
    前記最上部導電層及び前記基板の間に形成した１つ以上の中間導電層と、
    前記１つ以上の中間導電層を相互に分離する絶縁材料から成る１つ以上の層と、
    集積回路を強化できるようになっている各ギャップを有する前記最上部導電層に最も近接した前記１つ以上の中間導電層のうちの１つの層と、
    前記集積回路に形成した各デバイスと、を具備し、
    前記１つ以上の中間導電層は、前記ボンディング・パッド下方の各選択デバイスの各機能的相互接続部に対して適合していることを特徴とする前記集積回路。
  80. 前記最上部導電層よりもさらに硬質である材料から成る比較的硬質の副層であって、前記最上部導電層及び前記最上部導電層に最も近接した少なくとも１つの中間導電層を分離する絶縁材料から成る前記１つ以上の層のうちの１つの層の間に形成してなる比較的硬質の材料から成る前記副層を更に具備したことを特徴とする請求項７９に記載の集積回路。
  81. 絶縁材料から成る前記各層のうちの１つの層は絶縁材料から成る他の層よりも厚く、かつ前記最上部導電層及び前記最上部導電層に最も近接した中間導電層の間に位置していることを特徴とする請求項７９に記載の集積回路。
  82. 前記最上部導電層に最も近接した前記１つ以上の中間導電層のうちの前記１つの層中の前記各ギャップは、電流の流れに影響を及ぼすそれらの影響を最小化すべく電流の流れる方向に伸張したことを特徴とする請求項７９に記載の集積回路。
  83. 前記最上部導電層に最も近接した前記１つ以上の中間導電層のうちの前記１つの層中の前記各ギャップは、前記少なくとも１個のボンディング・パッド下方の領域のうちの僅か１０％しか占めないことを特徴とする請求項７９に記載の集積回路。
  84. 基板と、
    少なくとも１個のボンディング・パッドを形成すると共に、少なくとも１つの副層を有する最上部導電層であって、前記少なくとも１つの副層は残りの最上部導電層よりも相対的により硬質である前記最上部導電層と、
    前記最上部導電層及び前記基板の間に形成した１つ以上の中間導電層であって、前記最上部導電層に最も近接した前記１つ以上の中間導電層のうちの１つの層が集積回路を強化できるようになっている各ギャップを有してなる前記１つ以上の中間導電層と、
    前記１つ以上の中間導電層を相互に分離する絶縁材料から成る１つ以上の層であって、前記最上部金属層を前記１つ以上の中間導電層のうちの最も近接した前記１つの層を備え、この際、前記絶縁層はクラッキングに抵抗すべく選択した厚さを有している絶縁材料から成る前記１つ以上の層と、
    前記集積回路に形成した各デバイスと、を具備し、
    前記少なくとも１個のボンディング・パッド下方の前記１つ以上の中間導電層は、各能動デバイス及び各機能的相互接続部に対して適合していることを特徴とする前記集積回路。
  85. 集積回路を形成する方法において、
    基板上及び該基板中に各デバイスを形成することと、
    前記基板を被せるように１つ以上の中間導電層を形成することと、
    前記１つ以上の導電層を相互に分離する絶縁材料から成る１つ以上の層を形成することと、
    残りの最上部導電層に比して相対的により硬質である材料から成る少なくとも１つの副層を備えた最上部導電層を形成することと、
    前記最上部導電層上に少なくとも１個のボンディング・パッドを形成することと、を具備し、
    比較的硬質の材料から成る前記少なくとも１つの副層は前記少なくとも１個のボンディング・パッド下方の前記１つ以上の中間導電層のクラッキングを防止することができるようになっており、この結果、前記少なくとも１個のボンディング・パッド下方の前記１つ以上の中間導電層は前記各デバイスのうちの選択した各デバイスの機能的相互接続部に対して使用できてなることを特徴とする前記方法。
  86. 比較的硬質の前記副層は、TiN、SiN及びTiWを含んだ材料のグループから選択した１つの材料から成ることを特徴とする請求項８５に記載の方法。
  87. 残りの１つ以上の絶縁層に比して相対的により厚くなるように、前記最上部導電層及び前記最上部導電層に最も近接した中間導電層の間に絶縁材料から成る前記１つ以上の層のうちの１つの層を形成することを更に具備したことを特徴とする請求項８５に記載の方法。
  88. 前記１つ以上の中間導電層のうちの１つの層に各ギャップを形成して、前記１つ以上の中間導電層を貫通する比較的硬質の絶縁材料から成る各ピラーを形成することを更に具備したことを特徴とする請求項８５に記載の方法。
  89. 前記１つ以上の中間導電層のうちの前記１つの層は、前記最上部導電層に最も近接した中間導電層であることを特徴とする請求項８８に記載の方法。
  90. 集積回路を形成する方法において、
    基板上及び該基板中に各デバイスを形成することと、
    前記基板を被せるように第１の金属層を形成することと、
    前記第１の金属層を被せるように最上部金属層を形成することと、
    前記最上部金属層上に少なくとも１個のボンディング・パッドを形成することと、
    前記最上部金属層を前記第１の金属層から分離する絶縁材料から成る第１の層を形成することであって、絶縁材料から成る該第１の層はクラッキングに抵抗すべく選択した厚さを有してなることと、を具備したことを特徴とする前記方法。
  91. 絶縁材料から成る前記第１の層は、厚さが少なくとも１．５μmとなるように形成したことを特徴とする請求項９０に記載の方法。
  92. 前記第１の金属層及び前記基板の間に１つ以上の中間金属層を形成することと、
    １つ以上の絶縁層を形成して、前記１つ以上の中間金属層を相互に分離すること、とを更に具備したことを特徴とする請求項９０に記載の方法。
  93. 前記最上部金属層及び絶縁材料から成る前記第１の層の間に材料から成る副層を形成することであって、この際、前記１個以上のボンディング・パッドの形成の際に生じる前記最上部金属層に加わる応力を絶縁材料から成る前記第１の層のより大きな領域に渡って分配して、絶縁材料から成る前記第１の層にクラックが入る確率を低減するように、材料から成る前記副層は残りの最上部金属層に比して相対的により硬質でなることを更に具備したことを特徴とする請求項９０に記載の方法。
  94. 前記第１の金属層に各ギャップを形成して、前記第１の金属層を貫通する比較的硬質の絶縁材料から成る各ピラーを形成することを更に具備したことを特徴とする請求項９０に記載の方法。
  95. 集積回路を形成する方法において、
    基板中及び該基板上に各デバイスを形成することと、
    前記基板を被せるように最上部導電層を形成することと、
    前記最上部導電層上に少なくとも１個のボンディング・パッドを形成することと、
    前記最上部導電層及び前記基板の間に１つ以上の中間導電層を形成することと、
    前記１つ以上の導電層を相互に分離する絶縁材料から成る１つ以上の層を形成することと、
    前記最上部導電層に最も近接した前記１つ以上の中間導電層のうちの１つの層に各ギャップを形成することであって、この際、前記最上部導電層に最も近接した前記１つ以上の中間導電層のうちの前記１つの層を貫通する比較的硬質の絶縁材料から成る各ピラーを形成することによって、前記各ギャップは前記少なくとも１個のボンディング・パッド下方の前記１つ以上の中間導電層のクラッキングを防止することができるようになっていることと、を具備し、
    前記１つ以上の中間導電層は、前記ボンディング・パッド下方の各選択デバイスの機能的相互接続部に対して適合していることを特徴とする前記方法。
  96. 前記最上部導電層に最も近接した前記１つ以上の中間導電層のうちの前記１つの層中の前記各ギャップは電流の流れる方向に形成して、前記各ギャップが前記電流の流れに及ぼす影響を低減することを特徴とする請求項９５に記載の方法。
  97. 前記最上部導電層及び前記最上部導電層に最も近接した前記１つ以上の中間導電層のうちの前記１つの層を前記最上部導電層から分離する絶縁材料から成る前記各層のうちの１つの層の間に材料から成る副層を形成することであって、この際、前記少なくとも１個のボンディング・パッドの形成の際に生じる前記最上部導電層に加わる応力を絶縁材料から成る前記１つ以上の層のより大きい領域に渡って分配して、絶縁材料から成る前記１つ以上の層にクラックが入る確率を低減するように、材料から成る前記副層は残りの最上部導電層に比して相対的により硬質でなることを更に具備したことを特徴とする請求項９５に記載の方法。
  98. 絶縁材料から成る残りの１つ以上の層に比して相対的により厚くなるように、前記最上部導電層及び前記最上部導電層に最も近接した中間導電層の間に絶縁材料から成る前記１つ以上の層のうちの１つの層を形成することを更に具備したことを特徴とする請求項９５に記載の方法。
JP2006523849A 2003-08-21 2004-07-20 能動領域ボンディングの両立性のある高電流構造体 Expired - Fee Related JP5270836B2 (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US49688103P 2003-08-21 2003-08-21
US60/496,881 2003-08-21
US50753903P 2003-09-30 2003-09-30
US60/507,539 2003-09-30
US10/698,184 2003-10-31
US10/698,184 US7005369B2 (en) 2003-08-21 2003-10-31 Active area bonding compatible high current structures
PCT/US2004/023307 WO2005024943A1 (en) 2003-08-21 2004-07-20 Active area bonding compatible high current structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012058964A Division JP2012147006A (ja) 2003-08-21 2012-03-15 能動領域ボンディングの両立性のある高電流構造体

Publications (2)

Publication Number Publication Date
JP2007503113A true JP2007503113A (ja) 2007-02-15
JP5270836B2 JP5270836B2 (ja) 2013-08-21

Family

ID=34198983

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006523849A Expired - Fee Related JP5270836B2 (ja) 2003-08-21 2004-07-20 能動領域ボンディングの両立性のある高電流構造体
JP2012058964A Pending JP2012147006A (ja) 2003-08-21 2012-03-15 能動領域ボンディングの両立性のある高電流構造体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012058964A Pending JP2012147006A (ja) 2003-08-21 2012-03-15 能動領域ボンディングの両立性のある高電流構造体

Country Status (7)

Country Link
US (4) US7005369B2 (ja)
EP (2) EP2264757B1 (ja)
JP (2) JP5270836B2 (ja)
KR (1) KR100973399B1 (ja)
CN (4) CN1645606A (ja)
TW (1) TWI293186B (ja)
WO (1) WO2005024943A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072386A (ja) * 2012-09-28 2014-04-21 Rohm Co Ltd 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274160B2 (en) 2003-08-21 2012-09-25 Intersil Americas Inc. Active area bonding compatible high current structures
JP2007005539A (ja) * 2005-06-23 2007-01-11 Seiko Epson Corp 半導体装置
JP4605378B2 (ja) 2005-07-13 2011-01-05 セイコーエプソン株式会社 半導体装置
JP2007042817A (ja) * 2005-08-02 2007-02-15 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置およびその製造方法
US7701070B1 (en) 2006-12-04 2010-04-20 Xilinx, Inc. Integrated circuit and method of implementing a contact pad in an integrated circuit
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
WO2009058143A1 (en) * 2007-10-31 2009-05-07 Agere Systems Inc. Bond pad support structure for semiconductor device
CN101996993A (zh) * 2009-08-13 2011-03-30 中芯国际集成电路制造(上海)有限公司 利用单一金属化的焊盘下的器件
US20110156260A1 (en) * 2009-12-28 2011-06-30 Yu-Hua Huang Pad structure and integrated circuit chip with such pad structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109813A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JPH1064945A (ja) * 1996-08-20 1998-03-06 Seiko Epson Corp 半導体装置およびその製造方法
JP2002164437A (ja) * 2000-07-27 2002-06-07 Texas Instruments Inc ボンディングおよび電流配分を分散したパワー集積回路および方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4695868A (en) 1985-12-13 1987-09-22 Rca Corporation Patterned metallization for integrated circuits
US5133054A (en) * 1987-10-20 1992-07-21 Sharp Kabushiki Kaisha Data transmission apparatus for autonomously and selectively transmitting data to a plurality of transfer path
DE3839887A1 (de) * 1987-11-26 1989-06-08 Toshiba Kawasaki Kk Bildentwicklungsvorrichtung
JP3206035B2 (ja) * 1991-10-08 2001-09-04 日本電気株式会社 樹脂封止型半導体装置
JPH06100589A (ja) * 1992-09-22 1994-04-12 Mochida Pharmaceut Co Ltd 新規な蛋白性生理活性物質およびそのｄｎａ
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
JP3660799B2 (ja) * 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US5986343A (en) * 1998-05-04 1999-11-16 Lucent Technologies Inc. Bond pad design for integrated circuits
US6552438B2 (en) 1998-06-24 2003-04-22 Samsung Electronics Co. Integrated circuit bonding pads including conductive layers with arrays of unaligned spaced apart insulating islands therein and methods of forming same
US6232662B1 (en) * 1998-07-14 2001-05-15 Texas Instruments Incorporated System and method for bonding over active integrated circuits
US6261944B1 (en) * 1998-11-24 2001-07-17 Vantis Corporation Method for forming a semiconductor device having high reliability passivation overlying a multi-level interconnect
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6534870B1 (en) * 1999-06-15 2003-03-18 Kabushiki Kaisha Toshiba Apparatus and method for manufacturing a semiconductor device
US6133054A (en) * 1999-08-02 2000-10-17 Motorola, Inc. Method and apparatus for testing an integrated circuit
US6198170B1 (en) 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
JP2002198374A (ja) * 2000-10-16 2002-07-12 Sharp Corp 半導体装置およびその製造方法
US6795675B2 (en) * 2001-02-26 2004-09-21 Canon Kabushiki Kaisha Developing-carrying member, and developing apparatus and image forming apparatus including the member
FR2824954A1 (fr) 2001-05-18 2002-11-22 St Microelectronics Sa Plot de connexion d'un circuit integre
ATE308630T1 (de) * 2001-06-11 2005-11-15 Mitsubishi Materials Corp Beschichtetes sinterkarbidschneidwerkzeug
JP2003068751A (ja) 2001-08-27 2003-03-07 Nec Yamagata Ltd 半導体装置及びその製造方法
JP2003068740A (ja) * 2001-08-30 2003-03-07 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2003142485A (ja) * 2001-11-01 2003-05-16 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6921979B2 (en) * 2002-03-13 2005-07-26 Freescale Semiconductor, Inc. Semiconductor device having a bond pad and method therefor
JP3967199B2 (ja) * 2002-06-04 2007-08-29 シャープ株式会社 半導体装置及びその製造方法
US7288845B2 (en) * 2002-10-15 2007-10-30 Marvell Semiconductor, Inc. Fabrication of wire bond pads over underlying active devices, passive devices and/or dielectric layers in integrated circuits
US6963138B2 (en) * 2003-02-03 2005-11-08 Lsi Logic Corporation Dielectric stack
JP4357862B2 (ja) * 2003-04-09 2009-11-04 シャープ株式会社 半導体装置
US6927156B2 (en) * 2003-06-18 2005-08-09 Intel Corporation Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon
US7459790B2 (en) * 2003-10-15 2008-12-02 Megica Corporation Post passivation interconnection schemes on top of the IC chips

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109813A (ja) * 1991-10-19 1993-04-30 Nec Corp 半導体装置
JPH1064945A (ja) * 1996-08-20 1998-03-06 Seiko Epson Corp 半導体装置およびその製造方法
JP2002164437A (ja) * 2000-07-27 2002-06-07 Texas Instruments Inc ボンディングおよび電流配分を分散したパワー集積回路および方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072386A (ja) * 2012-09-28 2014-04-21 Rohm Co Ltd 半導体装置

Also Published As

Publication number Publication date
EP1661179B1 (en) 2017-09-06
EP1661179A1 (en) 2006-05-31
TW200511403A (en) 2005-03-16
US20070184645A1 (en) 2007-08-09
JP2012147006A (ja) 2012-08-02
KR100973399B1 (ko) 2010-07-30
CN1645606A (zh) 2005-07-27
CN105261607A (zh) 2016-01-20
EP2264757A3 (en) 2011-06-29
US20070187837A1 (en) 2007-08-16
JP5270836B2 (ja) 2013-08-21
KR20060087516A (ko) 2006-08-02
US20050042853A1 (en) 2005-02-24
EP2264757B1 (en) 2017-03-29
CN102097366A (zh) 2011-06-15
US20060099823A1 (en) 2006-05-11
CN104112706A (zh) 2014-10-22
TWI293186B (en) 2008-02-01
WO2005024943A1 (en) 2005-03-17
US7224074B2 (en) 2007-05-29
US7795130B2 (en) 2010-09-14
US7005369B2 (en) 2006-02-28
EP2264757A2 (en) 2010-12-22

Similar Documents

Publication Publication Date Title
JP2012147006A (ja) 能動領域ボンディングの両立性のある高電流構造体
US7115985B2 (en) Reinforced bond pad for a semiconductor device
US6803302B2 (en) Method for forming a semiconductor device having a mechanically robust pad interface
US8212357B2 (en) Combination via and pad structure for improved solder bump electromigration characteristics
EP1399966B1 (en) Power pads for application of high current per bond pad in silicon technology
JP5627835B2 (ja) 半導体装置および半導体装置の製造方法
US8946912B2 (en) Active area bonding compatible high current structures
US20020068385A1 (en) Method for forming anchored bond pads in semiconductor devices and devices formed
JP2555924B2 (ja) 半導体装置
EP1119046A2 (en) Wire bonding technique and architecture suitable for copper metallization in semiconductor structures
JP2013239756A (ja) 半導体装置
JP2004063995A (ja) 半導体装置及び半導体装置の製造方法
JPH0357219A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070718

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110810

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130510

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees