CN105575883B - 一种混合互连结构及其制造方法、电子装置 - Google Patents

Abstract

本发明提供一种混合互连结构及其制造方法、电子装置。所述方法包括：提供半导体衬底；在所述半导体衬底上形成层间介电层；以及在所述层间介电层中分别形成铝互连线和铜互连线，其中，所述铝互连线用作信号线，所述铜互连线用作电源线。与单纯的铜互连结构相比，这种混合互连结构整体上具有较低的电阻，同时电迁移可靠性也没有下降，其可以适用于越来越小的半导体工艺尺寸。

Description

一种混合互连结构及其制造方法、电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种混合互连结构及其制造方法、电子装置。

背景技术

在半导体集成电路中，半导体器件之间的信号传输需要高密度的金属互连线。传统的金属互连是由铝金属制作实现的，但随着半导体工艺的发展，传统的铝互连技术已逐渐被铜互连技术所取代。随着集成电路中CMOS器件的尺寸缩小到14nm及以下，铜互连技术中的RC延迟成为制约集成电路性能进一步提高的关键性因素，其吸引了越来越多的关注。其中，电阻R极大地取决于晶粒尺寸和固有电阻。据预计，尺寸效应，包括表面和晶界散射，将大幅度增加铜互连结构的有效电阻率。此外，扩散阻挡层是非常差的导体，其所占的金属线体积的分数也越来越大。

因此，为解决上述问题，有必要提出一种改进的互连结构的制造方法。

发明内容

针对现有技术的不足，本发明提供一种混合互连结构及其制造方法、电子装置，该互连结构具有较低的电阻以及较好的电迁移可靠性。

根据本发明的一个方面，提供一种混合互连结构的制造方法，所述方法包括：提供半导体衬底；在所述半导体衬底上形成层间介电层；以及在所述层间介电层中分别形成铝互连线和铜互连线，其中，所述铝互连线用作信号线，所述铜互连线用作电源线。

可选地，在所述层间介电层中分别形成铝互连线和铜互连线包括：刻蚀所述层间介电层，以在所述层间介电层中形成铝互连沟槽和通孔；在所述铝互连沟槽和通孔中以及所述层间介电层上沉积铝金属层；刻蚀所述铝金属层和所述层间介电层，以在所述铝金属层和所述层间介电层中形成铜互连沟槽和通孔；在所述铜互连沟槽和通孔中以及所述铝金属层上沉积铜金属层；以及采用化学机械抛光工艺对所述铜金属层和所述铝金属层进行研磨，以形成所述铝互连线和所述铜互连线。

可选地，所述方法进一步包括：在沉积所述铜金属层之前，在所述铜互连沟槽和通孔中以及所述铝金属层上沉积扩散阻挡层。

可选地，采用可流动性铜沉积工艺沉积所述铜金属层。

可选地，采用可流动性铝沉积工艺沉积所述铝金属层。

可选地，在所述层间介电层中分别形成铝互连线和铜互连线包括：刻蚀所述层间介电层，以在所述层间介电层中形成铜互连沟槽和通孔；在所述铜互连沟槽和通孔中以及所述层间介电层上沉积铜金属层；刻蚀所述铜金属层和所述层间介电层，以在所述铜金属层和所述层间介电层中形成铝互连沟槽和通孔；在所述铝互连沟槽和通孔中以及所述铜金属层上沉积铝金属层；以及采用化学机械抛光工艺对所述铝金属层和所述铜金属层进行研磨，以形成所述铝互连线和所述铜互连线。

可选地，所述方法进一步包括：在沉积所述铜金属层之前，在所述铜互连沟槽和通孔中以及所述层间介电层上沉积扩散阻挡层。

可选地，采用可流动性铜沉积工艺沉积所述铜金属层。

可选地，采用可流动性铝沉积工艺沉积所述铝金属层。

根据本发明的另一方面，提供一种根据上述方法制造的混合互连结构。

根据本发明的又一方面，提供一种电子装置，包括根据上述方法制造的所述混合互连结构。

根据本发明提供的混合互连结构的制造方法，以铝互连线作为信号线，以铜互连线作为电源线。由于信号线传导的是双向电流，其不受电迁移效应的影响，因此可以采用抗电迁移性能较差的铝互连结构。并且铝互连结构不需要加入扩散阻挡层，因此可以在纳米级尺度下减小互连线的体积，从而减小互连结构的电阻。电源线传导的是单向电流(直流)，其受电迁移效应的影响较大，因此以抗电迁移性能较好的铜互连结构作为电源线。与单纯的铜互连结构相比，这种混合互连结构整体上具有较低的电阻，同时电迁移可靠性也没有下降，其可以适用于越来越小的半导体工艺尺寸。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1a至图1f示出根据本发明一个实施例的混合互连结构的制造方法的关键步骤中所获得的半导体器件的剖面示意图；

图2a至图2f示出根据本发明另一个实施例的混合互连结构的制造方法的关键步骤中所获得的半导体器件的剖面示意图；以及

图3示出根据本发明实施例的混合互连结构的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的混合互连结构的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

实施例一

图1a至图1f示出根据本发明一个实施例的混合互连结构的制造方法的关键步骤中所获得的半导体器件的剖面示意图。现结合图1a至图1f详细描述本发明所提供的混合互连结构的制造方法。

参考图1a，提供半导体衬底101。所述半导体衬底101的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。在所述半导体衬底101中可以形成有隔离槽、埋层、各种阱(well)结构或者下部互连结构，为了简化，图示中予以省略。

继续参考图1a，在所述半导体衬底101上形成层间介电层102。所述层间介电层102可以是低k或超低k介电层，其材料可以为例如碳氧化硅(SiOC)。

之后，所述方法包括：在所述层间介电层102中分别形成铝互连线和铜互连线，其中，所述铝互连线用作信号线，所述铜互连线用作电源线。本领域技术人员可以理解，本文所描述的“电源线”可以包括接地线。由于信号线传导的是双向电流，其不受电迁移效应的影响，因此可以采用抗电迁移性能较差的铝互连结构。并且铝互连结构不需要加入扩散阻挡层，因此可以在纳米级尺度下减小互连线的体积，从而减小互连结构的电阻。电源线传导的是单向电流(直流)，其受电迁移效应的影响较大，因此以抗电迁移性能较好的铜互连结构作为电源线。与单纯的铜互连结构相比，这种混合互连结构整体上具有较低的电阻，同时电迁移可靠性也没有下降，其可以适用于越来越小的半导体工艺尺寸。该步骤具体包括下述步骤。

参考图1b，刻蚀所述层间介电层102，以在所述层间介电层102中形成铝互连沟槽和通孔103。所述铝互连沟槽和通孔103可以定义铝互连线的位置。形成所述铝互连沟槽和通孔103的方式可以包括先沟槽后通孔、先通孔后沟槽以及沟槽和通孔一起形成的All-in-one工艺。在一个实施例中，采用沟槽和通孔一起形成的All-in-one工艺形成所述铝互连沟槽和通孔103。所述刻蚀可以为干法刻蚀工艺，所使用的刻蚀气体可以包括含氟气体(CF₄、CHF₃、CH₂F₂等)、稀释气体(He、N₂等)以及氧气。

参考图1c，在所述铝互连沟槽和通孔103中以及所述层间介电层102上沉积铝金属层104。可以采用可流动性铝沉积工艺沉积所述铝金属层104。具体可以采用Amber金属沉积技术实现。其通过选择性的物理气相沉积法来沉积金属层，使得在沟槽和/或通孔的底部沉积比其顶部更厚的金属。这可以避免沟槽和/或通孔的上方在沉积过程中被金属堵塞，导致在沟槽和/或通孔的下方留下空洞。之后在回流的过程中，由于毛细效应使得金属从沟槽和/或通孔的底部到顶部方向填充，因此可以实现无缺陷、无空洞的填充。沟槽和/或通孔的纵宽比越大，填充效果越好。因此，所述Amber金属沉积技术能够适应越来越小的半导体器件尺寸以及随之而越来越大的互连线的纵宽比。

参考图1d，刻蚀所述铝金属层104和所述层间介电层102，以在所述铝金属层104和所述层间介电层102中形成铜互连沟槽和通孔105。所述铜互连沟槽和通孔105可以定义铜互连线的位置。形成所述铜互连沟槽和通孔105的方式可以包括先沟槽后通孔、先通孔后沟槽以及沟槽和通孔一起形成的All-in-one工艺。在一个实施例中，采用沟槽和通孔一起形成的All-in-one工艺形成所述铜互连沟槽和通孔105。所述刻蚀可以为干法刻蚀工艺，所使用的刻蚀气体可以包括含氟气体(CF₄、CHF₃、CH₂F₂等)、稀释气体(He、N₂等)以及氧气。

参考图1e，在所述铜互连沟槽和通孔105中以及所述铝金属层104上沉积铜金属层106。所述铜金属层106的沉积可以采用可流动性铜沉积工艺沉积。具体可以采用如上所述的Amber金属沉积技术实现，在此不再赘述。

参考图1f，采用化学机械抛光工艺对所述铜金属层106和所述铝金属层104进行研磨，以形成铝互连线107和铜互连线108。在该步骤中，可以采用化学机械抛光的方式将所述铜金属层106和所述铝金属层104的多余部分除去，直至露出下方的铝互连线107和铜互连线108。

根据本发明的一个实施例，所述方法可以进一步包括：在沉积所述铜金属层106之前，在所述铜互连沟槽和通孔105中以及所述铝金属层104上沉积扩散阻挡层(未示出)。本领域技术人员可以理解，所述扩散阻挡层的作用是防止纯铜金属的扩散和氧化，并提高纯铜金属的附着力。所述扩散阻挡层可以是氮化钛(TiN)或氮化钽(TaN)，优选例如氮化钽(TaN)和钽(Ta)的双层结构，由于氮化钽对纯铜金属扩散的阻挡效果好，但结合力差，因此可以在纯铜金属和氮化钽之间沉积一层钽，形成介电材料-氮化钽-钽-纯铜金属结构。

在一个实施例中，可以在所述半导体衬底101和所述层间介电层102之间形成刻蚀阻挡层，以避免刻蚀过程中对半导体衬底101造成损伤。

实施例二

图2a至图2f示出根据本发明另一个实施例的混合互连结构的制造方法的关键步骤中所获得的半导体器件的剖面示意图。现结合图2a至图2f详细描述本发明所提供的混合互连结构的制造方法。

参考图2a，提供半导体衬底201。所述半导体衬底201的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。在所述半导体衬底201中可以形成有隔离槽、埋层、各种阱(well)结构或者下部互连结构，为了简化，图示中予以省略。

继续参考图2a，在所述半导体衬底201上形成层间介电层202。所述层间介电层202可以是低k或超低k介电层，其材料可以为例如碳氧化硅(SiOC)。

之后，所述方法包括：在所述层间介电层202中分别形成铝互连线和铜互连线，其中，所述铝互连线用作信号线，所述铜互连线用作电源线。由于信号线传导的是双向电流，其不受电迁移效应的影响，因此可以采用抗电迁移性能较差的铝互连结构。并且铝互连结构不需要加入扩散阻挡层，因此可以在纳米级尺度下减小互连线的体积，从而减小互连结构的电阻。电源线传导的是单向电流(直流)，其受电迁移效应的影响较大，因此以抗电迁移性能较好的铜互连结构作为电源线。与单纯的铜互连结构相比，这种混合互连结构整体上具有较低的电阻，同时电迁移可靠性也没有下降，其可以适用于越来越小的半导体工艺尺寸。该步骤具体包括下述步骤。

参考图2b，刻蚀所述层间介电层202，以在所述层间介电层202中形成铜互连沟槽和通孔203。所述铜互连沟槽和通孔203可以定义铜互连线的位置。形成所述铜互连沟槽和通孔203的方式可以包括先沟槽后通孔、先通孔后沟槽以及沟槽和通孔一起形成的All-in-one工艺。在一个实施例中，采用沟槽和通孔一起形成的All-in-one工艺形成所述铜互连沟槽和通孔203。所述刻蚀可以为干法刻蚀工艺，所使用的刻蚀气体可以包括含氟气体(CF₄、CHF₃、CH₂F₂等)、稀释气体(He、N₂等)以及氧气。

参考图2c，在所述铜互连沟槽和通孔203中以及所述层间介电层202上沉积铜金属层204。所述铜金属层204的沉积可以采用可流动性铜沉积工艺沉积。具体可以采用上述Amber金属沉积技术实现，在此不再赘述。

参考图2d，刻蚀所述铜金属层204和所述层间介电层202，以在所述铜金属层204和所述层间介电层202中形成铝互连沟槽和通孔205。所述铝互连沟槽和通孔205可以定义铝互连线的位置。形成所述铝互连沟槽和通孔205的方式可以包括先沟槽后通孔、先通孔后沟槽以及沟槽和通孔一起形成的All-in-one工艺。在一个实施例中，采用沟槽和通孔一起形成的All-in-one工艺形成所述铝互连沟槽和通孔205。所述刻蚀可以为干法刻蚀工艺，所使用的刻蚀气体可以包括含氟气体(CF₄、CHF₃、CH₂F₂等)、稀释气体(He、N₂等)以及氧气。

参考图2e，在所述铝互连沟槽和通孔205中以及所述铜金属层204上沉积铝金属层206。所述铝金属层206的沉积可以采用可流动性铝沉积工艺沉积。具体可以采用如上所述的Amber金属沉积技术实现，在此不再赘述。

参考图2f，采用化学机械抛光工艺对所述铝金属层206和所述铜金属层204进行研磨，以形成铝互连线207和铜互连线208。在该步骤中，可以采用化学机械抛光的方式将所述铝金属层206和所述铜金属层204的多余部分除去，直至露出下方的铝互连线207和铜互连线208。

根据本发明的一个实施例，所述方法可以进一步包括：在沉积所述铜金属层204之前，在所述铜互连沟槽和通孔203中以及所述层间介电层202上沉积扩散阻挡层(未示出)。本领域技术人员可以理解，所述扩散阻挡层的作用是防止纯铜金属的扩散和氧化，并提高纯铜金属的附着力。所述扩散阻挡层可以是氮化钛(TiN)或氮化钽(TaN)，优选例如氮化钽(TaN)和钽(Ta)的双层结构，由于氮化钽对纯铜金属扩散的阻挡效果好，但结合力差，因此在纯铜金属和氮化钽之间沉积一层钽，形成介电材料-氮化钽-钽-纯铜金属结构。

在一个实施例中，可以在所述半导体衬底201和所述层间介电层202之间形成刻蚀阻挡层，以避免刻蚀过程中对半导体衬底201造成损伤。

图3示出根据本发明实施例的混合互连结构的制造方法300的流程图。如图3所示，所述方法300包括：

步骤S301：提供半导体衬底。

步骤S302：在所述半导体衬底上形成层间介电层。

步骤S303：在所述层间介电层中分别形成铝互连线和铜互连线，其中，所述铝互连线用作信号线，所述铜互连线用作电源线。

根据本发明提供的混合互连结构的制造方法，以铝互连线作为信号线，以铜互连线作为电源线。与单纯的铜互连结构相比，这种混合互连结构整体上具有较低的电阻，同时电迁移可靠性也没有下降，其可以适用于越来越小的半导体工艺尺寸。

实施例三

本发明还提供了一种混合互连结构，所述混合互连结构选用上述实施例之一所述的方法制造。根据本发明提供的混合互连结构，以铝互连线作为信号线，以铜互连线作为电源线。与单纯的铜互连结构相比，这种混合互连结构整体上具有较低的电阻，同时电迁移可靠性也没有下降，其可以适用于越来越小的半导体工艺尺寸。

实施例四

本发明还提供了一种电子装置，包括实施例三所述的混合互连结构。其中，混合互连结构为实施例三所述的混合互连结构，或根据实施例一或实施例二所述的制造方法得到的混合互连结构。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述混合互连结构的中间产品。本发明实施例的电子装置，由于使用了上述的混合互连结构，因而具有更好的性能。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种混合互连结构的制造方法，包括：

提供半导体衬底；

在所述半导体衬底上形成层间介电层；以及

在所述层间介电层中分别形成铝互连线和铜互连线，其中，所述铝互连线用作信号线，所述铜互连线用作电源线，在所述层间介电层中分别形成铝互连线和铜互连线包括：

刻蚀所述层间介电层，以在所述层间介电层中形成铝互连沟槽和通孔；

在所述铝互连沟槽和通孔中以及所述层间介电层上沉积铝金属层；

刻蚀所述铝金属层和所述层间介电层，以在所述铝金属层和所述层间介电层中形成铜互连沟槽和通孔；

在所述铜互连沟槽和通孔中以及所述铝金属层上沉积铜金属层；以及

采用化学机械抛光工艺对所述铜金属层和所述铝金属层进行研磨，以形成所述铝互连线和所述铜互连线。

2.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：在沉积所述铜金属层之前，在所述铜互连沟槽和通孔中以及所述铝金属层上沉积扩散阻挡层。

3.根据权利要求1所述的方法，其特征在于，采用可流动性铜沉积工艺沉积所述铜金属层。

4.根据权利要求1所述的方法，其特征在于，采用可流动性铝沉积工艺沉积所述铝金属层。

5.一种混合互连结构的制造方法，包括：

提供半导体衬底；

在所述半导体衬底上形成层间介电层；以及

在所述层间介电层中分别形成铝互连线和铜互连线，其中，所述铝互连线用作信号线，所述铜互连线用作电源线，在所述层间介电层中分别形成铝互连线和铜互连线包括：

刻蚀所述层间介电层，以在所述层间介电层中形成铜互连沟槽和通孔；

在所述铜互连沟槽和通孔中以及所述层间介电层上沉积铜金属层；

刻蚀所述铜金属层和所述层间介电层，以在所述铜金属层和所述层间介电层中形成铝互连沟槽和通孔；

在所述铝互连沟槽和通孔中以及所述铜金属层上沉积铝金属层；以及

采用化学机械抛光工艺对所述铝金属层和所述铜金属层进行研磨，以形成所述铝互连线和所述铜互连线。

6.根据权利要求5所述的方法，其特征在于，所述方法进一步包括：在沉积所述铜金属层之前，在所述铜互连沟槽和通孔中以及所述层间介电层上沉积扩散阻挡层。

7.根据权利要求5所述的方法，其特征在于，采用可流动性铜沉积工艺沉积所述铜金属层。

8.根据权利要求5所述的方法，其特征在于，采用可流动性铝沉积工艺沉积所述铝金属层。

9.一种根据权利要求1-8之一所述的制造方法制造的混合互连结构。

10.一种电子装置，包括权利要求9所述的混合互连结构。