JPH0677278A - 半導体装置およびボンディング方法 - Google Patents

Abstract

(57)【要約】 【目的】 微細化されたデバイス、およびその製造方法
を提供する。 【構成】 デバイスのダイシングライン９近傍にイオン
注入、拡散処理などにより導電部３を作成しておき、通
常の方法でウェーハを処理し、プローブテストした後、
ダイシングによりパッド１を除去し、あらかじめ作成し
ておいた導電部３と断面に露出したパッド１を合わせた
領域と、インナーリードとをボンディングすることによ
りデバイスの微細化を実現する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】半導体装置および半導体の製造工
程のうちのデバイスとインナーリードとのボンディング
に関する。

【０００２】

【従来の技術】近年ＬＳＩは、回路の大規模化、メモリ
容量の増大が進んでいる。しかし、デバイス面積は微細
化技術の発達にともなう高集積化により単純には増大し
ていない。一方、デバイス面積の最小化は１ウェーハ当
たりのショット数の増加につながり、コスト面に大きく
関与する。またＬＳＩチップの多様化により、デバイス
のパッド数は増える傾向にある。

【０００３】従来のデバイスのボンディングは、図６に
示すように基板４の上にＡＬなどの蒸着による電導膜の
パッド１を形成し、全体をパッシベーション膜２で保護
したしたのち、ボンディング位置にパッド１を露出さ
せ、このままでは周囲のパッシベーション膜１より低く
ボンディングには不都合なのでその上にＡｕなどの電導
体をメッキなどにより盛り上げてバンプ６とし、このバ
ンプ６を介してインナーリド７とボンディングする。

【０００４】実際の工程では、パッド１を露出させた状
態でデバイスの性能チェックであるプローブテストがこ
のパッド１を用いて行われる。すなわちプローブ（針）
をパッド１に刺して諸特性の検査を行い、このデバイス
の合格、不合格を決定する。つまり、このデバイスの以
後の工程を進めるか否かを決定する。

【０００５】

【発明が解決しようとする課題】このように、従来の製
造方法では、パッドは必要不可欠である。そして現在の
プローブ技術、あるいはボンディング技術のレベルから
考えると、これ以上思い切ったパッドの微細化はできな
い。つまりパッドの面積がデバイス面積の縮小の大きな
ネックとなっている。

【０００６】またウェーハ上には、図５に示すようにデ
バイスを単体に分離するためのスクライブラインがあ
る。このスクライブラインの縮小もデバイス微細化に対
して大きなネックになっている。以上の問題点を解決す
るために、パッド面積を縮小およびスクライブライン面
積の縮小を図ることを本発明の目的とする。

【０００７】

【課題を解決するための手段】本発明は、インナーリー
ドをデバイス側面の導電部にボンディングしたことを特
徴とする半導体装置であり、ウェーハのスクライブライ
ン近傍の基板にイオン注入、拡散などにより導電性を持
たせ、その上に配線をほどこしておき、さらに工程を進
めてパッシベーション膜の塗布およびパッド部のエッチ
ングを行い、プローブテスト後、ダイシングにより該パ
ッドの一部また全部を除去して露出した側面の導電部分
または該導電部分と該パッドの断面とを併せた領域とイ
ンナーリードとをボンディングすることを特徴とするボ
ンディング方法である。

【０００８】

【作用】パッドはプローブテストおよびインナーリード
とのボンディングに用いられる。このパッドの面積を縮
小できればデバイスの面積も減少する。発明者らは鋭意
検討した結果、ウェーハ状態で行う必要のあるプローブ
テストの段階ではパッドを残し、プローブテスト終了後
にパッドを除去し、デバイス側面をボンディングに活用
することを考えるにいたった。

【０００９】すなわち本発明によれば、デバイスのダイ
シングライン近傍にあらかじめ導電部を形成しておき、
プローブテストの後でパッドを除去することにより、パ
ッドおよびスクライブラインの面積の縮小を図ることが
でき、デバイスの微細化と、ウェーハ１枚あたり取れる
デバイスの数を増加することができる。

【００１０】

【実施例】パッドを使用してプローブテストした後、図
１（ａ）に示すように、ウェーハをパッド１が僅かに残
るようにダイシングした後は、ダイシング面すなわち断
面にはパッシベーション膜２に囲まれてパッド１は側面
に露出するが、その高さは高々１μm 程度に過ぎない。
インナーリードとのボンディングにはボンディングの精
度も含めて考えて直径１５０μm 程度の大きさが必要で
ある。そこで基板４中のボンディングの予定位置近傍に
表面からＡｌ、Ｂ、Ｐなどのイオンを注入し、拡散処理
を行うことにより、この大きさに導電部３を拡大してお
く。この処理を前もって施しておくことにより図１
（ｂ）に示すようなダイシングライン９によるダイシン
グ後にこの側面にボンディングが可能となる。

【００１１】この発明により、もはやパッドをデバイス
表面に残しておく必要はなくなった。プローブにより傷
のついたパッドにボンディングをするとアルミ屑などの
影響によりボンディングはがれなどの弊害がでるが、ダ
イシングされた面にボンディングすればその心配は少な
くなり、組み立て歩留り、信頼性が向上する。また配線
の長さを短縮できるなどの多くの利点が得られる。

【００１２】本発明の方法により、図２に示すように、
いずれ切削されるスクライブラインにパッドを出すこと
が可能となり、デバイスの面積が縮小でき、１ウェーハ
当たりのデバイスの数を増加できる。さらに図３に示す
ように、入力ピンの場合はウェーハ内でのデバイスの並
べ方、デバイス単体での信号ピンの配置の仕方によって
プローブテスト時に隣合うデバイスとのパッドの共用化
をはかることが可能となり、デバイス面積中のパッド面
積含有率がさらに下がり、さらなるデバイス面積の縮小
が図れると同時にスクライブラインの面積も縮小でき、
ウェーハ１枚あたり採取できるデバイス数も増加するこ
とができる。

【００１３】または図４に示すようにとなりあうデバイ
ス同志のパッドを交互に配置すればデバイスの重合わせ
ができ、同様にパッド面積とスクライブライン面積の縮
小が可能である。

【００１４】

【発明の効果】高集積化、微細化の要求されている半導
体装置において、デバイスの側面にボンディングが可能
となったことにより、プローブテストの後ではパッドが
不要となり、著しくデバイス面積を縮小でき、また１ウ
ェーハ当たり得られるデバイスの数を増加することがで
き、その効果はきわめて大きい。

【図面の簡単な説明】

【図１】本発明によるインナーリードボンディングをす
る前のデバイスの断面図。

【図２】本発明によりスクライブライン上にもってきた
パッドの状況を示す説明図。

【図３】本発明により隣合うデバイスがスクライブライ
ン上でパッドを共有した状況を示す説明図。

【図４】本発明により隣合うデバイスがスクライブライ
ン上でパッドをたがいちがいに配置した状況を示す説明
図。

【図５】従来の方法で作られたデバイスとスクライブラ
インの状況を示す説明図。

【図６】従来の方法によるパットとインナーリードとの
ボンディングの状況を示す説明図。

【符号の説明】

１ パッド ２ パッシベーション膜 ３ 導電部 ４ 基板 ５ スクライブライン ６ バンプ ７ インナーリード ８ フィルム ９ ダイシングライン

Claims (2)

【特許請求の範囲】
1. 【請求項１】 インナーリードをデバイス側面の導電部
   にボンディングしたことを特徴とする半導体装置。
2. 【請求項２】 ウェーハのスクライブライン近傍の基板
   にイオン注入、拡散などにより導電性を持たせ、その上
   に配線をほどこしておき、さらに工程を進めてパッシベ
   ーション膜の塗布およびパッド部のエッチングを行い、
   プローブテスト後、ダイシングにより該パッドの一部ま
   た全部を除去して露出した側面の導電部分または該導電
   部分と該パッドの断面とを併せた領域とインナーリード
   とをボンディングすることを特徴とするボンディング方
   法。