KR101599049B1 - 반도체 칩 검사장치 - Google Patents

반도체 칩 검사장치 Download PDF

Info

Publication number
KR101599049B1
KR101599049B1 KR1020140168633A KR20140168633A KR101599049B1 KR 101599049 B1 KR101599049 B1 KR 101599049B1 KR 1020140168633 A KR1020140168633 A KR 1020140168633A KR 20140168633 A KR20140168633 A KR 20140168633A KR 101599049 B1 KR101599049 B1 KR 101599049B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
socket
substrate
block
space
Prior art date
Application number
KR1020140168633A
Other languages
English (en)
Inventor
최득순
황인설
정우열
박성한
권인섭
김동신
Original Assignee
주식회사 세미코어
주식회사 엔티에스
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 세미코어, 주식회사 엔티에스, 앰코 테크놀로지 코리아 주식회사 filed Critical 주식회사 세미코어
Priority to KR1020140168633A priority Critical patent/KR101599049B1/ko
Priority to US14/687,141 priority patent/US9664706B2/en
Application granted granted Critical
Publication of KR101599049B1 publication Critical patent/KR101599049B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433Sockets for IC's or transistors
    • G01R1/0441Details
    • G01R1/0466Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Abstract

반도체 칩 검사장치에 대한 발명이 개시된다. 개시된 발명은: 상부 반도체 칩이 수용되는 수용공간이 내부에 형성되고, 수용공간에서 상부 반도체 칩의 주변을 통과하는 흡입기류를 이용하여 하부 반도체 칩을 파지하며, 하부 반도체 칩을 상부 반도체 칩과 전기적으로 연결시키는 상부소켓유닛과; 상부소켓유닛과 결합되어 수용공간에 흡입기류를 생성시키기 위한 진공압을 전달하는 블레이드블록; 및 상부소켓유닛에 파지된 하부 반도체 칩이 안착되고, 안착된 하부 반도체 칩과 전기적으로 연결되는 하부소켓유닛을 포함한다.

Description

반도체 칩 검사장치{SEMICONDUCTOR CHIP TESTING DEVICE}
본 발명은 반도체 칩 검사장치에 관한 것으로, 더욱 상세하게는 반도체 칩의 불량 유무를 판별하기 위한 테스트 과정에 이용되는 반도체 칩 검사장치에 관한 것이다.
일반적으로, 전자제품을 제조할 때 사용되는 반도체 칩은 그 불량 유무를 판별하기 위한 테스트 과정을 거치게 되며, 이러한 테스트 과정을 통해 반도체 칩의 전기적 특성 및 신뢰성을 확보할 수 있다.
이러한 테스트를 위해 이용되는 반도체 칩 검사장치는, 반도체 칩을 설치하기 위한 플레이트와, 플레이트의 일면에서 반도체 칩의 단자들과 핀들에 의해 접촉되는 소켓, 및 반도체 칩을 소켓 방향으로 탄성 지지하는 가압부 등으로 구성된다.
이와 같이 구성되는 반도체 칩 검사장치에 따르면, 가압부가 반도체 칩을 탄성 지지하여 일정 위치에 고정적으로 위치시키며, 소켓은 반도체 칩과 전기적인 신호를 주고 받게 된다.
본 발명과 관련된 선행 문헌으로는 대한민국 공개특허 제10-2013-0071038호(공개일: 2013년 06월 28일)가 있으며, 상기 선행 문헌에는 반도체 칩 테스트용 소켓이 개시되어 있다.
본 발명의 목적은 블레이드블록 교체 없이 하나의 장치로 반도체 칩의 피킹 및 푸싱 작업 모두를 효과적으로 수행할 수 있는 반도체 칩 검사장치를 제공하는데 있다.
본 발명에 따른 반도체 칩 검사장치는: 상부 반도체 칩이 수용되는 수용공간이 내부에 형성되고, 상기 수용공간에서 상기 상부 반도체 칩의 주변을 통과하는 흡입기류를 이용하여 하부 반도체 칩을 파지하며, 상기 하부 반도체 칩을 상기 상부 반도체 칩과 전기적으로 연결시키는 상부소켓유닛과; 상기 상부소켓유닛과 결합되어 상기 수용공간에 상기 흡입기류를 생성시키기 위한 진공압을 전달하는 블레이드블록; 및 상기 상부소켓유닛에 파지된 상기 하부 반도체 칩이 안착되고, 안착된 상기 하부 반도체 칩과 전기적으로 연결되는 하부소켓유닛을 포함한다.
또한 상기 상부소켓유닛은, 일측이 상기 블레이드블록과 연결되어 상기 블레이드블록으로부터 진공압을 전달받으며, 타측에 홈부가 오목하게 형성되는 소켓바디와; 상기 홈부가 형성된 상기 소켓바디의 개방된 타측에 결합되는 소켓블록과; 상기 홈부와 상기 소켓블록에 둘러싸여 형성된 상기 수용공간에 수용되며, 일측에 상기 상부 반도체 칩이 상기 수용공간에 위치되도록 실장되는 기판과; 상기 소켓블록에 관통되게 설치되어 상기 기판과 상기 하부 반도체 칩을 전기적으로 연결하는 포고핀; 및 상기 소켓블록에 설치되고, 상기 수용공간을 통과하는 흡입기류를 이용하여 상기 하부 반도체 칩을 파지하는 흡입노즐을 포함하는 것이 바람직하다.
또한 상기 블레이드블록에는 제1흡입공이 관통되게 형성되고; 상기 소켓바디의 일측에는, 상기 제1흡입공과 상기 수용공간을 연통시키는 제2흡입공이 관통되게 형성되며; 상기 소켓블록에는, 상기 수용공간과 상기 흡입노즐을 연통시키는 제3흡입공이 관통되게 형성되고; 상기 흡입기류는, 상기 상부소켓유닛 내부를 상기 흡입노즐과 상기 제3흡입공과 상기 수용공간과 상기 제2흡입공 및 상기 제1흡입공 순으로 순차적으로 연결하도록 형성되는 유로를 따라 유동되어 상기 흡입노즐이 상기 하부 반도체 칩을 파지하는 흡입력을 발생시키는 것이 바람직하다.
또한 상기 홈부는, 상기 소켓바디의 타측에 단차가 형성되도록 오목하게 형성되어 상기 소켓바디의 타측에 결합되는 상기 소켓블록의 테두리가 안착되는 결합홈과; 상기 결합홈의 내측에 단차가 형성되도록 오목하게 형성되고, 내부에 형성된 상기 수용공간이 상기 소켓바디의 내측면과 상기 기판의 외측면과의 사이에 이격공간이 형성되도록 상기 기판을 수용하며 상기 제3흡입공과 연통되는 기판수용홈; 및 상기 기판수용홈의 내측에 단차가 형성되도록 오목하게 형성되고, 내부에 형성된 상기 수용공간이 상기 소켓바디의 내측면과 상기 상부 반도체 칩의 외측면과의 사이에 이격공간이 형성되도록 상기 상부 반도체 칩을 수용하며 상기 제2흡입공과 연통되는 칩수용홈을 포함하는 것이 바람직하다.
또한 상기 상부소켓유닛은, 상기 칩수용홈이 형성된 상기 소켓바디의 저면에 돌출되게 형성되어 상기 상부 반도체 칩을 상기 소켓블록 측으로 가압하는 가압돌기를 더 포함하는 것이 바람직하다.
또한 상기 가압돌기는, 상기 소켓바디의 저면과 상기 상부 반도체 칩 사이에 상기 상부 반도체 칩의 테두리를 따라 복수개가 서로 이격되게 배열되고; 상기 유로는, 상기 제3흡입공이 상기 소켓블록과 상기 기판 사이에 형성된 이격공간을 통해 상기 기판수용홈 내부의 상기 수용공간과 연결되며, 상기 기판수용홈 내부의 상기 수용공간이 상기 소켓바디의 내측면과 상기 기판 및 상기 상부 반도체 칩의 외측면과의 사이에 형성된 이격공간을 통해 상기 칩수용홈 내부의 상기 수용공간과 연결되고, 상기 칩수용홈 내부의 상기 수용공간이 복수개의 상기 가압돌기 사이에 형성된 이격공간을 통해 연결됨으로써 이루어지는 것이 바람직하다.
또한 상기 포고핀은, 상기 소켓블록에 관통되게 설치되는 배럴, 및 상기 배럴에 상기 배럴의 길이방향을 따라 이동 가능하게 설치되는 플런저를 포함하고; 상기 소켓블록은, 상기 소켓바디의 타측에 결합되며 상기 플런저가 삽입되는 제1핀삽입공이 상기 플런저의 이동방향을 따라 관통되게 형성되는 탑플레이트, 및 상기 탑플레이트의 타측에 결합되며 상기 배럴이 삽입되는 제2핀삽입공이 관통되게 형성되는 핀블록을 포함하는 것이 바람직하다.
또한 상기 소켓바디와 마주보는 상기 탑플레이트의 일측에는, 상기 기판이 안착되는 가이드홈이 형성되고; 상기 플런저는, 상기 기판과 상기 가이드홈 사이에 이격공간이 형성되도록 상기 가이드홈의 외측으로 돌출되어 상기 기판을 지지하는 것이 바람직하다.
또한 본 발명에 따른 반도체 칩 검사장치는: 상부 반도체 칩이 수용되는 수용공간이 내부에 형성되고, 상기 수용공간에서 상기 상부 반도체 칩의 주변을 통과하는 흡입기류를 이용하여 하부 반도체 칩을 파지하며, 상기 하부 반도체 칩을 상기 상부 반도체 칩과 전기적으로 연결시키는 상부소켓유닛과; 상기 상부소켓유닛과 결합되고, 상기 수용공간에 상기 흡입기류를 생성시키기 위한 진공압을 전달하기 위한 제1흡입공이 관통되게 형성되는 블레이드블록; 및 상기 소켓유닛에 파지된 상기 하부 반도체 칩이 안착되고, 안착된 상기 하부 반도체 칩과 전기적으로 연결되는 하부소켓유닛을 포함하고, 상기 상부소켓유닛은, 일측이 상기 블레이드블록과 연결되고, 상기 제1흡입공과 상기 수용공간을 연통시키는 제2흡입공이 일측에 관통되게 형성되어 상기 제2흡입공을 통해 상기 블레이드블록으로부터 진공압을 전달받으며, 타측에 홈부가 오목하게 형성되는 소켓바디과; 상기 홈부가 형성된 상기 소켓바디의 개방된 타측에 결합되고, 상기 수용공간과 연통되는 제3흡입공이 관통되게 형성되는 소켓블록과; 상기 홈부와 상기 소켓블록에 둘러싸여 형성된 상기 수용공간에 수용되며, 일측에 상기 상부 반도체 칩이 상기 수용공간에 위치되도록 실장되는 기판과; 상기 소켓바디의 저면에 돌출되게 형성되어 상기 상부 반도체 칩 및 상기 기판을 상기 소켓블록 측으로 가압하고, 복수개가 상기 소켓바디의 저면과 상기 상부 반도체 칩 사이에 상기 상부 반도체 칩의 테두리를 따라 서로 이격되게 배열되는 가압돌기와; 상기 소켓블록에 관통되게 설치되어 상기 기판과 상기 하부 반도체 칩을 전기적으로 연결하는 포고핀; 및 상기 제3흡입공과 연통되도록 상기 소켓블록에 설치되고, 상기 수용공간을 통과하는 흡입기류를 이용하여 상기 하부 반도체 칩을 파지하는 흡입노즐을 포함하고, 상기 소켓블록의 상기 소켓바디와 마주보는 일측에는 상기 기판이 안착되는 가이드홈이 형성되며, 상기 포고핀은 상기 기판과 상기 가이드홈 사이에 이격공간이 형성되도록 상기 가이드홈의 외측으로 돌출되어 상기 지판을 지지하고, 상기 유로는, 상기 제3흡입공이 상기 가이드홈과 상기 기판 사이에 형성된 이격공간을 통해 상기 기판수용홈 내부의 상기 수용공간과 연결되며, 상기 기판수용홈 내부의 상기 수용공간이 상기 소켓바디의 내측면과 상기 기판 및 상기 상부 반도체 칩의 외측면과의 사이에 형성된 이격공간을 통해 상기 칩수용홈 내부의 상기 수용공간과 연결되고, 상기 칩수용홈 내부의 상기 수용공간이 복수개의 상기 가압돌기 사이에 형성된 이격공간을 통해 연결되며, 상기 칩수용홈 내부의 상기 수용공간이 상기 제2흡입공과 연결되고, 상기 제2흡입공이 상기 제1흡입공과 연결됨으로써 이루어지는 것이 바람직하다.
본 발명의 반도체 칩 검사장치에 따르면, 상부소켓유닛 내부에 하부 반도체 칩을 흡착하기 위한 흡착력을 발생시키는 흡입기류가 작용될 수 있는 유로가 형성되도록 함으로써, 상부 반도체 칩을 내장한 상태에서 블레이드블록을 교체할 필요 없이, 하나의 장치로 하부 반도체 칩의 피킹 및 푸싱 작업을 모두 효과적으로 수행할 수 있다.
또한 본 발명은 상부 반도체 칩을 내장한 상태에서 블레이드블록을 교체할 필요 없이 하나의 장치로 하부 반도체 칩의 피킹 및 푸싱 작업을 모두 효과적으로 수행할 수 있으므로, 반도체 칩 테스트 과정을 현저히 단축시킬 수 있다.
또한 본 발명은 상부소켓유닛의 내부를 유통하는 흡입기류를 이용하여 상부 반도체 칩 주변 및 상부소켓유닛 내부의 온도가 하부 반도체 칩에 대한 테스트 과정에서 상승하는 것을 억제함으로써, 온도 상승으로 인해 테스트 성능이 저하되는 것을 방지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩 검사장치의 단면을 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 칩 검사장치의 일부 구성을 분해하여 도시한 분해 사시도이다.
도 3은 본 발명의 일 실시예에 따른 반도체 칩 검사장치의 피킹 동작을 보여주는 도면이다.
도 4는 본 발명의 일 실시예에 따른 반도체 칩 검사장치의 푸싱 및 테스트 과정 동작을 보여주는 도면이다.
이하, 첨부된 도면들을 참조하여 본 발명에 따른 반도체 칩 검사장치의 일 실시예를 설명한다. 설명의 편의를 위해 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 칩 검사장치의 단면을 도시한 단면도이고, 도 2는 본 발명의 일 실시예에 따른 반도체 칩 검사장치의 일부 구성을 분해하여 도시한 분해 사시도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 반도체 칩 검사장치(400)는 상부소켓유닛(100)과, 블레이드블록(200) 및 하부소켓유닛(300)을 포함한다.
상부소켓유닛(100)은, 상부 반도체 칩(10)을 수용하고 하부 반도체 칩(10)을 파지하는 본체의 역할을 한다. 이러한 상부소켓유닛(100)의 내부에는, 상부 반도체 칩(10)이 수용되는 수용공간이 형성된다.
상부소켓유닛(100)은, 수용공간에서 상부 반도체 칩(10)의 주변을 통과하는 흡입기류에 의해 생성된 흡착력을 이용하여 하부 반도체 칩(20)을 파지하며, 파지된 하부 반도체 칩(20)을 상부 반도체 칩(10)과 전기적으로 연결시키는 역할을 한다.
상기와 같은 상부소켓유닛(100)은, 블레이드블록(200)과 결합된다. 블레이드블록(200)은, 상하방향 및 수평방향으로 위치 변화 가능하게 구비된다. 이러한 블레이드블록(200)에 결합된 상부소켓유닛(100)은, 블레이드블록(200)의 위치 변화에 연동되어 그 위치가 변화될 수 있다.
아울러 블레이드블록(200)의 일측은, 진공압을 발생시키는 외부의 진공발생장치(미도시)와 연결된다. 그리고 진공발생장치와 연결된 블레이드블록(200)의 일측에는, 제1흡입공(210)이 관통되게 형성된다.
이처럼 블레이드블록(200)의 일측에 관통되게 형성된 제1흡입공(210)은, 블레이드블록(200)의 일측에 연결된 진공발생장치와 연결되고, 진공발생장치를 통해 전달된 진공압을 상부소켓유닛(100) 측으로 전달하기 위한 통로를 형성한다.
본 실시예에 따르면, 상부소켓유닛(100)은 소켓바디(110)와 소켓블록(120)과 기판(130)과 포고핀(140) 및 흡입노즐(150)을 포함한다.
소켓바디(110)는, 블레이드블록(200)의 위치 변화에 연동되어 위치 변화가 가능하도록 블레이드블록(200)에 결합된다. 소켓바디(110)의 일측은 블레이드블록(200)과 연결되어 블레이드블록(200)으로부터 진공압을 전달받으며, 소켓바디(110)의 타측에는 홈부(111)가 오목하게 형성된다.
홈부(111)가 형성된 소켓바디(110)의 내부에는, 상부 반도체 칩(10)이 수용되는 수용공간이 형성된다. 본 실시예에서 홈부(111)는, 결합홈(112)과 기판수용홈(113) 및 칩수용홈(114)를 포함하는 형태로 형성되는 것으로 예시된다. 홈부(111)의 구체적인 구성 및 형상에 대해서는 후술하기로 한다.
또한 소켓바디(110)의 일측에는, 제2흡입공(115)이 관통되게 형성된다. 제2흡입공(115)은, 제1흡입공(210)과 소켓바디(110) 내부의 수용공간을 연통시킴으로써, 수용공간에 흡입기류를 생성시키기 위한 진공압이 수용공간에 전달되기 위한 통로를 소켓바디(110)의 일측에 형성한다.
소켓블록(120)은, 홈부(111)가 형성된 소켓바디(110)의 개방된 타측에 결합된다. 이러한 소켓블록(120)은, 소켓바디(110)의 개방된 타측을 덮는 덮개 역할 및 기판(130)과 포고핀(140)을 고정시키기 위한 고정블록 역할을 수행하도록 구비된다. 소켓블록(120)의 구체적인 구성 및 작용에 대해서는 후술하기로 한다.
기판(130)은, 홈부(111)와 소켓블록(120)에 둘러싸여 형성된 수용공간에 수용된다. 이러한 기판(130)의 일측에는, 상부 반도체 칩(10)이 수용공간에 위치되도록 실장되어 기판(130)과 전기적으로 연결된다. 본 실시예에서 기판(130)은, 양면에 회로패턴이 형성된 인쇄회로기판인 것으로 예시된다.
포고핀(Pogo pin; 140)은, 소켓블록(120)에 관통되게 설치된다. 이러한 포고핀(140)은, 상부소켓유닛(100)에 파지된 하부 반도체 칩(20)과 기판(130)을 전기적으로 연결한다.
본 실시예에 따르면, 포고핀(140)은 배럴(Barrel; 141) 및 플런저(145)를 포함한다. 배럴(141)은 소켓블록(120)에 관통되게 설치된다. 그리고 플런저(Plunger; 145)는, 배럴(141)에 배럴(141)의 길이방향을 따라 이동 가능하게 설치되며, 배럴(141)보다 가는 폭을 갖도록 형성된다.
여기서, 플런저(145)는 배럴(141)의 길이방향 양측에 각각 구비되며, 각각의 플런저(145)는 배럴(141)에 탄성 지지되어 플런저(145)에 접촉되는 면을 가압하도록 구비된다.
상기와 같은 기판(130) 및 포고핀(140)이 설치되는 소켓블록(120)은, 탑플레이트(121)와 핀블록(125)을 포함한다.
탑플레이트(121)는, 홈부(111)가 형성된 소켓바디(110)의 개방된 타측에 결합되는 부분에 해당된다. 이러한 탑플레이트(121)에는, 플런저(145)가 삽입되는 제1핀삽입공(122)이 플런저(145)의 이동방향을 따라 관통되게 형성된다.
이처럼 탑플레이트(121)에 형성되는 제1핀삽입공(122)은, 배럴(141)보다 가는 폭을 갖도록 형성된 플런저(145)만 삽입 및 관통 가능하고 배럴(141)의 삽입 및 관통은 가능하지 않도록, 후술할 제2핀삽입공(122)보다 협폭으로 형성되는 것이 바람직하다.
아울러 소켓바디(110)와 마주보는 탑플레이트(121)의 일측에는, 가이드홈(123)이 오목하게 형성된다. 가이드홈(123)에는, 기판(130)이 안착되되, 포고핀(140)에 의해 지지되어 기판(130)과 소정 거리 이격되게 안착된다.
본 실시예에 따르면, 제1핀삽입공(122)을 통해 탑플레이트(121)를 관통한 포고핀(140)의 플런저(145)는, 가이드홈(123)의 외측으로 돌출되어 기판(130)과 접촉되며, 기판(130)과 가이드홈(123) 사이에 이격공간이 형성되도록 기판(130)을 지지하게 된다.
핀블록(125)은 탑플레이트(121)의 타측에 결합되며, 이러한 핀블록(125)에는 배럴(141)이 삽입되는 제2핀삽입공(126)이 관통되게 형성된다.
즉 핀블록(125)은 배럴(141)이 삽입, 고정되는 구성이며, 탑플레이트(121)는 배럴(141)의 일측에 구비된 플런저(145)가 이동 가능하게 삽입, 관통되는 구성에 해당된다.
아울러 소켓블록(120), 좀 더 구체적으로 탑플레이트(121)의 내측에는, 홈부(111)와 소켓블록(120)에 둘러싸여 형성된 수용공간과 흡입노즐(150)을 연통시키는 제3흡입공(129)이 관통되게 형성된다.
그리고 흡입노즐(150)은, 소켓블록(120), 좀 더 구체적으로는 핀블록(125)의 내측에 제3흡입공(129)과 연통되도록 관통 형성된 설치공(부호생략)에 설치된다. 이러한 흡입노즐(150)은, 수용공간을 통과하여 유통되는 흡입기류를 이용하여 하부 반도체 칩(20)을 파지하도록 구비된다.
흡입노즐(150)이 하부 반도체 칩(20)을 파지하기 위해 이용되는 흡입기류의 유동 경로 및 작용에 대해서는 후술하기로 한다.
한편 소켓바디(110)의 내부에 수용공간을 형성하는 홈부(111)는, 결합홈(112)과 기판수용홈(113) 및 칩수용홈(114)을 포함한다.
결합홈(112)은, 소켓바디(110)의 타측에 단차가 형성되도록 오목하게 형성된다. 이러한 결합홈(112)에는, 소켓바디(110)의 타측에 결합되는 소켓블록(120), 좀 더 구체적으로는 탑플레이트(121)의 테두리가 안착된다.
즉 소켓블록(120)은 탑플레이트(121)와 소켓바디(110) 간의 결합을 통해 소켓바디(110)와 결합되며, 결합홈(112)은 소켓바디(110)에 결합되는 탑플레이트(121)의 안착 위치를 안내하게 된다.
기판수용홈(113)은, 결합홈(112)의 내측에 단차가 형성되도록 오목하게 형성된다. 이와 같이 형성된 기판수용홈(113)의 내부에 형성된 수용공간에는 기판(130)이 수용되며, 이러한 수용공간에 수용된 기판(130)의 외측면과 소켓바디(110)의 내측면 사이에는 이격공간이 형성된다.
그리고 이처럼 기판수용홈(113)의 내부에 형성되어 기판(130)을 수용하는 수용공간은, 탑플레이트(121)에 형성된 제3흡입공(129)과 연통된다.
칩수용홈(114)은, 기판수용홈(113)의 내측에 단차가 형성되도록 오목하게 형성된다. 이와 같이 형성된 칩수용홈(114)의 내부에 형성된 수용공간에는 상부 반도체 칩(10)이 수용되며, 이러한 수용공간에 수용된 상부 반도체 칩(10)의 외측면과 소켓바디(110)의 내측면 사이에는 이격공간이 형성된다.
그리고 이처럼 칩수용홈(114)의 내부에 형성되어 상부 반도체 칩(10)을 수용하는 수용공간은, 소켓바디(110)에 형성된 제2흡입공(115)과 연통된다.
즉 제2흡입공(115)과 제3흡입공(129)은, 기판수용홈(113) 및 칩수용홈(114)의 내부에 형성된 수용공간을 통해 서로 연통된다.
한편 본 실시예의 상부소켓유닛(100)은, 가압돌기(160)를 더 포함할 수 있다. 가압돌기(160)는, 칩수용홈(114)이 형성된 소켓바디(110)의 저면에 돌출되게 형성되어, 칩수용홈(114)에 수용된 상부 반도체 칩(10)을 소켓블록(120) 측으로 가압한다.
본 실시예에 따르면, 가압돌기(160)는 소켓바디(110)의 저면과 상부 반도체 칩(10) 사이에 상부 반도체 칩(10)의 테두리를 따라 복수개가 서로 이격되게 배열된다. 이에 따라 복수개의 가압돌기(160) 사이에는, 흡입기류가 통과될 수 있는 이격공간이 형성된다.
상기와 같은 구성을 갖는 상부소켓유닛(100)은, 상부 반도체 칩(10)을 내부에 수용한 상태에서 흡입노즐(150)을 통해 하부 반도체 칩(20)을 파지하여, 상부 반도체 칩(10)과 하부 반도체 칩(20)을 전기적으로 연결시킨다.
그리고 이와 같이 상부소켓유닛(100)에 파지되어 상부 반도체 칩(10)과 전기적으로 연결된 하부 반도체 칩(20)은, 하부소켓유닛(300)과 연결된다.
하부소켓유닛(300)은, 상부소켓유닛(100)의 하부 측에 구비된다. 이러한 하부소켓유닛(300)에는, 상부소켓유닛(100)에 파지된 하부 반도체 칩(20)이 안착된다. 그리고 하부소켓유닛(300)에 안착된 하부 반도체 칩(20)은, 하부소켓유닛(300)과 전기적으로 연결된다.
본 실시예에서 하부소켓유닛(300)은, 입력단자블록(310)과 테스트보드블록(320)을 포함하는 형태인 것으로 예시된다.
입력단자블록(310)은, 상부소켓유닛(100)과 테스트보드블록(320) 사이에 구비되어 상부소켓유닛(100)에 파지된 하부 반도체 칩(20)과 테스트보드블록(320)을 전기적으로 연결한다.
이러한 입력단자블록(310)의 상부소켓유닛(100)과 마주보는 일측에는, 소켓블록(120)의 핀블록(125) 및 하부 반도체 칩(20)이 안착되기 위한 안착홈(311)이 핀블록(125)의 형상에 대응되는 형상으로 오목하게 형성된다.
바람직하게는, 서로 접촉되는 핀블록(125)의 외측면과 안착홈(311)의 내측면은, 안착홈(311) 측으로 이동되는 핀블록(125)의 안정적인 안착이 유도될 수 있도록 경사지게 형성될 수 있다.
아울러 입력단자블록(310)에는, 하부 반도체 칩(20)에 형성된 단자에 대응되도록 복수개의 포고핀(315)이 구비될 수 있다. 이러한 포고핀(315)들은, 입력단자블록(310)에 삽입되어 고정되며, 그 일측이 하부 반도체 칩(20) 측으로 돌출되어 하부 반도체 칩(20)과 전기적으로 연결되고, 타측이 테스트보드블록(320) 측으로 돌출되어 테스트보드블록(320)과 전기적으로 연결된다.
이에 따라 하부 반도체 칩(20)과 테스트보드블록(320)은, 포고핀(315)을 매개로 서로 전기적으로 연결될 수 있다.
상기 포고핀(315)의 구체적인 구성은, 전술한 상부소켓유닛(100)의 포고핀(140)의 구성과 동일 또는 유사하므로, 이에 대한 상세한 설명은 생략한다.
테스트보드블록(320)은, 상기와 같이 입력단자블록(310)과 전기적으로 연결되어 상부 반도체 칩(10) 및 하부 반도체 칩(20)과 전기적으로 연결된다.
이러한 테스트보드블록(320)은, 반도체 칩을 검사하기 위한 장비(미도시)와 전기적으로 연결되어, 반도체 칩을 검사하기 위한 전기적 신호를 입력단자블록(310)을 통해 하부 반도체 칩(20)으로 전달하고, 이러한 전기적 신호를 받은 하부 반도체 칩(20)의 반응에 따른 전기적 신호를 반도체 칩을 검사하기 위한 장비로 전달한다.
도 3은 본 발명의 일 실시예에 따른 반도체 칩 검사장치의 피킹 동작을 보여주는 도면이고, 도 4는 본 발명의 일 실시예에 따른 반도체 칩 검사장치의 푸싱 및 테스트 과정 동작을 보여주는 도면이다.
이하, 도 1 내지 도 4를 참조하여 본 실시예에 따른 반도체 칩 검사장치의 작용, 효과에 대하여 설명한다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 반도체 칩 검사장치(400)는, 상부소켓유닛(100)의 내부에 상부 반도체 칩(10)을 내장하고, 하부 반도체 칩(20)을 피킹(Picking)하여 상부 반도체 칩(10)과 하부 반도체 칩(20)을 전기적으로 연결시킨 상태에서, 하부 반도체 칩(20)에 대한 테스트를 수행하게 된다.
즉 성능 검증을 위한 테스트의 대상은 하부 반도체 칩(20)이 되고, 상부 반도체 칩(10)은 이러한 테스트를 진행하기 위해 준비되는 구성물에 해당된다.
상부소켓유닛(100)의 내부에 상부 반도체 칩(10)이 내장된 상태에서, 하부 반도체 칩(20)의 피킹은, 진공발생장치와 연결된 블레이드블록(200)을 통해 상부소켓유닛(100)에 작용되는 진공압에 의해 상부소켓유닛(100) 내부의 수용공간에 생성되는 흡입기류를 통해 이루어질 수 있다. 이하, 이를 구체적으로 설명한다.
도 3에 도시된 바와 같이, 블레이드블록(200)이 검사 대상이 되는 하부 반도체 칩(20)을 피킹하기 위한 위치로 상부소켓유닛(100)의 위치를 변화시킨 상태에서, 진공발생장치를 통해 진공압을 발생시키면, 이 진공압은 블레이드블록(200)에 형성된 제1흡입공(210) 및 소켓바디(110)에 형성된 제2흡입공(115)을 통해 상부소켓유닛(100) 내부의 수용공간에 작용된다.
이에 따라 수용공간에는 진공압에 의해 흡입기류가 생성되고, 이 흡입기류는 수용공간에 형성된 유로를 따라 유동되도록 작용하여 하부 반도체 칩(20)을 흡착하기 위한 흡착력을 제공하게 된다. 상기와 같이 흡입기류가 유동되는 유로는, 수용공간에 다음과 같은 경로를 따라 형성된다.
즉 상기 유로는, 제3흡입공(129)이 소켓블록(120), 좀 더 구체적으로는 탑플레이트(121)의 가이드홈(123)과 기판(130) 사이에 형성된 이격공간을 통해 기판수용홈(113) 내부의 수용공간과 연결되는 제1구간의 유로와, 기판수용홈(113) 내부의 수용공간이 소켓바디(110)의 내측면과 기판(130) 및 상부 반도체 칩(10)의 외측면과의 사이에 형성된 이격공간을 통해 칩수용홈(114) 내부의 수용공간과 연결되는 제2구간의 유로와, 칩수용홈(114) 내부의 수용공간이 복수개의 가압돌기(160) 사이에 형성된 이격공간을 통해 연결되는 제3구간의 유로, 및 상기와 같이 연결된 칩수용홈(114) 내부의 수용공간이 제2흡입공(115) 및 제1흡입공(210)을 통해 진공발생장치와 연결되는 제4구간의 유로가 순차적으로 연결되는 형태로 형성된다.
이와 같이 형성된 유로를 따라 유동되는 흡입기류는, 상부소켓유닛(100) 내부의 수용공간에 상부 반도체 칩(10)이 장착된 상태에서, 상부소켓유닛(100) 내부의 수용공간에서 상부 반도체 칩(10) 주변을 통과하는 흐름을 따라 작용하게 된다.
그리고 이러한 흡입기류의 작용에 의해, 흡입노즐(150)이 하부 반도체 칩(20)을 파지할 수 있는 흡착력이 흡입노즐(150)에 작용될 수 있으며, 흡입노즐(150)을 통해 작용되는 흡착력에 의해 하부 반도체 칩(20)이 상부소켓유닛(100)에 파지됨으로써 하부 반도체 칩(20)의 피킹이 이루어지게 된다.
상기와 같이 흡입기류가 작용될 수 있는 유로가 상부소켓유닛(100)의 내부에 형성됨으로써, 본 실시예의 반도체 칩 검사장치(400)는 상부소켓유닛(100)에 상부 반도체 칩(10)을 내장한 상태에서 블레이드블록(200)을 교체함 없이 하부 반도체 칩(20)의 피킹 과정을 수행할 수 있다.
그리고 상기와 같이 하부 반도체 칩(20)의 피킹이 이루어지면, 도 4에 도시된 바와 같이, 상부소켓유닛(100)을 하부소켓유닛(300) 측으로 이동시키는 푸싱(Pushing) 과정이 이루어지게 된다.
이러한 푸싱 과정은, 상부소켓유닛(100)과 하부소켓유닛(300)이 서로 접속될 수 있는 위치로 상부소켓유닛(100)의 위치가 변화될 수 있도록 블레이드블록(200)이 이동됨으로써 이루어질 수 있다.
상기와 같은 푸싱 과정이 완료되어 상부소켓유닛(100)과 하부소켓유닛(300)이 서로 접속되면, 상부소켓유닛(100)에 내장된 상부 반도체 칩(10)과, 상부소켓유닛(100)의 하부에 파지된 하부 반도체 칩(20), 그리고 하부소켓유닛(300)의 테스트블록(320)이 서로 전기적으로 연결된 상태가 되고, 테스트보드블록(320)에 연결된 반도체 칩을 검사하기 위한 장비를 이용하여 하부 반도체 칩(20)에 대한 테스트를 수행할 수 있게 된다.
한편, 하부 반도체 칩(20)을 파지하기 위한 흡착력이 생성되도록 작용하는 흡입기류는, 상기와 같은 하부 반도체 칩(20)에 대한 테스트 과정 동안 상부소켓유닛(100)의 내부에 형성된 유로를 따라 계속해서 유통될 수 있다.
이와 같이 상부소켓유닛(100)의 내부를 유통하는 흡입기류는, 상부소켓유닛(100)에 내장된 상부 반도체 칩(10)의 주변을 계속해서 통과하면서, 하부 반도체 칩(20)에 대한 테스트 과정 동안 상부 반도체 칩(10) 주변 및 상부소켓유닛(100) 내부에서 발생되는 열을 배출시키는 방열 작용을 수행할 수 있다.
즉 상부소켓유닛(100)의 내부를 유통하는 흡입기류를 이용하여 하부 반도체 칩(20)에 대한 테스트 과정에서 상부 반도체 칩(10) 주변 및 상부소켓유닛(100) 내부의 온도가 상승하는 것을 억제함으로써, 테스트 성능이 저하되는 것을 방지할 수 있게 된다.
상기한 바와 같은 본 실시예의 반도체 칩 검사장치(400)는, 상부소켓유닛(100) 내부에 하부 반도체 칩을 흡착하기 위한 흡착력을 발생시키는 흡입기류가 작용될 수 있는 유로가 형성되도록 함으로써, 상부 반도체 칩(10)을 내장한 상태에서 블레이드블록(200)을 교체할 필요 없이, 하나의 장치로 하부 반도체 칩(20)의 피킹 및 푸싱 작업을 모두 효과적으로 수행할 수 있다.
또한 본 실시예의 반도체 칩 검사장치(400)는, 상부 반도체 칩(10)을 내장한 상태에서 블레이드블록(200)을 교체할 필요 없이 하나의 장치로 하부 반도체 칩(20)의 피킹 및 푸싱 작업을 모두 효과적으로 수행할 수 있으므로, 반도체 칩 테스트 과정을 현저히 단축시킬 수 있다.
또한 본 실시예의 반도체 칩 검사장치(400)는, 상부소켓유닛(100)의 내부를 유통하는 흡입기류를 이용하여 상부 반도체 칩(10) 주변 및 상부소켓유닛(100) 내부의 온도가 하부 반도체 칩(20)에 대한 테스트 과정에서 상승하는 것을 억제함으로써, 온도 상승으로 인해 테스트 성능이 저하되는 것을 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다.
10 : 상부 반도체 칩 20 : 하부 반도체 칩
100 : 상부소켓유닛 110 : 소켓바디
111: 홈부 112 : 결합홈
113 : 기판수용홈 114 : 칩수용홈
115 : 제2흡입공 120 : 소켓블록
121 : 탑플레이트 122 : 제1핀삽입공
123 : 가이드홈 125 : 핀블록
126 : 제2핀삽입공 129 : 제3흡입공
130 : 기판 140,315 : 포고핀
141 : 배럴 145 : 플런저
150 : 흡입노즐 160 : 가압돌기
200 : 블레이드블록 210 : 제1흡입공
300 : 하부소켓유닛 310 : 입력단자블록
311 : 안착홈 320 : 테스트보드블록
400 : 반도체 칩 검사장치

Claims (9)

  1. 삭제
  2. 상부 반도체 칩이 수용되는 수용공간이 내부에 형성되고, 상기 수용공간에서 상기 상부 반도체 칩의 주변을 통과하는 흡입기류를 이용하여 하부 반도체 칩을 파지하며, 상기 하부 반도체 칩을 상기 상부 반도체 칩과 전기적으로 연결시키는 상부소켓유닛;
    상기 상부소켓유닛과 결합되어 상기 수용공간에 상기 흡입기류를 생성시키기 위한 진공압을 전달하는 블레이드블록; 및
    상기 상부소켓유닛에 파지된 상기 하부 반도체 칩이 안착되고, 안착된 상기 하부 반도체 칩과 전기적으로 연결되는 하부소켓유닛을 포함하고,
    상기 상부소켓유닛은,
    일측이 상기 블레이드블록과 연결되어 상기 블레이드블록으로부터 진공압을 전달받으며, 타측에 홈부가 오목하게 형성되는 소켓바디;
    상기 홈부가 형성된 상기 소켓바디의 개방된 타측에 결합되는 소켓블록;
    상기 홈부와 상기 소켓블록에 둘러싸여 형성된 상기 수용공간에 수용되며, 일측에 상기 상부 반도체 칩이 상기 수용공간에 위치되도록 실장되는 기판;
    상기 소켓블록에 관통되게 설치되어 상기 기판과 상기 하부 반도체 칩을 전기적으로 연결하는 포고핀; 및
    상기 소켓블록에 설치되고, 상기 수용공간을 통과하는 흡입기류를 이용하여 상기 하부 반도체 칩을 파지하는 흡입노즐을 포함하는 것을 특징으로 하는 반도체 칩 검사장치.
  3. 제2항에 있어서,
    상기 블레이드블록에는 제1흡입공이 관통되게 형성되고;
    상기 소켓바디의 일측에는, 상기 제1흡입공과 상기 수용공간을 연통시키는 제2흡입공이 관통되게 형성되며;
    상기 소켓블록에는, 상기 수용공간과 상기 흡입노즐을 연통시키는 제3흡입공이 관통되게 형성되고;
    상기 흡입기류는, 상기 상부소켓유닛 내부를 상기 흡입노즐과 상기 제3흡입공과 상기 수용공간과 상기 제2흡입공 및 상기 제1흡입공 순으로 순차적으로 연결하도록 형성되는 유로를 따라 유동되어 상기 흡입노즐이 상기 하부 반도체 칩을 파지하는 흡입력을 발생시키는 것을 특징으로 하는 반도체 칩 검사장치.
  4. 제3항에 있어서, 상기 홈부는,
    상기 소켓바디의 타측에 단차가 형성되도록 오목하게 형성되어 상기 소켓바디의 타측에 결합되는 상기 소켓블록의 테두리가 안착되는 결합홈;
    상기 결합홈의 내측에 단차가 형성되도록 오목하게 형성되고, 내부에 형성된 상기 수용공간이 상기 소켓바디의 내측면과 상기 기판의 외측면과의 사이에 이격공간이 형성되도록 상기 기판을 수용하며 상기 제3흡입공과 연통되는 기판수용홈; 및
    상기 기판수용홈의 내측에 단차가 형성되도록 오목하게 형성되고, 내부에 형성된 상기 수용공간이 상기 소켓바디의 내측면과 상기 상부 반도체 칩의 외측면과의 사이에 이격공간이 형성되도록 상기 상부 반도체 칩을 수용하며 상기 제2흡입공과 연통되는 칩수용홈을 포함하는 것을 특징으로 하는 반도체 칩 검사장치.
  5. 제4항에 있어서,
    상기 상부소켓유닛은, 상기 칩수용홈이 형성된 상기 소켓바디의 저면에 돌출되게 형성되어 상기 상부 반도체 칩을 상기 소켓블록 측으로 가압하는 가압돌기를 더 포함하는 것을 특징으로 하는 반도체 칩 검사장치.
  6. 제5항에 있어서,
    상기 가압돌기는, 상기 소켓바디의 저면과 상기 상부 반도체 칩 사이에 상기 상부 반도체 칩의 테두리를 따라 복수개가 서로 이격되게 배열되고;
    상기 유로는, 상기 제3흡입공이 상기 소켓블록과 상기 기판 사이에 형성된 이격공간을 통해 상기 기판수용홈 내부의 상기 수용공간과 연결되며, 상기 기판수용홈 내부의 상기 수용공간이 상기 소켓바디의 내측면과 상기 기판 및 상기 상부 반도체 칩의 외측면과의 사이에 형성된 이격공간을 통해 상기 칩수용홈 내부의 상기 수용공간과 연결되고, 상기 칩수용홈 내부의 상기 수용공간이 복수개의 상기 가압돌기 사이에 형성된 이격공간을 통해 연결됨으로써 이루어지는 것을 특징으로 하는 반도체 칩 검사장치.
  7. 제2항 내지 제6항 중 어느 한 항에 있어서,
    상기 포고핀은, 상기 소켓블록에 관통되게 설치되는 배럴, 및 상기 배럴에 상기 배럴의 길이방향을 따라 이동 가능하게 설치되는 플런저를 포함하고;
    상기 소켓블록은, 상기 소켓바디의 타측에 결합되며 상기 플런저가 삽입되는 제1핀삽입공이 상기 플런저의 이동방향을 따라 관통되게 형성되는 탑플레이트, 및 상기 탑플레이트의 타측에 결합되며 상기 배럴이 삽입되는 제2핀삽입공이 관통되게 형성되는 핀블록을 포함하는 것을 특징으로 하는 반도체 칩 검사장치.
  8. 제7항에 있어서,
    상기 소켓바디와 마주보는 상기 탑플레이트의 일측에는, 상기 기판이 안착되는 가이드홈이 형성되고;
    상기 플런저는, 상기 기판과 상기 가이드홈 사이에 이격공간이 형성되도록 상기 가이드홈의 외측으로 돌출되어 상기 기판을 지지하는 것을 특징으로 하는 반도체 칩 검사장치.
  9. 삭제
KR1020140168633A 2014-11-28 2014-11-28 반도체 칩 검사장치 KR101599049B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140168633A KR101599049B1 (ko) 2014-11-28 2014-11-28 반도체 칩 검사장치
US14/687,141 US9664706B2 (en) 2014-11-28 2015-04-15 Semiconductor chip testing apparatus for picking up and testing a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140168633A KR101599049B1 (ko) 2014-11-28 2014-11-28 반도체 칩 검사장치

Publications (1)

Publication Number Publication Date
KR101599049B1 true KR101599049B1 (ko) 2016-03-04

Family

ID=55536018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140168633A KR101599049B1 (ko) 2014-11-28 2014-11-28 반도체 칩 검사장치

Country Status (2)

Country Link
US (1) US9664706B2 (ko)
KR (1) KR101599049B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108254593A (zh) * 2016-12-28 2018-07-06 致茂电子(苏州)有限公司 吸附式测试装置
WO2018190632A1 (ko) * 2017-04-13 2018-10-18 주식회사 이노비즈 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
CN111162034A (zh) * 2020-04-03 2020-05-15 Tcl华星光电技术有限公司 一种微型发光二极管转移装置、转移方法及显示装置
KR20210120800A (ko) * 2020-03-26 2021-10-07 (주)티에스이 반도체 패키지의 테스트 장치
KR102319388B1 (ko) * 2020-07-16 2021-11-01 주식회사 아이에스시 검사용 커넥팅 장치
KR20220057870A (ko) * 2020-10-30 2022-05-09 (주)티에스이 반도체 패키지의 테스트 장치
KR20230051944A (ko) * 2021-10-12 2023-04-19 (주)티에스이 반도체 패키지의 테스트 장치
CN117054862A (zh) * 2023-10-13 2023-11-14 深圳市微特精密科技股份有限公司 一种pcb主板的精密检测设备及检测工艺

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11536760B2 (en) * 2017-11-28 2022-12-27 Ase Test, Inc. Testing device, testing system, and testing method
US11366156B2 (en) 2019-01-24 2022-06-21 Stmicroelectronics Pte Ltd Crack detection integrity check
WO2020206591A1 (zh) * 2019-04-08 2020-10-15 深圳市汇顶科技股份有限公司 芯片测试压头和芯片测试装置
KR102566041B1 (ko) * 2019-11-05 2023-08-16 주식회사 프로웰 반도체 소자 테스트 장치
CN113078079B (zh) * 2020-03-26 2023-09-22 Tse有限公司 半导体封装的测试装置
KR102433590B1 (ko) * 2020-12-29 2022-08-19 리노공업주식회사 검사장치
US20230333139A1 (en) * 2022-04-15 2023-10-19 Advanced Semiconductor Engineering, Inc. Testing device and method for testing a device under test

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005875A (ko) * 2007-07-10 2009-01-14 삼성전자주식회사 소켓 및 이를 가지는 검사 장치 및 방법
KR101250890B1 (ko) * 2012-02-01 2013-04-05 주식회사 티에프이 반도체용 테스트 소켓

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
KR101535229B1 (ko) * 2009-05-22 2015-07-08 삼성전자주식회사 범용 테스트 소켓 및 이를 이용한 반도체 패키지 테스트 장치
KR101311735B1 (ko) 2011-12-20 2013-09-26 주식회사 기가레인 반도체 칩 테스트용 소켓
US9423451B2 (en) * 2013-06-04 2016-08-23 Marvell World Trade Ltd. Method and apparatus for testing a semiconductor package having a package on package (PoP) design

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090005875A (ko) * 2007-07-10 2009-01-14 삼성전자주식회사 소켓 및 이를 가지는 검사 장치 및 방법
KR101250890B1 (ko) * 2012-02-01 2013-04-05 주식회사 티에프이 반도체용 테스트 소켓

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108254593A (zh) * 2016-12-28 2018-07-06 致茂电子(苏州)有限公司 吸附式测试装置
CN108254593B (zh) * 2016-12-28 2020-02-18 致茂电子(苏州)有限公司 吸附式测试装置
WO2018190632A1 (ko) * 2017-04-13 2018-10-18 주식회사 이노비즈 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
KR20180115564A (ko) * 2017-04-13 2018-10-23 주식회사 이노비즈 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
KR101969214B1 (ko) * 2017-04-13 2019-04-17 주식회사 이노비즈 소자 픽업 모듈 및 이를 구비하는 반도체 소자 테스트 장치
KR20210120800A (ko) * 2020-03-26 2021-10-07 (주)티에스이 반도체 패키지의 테스트 장치
KR102519846B1 (ko) * 2020-03-26 2023-04-11 (주)티에스이 반도체 패키지의 테스트 장치
CN111162034A (zh) * 2020-04-03 2020-05-15 Tcl华星光电技术有限公司 一种微型发光二极管转移装置、转移方法及显示装置
WO2022015075A1 (ko) * 2020-07-16 2022-01-20 주식회사 아이에스시 검사용 커넥팅 장치
KR102319388B1 (ko) * 2020-07-16 2021-11-01 주식회사 아이에스시 검사용 커넥팅 장치
KR20220057870A (ko) * 2020-10-30 2022-05-09 (주)티에스이 반도체 패키지의 테스트 장치
KR102496532B1 (ko) * 2020-10-30 2023-02-06 (주)티에스이 반도체 패키지의 테스트 장치
KR20230051944A (ko) * 2021-10-12 2023-04-19 (주)티에스이 반도체 패키지의 테스트 장치
KR102644477B1 (ko) 2021-10-12 2024-03-07 주식회사 티에스이 반도체 패키지의 테스트 장치
CN117054862A (zh) * 2023-10-13 2023-11-14 深圳市微特精密科技股份有限公司 一种pcb主板的精密检测设备及检测工艺
CN117054862B (zh) * 2023-10-13 2023-12-15 深圳市微特精密科技股份有限公司 一种pcb主板的精密检测设备及检测工艺

Also Published As

Publication number Publication date
US9664706B2 (en) 2017-05-30
US20160154023A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
KR101599049B1 (ko) 반도체 칩 검사장치
KR101214033B1 (ko) 시험 장치 및 접속 장치
US10338100B2 (en) Test socket
KR101464990B1 (ko) 반도체 디바이스 얼라인 소켓유닛 및 이를 포함하는 반도체 디바이스 검사장치
USD796978S1 (en) Socket for electronic device testing apparatus
KR20100111278A (ko) Rf 집적회로 테스트 방법 및 시스템
US20110227595A1 (en) Interface member, test section unit and electronic device handling apparatus
KR20100098584A (ko) 반도체 칩 검사용 소켓
US7385408B1 (en) Apparatus and method for testing integrated circuit devices having contacts on multiple surfaces
KR20170142610A (ko) 반도체 소자를 수납하기 위한 인서트 조립체 및 이를 구비하는 테스트 트레이
US9250293B2 (en) Capacitive test device and method for capacitive testing a component
KR101624981B1 (ko) 전자부품 테스트용 소켓
KR101913274B1 (ko) 프로브 카드의 전기적 특성 측정장치
KR102287237B1 (ko) 반도체 패키지를 수납하기 위한 인서트 조립체 및 이를 포함하는 테스트 트레이
KR101769566B1 (ko) 검사장치
KR20160113492A (ko) 플랙시블 컨택복합체 및 이를 이용한 테스트용 소켓
US9837747B2 (en) Burn-in socket for packaged integrated circuits
WO2012098837A1 (ja) 検査ソケット
KR101310290B1 (ko) 포고핀 및 이를 이용하는 회로 검사장치
KR101421048B1 (ko) 능동소자 칩이 탑재된 반도체 검사 장치
KR100982001B1 (ko) 반도체 칩 검사용 소켓
KR200316878Y1 (ko) 볼 그리드 어레이(bga) 패키지용 테스트 소켓
US10816594B2 (en) Apparatus for testing a signal speed of a semiconductor package and method of manufacturing a semiconductor package
KR101901893B1 (ko) 엘이디 패키지용 수직형 프로브 카드
KR101212946B1 (ko) 이미지 센서 테스트 장치

Legal Events

Date Code Title Description
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200224

Year of fee payment: 5