KR101214033B1 - 시험 장치 및 접속 장치 - Google Patents

시험 장치 및 접속 장치 Download PDF

Info

Publication number
KR101214033B1
KR101214033B1 KR1020110017606A KR20110017606A KR101214033B1 KR 101214033 B1 KR101214033 B1 KR 101214033B1 KR 1020110017606 A KR1020110017606 A KR 1020110017606A KR 20110017606 A KR20110017606 A KR 20110017606A KR 101214033 B1 KR101214033 B1 KR 101214033B1
Authority
KR
South Korea
Prior art keywords
test
board
device under
under test
additional circuit
Prior art date
Application number
KR1020110017606A
Other languages
English (en)
Other versions
KR20110114433A (ko
Inventor
사토시 다케시타
준지 에바라
토모유키 타카모토
코에이 니시우라
히데히코 야스노
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20110114433A publication Critical patent/KR20110114433A/ko
Application granted granted Critical
Publication of KR101214033B1 publication Critical patent/KR101214033B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature

Abstract

(과제) 부가 회로를 이용하여 기존의 시험 장치를 저비용으로 고속 및 고기능화한다.
(해결 수단) 피시험 디바이스의 종류에 따른 소켓 보드에 접속되어, 피시험 디바이스를 시험하는 시험 장치에 있어서, 피시험 디바이스를 시험하는 시험 모듈을 내부에 가지는 테스트 헤드와, 테스트 헤드 내의 시험 모듈에 케이블을 통해서 접속되는 동시에, 소켓 보드에 접속되는 기능 보드와, 기능 보드에 탑재되어, 시험 모듈 및 피시험 디바이스에 접속되는 부가 회로를 포함하는 시험 장치를 제공한다.

Description

시험 장치 및 접속 장치{TEST APPARATUS AND CONNECTING APPARATUS}
본 발명은, 시험 장치 및 접속 장치에 관한 것이다.
반도체 디바이스를 시험하는 시험 장치가 알려져 있다(예를 들면 특허 문헌 1). 반도체 디바이스의 제조자는, 디바이스의 고속화 및 고기능화에 수반하여, 순차적으로 새로운 시험 장치를 도입해야 한다. 그러나, 새로운 시험 장치의 도입은, 디바이스의 코스트를 비싸게 하여, 기존의 시험 장치의 가동률을 저하시켜 버린다.
일본특허공개 2008-292488호 공보
여기에서, 기존의 시험 장치에서의 피시험 디바이스가 장착되는 보드 상에, 부가 회로를 추가해 마련하는 것으로, 고기능화 및 고속화에 대응한 디바이스의 시험에 대응하는 경우가 있었다. 이에 의해, 새로운 시험 장치의 도입을 억제하여, 기존의 시험 장치의 가동률을 올릴 수 있다.
그런데, 부가 회로는, 고속화 및 고기능화에 대응한 시험을 수행하기 위한 회로이므로, 제조 코스트가 커진다. 그러나, 피시험 디바이스가 장착되는 보드는, 피시험 디바이스의 품종마다 다르다. 따라서, 피시험 디바이스가 장착되는 보드 상에 부가 회로를 마련하면, 보드마다 부가 회로를 작성해야 하고, 코스트가 커진다.
또한, 보드 상에 부가 회로를 마련하면, 피시험 디바이스를 장착할 수 있는 영역이 감소한다. 따라서, 피시험 디바이스가 장착되는 보드에 부가 회로를 마련하면, 동시에 병행하여 시험이 할 수 있는 피시험 디바이스의 수를 감소시켜 버린다.
또한, 피시험 디바이스가 장착되는 보드는, 피시험 디바이스의 설치 및 분리에 있어서 핸들러에 의해 힘이 더해진다. 또한, 피시험 디바이스가 장착되는 보드는, 가속 신뢰성 시험 등에 있어서, 챔버에 의해 밀폐되어 피시험 디바이스와 함께 가열이 된다. 따라서, 피시험 디바이스가 장착되는 보드 상에 설치된 부가 회로는, 시험에 있어서, 기계적 스트레스 및 열적 스트레스를 받기 쉬웠다.
상기 과제를 해결하기 위해서, 본 발명의 제1 태양에서는, 피시험 디바이스의 종류에 따른 소켓 보드에 접속되어, 상기 피시험 디바이스를 시험하는 시험 장치에 있어서, 상기 피시험 디바이스를 시험하는 시험 모듈을 내부에 가지는 테스트 헤드와, 상기 테스트 헤드 내의 상기 시험 모듈에 케이블을 통해서 접속되는 동시에, 상기 소켓 보드에 접속되는 기능 보드와, 상기 기능 보드에 탑재되어, 상기 시험 모듈 및 상기 피시험 디바이스에 접속되는 부가 회로를 포함하는 시험 장치, 및 이러한 시험 장치에 이용되는 접속 장치를 제공한다.
또한, 상기의 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것은 아니다. 또한, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 실시 형태에 관한 시험 장치(10)의 구성을 피시험 디바이스(200)와 함께 도시한다.
도 2는 본 실시 형태에 관한 접속 장치(14)의 구성을, 피시험 디바이스(200) 및 테스트 헤드(12)와 함께 도시한다.
도 3은 본 실시 형태에 관한 접속 장치(14)의 기계적인 구조의 일례를 피시험 디바이스(200)와 함께 도시한다.
도 4는 본 실시 형태에 관한 접속 장치(14)의 기계적인 구조의 일례, 및 피시험 디바이스(200)의 품종 교환에 수반하여 교환되는 부분을 나타내는 선을 나타낸다.
도 5는 본 실시 형태에 관한 접속 장치(14)의 부분 구조의 일례를 나타낸다.
도 6은 본 실시 형태에 관한, 냉각용 기체를 토출 및 배기하기 위한 부재의 일례를 나타낸다.
도 7은 본 실시 형태에 관한, 냉각용 기체를 토출 및 배기하기 위한 부재의 접속예를 나타낸다.
도 8은 본 실시 형태에 관한, 기능 보드(50)의 아래 쪽의 면(테스트 헤드(12) 측의 면)의 일례를 나타낸다.
도 9는 본 실시 형태에 관한, 소켓 보드(34)에 접속되는 접속 유닛(28) 및 피시험 디바이스(200)의 배치의 일례를 나타낸다.
도 10은 본 실시 형태에 관한, 접속 유닛(28) 및 접속 유닛 틀(40)의 일례를 나타낸다.
도 11은 본 실시 형태에 관한, 접속 유닛(28)의 구조의 일례를 나타낸다.
도 12는 본 실시 형태에 관한, 기능 보드 프레임(60)에 대한, 기능 보드(50), 접속 유닛(28) 및 접속 유닛 틀(40)의 접속예를 나타낸다.
도 13은 본 실시 형태에 관한, 기능 보드 프레임(60)에 대한, 기능 보드(50), 접속 유닛 틀(40), 측벽부(42), 소켓 보드(34) 및 소켓 틀(38)의 접속예를 나타낸다.
이하, 발명의 실시의 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되고 있는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 실시 형태에 관한 시험 장치(10)의 구성을 피시험 디바이스(200)와 함께 도시한다. 본 실시 형태에 관한 시험 장치(10)는, 적어도 1개의 피시험 디바이스(200)를 시험한다.
시험 장치(10)는, 테스트 헤드(12)와, 접속 장치(14)와, 제어 장치(16)를 구비한다. 테스트 헤드(12)는, 피시험 디바이스(200)를 시험하는 적어도 1개의 시험 모듈(18)을 내부에 가진다. 시험 모듈(18)은, 대응하는 피시험 디바이스(200)와의 사이에 신호를 주고 받아, 대응하는 피시험 디바이스(200)를 시험한다.
접속 장치(14)는, 테스트 헤드(12) 상에 설치된다. 접속 장치(14)는, 상면(테스트 헤드(12)가 접속된 면과는 반대의 면) 측에, 피시험 디바이스(200)가 장착된다. 피시험 디바이스(200)는, 핸들러에 의해 접속 장치(14)에 대하여 설치하거나 분리된다. 접속 장치(14)는, 피시험 디바이스(200)의 단자와 대응하는 시험 모듈(18)의 단자의 사이를 전기적으로 접속한다.
제어 장치(16)는, 일례로서 프로그램을 실행하는 컴퓨터이며, 해당 시험 장치(10)의 전체를 제어한다. 제어 장치(16)는, 프로그램에 따라 테스트 헤드(12) 내의 각각의 시험 모듈(18)과 통신하여, 각각의 시험 모듈(18)을 제어한다.
도 2는, 본 실시 형태에 관한 접속 장치(14)의 구성을 피시험 디바이스(200) 및 테스트 헤드(12)와 함께 도시한다. 접속 장치(14)는, 마더 보드(22)와, 기능 확장부(24)와, 디바이스 접속부(26)를 구비한다.
마더 보드(22)는, 테스트 헤드(12) 상에 설치된다. 마더 보드(22)는, 일례로서 테스트 헤드(12) 내의 시험 모듈(18)과 기능 확장부(24)의 사이를 접속하는 신호용 케이블, 및 전원 장치와 기능 확장부(24)의 사이를 접속하는 전원용 케이블 등을 내부에 수납한다.
기능 확장부(24)는, 마더 보드(22) 상에 설치된다. 즉, 기능 확장부(24)는, 마더 보드(22)의 테스트 헤드(12)가 접속된 면과는 반대의 면에 접속된다. 기능 확장부(24)는, 마더 보드(22) 측의 면(즉, 테스트 헤드(12) 측의 면)에 커넥터를 가진다. 커넥터는, 마더 보드(22) 내에 수납된, 시험 모듈(18)과 접속된 신호용 케이블 및 전원 장치와 접속된 전원용 케이블과 접속된다.
디바이스 접속부(26)는, 기능 확장부(24) 상에 설치된다. 즉, 디바이스 접속부(26)는, 기능 확장부(24)의 마더 보드(22)가 접속된 면(테스트 헤드(12) 측의 면)과는 반대의 면에 접속된다. 디바이스 접속부(26)는, 상면(테스트 헤드(12) 측과는 반대의 면)에 피시험 디바이스(200)가 장착된다. 디바이스 접속부(26)는, 기능 확장부(24)와, 장착된 피시험 디바이스(200)의 사이를 전기적으로 접속한다.
또한, 기능 확장부(24)는, 복수의 접속 유닛(28)과 부가 회로(30)를 가진다. 부가 회로(30)는, 기능 확장부(24)에서의, 마더 보드(22) 측의 면(즉, 테스트 헤드(12) 측의 면)에 실장된다.
부가 회로(30)는, 테스트 헤드(12) 내의 시험 모듈(18) 및 피시험 디바이스(200)에 전기적으로 접속된다. 부가 회로(30)는, 테스트 헤드(12) 내의 시험 모듈(18)로부터의 제어를 받아 피시험 디바이스(200)를 시험하는 집적 회로 디바이스이다. 부가 회로(30)는, FPGA(Field Programmable Gate Array)이어도 된다. 또한, 부가 회로(30)는, 복수의 집적 회로 디바이스의 그룹이어도 된다.
부가 회로(30)는, 일례로서 하나의 시험 모듈(18)로부터의 신호에 따라 복수의 피시험 디바이스(200)과 병행하여 신호의 교환을 한다. 이에 의해, 부가 회로(30)는, 하나의 시험 모듈(18)이 동시에 시험할 수 있는 피시험 디바이스(200)의 수를 증가시킬 수 있다.
또한, 부가 회로(30)는, 일례로서 시험 모듈(18)로부터 수취한 신호를, 수취한 신호보다 높은 클록의 신호로 변환하여 피시험 디바이스(200)에 공급한다. 또한, 부가 회로(30)는, 일례로서 피시험 디바이스(200)로부터 수취한 신호를, 수취한 신호보다 낮은 클록의 신호로 변환하여 시험 모듈(18)에 공급한다. 이에 의해, 부가 회로(30)는, 시험 모듈(18)이 시험 가능한 디바이스의 클록보다 높은 클록으로 동작하는 피시험 디바이스(200)를 시험시킬 수 있다.
복수의 접속 유닛(28)의 각각은, 기능 확장부(24)의 마더 보드(22)와는 반대 측의 면(즉, 테스트 헤드(12)와는 반대 측의 면)에 설치된다. 디바이스 접속부(26)는, 복수의 접속 유닛(28)을 통해서 기능 확장부(24)와 전기적으로 접속된다. 접속 유닛(28)은, 디바이스 접속부(26)와의 사이에서 커넥터 등에 의한 기계적인 고정을 하지 않고, 디바이스 접속부(26)와 기능 확장부(24)의 사이를 전기적으로 접속하는 부재이다. 접속 유닛(28)은, 일례로서 복수의 포고핀을 가지는 부재이다. 또한, 접속 유닛(28)은, 본 예에서는 기능 확장부(24)의 상부에 고정해 설치되지만, 디바이스 접속부(26) 측에 고정해 설치되어도 되고, 기능 확장부(24) 및 디바이스 접속부(26)의 양자에게 고정되어 있지 않아도 된다.
이러한 접속 장치(14)는, 디바이스 접속부(26)와 기능 확장부(24)의 사이를 기계적으로 고정하지 않기 때문에, 디바이스 접속부(26)를 용이하게 교환시킬 수 있다. 이에 의해, 부가 회로(30)를 가지는 기능 확장부(24)는, 품종이 다른 피시험 디바이스(200)를 시험하는 경우이어도, 피시험 디바이스(200)의 품종에 관계없이 공통으로 이용할 수 있다.
또한, 이러한 접속 장치(14)는, 기능 확장부(24)가 디바이스 접속부(26)의 아래 쪽에 설치되므로, 피시험 디바이스(200)에 대해서 부가 회로(30)를 비교적으로 멀리 배치할 수 있다. 이에 의해, 접속 장치(14)는, 피시험 디바이스(200)와 부가 회로(30)의 사이를 기계적 및 열적으로 차단할 수 있다. 따라서, 이러한 접속 장치(14)에 의하면, 피시험 디바이스(200)에 더해지는 열 및 힘이 부가 회로(30)에 전달되는 것을 억제할 수 있다. 또한, 접속 장치(14)에 의하면, 부가 회로(30)가 발생하는 열 및 부가 회로(30)를 냉각하기 위한 열이 피시험 디바이스(200)에 전달되는 것을 억제할 수 있다.
또한, 이러한 접속 장치(14)는, 디바이스 접속부(26)의 상면에 부가 회로(30)가 설치되지 않았다. 따라서, 접속 장치(14)에 의하면, 디바이스 접속부(26)의 상면에 장착할 수 있는 피시험 디바이스(200)의 수를 많이 하여, 동시에 병행하여 시험하는 피시험 디바이스(200)의 수를 많이 할 수 있다.
도 3은, 본 실시 형태에 관한 접속 장치(14)의 기계적인 구조의 일례를 피시험 디바이스(200)와 함께 도시한다.
디바이스 접속부(26)는, 소켓 보드(34)와, 소켓 틀(38)과, 측벽부(42)를 가진다. 기능 확장부(24)는, 기능 보드(50)와, 접속 유닛(28)과, 접속 유닛 틀(40)과, 부가 회로(30)와, 히트 싱크(54)와, 기능 보드 프레임(60)을 가진다.
소켓 보드(34)는, 박판 형상의 기판이고, 상면(테스트 헤드(12)와는 반대 측의 면)에 소켓(36)을 가진다. 소켓(36)은, 핸들러에 의해 설치 및 분리 가능하게 피시험 디바이스(200)를 유지한다. 또한, 소켓 보드(34)는, 하면(소켓(36)이 설치되는 면과는 반대 측의 면)에, 복수의 접속 유닛(28)을 통해서 기능 보드(50)에 접속된다. 이러한 소켓 보드(34)는, 피시험 디바이스(200)를 유지함과 함께, 하면 측의 기능 보드(50)와 소켓(36)으로 유지하고 있는 피시험 디바이스(200)와의 사이를 전기적으로 접속한다.
소켓 틀(38)은, 소켓 보드(34)의 상면에서의 소켓(36)이 설치된 부분 이외의 영역을 둘러싼다. 소켓 틀(38)은, 일례로서 SUS에 의해 형성된다.
측벽부(42)는, 소켓 보드(34)와 기능 보드(50)을 접속한 상태에서, 기능 보드(50)를 측면측으로부터 둘러싼다. 측벽부(42)는, 일례로서 PEEK 수지와 같은 낮은 열전도율의 재료에 의해 형성되고 있다. 이러한 측벽부(42)는, 해당 측벽부(42)의 외측의 공간과 내측의 공간의 사이의 열의 전달을 줄일 수 있다.
복수의 접속 유닛(28)은, 기능 보드(50)의 상면(테스트 헤드(12)와는 반대 측의 면) 측에 설치된다. 기능 보드(50)는, 상면이 복수의 접속 유닛(28)을 통해서 소켓 보드(34)와 전기적으로 접속된다.
접속 유닛 틀(40)은, 기능 보드(50)의 상면(테스트 헤드(12)와는 반대 측의 면) 측에 설치된다. 접속 유닛 틀(40)은, 접속 유닛(28)의 두께와 거의 동일한 두께의 판 형상이며, 복수의 개구부를 가진다. 복수의 개구부의 각각은, 복수의 접속 유닛(28)의 각각이 배치되어야 하는 위치에 대응하여 설치되고, 대응하는 접속 유닛(28)과 실질적으로 동일한 크기이다. 이러한 접속 유닛 틀(40)은, 소켓 보드(34)의 하면 및 기능 보드(50)의 상면의 각각에서의 미리 정해진 위치의 단자 같은 종류를, 복수의 접속 유닛(28)에 의해 정확하게 접속시킬 수 있다.
또한, 접속 유닛 틀(40)은, 일례로서 PEEK(폴리 에테르 에테르 케톤) 수지와 같은 낮은 열전도율의 재료에 의해 형성된다. 이러한 접속 유닛 틀(40)은, 해당 접속 유닛 틀(40)보다 아래 쪽과 위쪽의 사이에서의 열의 전달을 줄일 수 있다. 또한, 접속 유닛 틀(40)은, 기능 보드(50)와 접촉하는 측의 면에, 공기를 통과시키는 공간이 형성되어 있어도 된다. 이에 의해, 접속 유닛 틀(40)은, 해당 접속 유닛 틀(40)보다 아래 쪽과 위쪽의 사이에서의 열의 전달을 한층 더 줄일 수 있다. 또한, 접속 유닛 틀(40)은, 핸들러 등에 의해 피시험 디바이스(200)에 가해지는 힘을 흡수하여, 해당 접속 유닛 틀(40)보다도 아래의 부재에 더해지는 힘을 작게 할 수 있다.
또한, 기능 보드(50)는, 하면(테스트 헤드(12) 측의 면)에 커넥터(58)를 가진다. 커넥터(58)는, 테스트 헤드(12) 내의 시험 모듈(18)과 접속된 신호용 케이블(80) 및 전원 장치와 접속된 전원용 케이블(82)과 접속한다.
부가 회로(30)는, 집적 회로 디바이스이며, 기능 보드(50)에서의 하면(테스트 헤드(12) 측의 면)에 탑재된다. 부가 회로(30)는, 기능 보드(50) 및 신호용 케이블(80)을 통해서, 테스트 헤드(12) 내의 시험 모듈(18)과 접속된다. 또한, 부가 회로(30)는, 기능 보드(50) 및 소켓 보드(34)를 통해서 피시험 디바이스(200)와 접속된다.
히트 싱크(54)는, 부가 회로(30)에서의 기능 보드(50)에 실장된 면과는 반대 측의 면에 설치된다. 히트 싱크(54)는, 일례로서 일방에만 저부(低部)를 가지는 통 형상의 금속이며, 저부의 외측의 면이 부가 회로(30)에 접착된다. 이러한 히트 싱크(54)는, 부가 회로(30)에 의해 발생된 열을 방출할 수 있는 것과 동시에, 통의 내부에 실질적으로 밀폐된 공간을 가지는 냉각실(70)을 형성할 수 있다.
기능 보드 프레임(60)은, 기능 보드(50)에서의 하면(테스트 헤드(12) 측의 면)에 설치된다. 기능 보드 프레임(60)은, 부가 회로(30) 및 커넥터(58)에 대응하는 위치에 개구가 설치된 판 형상이다. 기능 보드 프레임(60)은, 기능 보드(50)를 유지함과 함께, 기능 보드(50)와 마더 보드(22)의 사이를 기계적으로 접속한다.
마더 보드(22)는, 마더 보드 프레임(62)과, 지지부(64)와, 커넥터 가이드부(66)를 가진다. 마더 보드 프레임(62)은, 테스트 헤드(12) 상에 재치되어 해당 마더 보드(22)의 내부에 설치되는 부재를 유지한다. 지지부(64)는, 마더 보드 프레임(62) 상에 설치되어, 기능 확장부(24)를 지지한다. 지지부(64)는, 일례로서 기능 확장부(24)의 기능 보드 프레임(60)을 아래 쪽으로부터 지지 및 고정한다.
또한, 마더 보드(22)는, 토출부(72)와, 배기부(74)와, 유입 경로(76)와, 배기 경로(78)를 가진다. 토출부(72)는, 기능 보드(50)의 테스트 헤드(12) 측으로부터 기체를 기능 보드(50)에 대해서 토출하여, 부가 회로(30)를 냉각한다. 본 예에서는, 토출부(72)는, 히트 싱크(54)에 의해 형성된 냉각실(70) 내의 공간에 기체를 토출한다. 배기부(74)는, 히트 싱크(54)에 의해 형성된 냉각실(70) 내의 공간으로부터, 기체를 배기한다.
유입 경로(76)는, 외부의 열교환기로부터 출력되는 기체를 토출부(72)로 보내기 위한 경로이다. 배기 경로(78)는, 배기부(74)로부터 배기된 기체를 외부의 열교환기로 되돌리기 위한 경로이다.
이러한 토출부(72) 및 배기부(74)는, 히트 싱크(54)를 통해서 부가 회로(30)를 냉각할 수 있다. 또한, 히트 싱크(54)는, 밀폐한 공간을 가지는 냉각실(70)을 형성하고 있으므로, 냉기가 외부에 누설되지 않고, 양호한 효율로 부가 회로(30)를 냉각할 수 있다. 또한, 냉각실(70) 내의 공간에 순환시키는 기체는, 압축된 드라이 에어인 것이 바람직하다. 이에 의해, 저온 시에 있어서, 냉각실(70) 내의 공간의 결로를 방지할 수 있다.
또한, 더하여 마더 보드(22)는, 신호용 케이블(80)과 전원용 케이블(82)과, 서브 보드(84)를 가진다. 신호용 케이블(80)은, 테스트 헤드(12) 내의 시험 모듈(18)과 기능 보드(50)의 사이를 접속한다. 신호용 케이블(80)은, 일례로서 동축케이블이다. 전원용 케이블(82)은, 예를 들면 외부에 설치된 전원 장치와 기능 보드(50)를 접속한다. 서브 보드(84)는, 해당 마더 보드(22)의 내부에 설치되어 테스트 헤드(12) 내의 시험 모듈(18)과 기능 보드(50)의 사이에 설치된다.
그리고, 이러한 접속 장치(14)는, 디바이스 시험에 있어서, 핸들러 등에 의해 챔버(32)가 설치된다. 챔버(32)는, 피시험 디바이스(200)를 밀폐하여, 피시험 디바이스(200)의 주위의 분위기를 미리 정해진 온도 및 습도로 제어한다. 이에 의해, 시험 장치(10)는, 피시험 디바이스(200)에 대해서 가속 신뢰성 시험 등을 실시할 수 있다.
이상과 같은, 본 실시 형태에 관한 접속 장치(14)는, 소켓 보드(34)의 하면 측에 기능 보드(50)를 마련하고 더하여 기능 보드(50)에서의 테스트 헤드(12) 측의 면에 부가 회로(30)를 실장한다. 이에 의해, 접속 장치(14)에 의하면, 피시험 디바이스(200)에 더해지는 열의 영향을 부가 회로(30)에게 주지 않게 할 수 있는 한편, 부가 회로(30)의 발열 및 부가 회로(30)의 냉각열의 영향을 피시험 디바이스(200)에게 주지 않게 할 수 있다. 또한, 접속 장치(14)에 의하면, 피시험 디바이스(200)의 설치 및 분리 등에 있어서, 부가 회로(30)에게 줄 수 있는 기계적인 스트레스를 작게 할 수 있다.
또한, 접속 장치(14)는, 소켓 틀(38), 접속 유닛 틀(40) 및 측벽부(42) 등이 설치되고 있다. 따라서, 접속 장치(14)에 의하면, 챔버(32) 내의 공간과 부가 회로(30)를 열적으로 차단할 수 있다.
또한, 접속 장치(14)는, 소켓 보드(34)의 상면에 부가 회로(30)가 설치되지 않았다. 따라서, 접속 장치(14)에 의하면, 소켓 보드(34)의 상면에 장착할 수 있는 피시험 디바이스(200)의 수를 많이 하여, 동시 병행하여 시험하는 피시험 디바이스(200)의 수를 많이 할 수 있다.
도 4는, 본 실시 형태에 관한 접속 장치(14)의 기계적인 구조의 일례, 및 피시험 디바이스(200)의 품종 교환에 수반하여 교환되는 부분을 나타내는 선을 나타낸다.
또한, 접속 장치(14)는, 소켓 보드(34)와 기능 보드(50)의 사이를 커넥터 등에 의해 기계적으로 고정하지 않고, 소켓 보드(34)와 기능 보드(50)의 사이를 전기적으로 접속한다. 따라서, 접속 장치(14)는, 메인트넌스 등에 있어서, 기능 보드(50)로부터 소켓 보드(34)를 용이하게 분리할 수 있다. 접속 장치(14)는, 일례로서 도 4의 점선 A1-A2로부터 위의 부분을 분리할 수 있다.
따라서, 접속 장치(14)는, 기능 보드(50) 및 부가 회로(30)를, 피시험 디바이스(200)의 종류에 관계없이 공통으로 이용할 수 있다. 이러한 접속 장치(14)에 의하면, 시험 코스트를 작게 할 수 있다.
도 5는, 본 실시 형태에 관한 접속 장치(14)의 부분 구조의 일례를 나타낸다. 소켓 보드(34)는, 일례로서 평면 형상이 실질적으로 정사각형인 박판이다. 또한, 소켓 보드(34) 상에는, 더하여, 도 5에는 도시되지 않은 소켓(36) 및 소켓 틀(38)이 설치된다.
기능 보드(50)는, 평면 형상이 소켓 보드(34)와 서로 유사한 형상으로, 소켓 보드(34)보다 약간 작은 박판이다. 기능 보드(50)는, 소켓 보드(34)가 접속되는 면과는 반대의 면에, 히트 싱크(54)가 설치된 부가 회로(30)가 실장된다.
접속 유닛 틀(40)은, 기능 보드(50)와 소켓 보드(34)의 사이에 끼워진다. 접속 유닛 틀(40)은, 기능 보드(50)와 실질적으로 동일한 평면 형상을 가지는 판이다. 접속 유닛 틀(40)은, 일례로서 기능 보드(50) 및 소켓 보드(34)보다도 두껍고, 평면의 미리 정해진 위치에 접속 유닛(28)이 삽입되는 개구부를 가진다. 또한, 접속 유닛 틀(40)은, 기능 보드(50)와 접하는 면에 도랑이 형성되고 있어 공기를 통과시킨다. 이러한 접속 유닛 틀(40)은, 소켓 보드(34)와 기능 보드(50)의 사이의 열의 전달을 차단할 수 있다.
측벽부(42)는, 내주 형상이 기능 보드(50) 및 접속 유닛 틀(40)의 평면 형상과 실질적으로 동일하고, 외주 형상이 소켓 보드(34)의 평면 형상과 실질적으로 동일한 통이다. 측벽부(42)는, 기능 보드(50) 및 부가 회로(30)와, 피시험 디바이스(200)의 주위의 분위기를 열적으로 차단할 수 있다.
기능 보드 프레임(60)은, 기능 보드(50) 및 소켓 보드(34)의 그룹을 아래 쪽으로부터 지지한다. 도 5의 예에서는, 기능 보드 프레임(60)은, 기능 보드(50) 및 소켓 보드(34)를 8개 그룹만큼 유지한다.
지지부(64)는, 내부가 개구한 정사각형 형상의 골조이며, 마더 보드(22)에서의 상부 부분에 설치된다. 지지부(64)는, 1 또는 복수의 기능 보드 프레임(60)을 유지한다. 도 5의 예에서는, 2개의 기능 보드 프레임(60)을 유지한다.
또한, 지지부(64)는, 내부에, 커넥터 가이드부(66)를 가진다. 커넥터 가이드부(66)는, 기능 보드(50)에 접속되는 신호용 케이블(80) 및 전원용 케이블(82)을 유지한다. 또한, 지지부(64)는, 복수의 기능 보드(50)의 각각에 설치된 부가 회로(30)에 대응하는 위치에, 냉각용 기체를 토출 및 배기하기 위한 부재가 배치되는 구멍부(85)가 형성되고 있다.
도 6은, 본 실시 형태에 관한 냉각용 기체를 토출 및 배기하기 위한 부재의 일례를 나타낸다. 부가 회로(30)에 대해서 냉각용 기체를 토출 및 배기하기 위한 부재는, 도 6에 도시된 바와 같은, 노즐부(86)이어도 된다. 노즐부(86)는, 기부(基部)(87)에, 토출부(72) 및 배기부(74)가 형성되고 있다. 또한, 노즐부(86)은, 기부(87)의 측면으로 환상(環狀) 패킹(88)이 설치되고 있다. 그리고, 이러한 노즐부(86)는, 도 5에 나타난 구멍부(85)에 설치된다.
도 7은, 본 실시 형태에 관한 냉각용 기체를 토출 및 배기하기 위한 부재의 접속예를 나타낸다. 노즐부(86)는, 기부(87)의 외주 형상이, 통 형상으로 형성된 히트 싱크(54)의 개구 부분과 실질적으로 동일한 형상이 되고 있다.
그리고, 기능 보드(50)가 설치된 기능 보드 프레임(60)을 커넥터 가이드부(66)에 설치한 상태에서, 히트 싱크(54)의 개구 부분의 단부가 환상 패킹(88)에 접촉한다. 이에 의해, 히트 싱크(54) 및 노즐부(86)는, 밀폐된 공간을 가지는 냉각실(70)을 형성할 수 있다.
노즐부(86)에 형성된 토출부(72)는, 이러한 냉각실(70) 내의 공간에 냉각용의 기체를 토출한다. 또한, 노즐부(86)에 형성된 배기부(74)는, 이러한 냉각실(70) 내의 공간으로부터 기체를 배기한다. 토출부(72)는, 일례로서 배기부(74)에 의하여도, 부가 회로(30)에 의해 가까운 위치로부터 기체를 토출한다. 이에 의해, 토출부(72) 및 배기부(74)는, 부가 회로(30)에 의해 열을 받은 기체를 효율적으로 순환시킬 수 있다.
도 8은, 본 실시 형태에 관한 기능 보드(50)의 아래 쪽의 면(테스트 헤드(12) 측의 면)의 일례를 나타낸다. 도 9는, 본 실시 형태에 관한, 소켓 보드(34)에 접속되는 접속 유닛(28) 및 피시험 디바이스(200)의 배치의 일례를 나타낸다.
도 8에 도시된 바와 같이, 기능 보드(50)의 아래 쪽의 면에는, 일례로서 커넥터(58)와, 1개의 부가 회로(30)와, DC-DC 변환 회로(89)가 실장된다. 커넥터(58)는, 일례로서 복수의 동축의 신호선을 접속하는, LIF(Low Insertion Force) 커넥터이다. DC-DC 변환 회로(89)는, 전원 장치로부터 공급된 직류 전압을 승압 또는 강압하여 피시험 디바이스(200)의 전원 전압으로 변환한다.
도 9에 도시된 바와 같이, 소켓 보드(34)는, 일례로서 복수 개의 피시험 디바이스(200)가 설치된다. 본 예에서는, 8개의 피시험 디바이스(200)가, 소켓 보드(34)에 설치된다. 또한, 소켓 보드(34)에는, 복수의 접속 유닛(28)이 접속된다. 복수의 접속 유닛(28)은, 각각 동일 구조이다. 본 예에서는, 8개의 피시험 디바이스(200)의 각각에 대응한, 8개의 접속 유닛(28)이 접속된다.
도 8 및 도 9에 도시된 바와 같은 소켓 보드(34) 및 기능 보드(50)를 이용하는 것으로, 접속 장치(14)는, 1개의 부가 회로(30)에 대응하여 복수의 피시험 디바이스(200)를 장착할 수 있다. 이에 의해, 본 실시 형태에 관한 시험 장치(10)는, 1개의 부가 회로(30)에 의해 복수의 피시험 디바이스(200)를 병렬로 시험을 시킬 수 있다.
도 10은, 본 실시 형태에 관한, 접속 유닛(28) 및 접속 유닛 틀(40)의 일례를 나타낸다. 접속 유닛(28)은, 일례로서 복수의 핀을 수지 등에 의해 일체화한 부재이다. 접속 유닛(28)은, 복수의 핀의 각각의 선단 부분이, 소켓 보드(34) 측의 면 및 기능 보드(50)의 면의 각각으로부터 노출하고 있다.
접속 유닛 틀(40)은, 복수의 접속 유닛(28)의 각각이 배치되어야 하는 위치에, 대응하는 접속 유닛(28)과 실질적으로 동일 형상의 개구(120)가 형성되고 있다. 복수의 접속 유닛(28)의 각각은, 개구(120)에 삽입된 상태로, 소켓 보드(34)와 기능 보드(50)의 사이에 끼워져 고정된다. 이에 의해, 복수의 접속 유닛(28)의 각각은, 소켓 보드(34)에서의 미리 정해진 위치에 설치된 단자와, 기능 보드(50)에서의 미리 정해진 위치에 설치된 단자의 사이를 전기적으로 접속할 수 있다.
또한, 접속 유닛(28)은, 일례로서 접속 유닛 틀(40)에 대해서, 기능 보드(50) 측의 면으로부터 삽입된다. 그리고, 접속 유닛(28)은, 접속 유닛 틀(40)에 삽입된 경우에, 접속 유닛 틀(40)의 일부분에 부딪치는 계합부(122)가 형성되고 있다. 이러한 접속 유닛 틀(40) 및 접속 유닛(28)은, 접속 유닛(28)이 접속 유닛 틀(40)에 삽입되었을 경우에, 관통하여 이탈하는 것을 방지할 수 있다.
도 11은, 본 실시 형태에 관한, 접속 유닛(28)의 내부 구조의 일례를 나타낸다. 접속 유닛(28)은, 복수의 핀으로서 예를 들면, 전원용 핀(90), 신호 핀(92) 및 그라운드 핀(94)을 포함한다. 전원용 핀(90), 신호 핀(92) 및 그라운드 핀(94)의 각각은, 기능 보드 측 프로브(102)와, 소켓 보드 측 프로브(104)와, 프로브 접속부(106)를 포함한다.
기능 보드 측 프로브(102)는, 해당 접속 유닛(28)의 기능 보드(50) 측의 면에서 외부로 노출한 금속성 프로브이다. 기능 보드 측 프로브(102)는, 소켓 보드(34)와 기능 보드(50)의 사이를 접속하는 상태에서, 기능 보드(50)의 단자 패드(98)에 접촉한다.
소켓 보드 측 프로브(104)는, 해당 접속 유닛(28)의 소켓 보드(34) 측의 면에서 외부로 노출한 금속성 프로브이다. 소켓 보드 측 프로브(104)는, 소켓 보드(34)와 기능 보드(50)의 사이를 접속하는 상태에서, 소켓 보드(34)의 단자 패드(100)에 접촉한다.
프로브 접속부(106)는, 기능 보드 측 프로브(102)를, 축 방향으로 이동 가능하게 유지하는 동시에, 용수철 등에 의해 외측의 방향으로 힘을 더해 유지한다. 또한, 프로브 접속부(106)는, 소켓 보드 측 프로브(104)를, 축 방향으로 이동 가능하게 유지하는 동시에, 용수철 등에 의해 외측의 방향으로 힘을 더해 유지한다. 그리고, 프로브 접속부(106)는, 기능 보드 측 프로브(102)와 소켓 보드 측 프로브(104)의 사이를 전기적으로 접속한다.
접속 유닛(28)은, 이러한 전원용 핀(90), 신호 핀(92) 및 그라운드 핀(94)을 미리 정해진 위치에 일체화하여 고정하는 고정부(108)을 가진다. 고정부(108)는, 전원용 핀(90), 신호 핀(92) 및 그라운드 핀(94)의 각각의, 프로브 접속부(106)에서의 기능 보드(50) 측의 단부 및 소켓 보드(34) 측의 단부를 유지한다. 고정부(108)는, 일례로서 수지이어도 된다.
전원용 핀(90)은, 전원선을 접속한다. 따라서, 전원용 핀(90)은, 신호 핀(92)과 비교하여 굵은 전송선인 것이 바람직하다. 또한, 전원용 핀(90)은, 프로브 접속부(106)의 주위가 절연 재료 등에 의해 피복되고 있는 것이 바람직하다. 또한, 그라운드 핀(94)은, 그라운드 선을 접속한다. 따라서, 그라운드 핀(94)은, 신호 핀(92)과 비교하여 굵은 전송선인 것이 바람직하다.
이상과 같은 구성의 접속 유닛(28)에서는, 커넥터 등에 의한 기계적인 고정을 하지 않고 , 디바이스 접속부(26)와 기능 확장부(24)의 사이를 전기적으로 접속할 수 있다.
도 12는, 본 실시 형태에 관한, 기능 보드 프레임(60)에 대한, 기능 보드(50), 접속 유닛(28) 및 접속 유닛 틀(40)의 접속예를 나타낸다. 도 13은, 본 실시 형태에 관한, 기능 보드 프레임(60)에 대한, 기능 보드(50), 접속 유닛 틀(40), 측벽부(42), 소켓 보드(34) 및 소켓 틀(38)의 접속예를 나타낸다.
도 12에 도시된 바와 같이, 예를 들면, 접속 유닛(28)은, 접속 유닛 틀(40)에 삽입되어 기능 보드(50)에 설치된다. 접속 유닛 틀(40) 및 접속 유닛(28)이 장착된 기능 보드(50)는, 기능 보드 프레임(60)에서의 대응하는 위치에 설치된다.
계속하여, 도 13에 도시된 바와 같이, 측벽부(42), 소켓 보드(34) 및 소켓 틀(38)이 일체화된 유닛은, 접속 유닛 틀(40) 및 기능 보드(50)가 설치된 기능 보드 프레임(60)에 대해서, 설치된다. 이와 같이 접속 장치(14)에 의하면, 유닛마다 일체화되므로, 제조 및 메인트넌스를 용이하게 실시할 수 있다.
이상, 본 발명을 실시의 형태를 이용해 설명했지만, 본 발명의 기술적 범위는 상기 실시의 형태에 기재된 범위에는 한정되지 않는다. 상기 실시의 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그와 같은 변경 또는 개량을 더한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.
청구의 범위, 명세서, 및 도면 중에서 나타낸 장치, 시스템, 프로그램, 및 방법에서의 동작, 순서, 스텝, 및 단계 등의 각 처리의 실행 순서는, 특별히 「보다 전에」, 「앞서며」등으로 명시하고 있지 않고, 또한, 전의 처리의 출력을 후의 처리로 이용하지 않는 한, 임의의 순서로 실현할 수 있다는 것에 유의해야 한다. 청구의 범위, 명세서, 및 도면 중의 동작 플로우에 관해서, 편의상 「우선,」, 「다음에,」등을 이용해 설명하였다 해도, 이 순서로 실시하는 것이 필수인 것을 의미하는 것은 아니다.
10 시험 장치
12 테스트 헤드
14 접속 장치
16 제어 장치
18 시험 모듈
22 마더 보드
24 기능 확장부
26 디바이스 접속부
28 접속 유닛
30 부가 회로
32 챔버
34 소켓 보드
36 소켓
38 소켓 틀
40 접속 유닛 틀
42 측벽부
50 기능 보드
54 히트 싱크
58 커넥터
60 기능 보드 프레임
62 마더 보드 프레임
64 지지부
66 커넥터 가이드부
70 냉각실
72 토출부
74 배기부
76 유입 경로
78 배기 경로
80 신호용 케이블
82 전원용 케이블
84 서브 보드
85 구멍부
86 노즐부
87 기부
88 환상 패킹
89 DC-DC 변환 회로
90 전원용 핀
92 신호 핀
94 그라운드 핀
98 단자 패드
100 단자 패드
102 기능 보드 측 프로브
104 소켓 보드 측 프로브
106 프로브 접속부
108 고정부
120 개구
122 계합부
200 피시험 디바이스

Claims (13)

  1. 피시험 디바이스의 종류에 따른 소켓 보드에 접속되어, 상기 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스를 시험하는 시험 모듈을 내부에 가지는 테스트 헤드;
    상기 테스트 헤드 내의 상기 시험 모듈에 케이블을 통해서 접속되는 동시에, 상기 소켓 보드에 접속되는 기능 보드; 및
    상기 기능 보드의 상기 테스트 헤드 측의 면에 탑재되어, 상기 시험 모듈 및 상기 피시험 디바이스에 접속되는 부가 회로
    를 포함하는,
    시험 장치.
  2. 제1항에 있어서,
    상기 부가 회로는, 상기 시험 모듈 및 상기 피시험 디바이스에 접속되어, 상기 시험 모듈로부터의 제어를 받아 상기 피시험 디바이스를 시험하는 집적 회로 디바이스인,
    시험 장치.
  3. 제1항에 있어서,
    상기 기능 보드는, 상기 시험 모듈과의 사이의 상기 케이블을 접속하는 커넥터를 상기 테스트 헤드 측의 면에 가지고, 상기 테스트 헤드와 반대 측의 면이 상기 소켓 보드에 접속되는,
    시험 장치.
  4. 제1항에 있어서,
    상기 기능 보드 및 상기 부가 회로는, 상기 피시험 디바이스의 종류에 관계없이 공통으로 이용되는,
    시험 장치.
  5. 제3항에 있어서,
    상기 기능 보드의 상기 테스트 헤드 측으로부터 기체를 토출하여 상기 부가 회로를 냉각하는 토출부를 더 포함하는,
    시험 장치.
  6. 제5항에 있어서,
    상기 부가 회로 상에 밀폐한 공간을 가지는 냉각실; 및
    상기 냉각실 내의 공간으로부터 기체를 배기하는 배기부
    를 더 포함하고,
    상기 토출부는, 상기 냉각실 내의 공간에 상기 기체를 토출하는,
    시험 장치.
  7. 제6항에 있어서,
    상기 기능 보드의 상기 테스트 헤드 측의 면에 설치되고, 상기 부가 회로 및 상기 커넥터의 위치에 개구를 가지는 기능 보드 프레임; 및
    상기 부가 회로를 상기 기능 보드의 측면측으로부터 둘러싸는 측벽부
    를 포함하는,
    시험 장치.
  8. 피시험 디바이스의 종류에 따른 소켓 보드에 접속되어, 상기 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스를 시험하는 시험 모듈을 내부에 가지는 테스트 헤드;
    상기 테스트 헤드 내의 상기 시험 모듈에 케이블을 통해서 접속되는 동시에, 상기 소켓 보드에 접속되는 기능 보드;
    상기 기능 보드에 탑재되어, 상기 시험 모듈 및 상기 피시험 디바이스에 접속되는 부가 회로;
    상기 기능 보드의 상기 테스트 헤드 측의 면에 설치되어, 상기 부가 회로 및 상기 시험 모듈의 사이의 상기 케이블을 접속하는 커넥터의 위치에 개구를 가지는 기능 보드 프레임; 및
    상기 부가 회로를 상기 기능 보드의 측면측으로부터 둘러싸는 측벽부
    를 포함하는,
    시험 장치.
  9. 피시험 디바이스의 종류에 따른 소켓 보드에 접속되어, 상기 피시험 디바이스를 시험하는 시험 장치에 있어서,
    상기 피시험 디바이스를 시험하는 시험 모듈을 내부에 가지는 테스트 헤드;
    상기 테스트 헤드 내의 상기 시험 모듈에 케이블을 통해서 접속되는 동시에, 상기 소켓 보드에 접속되는 기능 보드;
    상기 기능 보드에 탑재되어, 상기 시험 모듈 및 상기 피시험 디바이스에 접속되는 부가 회로; 및
    상기 기능 보드 및 상기 소켓 보드의 사이에 삽입되어, 상기 기능 보드의 단자 및 상기 소켓 보드의 단자의 사이를 전기적으로 접속하는 접속 유닛
    를 포함하고,
    상기 접속 유닛은, 상기 기능 보드의 복수의 단자와 상기 소켓 보드의 복수의 단자의 사이를 전기적으로 접속하고,
    상기 기능 보드 및 상기 소켓 보드는, 동일 구조의 복수의 상기 접속 유닛에 의해 접속되는,
    시험 장치.
  10. 제9항에 있어서,
    상기 기능 보드 및 상기 소켓 보드의 사이에 끼워지는, 상기 복수의 접속 유닛의 각각이 배치되어야 하는 위치에 설치된 개구부를 가지는 접속 유닛 틀을 더 포함하는,
    시험 장치.
  11. 제10항에 있어서,
    상기 접속 유닛은, 상기 접속 유닛 틀에 삽입된 경우에, 상기 접속 유닛 틀의 일부분과 계합하는 계합부가 형성되는,
    시험 장치.
  12. 피시험 디바이스를 시험하는 시험 모듈을 내부에 가지는 테스트 헤드에 재치되는 접속 장치에 있어서,
    상기 테스트 헤드 내의 상기 시험 모듈에 케이블을 통해서 접속되는 동시에, 상기 피시험 디바이스의 종류에 따른 소켓 보드에 접속되는 기능 보드; 및
    상기 기능 보드의 상기 테스트 헤드 측의 면에 탑재되어, 상기 시험 모듈 및 상기 피시험 디바이스에 접속되는 부가 회로
    를 포함하는,
    접속 장치.
  13. 피시험 디바이스를 시험하는 시험 모듈을 내부에 가지는 테스트 헤드에 재치되는 접속 장치에 있어서,
    상기 테스트 헤드 내의 상기 시험 모듈에 케이블을 통해서 접속되는 동시에, 상기 피시험 디바이스의 종류에 따른 소켓 보드에 접속되는 기능 보드;
    상기 기능 보드에 탑재되어, 상기 시험 모듈 및 상기 피시험 디바이스에 접속되는 부가 회로;
    상기 기능 보드의 상기 테스트 헤드 측의 면에 설치되어, 상기 부가 회로 및 상기 시험 모듈의 사이의 상기 케이블을 접속하는 커넥터의 위치에 개구를 가지는 기능 보드 프레임; 및
    상기 부가 회로를 상기 기능 보드의 측면측으로부터 둘러싸는 측벽부
    를 더 포함하는,
    접속 장치.
KR1020110017606A 2010-04-13 2011-02-28 시험 장치 및 접속 장치 KR101214033B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-092208 2010-04-13
JP2010092208A JP2011220924A (ja) 2010-04-13 2010-04-13 試験装置および接続装置

Publications (2)

Publication Number Publication Date
KR20110114433A KR20110114433A (ko) 2011-10-19
KR101214033B1 true KR101214033B1 (ko) 2012-12-20

Family

ID=44760473

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110017606A KR101214033B1 (ko) 2010-04-13 2011-02-28 시험 장치 및 접속 장치

Country Status (5)

Country Link
US (1) US20110248737A1 (ko)
JP (1) JP2011220924A (ko)
KR (1) KR101214033B1 (ko)
CN (1) CN102236071B (ko)
TW (1) TW201140105A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150047956A (ko) * 2013-10-25 2015-05-06 가부시키가이샤 어드밴티스트 인터페이스 장치, 제조 방법 및 시험 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10162007B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US10161993B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US9952276B2 (en) 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US11009550B2 (en) 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
US9310427B2 (en) * 2013-07-24 2016-04-12 Advantest Corporation High speed tester communication interface between test slice and trays
KR101455681B1 (ko) * 2013-08-20 2014-10-29 곽은기 공기 순환 기능이 개선된 하이픽스 보드
TWI515436B (zh) * 2013-12-13 2016-01-01 Mpi Corp Detect fixture
JP2016170007A (ja) 2015-03-12 2016-09-23 株式会社東芝 共通テストボード、ip評価ボード、及び半導体デバイスのテスト方法
JP6512052B2 (ja) 2015-09-29 2019-05-15 新東工業株式会社 テストシステム
US9921266B1 (en) * 2017-01-24 2018-03-20 Advantest Corporation General universal device interface for automatic test equipment for semiconductor testing
US9921244B1 (en) 2017-01-24 2018-03-20 Advantest Corporation Production-level modularized load board produced using a general universal device interface for automatic test equipment for semiconductor testing
TWI629490B (zh) * 2017-07-07 2018-07-11 鴻勁精密股份有限公司 具下置式冷源輸送裝置之電子元件測試設備
RU177049U1 (ru) * 2017-11-07 2018-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Волгоградский государственный аграрный университет" (ФГБОУ ВО Волгоградский ГАУ) Вспомогательное оборудование для тестирования полупроводниковых интегральных схем
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
TWI705250B (zh) * 2019-07-17 2020-09-21 美商第一檢測有限公司 晶片測試裝置
KR102207091B1 (ko) * 2019-08-16 2021-01-25 주식회사 시스다인 테스트 소켓 보드 에이징 시험 시스템 및 이를 이용한 테스트 소켓 보드 에이징 시험 방법
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing
CN111366811B (zh) * 2020-03-19 2022-06-21 北京广利核系统工程有限公司 一种电子元器件的集成式自动检验装置及方法
CN112285528A (zh) * 2020-09-25 2021-01-29 杭州加速科技有限公司 可扩展的半导体测试设备
TWI806045B (zh) * 2021-05-04 2023-06-21 博磊科技股份有限公司 半導體積體電路、印刷電路板與測試裝置之連接器總成
US20230069125A1 (en) * 2021-08-27 2023-03-02 Tse Co., Ltd. Test apparatus for semiconductor package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001183416A (ja) 1999-12-28 2001-07-06 Mitsubishi Electric Corp テスト方法及びそれに用いるソケット及び半導体装置
JP2003075515A (ja) 2001-08-31 2003-03-12 Mitsubishi Electric Corp 半導体集積回路の試験装置およびその試験方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2239628Y (zh) * 1995-04-21 1996-11-06 南京大学 一种半导体器件特性分析测试装置
US6703852B1 (en) * 2002-12-18 2004-03-09 Xilinx Inc. Low-temperature semiconductor device testing apparatus with purge box
JP2005009942A (ja) * 2003-06-18 2005-01-13 Matsushita Electric Ind Co Ltd 半導体集積回路の試験装置
US7046027B2 (en) * 2004-10-15 2006-05-16 Teradyne, Inc. Interface apparatus for semiconductor device tester
KR100641320B1 (ko) * 2005-01-28 2006-11-06 미래산업 주식회사 반도체 소자 테스트용 소켓 어셈블리
JP3875254B2 (ja) * 2005-05-30 2007-01-31 株式会社アドバンテスト 半導体試験装置及びインターフェースプレート
JP5028060B2 (ja) * 2006-10-03 2012-09-19 株式会社アドバンテスト パフォーマンスボードおよびカバー部材
WO2008102581A1 (ja) * 2007-02-23 2008-08-28 Advantest Corporation 電子部品押圧装置および電子部品試験装置
CN101271854A (zh) * 2007-03-19 2008-09-24 京元电子股份有限公司 整合基本电性及系统功能检测的装置及方法
JP5113624B2 (ja) * 2007-05-24 2013-01-09 株式会社アドバンテスト 試験装置
JP2009186351A (ja) * 2008-02-07 2009-08-20 Yokogawa Electric Corp Dut基板冷却装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001183416A (ja) 1999-12-28 2001-07-06 Mitsubishi Electric Corp テスト方法及びそれに用いるソケット及び半導体装置
JP2003075515A (ja) 2001-08-31 2003-03-12 Mitsubishi Electric Corp 半導体集積回路の試験装置およびその試験方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150047956A (ko) * 2013-10-25 2015-05-06 가부시키가이샤 어드밴티스트 인터페이스 장치, 제조 방법 및 시험 장치
KR102035998B1 (ko) 2013-10-25 2019-10-24 가부시키가이샤 어드밴티스트 인터페이스 장치, 제조 방법 및 시험 장치

Also Published As

Publication number Publication date
JP2011220924A (ja) 2011-11-04
CN102236071A (zh) 2011-11-09
CN102236071B (zh) 2013-09-18
KR20110114433A (ko) 2011-10-19
TW201140105A (en) 2011-11-16
US20110248737A1 (en) 2011-10-13

Similar Documents

Publication Publication Date Title
KR101214033B1 (ko) 시험 장치 및 접속 장치
US7138811B1 (en) Seals used for testing on an integrated circuit tester
KR101599049B1 (ko) 반도체 칩 검사장치
KR101641399B1 (ko) 고성능, 저가의 자동화된 테스트 장비용 핀 일렉트로닉스 액체 냉각식 멀티모듈
KR20130138793A (ko) 웨이퍼 테스팅 시스템들 및 사용 및 제조의 연관된 방법들
US20170212164A1 (en) Automatic test system with focused test hardware
KR20060118356A (ko) 인터페이스 조립체 및 그것을 이용한 건조 가스 봉입 장치
TWI408384B (zh) 測試裝置、電路模組以及製造方法
US20210003631A1 (en) Semiconductor package test apparatus
US6703852B1 (en) Low-temperature semiconductor device testing apparatus with purge box
JP2012237669A (ja) 電子部品試験装置、ソケットボード組立体、及びインタフェース装置
KR101173391B1 (ko) 반도체 소자 테스트용 푸싱 기구 및 이를 포함하는 테스트 핸들러
US8391006B2 (en) Water jacket for cooling an electronic device on a board
US6420885B1 (en) System and apparatus for low-temperature semiconductor device testing
JP2013002946A (ja) 基板組立体、電子部品試験装置、及びウォータジャケット
CN111289878B (zh) 一种隔热腔和老化测试设备
US10114069B2 (en) Method for electrical testing of a 3-D chip stack
US7541824B2 (en) Forced air cooling of components on a probecard
CN109427635B (zh) 半导体元件的测试设备及其搬运装置
KR100500526B1 (ko) 반도체소자 검사장치
US7501844B2 (en) Liquid cooled DUT card interface for wafer sort probing
KR20140141405A (ko) 테스트 핸들러
KR20080097688A (ko) 반도체 패키지의 검사 장치 및 이를 이용한 반도체패키지의 검사 방법
US20110095773A1 (en) cooling structure for a test device, and a method for testing a device
JP2015055511A (ja) 半導体デバイスの検査ユニット

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191126

Year of fee payment: 8