KR102657145B1 - 집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘 - Google Patents

집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘 Download PDF

Info

Publication number
KR102657145B1
KR102657145B1 KR1020207014594A KR20207014594A KR102657145B1 KR 102657145 B1 KR102657145 B1 KR 102657145B1 KR 1020207014594 A KR1020207014594 A KR 1020207014594A KR 20207014594 A KR20207014594 A KR 20207014594A KR 102657145 B1 KR102657145 B1 KR 102657145B1
Authority
KR
South Korea
Prior art keywords
pusher
chip package
pusher pin
pins
conductive
Prior art date
Application number
KR1020207014594A
Other languages
English (en)
Other versions
KR20200078560A (ko
Inventor
모센 에이치. 마디
데이비드 엠. 마호니
Original Assignee
자일링크스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/794,479 external-priority patent/US10367279B2/en
Priority claimed from US15/802,253 external-priority patent/US10539610B2/en
Priority claimed from US15/802,251 external-priority patent/US10564212B2/en
Application filed by 자일링크스 인코포레이티드 filed Critical 자일링크스 인코포레이티드
Publication of KR20200078560A publication Critical patent/KR20200078560A/ko
Application granted granted Critical
Publication of KR102657145B1 publication Critical patent/KR102657145B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

칩 패키지 어셈블리를 테스팅하기 위한 집적 칩 패키지 어셈블리 테스트 시스템(100) 및 방법이 본 명세서에 설명된다. 일 예에서, 집적 회로 칩 패키지 테스트 시스템(100)은 소켓(120) 및 워크프레스(106)를 포함한다. 소켓(120)은 테스트 시스템(100)에서 테스팅하기 위해 칩 패키지 어셈블리(160)를 수용하도록 구성된다. 워크프레스(106)는, 소켓(120) 위에 포지셔닝되며, 칩 패키지 어셈블리(160)의 다중-평면 상단 표면 토포그래피에 동적으로 합치가능한 하단 표면(116)을 갖는다.

Description

집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘
본 개시내용의 실시예들은 일반적으로, 테스트 하의 디바이스의 상단 표면에 합치(conform)하도록 구성된 워크프레스(workpress)를 갖는 자동화된 테스트 시스템, 및 그 자동화된 테스트 시스템에서의 사용을 위한 비-전도성 푸셔 핀(pusher pin)들에 관한 것이다.
전자 디바이스들, 이를테면 다른 것들 중에서도 태블릿들, 컴퓨터들, 복사기들, 디지털 카메라들, 스마트 폰들, 제어 시스템들 및 현금 자동 입출금기들은 종종, 증가된 기능 및 더 높은 컴포넌트 밀도를 위해 집적 회로(예컨대, 칩) 패키지 어셈블리들을 레버리징(leverage)하는 전자 컴포넌트들을 이용한다. 칩 패키지 어셈블리들은 패키지 기판 상에 실장된 하나 이상의 집적 회로 다이들을 포함한다.
전자 디바이스로의 통합 이전에, 칩 패키지들은, 칩 패키지들의 성능이 미리 정의된 성능 기준들을 충족시킨다는 것을 보장하기 위해 테스팅된다. 칩 패키지들을 테스팅하는 데 이용되는 대부분의 종래의 자동 테스트 장비에서, 자동 테스트 장비의 테스트 회로부와 칩 패키지의 회로부를 전기적으로 커플링시키는 테스트 소켓으로 칩 패키지를 밀어넣기 위해 일부 타입의 클램프 또는 액추에이터가 이용된다. 자동 테스트 장비의 액추에이터는 통상적으로 워크프레스의 제1 단부에 커플링된다. 워크프레스는 테스트 소켓 또는 다른 지지 표면에 대해 DUT(device under test) 또는 다른 워크피스를 푸시하거나 밀어넣기 위해 이용되는 임의의 인터페이스일 수 있다. 워크프레스의 제2 단부는 칩 패키지의 상단 표면과 맞물리면서 칩 패키지를 테스트 소켓으로 가압하도록 특별히 설계된 표면을 갖는다. 액추에이터는 칩 패키지의 상단에 힘을 인가하기 위해 워크프레스를 이동시켜, 그에 따라 칩 패키지를 테스트 소켓으로 밀도록(urge) 구성된다. 칩 패키지와 접촉하는 워크프레스의 제2 표면이 통상적으로 알루미늄으로 기계가공되기 때문에, 워크프레스는, 칩 패키지 내의 높이 차이들, 이를테면, 예컨대 보강재들, 덮개들, 패키지 기판들 등 사이의 높이 차이들로 인해, 칩 패키지에 힘을 설계된 바와 같이 인가하지 않을 수 있다. 힘의 불균일한 인가는, 칩 패키지의 일부 구역들이 너무 많은 힘을 받는 반면, 다른 구역들은 칩 패키지와 테스트 소켓 사이에서 양호한 전기 연결을 보장하기에 충분한 힘을 받지 못하는 것을 초래한다. 바람직하지 않게, 이것은 칩 패키지의 손상 및 불량한 테스팅을 유발할 수 있다. 의도된 바와 같이 힘을 인가하는 난제들은, 촘촘하게 이격된 다이들의 높이 차이들이 상당히 변할 수 있는 덮개-없는 칩 패키지 설계들에서 극적으로 증가한다.
따라서, 테스트 시스템에서의 사용을 위한 비-전도성 푸셔 핀들과 함께, 집적 회로 패키지들을 테스팅하기 위한 개선된 테스트 시스템 및 방법에 대한 필요성이 존재한다.
칩 패키지 어셈블리를 테스팅하기 위한 집적 칩 패키지 어셈블리 테스트 시스템 및 방법이 본 명세서에 설명된다. 일 예에서, 집적 회로 칩 패키지 테스트 시스템은 소켓 및 워크프레스를 포함한다. 소켓은 테스트 시스템에서 테스팅하기 위해 칩 패키지 어셈블리를 수용하도록 구성된다. 워크프레스는, 소켓 위에 포지셔닝되며, 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피(topography)에 동적으로 합치가능한 하단 표면을 갖는다.
다른 예에서, 칩 패키지를 테스팅하기 위한 방법이 제공된다. 방법은, 자동화된 테스트 시스템의 소켓에 배치된 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피에 대해 워크프레스의 하단 표면을 이동시키는 단계; 워크프레스가 소켓을 향해 이동함에 따라 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피에 워크프레스의 하단 표면을 동적으로 합치시키는 단계; 및 소켓을 통해 칩 패키지 어셈블리에 송신되는 신호들을 이용하여 칩 패키지를 테스팅하는 단계를 포함한다.
다른 예에서, 집적 회로 칩 패키지 테스트 시스템은 소켓 및 워크프레스를 포함하며, 여기서 소켓은 테스트 시스템에서 테스팅하기 위해 칩 패키지 어셈블리를 수용하도록 구성된다. 워크프레스는 복수의 푸셔 핀들을 포함한다. 복수의 푸셔 핀들은 워크프레스의 하단 표면으로부터 연장되는 팁(tip)들을 갖는다. 복수의 푸셔 핀들 각각은 소켓에 배치된 칩 패키지 어셈블리에 독립적이고 별개의 힘을 인가하도록 구성된다.
다른 예에서, 테스트 시스템의 소켓에 배치된 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피에 대해 워크프레스의 하단을 이동시키는 단계; 워크프레스가 소켓을 향해 이동함에 따라, 국부화된 힘을 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피에 독립적으로 인가하는 단계; 및 칩 패키지 어셈블리에 소켓을 통해 송신되는 신호들을 이용하여 칩 패키지를 테스팅하는 단계를 포함하는 칩 패키지를 테스팅하기 위한 방법이 제공된다.
본 개시내용의 다른 예들은 자동화된 테스트 어셈블리에서의 사용을 위한 전기적으로 비-전도성 부분을 갖는 푸셔 핀에 관한 것이다. 일 예에서, 전기 절연 푸셔 핀은 제1 플런저(plunger) 부재, 제2 플런저 부재, 및 스프링을 포함한다. 제1 플런저 부재는 제1 단부 및 노출된 제2 단부를 갖는다. 제2 플런저 부재는 제1 단부 및 노출된 제2 단부를 갖는다. 제2 플런저 부재는 제1 플런저 부재에 대해 이동가능하며, 여기서 제1 및 제2 플런저 부재들의 노출된 제2 단부들은 푸셔 핀의 길이를 정의한다. 스프링은, 제1 및 제2 플런저 부재들의 제1 단부들 사이에 배치되고, 제2 플런저 부재의 노출된 제2 단부로부터 멀어지게, 제1 플런저 부재의 노출된 제2 단부를 편향시킨다. 전기 절연 경로는 푸셔 핀을 통해 제1 플런저 부재의 노출된 제2 단부와 제2 플런저 부재의 노출된 제2 단부 사이에 정의된다.
다른 예에서, 적어도 하나의 전기 절연 푸셔 핀을 이용하는 집적 회로 패키지 테스트 어셈블리가 개시된다. 집적 회로 패키지 테스트 어셈블리는 워크프레스, 소켓 및 액추에이터를 포함한다. 워크프레스는 상단 단부 및 하단 단부를 갖는다. 워크프레스의 하단 단부는 제1 복수의 푸셔 핀들을 갖는다. 소켓은 워크프레스의 하단 단부를 향하는 상단 단부를 갖는다. 소켓의 상단 단부는 제2 복수의 푸셔 핀들을 갖는다. 액추에이터는, 제1 복수의 핀들 및 제2 복수의 핀들로 하여금 소켓에 배치될 경우 DUT와 맞물리게 하기에 충분한 거리로 소켓을 향해 워크프레스를 이동시키도록 구성된다. 제1 복수의 푸셔 핀들 중 적어도 제1 푸셔 핀 또는 제2 복수의 푸셔 핀들 중 적어도 하나의 푸셔 핀은 제1 푸셔 핀의 대향 단부들 사이에 정의된 개방 회로를 갖는다.
다른 예에서, 집적 회로 패키지 테스트 어셈블리에서 집적 회로 패키지를 테스팅하는 방법이 제공된다. 방법은, DUT의 상단 표면 또는 하단 표면 상에서 적어도 제1 비-전도성 푸셔 핀과 DUT를 접촉시키는 단계, DUT의 상단 표면 또는 하단 표면 상에서 적어도 제1 전도성 푸셔 핀과 DUT를 접촉시키는 단계, 및 제1 전도성 푸셔 핀을 통해 제공된 신호들을 통하여 제1 비-전도성 푸셔 핀 및 제1 전도성 푸셔 핀과 접촉하는 DUT를 테스팅하는 단계를 포함한다.
다른 예에서, 위에서 설명된 테스팅 방법은, 어셈블리된 컴플라이언트(compliant) 플런저, 스탬핑(stamp)된 또는 형성된 플런저, 슬라이더 플런저, H-슬라이더 핀, 스프링 핀, 버클링(buckling) 핀, 코브라(cobra) 핀, 포고-핀(pogo-pin), MEMS(microelectromechanical) 핀 또는 덮개-없는 칩 패키지의 표면들을 접촉시키는 데 적합한 다른 워크피스 푸셔로서 제조된 비-전도성 푸셔 핀을 이용하여 구현될 수 있다.
다른 예에서, 위에서 설명된 테스팅 방법은, 스프링 형태를 포함하는 일체형 구조를 갖는 비-전도성 푸셔 핀을 이용하여 구현될 수 있다. 즉, 비-전도성 푸셔 핀은 일체형 구조를 제공하기 위해 단일 덩어리의 재료로 제조된다. 예컨대, 일체형 구조는 스탬핑, 기계가공, MEMS 제조 기법들, 3D 프린팅 또는 다른 적합한 기법을 통해 달성될 수 있다.
다른 예에서, 위에서 설명된 테스팅 방법은, 푸셔 핀이 길이를 변화시키게 허용하는 압축성 탄성 재료를 포함하는 비-전도성 푸셔 핀을 이용하여 구현될 수 있다. 압축성 탄성 재료는 발포체(foam), 탄성중합체, 플라스틱 구체들 또는 다른 적합한 재료일 수 있다.
본 개시내용의 위에서 언급된 특성들이 상세히 이해될 수 있는 방식으로, 위에서 간략하게 요약된 본 개시내용의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있는데, 이러한 실시예들 중 일부는 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들이 본 개시내용의 통상적인 실시예들만을 예시하는 것이므로, 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 한다는 것이 주목되어야 하는데, 이는 상기 개시내용의 구현이 다른 균등하게 유효한 실시예들을 허용할 수 있기 때문이다.
단일 도면 내에 묘사된 아이템들의 상대적인 축척을 포함하는 도면들의 축척은 실제 컴포넌트들의 작은 사이즈 및 촘촘한 간격으로 인하여 설명의 명확화의 목적을 위해 실척대로 도시되지 않는다.
도 1a는 테스트 하의 디바이스의 상단 표면에 동적으로 합치하는 워크프레스를 갖는 칩 패키지 어셈블리 테스트 시스템의 개략적인 측면도이다.
도 1b는 테스트 시스템의 소켓과 떨어진 개방 포지션에 배치된 워크프레스 어셈블리를 갖는 칩 패키지 어셈블리 테스트 시스템의 개략적인 측면도이다.
도 1c는 테스트 시스템의 소켓 위에 그리고 소켓에 인접하게 워크프레스 어셈블리를 배치하는 폐쇄 포지션에 배치된 워크프레스 어셈블리를 갖는 도 1a의 칩 패키지 어셈블리 테스트 시스템의 개략적인 측면도이다.
도 2 내지 도 6은 다양한 실시예들에 따른, 푸셔 핀들의 다양한 분포들을 갖는 도 1a 내지 도 1c의 칩 패키지 어셈블리 테스트 시스템의 워크프레스의 저면도들이다.
도 7 내지 도 10은 다양한 실시예들에 따른, 도 1a 내지 도 1c의 워크프레스의 다양한 구성들의 개략적인 부분 측면도들이다.
도 11 내지 도 13은 다양한 실시예들에 따른, 도 1a 내지 도 1c의 자동화된 테스트 시스템에 배치된 칩 패키지 어셈블리와 맞물리는 다양한 워크프레스들을 예시한다.
도 14는 일 실시예에 따른 예시적인 푸셔 핀의 측면도이다.
도 15는 일 실시예에 따른, 외부 스프링을 갖는 예시적인 푸셔 핀의 측면도이다.
도 16은 일 실시예에 따른, 푸셔 핀의 플런저 부재들을 커플링시키는 슬라이드 메커니즘을 갖는 예시적인 푸셔 핀의 측면도이다.
도 17 및 도 18은 일 실시예에 따른, 외부 스프링을 갖는 예시적인 푸셔 핀의 측면도 및 정면도이다.
도 19는 일 실시예에 따른, 압축성 재료로 제조된 스프링을 갖는 예시적인 푸셔 핀의 단면도이다.
도 20은 일 실시예에 따른, 스프링 형태를 포함하는 일체형 구조를 갖는 예시적인 푸셔 핀의 측면도이다.
도 21은 온도 제어 블록을 갖는 도 1a 내지 도 1c의 칩 패키지 어셈블리 테스트 시스템의 워크프레스의 측면도이다.
도 22는 통합된 푸셔 핀들을 갖는 온도 제어 블록을 가진 도 1a 내지 도 1c의 칩 패키지 어셈블리 테스트 시스템의 워크프레스의 측면도이다.
도 23은 칩 패키지 어셈블리를 테스팅하기 위한 방법의 흐름도이다.
도 24는 일 실시예에 따른 예시적인 푸셔 핀의 사시도를 도시한다.
도 25는 일 실시예에 따른, 전기 절연 팁을 갖는 예시적인 푸셔 핀의 사시도를 도시한다.
도 26는 일 실시예에 따른, 전기 절연 팁을 갖는 예시적인 푸셔 핀의 사시도를 도시한다.
도 27은 일 실시예에 따른, 전기 절연 제1 플런저 부재를 갖는 예시적인 푸셔 핀의 사시도를 도시한다.
도 28은 일 실시예에 따른, 전기 절연 제2 플런저 부재를 갖는 예시적인 푸셔 핀의 사시도를 도시한다.
도 29은 일 실시예에 따른, 전기 절연 쉘(shell)을 갖는 예시적인 푸셔 핀의 사시도를 도시한다.
도 30은 일 실시예에 따른, 제1 플런저 부재의 전기 절연 부분을 예시한 예시적인 푸셔 핀의 제1 플런저 부재의 일부의 정면도를 도시한다.
도 31은 도 24 내지 도 31의 푸셔 핀들 중 적어도 하나를 이용하는 집적 회로 패키지 테스트 어셈블리의 개략적인 블록 다이어그램을 도시한다.
도 31a는 집적 회로 패키지 테스트 어셈블리에 배치되는 동안 도 24 내지 도 31의 푸셔 핀들과 접촉하는 칩 패키지의 확대된 부분의 일 예를 도시한다.
도 32는 일 실시예에 따른, 집적 회로 패키지 테스트 어셈블리에서 집적 회로 패키지를 테스팅하는 방법의 프로세스 흐름이다.
도 33은 일 실시예에 따른, 외부 스프링을 갖는 예시적인 푸셔 핀의 측면도를 도시한다.
도 34는 일 실시예에 따른, 푸셔 핀의 플런저 부재들을 커플링시키는 슬라이드 메커니즘을 갖는 예시적인 푸셔 핀의 측면도를 도시한다.
도 35 및 도 36은 일 실시예에 따른, 외부 스프링을 갖는 예시적인 푸셔 핀의 측면도 및 정면도를 도시한다.
도 37은 일 실시예에 따른, 압축성 재료로 제조된 스프링을 갖는 예시적인 푸셔 핀의 단면도를 도시한다.
도 38은 일 실시예에 따른, 스프링 형태를 포함하는 일체형 구조를 갖는 예시적인 푸셔 핀의 측면도를 도시한다.
이해를 용이하게 하기 위하여, 도면들에 공통적인 동일한 엘리먼트들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 엘리먼트들이 다른 실시예들에 유리하게 통합될 수 있다는 것이 예상된다.
본 명세서에 개시된 칩 패키지 어셈블리들을 테스팅하기 위한 칩 패키지 어셈블리 테스트 시스템 및 방법은 DUT(devices under test)에 대한 손상의 가능성을 유리하게 감소시킨다. 칩 패키지 어셈블리 테스트 시스템은 DUT의 토포그래피에 동적으로 합치되는 하단 표면을 갖는 워크프레스를 포함한다. 워크프레스는 지지 표면, 이를테면 테스트 시스템의 소켓에 대해 DUT 또는 다른 워크피스를 푸시하거나 밀어넣는 데 이용되는 임의의 인터페이스일 수 있다. 동적으로 합치하는 워크프레스는 부가적으로, 국부화된 힘을 DUT의 선택된 부분들에 인가하도록 구성될 수 있는 복수의 개별적인 분리된 별개의 푸셔 핀들과 DUT를 접촉시킨다. 게다가, DUT와 테스트 시스템 사이에 견고한 전기 연결을 보장하기 위해 필요에 따라 힘이 DUT에 걸쳐 분산될 수 있으므로, 국부적으로 인가된 힘은 종래의 시스템들을 이용하여 인가된 힘과 비교할 때 훨씬 더 작을 수 있으며, 그에 의해 DUT에 대한 잠재적인 손상을 상당히 감소시킨다. 워크피스 지지 표면이 또한, 국부화된 힘을 DUT의 선택된 부분들에 인가하도록 구성될 수 있는 복수의 개별적인 분리된 별개의 푸셔 핀들을 이용하여 DUT를 지지하는 동적으로 합치하는 표면으로 구성될 수 있다는 것이 또한 고려된다. DUT는 웨이퍼 레벨 테스팅을 수행할 경우 웨이퍼일 수 있거나, 또는 동적으로 합치하는 DUT 접촉 및/또는 지지 표면들을 이용하여 테스트 시스템에서 고정되는 것이 유리할 테스팅될 다른 오브젝트일 수 있다는 것이 추가로 고려된다. 이들 및 다른 장점들이 아래에서 설명된다.
도 1a는 DUT의 상단 표면에 동적으로 합치하는 워크프레스(106)를 갖는 칩 패키지 어셈블리 테스트 시스템(100)의 개략적인 측면도이다. DUT는 일반적으로 칩 패키지 어셈블리(160)로서 본 명세서에 설명되지만, 워크프레스(106) 및/또는 테스트 시스템(100)은 다른 워크피스들과 함께 사용되도록 적응될 수 있다. 테스트 시스템(100)을 더 상세히 설명하기 전에, 예시적인 칩 패키지 어셈블리(160)가 아래에서 설명될 것이다. 그러나, 아래에서 설명되는 칩 패키지 어셈블리(160)의 특정 구성은 단지 예시의 목적들을 위한 것이며, 칩 패키지 어셈블리들의 다른 변형들은 본 명세서에 설명된 테스트 시스템(100)을 이용하여 테스팅될 수 있다.
비-제한적인 예로서, 칩 패키지 어셈블리(160), 즉 BGA(ball grid array) 패키지들은 일반적으로, 패키지 기판(162) 상에 배치된 적어도 하나 이상의 집적 회로(IC) 다이들을 포함한다. 도 1에 묘사된 예에서, 2개의 다이들(168, 170)은, 다이(168)가 다이(170)에 비해 패키지 기판(162) 위로 더 높게 연장되는 것으로 도시된다. 일부 실시예들에서, 인터포저(interposer)(도시되지 않음)는 IC 다이들(168, 170)과 패키지 기판(162) 사이의 개선된 상호연결을 제공하는 데 이용될 수 있다. IC 다이들(168, 170)은 프로그래밍가능 로직 디바이스, 이를테면 FPGA(field programmable gate arrays), 메모리 디바이스, 광학 디바이스, MEMS 디바이스, 프로세서 또는 다른 IC 로직 또는 메모리 구조일 수 있다. 광학 디바이스들은 광-검출기들, 레이저들, 광학 소스들 등을 포함한다. 패키지 기판(162)에 실장된 다이들(168, 170)의 회로부로의 전력, 접지 및 신호들의 전기 통신을 가능하게 하기 위해 솔더 범프(Solder bump)들(즉, 전기 연결들)(164)이 패키지 기판(162)의 하단 표면 상에 배치된다. 다이들(168, 170)의 기능은 다이들(168, 170)에 형성된 솔리드-스테이트(solid state) 회로부에 의해 제공된다. 칩 패키지 어셈블리 제조 프로세스의 종료 시에, 칩 패키지 어셈블리들(160)은 견고하고 예측가능한 성능을 보장하기 위해 테스팅된다.
칩 패키지 어셈블리(160)는 또한, 다음의 컴포넌트들 중 하나 이상을 포함할 수 있다: 보강재(166), 하나 이상의 표면 실장 회로 엘리먼트들(172), 및 하나 이상의 테스트 패드들(174). 보강재(166)는 강성 재료로 제조되며, 패키지 기판(162)의 주변부 부근에서 패키지 기판(162)에 부착된다. 보강재(166)는 다이들(168, 170)을 둘러싸며, 패키지 기판(162)의 휨(warpage)을 최소화시키도록 기능한다.
표면 실장 회로 엘리먼트들(172)은 패키지 기판(162)에 실장된다. 표면 실장 회로 엘리먼트들(172)은 수동 회로 컴포넌트, 이를테면 저항기들, 커패시터들, 다이오드들, 인덕터들 등일 수 있다. 표면 실장 회로 엘리먼트들(172)은 패키지 기판(162) 내에 또는 그 상에 라우팅된 회로부에 전기적으로 연결된다.
테스트 패드들(174)은 패키지 기판(162)에 실장된다. 테스트 패드들(174)은 칩 패키지 어셈블리(160)의 테스팅 동안 다이들(168, 170) 중 하나 이상에 접지, 전력 또는 신호들을 제공하는 데 이용된다. 유리하게, 테스트 패드들(174)은, 패키지 기판(162)의 하단 상에 형성된 솔더 범프들(164) 중 하나와 인터페이싱하는 테스트 시스템(100)의 전용 접촉 패드를 이용할 필요 없이, 테스팅 동안 다이들(168, 170) 중 하나 이상과 연통하는 데 이용될 수 있다.
도시되지 않았지만, 칩 패키지 어셈블리(160)는 선택적으로, 보강재에 실장된 커버, 열 싱크(heat sink)들, 및 오버몰딩 중 하나 이상을 포함할 수 있다. 위에서 언급된 바와 같이, 도 1에 도시된 칩 패키지 어셈블리(160)의 구성은 예시를 위한 것이며, 상이한 구성들을 갖는 칩 패키지 어셈블리들이 또한 테스트 시스템(100)을 이용하여 테스팅될 수 있다.
이제 칩 패키지 어셈블리 테스트 시스템(100)을 참조하면, 테스트 시스템(100)은 적어도 하나의 테스트 스테이션(102), 워크프레스 어셈블리(104), 베이스(110) 및 테스트 제어기(128)를 포함한다. 테스트 스테이션(102) 및 워크프레스 어셈블리(104)는 베이스(110)에 커플링된다.
테스트 스테이션(102)은 베이스(110)에 실장된 마더 보드(150)를 포함한다. 도터 보드(daughter board)(140)는 마더 보드(150)에 커플링된다. 도터 보드(140)는 하나 이상의 테스트 소켓들(120)을 갖는다. 단일 테스트 소켓(120)만이 간략화를 위해 도 1에 예시된다. 테스트 소켓(120)은 일반적으로, 테스트 시스템(100)에 의해 테스팅될 칩 패키지 어셈블리(160)를 수용하도록 구성된 리세스(122)를 포함한다. 리세스(122)는, 테스팅 동안 제어기(128)와 칩 패키지 어셈블리(160) 사이의 전기 통신을 가능하게 하기 위하여 마더 및 도터 보드들(150, 140)을 통해 제어기(128)까지 이어지는 라우팅(126)에 의해 커플링되는 노출된 접촉 패드들(124)을 포함한다.
워크프레스 어셈블리(104)는 테스트 스테이션(102) 위에서 지지부(112)에 의해 지지된다. 지지부(112)는 베이스(110)에 커플링된다. 지지부(112)는 스텐션(stanchion) 또는 젠트리(gentry)일 수 있으며, 테스트 스테이션(102) 위에서 워크프레스 어셈블리(104)를 지지한다. 워크프레스 어셈블리(104)는 아래에서 추가로 설명되는 바와 같이, 테스팅을 위해 칩 패키지 어셈블리(160)를 밀어서 테스트 스테이션(102)의 소켓(120)과 맞물리도록 구성된다.
워크프레스 어셈블리(104)는 워크프레스(106), 실장 플레이트(130) 및 액추에이터(108)를 포함한다. 워크프레스(106)는 소켓(120)을 향하는 하단 표면(116), 및 상단 표면을 갖는다. 워크프레스(106)의 상단 표면은 실장 플레이트(130)에 의해 액추에이터(108)에 커플링된다. 액추에이터(108)는 실장 플레이트(130)를 지지부(112)에 커플링시킨다. 액추에이터(108)는 소켓(120)을 향해 그리고 소켓(120)으로부터 멀어지게 워크프레스(106)를 이동시키도록 동작가능하다. 일 예에서, 액추에이터(108)는 테스트 제어기(128)에 커플링되며, 테스트 제어기(128)로부터의 명령들에 대한 응답으로 워크프레스(106)를 자동으로 이동시킨다. 액추에이터(108)는, 칩 패키지 어셈블리(160)의 테스팅을 가능하게 하는 전력, 접지 및 신호들의 효과적인 통신을 가능하게 하기 위해, 칩 패키지 어셈블리(160)의 솔더 범프들(164)과 소켓(120)의 리세스(122)에 형성된 접촉 패드들(124) 사이의 견고한 전기 접촉을 보장하기에 충분한 힘을 이용하여, 워크프레스(106)의 하단(파선(180)으로 도시됨)에 대해 배치된 칩 패키지 어셈블리(160)를 소켓(120)으로 푸시하도록 구성된다. 액추에이터(108), 이를테면 공압식 실린더, 볼 스크류, 또는 다른 선형 액추에이터는, 소켓(120)에 대해 칩 패키지 어셈블리(160)를 푸시하는, 워크프레스(106)에 의해 가해지는 힘을 제어할 수 있다. 일 예에서, 액추에이터(108)는 솔더 범프(164) 당 약 35그램의 힘을 이용하여 칩 패키지 어셈블리(160)에 대해 하방으로 워크프레스(106)를 밀도록 동작가능하다.
위에서 논의된 바와 같이, 테스트 스테이션(102)의 접촉 패드들(124)은 테스트 제어기(128)에 커플링된다. 테스트 제어기(128)는 일반적으로, 테스트 제어기(128)에 저장되거나 그에 의해 액세스가능한 테스트 루틴(예컨대, 미리 결정된 테스트 루틴)을 실행한다. 테스트 루틴은 사용자 인터페이스를 통해 테스트 제어기(128)에 입력되거나, 테스트 제어기(128) 및/또는 호스트 프로세싱 시스템(도시되지 않음)으로부터 업로드 또는 액세스될 수 있다. 테스트 제어기(128)는, 테스트 스테이션(102)의 소켓(120)에 배치된 칩 패키지 어셈블리(160)에 대해 미리 정의된 테스트를 구동시키는 방식으로 테스트 루틴을 실행한다. 테스트 루틴은 DC 테스트 루틴, 번인(burn-in) 루틴, 포스트(post) 번인 루틴, 최종 테스트 루틴 또는 칩 패키지 어셈블리(160)에 대해 수행될 다른 미리 정의된 테스트 루틴 중 하나 이상일 수 있다.
일 예에서, DC 테스트 루틴은 테스트 스테이션(102)의 소켓(120)에 배치된 칩 패키지 어셈블리(160)에 대해 수행된다. DC 테스트 루틴은 일정 시간 기간 동안 높은 DC 부하(load)를 칩 패키지 어셈블리(160)에 가하는 것, 및 전기 단락, 저항, 온도 상승, RC 지연, 속도, 다른 성능 특성 또는 오동작 또는 다른 결함에 대해 칩 패키지 어셈블리(160)를 테스팅하는 것을 포함할 수 있다.
다른 예에서, 번인 테스트 루틴은 테스트 스테이션(102)의 소켓(120)에 배치된 칩 패키지 어셈블리(160)에 대해 수행된다. 번인 테스트 루틴은 높은-스트레스 환경, 이를테면 고전압, 높은 암페어(amperage), 높은 온도 및/또는 고주파수 전기 신호들을 칩 패키지 어셈블리(160)에 가하는 것을 포함할 수 있다. 번인 테스트 루틴은 일정 시간 기간 동안 높은-스트레스 환경을 칩 패키지 어셈블리(160)에 가하는 것, 및 단락, 저항, 온도 상승, RC 지연, 속도, 다른 성능 특성 또는 오동작 또는 다른 결함에 대해 칩 패키지 어셈블리(160)를 테스팅하는 것을 포함할 수 있다.
또 다른 예에서, 포스트 번인 테스트 루틴은 테스트 스테이션(102)에 배치된 칩 패키지 어셈블리(160)에 대해 수행된다. 포스트 번인 테스트 루틴은 실온에서 그리고 실온 미만에서 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 포스트 번인 테스트 루틴은 일정 시간 기간 동안 실온 환경을 칩 패키지 어셈블리(160)에 가하는 것, 및 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 포스트 번인 테스트 루틴은 또한, 일정 시간 기간 동안 서브-실온(sub-room temperature) 환경을 칩 패키지 어셈블리(160)에 가하는 것, 및 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 포스트 번인 테스트 루틴은 테스트 정보, 이를테면 테스팅된 칩 패키지 어셈블리(160)와 연관된 성능, 기능, 통과, 실패 또는 다른 성능 정보를 결정하는 것을 포함할 수 있다. 다른 성능은 저항, 온도 상승, RC 지연, 속도, 오동작 또는 다른 결함 중 하나 이상을 포함한다(그러나 이에 제한되지 않음).
또 다른 예에서, 최종 테스트 루틴은 테스트 스테이션(102)에 배치된 칩 패키지 어셈블리(160)에 대해 수행된다. 최종 테스트 루틴은, 실온 초과로 상승된 온도(예컨대, 약 섭씨 155도와 같은 상승된 온도) 및/또는 실온 미만의 온도(예컨대, 약 섭씨 -55도와 같은 차가운 온도)에서 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 최종 테스트 루틴은 일정 시간 기간 동안 상승된(및/또는 차가운) 실온 환경을 칩 패키지 어셈블리(160)에 가하는 것, 및 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 최종 테스트 루틴은 테스트 정보, 이를테면 성능, 기능, 통과, 실패 또는 다른 성능 정보 내지 테스트 제어기(128) 상에 저장되며 테스팅된 칩 패키지 어셈블리(160)와 고유하게 연관된 정보를 결정하는 것을 포함할 수 있다.
또 다른 예에서, 칩 패키지 어셈블리(160)에 대해 수행되는 최종 테스트 루틴은, 칩 패키지 어셈블리(160)가 인터페이싱될 디바이스의 동작 조건들을 모방할 수 있다. 최종 테스트 루틴의 동작 조건들은 온도 변화 및 전압 변동들을 포함할 수 있다. 다른 테스트 루틴들이 테스트 시스템(100) 내의 테스트 스테이션(102) 또는 다른 테스트 스테이션에서 수행될 수 있다는 것이 고려된다.
상이한 설계들을 갖는 칩 패키지 어셈블리들(160)은, 종종 소켓(120)의 하단에 배치된 접촉 패드들(124)의 패턴과 매칭하지 않는, 패키지 기판(162)의 하단 표면 상에 형성되는 솔더 범프들(164)에 대한 상이한 패턴들을 가지므로, 도터 보드(140)는, 테스트 시스템(100)에서 테스팅될 다음 칩 패키지 어셈블리(160)와 정합하도록 구성된 교체 소켓(120)을 갖는 다른 도터 보드(140)로 쉽게 교체될 수 있다.
위에서 간단히 논의된 바와 같이, 워크프레스(106)의 하단(180)은 칩 패키지 어셈블리(160)의 상단 표면에 동적으로 합치하도록 구성된다. 이러한 결과를 달성하기 위한 일 예에서, 워크프레스(106)의 하단(180)은 복수의 돌출 푸셔 핀들(118)을 포함한다. 푸셔 핀들(118)은 칩 패키지 어셈블리(160)의 복수의 개별적으로 분리된 별개의 위치들에 힘을 인가하는 "네일들의 베드(bed of nails)"로서 기능한다. 이러한 방식으로, 국부화된 힘은 종래의 테스트 시스템들에서 행해지는 바와 같이 전체 칩 패키지 어셈블리(160)에 걸쳐 확산되는 힘보다 훨씬 더 작을 수 있다. 힘의 국부적인 감소는 칩 패키지 어셈블리(160)에 대한 손상의 가능성을 유리하게 감소시킨다. 일 예에서, 각각의 푸셔 핀(118)은, 푸셔 핀(118)의 스트로크(stroke)의 대략 절반에서 약 0.15 내지 1.00 뉴턴(N)의 대략적인 힘을 이용하여 칩 패키지 어셈블리(160)를 소켓(120)으로 밀도록 동작가능하다. 게다가, 각각의 푸셔 핀(118)의 위치들은, 칩 패키지 어셈블리(160)와 접촉할 경우 각각의 푸셔 핀(118)에 의해 생성된 힘과 함께, 칩 패키지 어셈블리(160)의 컴포넌트들을 손상시키지 않도록 선택될 수 있다. 부가적으로, 푸셔 핀들(118)은, 푸셔 핀들(118)이 테스트 하에 있는 동안 칩 패키지 어셈블리(160)의 컴포넌트들을 의도하지 않게 단락시키지 않도록 푸셔 핀들(118)의 단부들 사이에서 유리하게 비-전도성이다.
도 1b는, 국부화된 힘을 DUT의 별개의 위치들에 인가하도록 구성된 복수의 별개의 독립적인 힘 인가기(applicator)들을 포함하는 워크프레스 어셈블리(104)를 갖는 칩 패키지 어셈블리 테스트 시스템(100)의 개략적인 측면도이다. DUT는 일반적으로 칩 패키지 어셈블리(160)로서 본 명세서에 설명되지만, 워크프레스 어셈블리(104) 및/또는 테스트 시스템(100)은 다른 워크피스들과 함께 사용되도록 적응될 수 있다. 도 1b는, 칩 패키지 어셈블리(160)가 테스팅 동안 홀딩되는 테스트 시스템(100)의 소켓(120)과 떨어진 개방 포지션에 있는 워크프레스 어셈블리(104)를 묘사한다. 개방 포지션에서, 칩 패키지 어셈블리(160)는 자유롭게, 소켓(120)에 배치되고 소켓(120)으로부터 제거될 수 있다.
테스트 시스템(100)을 더 상세히 설명하기 전에, 예시적인 칩 패키지 어셈블리(160)가 아래에서 설명될 것이다. 그러나, 아래에서 설명되는 칩 패키지 어셈블리(160)의 특정 구성은 단지 예시의 목적들을 위한 것이며, 칩 패키지 어셈블리들의 다른 변형들은 본 명세서에 설명된 테스트 시스템(100)을 이용하여 테스팅될 수 있다.
비-제한적인 예로서, 칩 패키지 어셈블리(160), 즉 BGA(ball grid array) 패키지들은 일반적으로, 패키지 기판(162) 상에 배치된 적어도 하나 이상의 집적 회로(IC) 다이들을 포함한다. 도 1에 묘사된 예에서, 2개의 다이들(168, 170)은, 다이(168)가 다이(170)에 비해 패키지 기판(162) 위로 더 높게 연장되는 것으로 도시된다. 일부 실시예들에서, 인터포저(도시되지 않음)는 IC 다이들(168, 170)과 패키지 기판(162) 사이의 개선된 상호연결을 제공하는 데 이용될 수 있다. IC 다이들(168, 170)은 프로그래밍가능 로직 디바이스, 이를테면 FPGA(field programmable gate arrays), 메모리 디바이스, 광학 디바이스, MEMS 디바이스, 프로세서 또는 다른 IC 로직 또는 메모리 구조일 수 있다. 광학 디바이스들은 광-검출기들, 레이저들, 광학 소스들 등을 포함한다. 패키지 기판(162)에 실장된 다이들(168, 170)의 회로부로의 전력, 접지 및 신호들의 전기 통신을 가능하게 하기 위해 전기 연결들(164), 이를테면 솔더 볼들, 솔더 범프들, 접촉 패드들 등이 패키지 기판(162)의 하단 표면 상에 배치된다. 다이들(168, 170)의 기능은 다이들(168, 170)에 형성된 솔리드-스테이트 회로부에 의해 제공된다. 칩 패키지 어셈블리 제조 프로세스의 종료 시에, 칩 패키지 어셈블리들(160)은 견고하고 예측가능한 성능을 보장하기 위해 테스팅된다.
칩 패키지 어셈블리(160)는 또한, 다음의 컴포넌트들 중 하나 이상을 포함할 수 있다: 보강재(166), 하나 이상의 표면 실장 회로 엘리먼트들(172), 및 하나 이상의 테스트 패드들(174). 보강재(166)는 강성 재료로 제조되며, 패키지 기판(162)의 주변부 부근에서 패키지 기판(162)에 부착된다. 보강재(166)는 다이들(168, 170)을 둘러싸며, 패키지 기판(162)의 휨을 최소화시키도록 기능한다.
표면 실장 회로 엘리먼트들(172)은 패키지 기판(162)에 실장된다. 표면 실장 회로 엘리먼트들(172)은 수동 회로 컴포넌트, 이를테면 저항기들, 커패시터들, 다이오드들, 인덕터들 등일 수 있다. 표면 실장 회로 엘리먼트들(172)은 패키지 기판(162) 내에 또는 그 상에 라우팅된 회로부에 전기적으로 연결된다.
테스트 패드들(174)은 패키지 기판(162)에 실장된다. 테스트 패드들(174)은 칩 패키지 어셈블리(160)의 테스팅 동안 다이들(168, 170) 중 하나 이상에 접지, 전력 또는 신호들을 제공하는 데 이용된다. 유리하게, 테스트 패드들(174)은, 패키지 기판(162)의 하단 상에 형성된 전기 연결들(164) 중 하나와 인터페이싱하는 테스트 시스템(100)의 전용 접촉 패드를 이용할 필요 없이, 테스팅 동안 다이들(168, 170) 중 하나 이상과 연통하는 데 이용될 수 있다.
도시되지 않았지만, 칩 패키지 어셈블리(160)는 선택적으로, 보강재에 실장된 커버, 열 싱크들, 및 오버몰딩 중 하나 이상을 포함할 수 있다. 위에서 언급된 바와 같이, 도 1에 도시된 칩 패키지 어셈블리(160)의 구성은 예시를 위한 것이며, 상이한 구성들을 갖는 칩 패키지 어셈블리들이 또한 테스트 시스템(100)을 이용하여 테스팅될 수 있다.
이제 칩 패키지 어셈블리 테스트 시스템(100)을 참조하면, 테스트 시스템(100)은 적어도 하나의 테스트 스테이션(102), 워크프레스 어셈블리(104), 베이스(110), 커버 어셈블리(190) 및 테스트 제어기(128)를 포함한다. 테스트 스테이션(102)은 베이스(110)에 커플링된다. 워크프레스 어셈블리(104)는 커버 어셈블리(190)에 커플링된다. 커버 어셈블리(190)는, 예컨대 힌지(188)에 의해 베이스(110)에 이동가능하게 커플링된다. 커버 어셈블리(190)가 다른 디바이스들, 이를테면 겐트리(gantry), 프레스 또는 다른 적합한 디바이스를 이용하여 베이스(110)에 이동가능하게 커플링될 수 있다는 것이 고려된다. 커버 어셈블리(190)는, 도 1b에 도시된 바와 같이 소켓(120)과 떨어지게 워크프레스 어셈블리(104)를 배치하는 개방 포지션과, 도 1c에 도시된 바와 같이 소켓(120) 바로 위에 워크프레스 어셈블리(104)를 배치하는 폐쇄 포지션 사이에서 이동될 수 있다. 폐쇄 포지션에서, 워크프레스 어셈블리(104)는 테스트 스테이션(102)의 소켓(120)과 칩 패키지 어셈블리(160)가 맞물리는 포지션에 있다.
테스트 스테이션(102)은 베이스(110)에 실장된 마더 보드(150)를 포함한다. 도터 보드(140)는 마더 보드(150)에 커플링된다. 도터 보드(140)는 하나 이상의 테스트 소켓들(120)을 갖는다. 단일 테스트 소켓(120)만이 간략화를 위해 도 1a 내지 도 1c에 예시된다. 테스트 소켓(120)은 일반적으로, 테스트 시스템(100)에 의해 테스팅될 칩 패키지 어셈블리(160)를 수용하도록 구성된 리세스(122)를 포함한다. 리세스(122)는, 테스팅 동안 제어기(128)와 칩 패키지 어셈블리(160) 사이의 전기 통신을 가능하게 하기 위하여 마더 및 도터 보드들(150, 140)을 통해 제어기(128)까지 이어지는 라우팅(126)에 의해 커플링되는 노출된 접촉 패드들(124)을 포함한다.
위에서 논의된 바와 같이, 커버 어셈블리(190)는 테스트 스테이션(102) 위에서 워크프레스 어셈블리(104)를 이동가능하게 지지한다. 커버 어셈블리(190)는 베이스(110)에 커플링된 지지부(112)를 포함한다. 지지부(112)는 소켓(120)에 인접한 포지션과 소켓(120)과 떨어진 포지션 사이에서의 워크프레스 어셈블리(104)의 움직임을 가능하게 하는 힌지(188) 또는 다른 디바이스에 의해 테스트 스테이션(102)에 커플링될 수 있다. 개방 포지션에서, 워크프레스 어셈블리(104)는, 칩 패키지 어셈블리(160)가 테스트 스테이션(102)의 소켓(120)에 배치되거나 또는 소켓(120)으로부터 제거되게 허용하도록 포지셔닝된다. 폐쇄 포지션에서, 워크프레스 어셈블리(104)는 아래에서 추가로 설명되는 바와 같이, 테스팅을 위해 칩 패키지 어셈블리(160)와 맞물려서 칩 패키지 어셈블리(160)를 테스트 스테이션(102)의 소켓(120)으로 밀어넣도록 구성된다.
커버 어셈블리(190)는 액추에이터(108) 및 선택적인 래치(latch)(184)를 포함한다. 래치(184)는 베이스(110)에 커플링된 캐치(catch)(186)와 맞물리도록 동작가능하다. 커버 어셈블리(190)가 폐쇄 포지션에 있을 때 래치(184) 및 캐치(186)가 맞물릴 경우, 워크프레스 어셈블리(104)는 소켓(120) 바로 위에 그리고 소켓(120)에 인접하게 고정된다.
워크프레스 어셈블리(104)는 워크프레스(106) 및 실장 플레이트(130)를 포함한다. 워크프레스(106)는 소켓(120)을 향하는 하단 표면(116), 및 상단 표면(114)을 갖는다. 워크프레스(106)의 상단 표면(114)은 실장 플레이트(130)에 커플링된다. 액추에이터(108)는 실장 플레이트(130)를 커버 어셈블리(190)의 지지부(112)에 커플링시킨다. 액추에이터(108)는 소켓(120)을 향해 그리고 소켓(120)으로부터 멀어지게 워크프레스(106)를 이동시키도록 동작가능하다. 일 예에서, 액추에이터(108)는 나사형 부재(threaded member)(182)에 커플링된 노브(knob) 또는 레버를 포함한다. 나사형 부재(182)는 실장 플레이트(130)에 커플링된다. 나사형 부재(182)는 지지부(112)에 형성된 나사형 홀(hole)(178)과 맞물린다. 도 1c에 예시된 바와 같이, 노브의 회전에 의해, 나사형 부재(182)는 나사형 홀(178)을 통해 전진되어, 그에 따라 소켓(120)에 수직인 방향으로 실장 플레이트(130) 및 워크프레스(106)를 이동시킨다. 대안적으로, 액추에이터(108)는, 칩 패키지 어셈블리(160)의 테스팅을 가능하게 하는 전력, 접지 및 신호들의 효과적인 통신을 가능하게 하기 위해, 칩 패키지 어셈블리(160)의 전기 연결들(164)과 소켓(120)의 리세스(122)에 형성된 접촉 패드들(124) 사이의 견고한 전기 접촉을 보장하기에 충분한 힘을 이용하여, 정상적으로는 소켓(120)을 향해, 워크프레스(106)의 하단(도 1b에 예시된 파선(180)으로 도시됨)에 대해 배치된 칩 패키지 어셈블리(160)를 푸시하는 방식으로 워크프레스(106)를 전진시키는 데 적합한 캠(cam), 레버, 링키지(linkage), 공기 실린더, 모터, 또는 다른 디바이스일 수 있다. 액추에이터(108), 이를테면 공압식 실린더, 볼 스크류, 또는 다른 선형 액추에이터는, 소켓(120)에 대해 칩 패키지 어셈블리(160)를 푸시하는, 워크프레스(106)에 의해 가해지는 힘을 제어할 수 있다. 일 예에서, 액추에이터(108)는 전기 연결(164) 당 약 35그램의 힘을 이용하여 칩 패키지 어셈블리(160)에 대해 하방으로 워크프레스(106)를 밀도록 동작가능하다.
위에서 논의된 바와 같이, 테스트 스테이션(102)의 접촉 패드들(124)은 테스트 제어기(128)에 커플링된다. 테스트 제어기(128)는 일반적으로, 테스트 제어기(128)에 저장되거나 그에 의해 액세스가능한 테스트 루틴(예컨대, 미리 결정된 테스트 루틴)을 실행한다. 테스트 루틴은 사용자 인터페이스를 통해 테스트 제어기(128)에 입력되거나, 테스트 제어기(128) 및/또는 호스트 프로세싱 시스템(도시되지 않음)으로부터 업로드 또는 액세스될 수 있다. 테스트 제어기(128)는, 테스트 스테이션(102)의 소켓(120)에 배치된 칩 패키지 어셈블리(160)에 대해 미리 정의된 테스트를 구동시키는 방식으로 테스트 루틴을 실행한다. 테스트 루틴은 DC 테스트 루틴, 번인 루틴, 포스트 번인 루틴, 최종 테스트 루틴 또는 칩 패키지 어셈블리(160)에 대해 수행될 다른 미리 정의된 테스트 루틴 중 하나 이상일 수 있다.
일 예에서, DC 테스트 루틴은 테스트 스테이션(102)의 소켓(120)에 배치된 칩 패키지 어셈블리(160)에 대해 수행된다. DC 테스트 루틴은 일정 시간 기간 동안 높은 DC 부하를 칩 패키지 어셈블리(160)에 가하는 것, 및 전기 단락, 저항, 온도 상승, RC 지연, 속도, 다른 성능 특성 또는 오동작 또는 다른 결함에 대해 칩 패키지 어셈블리(160)를 테스팅하는 것을 포함할 수 있다.
다른 예에서, 번인 테스트 루틴은 테스트 스테이션(102)의 소켓(120)에 배치된 칩 패키지 어셈블리(160)에 대해 수행된다. 번인 테스트 루틴은 높은-스트레스 환경, 이를테면 고전압, 높은 암페어, 높은 온도 및/또는 고주파수 전기 신호들을 칩 패키지 어셈블리(160)에 가하는 것을 포함할 수 있다. 번인 테스트 루틴은 일정 시간 기간 동안 높은-스트레스 환경을 칩 패키지 어셈블리(160)에 가하는 것, 및 단락, 저항, 온도 상승, RC 지연, 속도, 다른 성능 특성 또는 오동작 또는 다른 결함에 대해 칩 패키지 어셈블리(160)를 테스팅하는 것을 포함할 수 있다.
또 다른 예에서, 포스트 번인 테스트 루틴은 테스트 스테이션(102)에 배치된 칩 패키지 어셈블리(160)에 대해 수행된다. 포스트 번인 테스트 루틴은 실온에서 그리고 실온 미만에서 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 포스트 번인 테스트 루틴은 일정 시간 기간 동안 실온 환경을 칩 패키지 어셈블리(160)에 가하는 것, 및 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 포스트 번인 테스트 루틴은 또한, 일정 시간 기간 동안 서브-실온 환경을 칩 패키지 어셈블리(160)에 가하는 것, 및 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 포스트 번인 테스트 루틴은 테스트 정보, 이를테면 테스팅된 칩 패키지 어셈블리(160)와 연관된 성능, 기능, 통과, 실패 또는 다른 성능 정보를 결정하는 것을 포함할 수 있다. 다른 성능은 저항, 온도 상승, RC 지연, 속도, 오동작 또는 다른 결함 중 하나 이상을 포함한다(그러나 이에 제한되지 않음).
또 다른 예에서, 최종 테스트 루틴은 테스트 스테이션(102)에 배치된 칩 패키지 어셈블리(160)에 대해 수행된다. 최종 테스트 루틴은, 실온 초과로 상승된 온도(예컨대, 약 섭씨 155도와 같은 상승된 온도) 및/또는 실온 미만의 온도(예컨대, 약 섭씨 -55도와 같은 차가운 온도)에서 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 최종 테스트 루틴은 일정 시간 기간 동안 상승된(및/또는 차가운) 실온 환경을 칩 패키지 어셈블리(160)에 가하는 것, 및 칩 패키지 어셈블리(160)의 전기 특성들 및 기능을 테스팅하는 것을 포함할 수 있다. 최종 테스트 루틴은 테스트 정보, 이를테면 성능, 기능, 통과, 실패 또는 다른 성능 정보 내지 테스트 제어기(128) 상에 저장되며 테스팅된 칩 패키지 어셈블리(160)와 고유하게 연관된 정보를 결정하는 것을 포함할 수 있다.
또 다른 예에서, 칩 패키지 어셈블리(160)에 대해 수행되는 최종 테스트 루틴은, 칩 패키지 어셈블리(160)가 인터페이싱될 디바이스의 동작 조건들을 모방할 수 있다. 최종 테스트 루틴의 동작 조건들은 온도 변화 및 전압 변동들을 포함할 수 있다. 다른 테스트 루틴들이 테스트 시스템(100) 내의 테스트 스테이션(102) 또는 다른 테스트 스테이션에서 수행될 수 있다는 것이 고려된다.
상이한 설계들을 갖는 칩 패키지 어셈블리들(160)은, 종종 소켓(120)의 하단에 배치된 접촉 패드들(124)의 패턴과 매칭하지 않는, 패키지 기판(162)의 하단 표면 상에 형성되는 전기 연결들(164)에 대한 상이한 패턴들을 가지므로, 도터 보드(140)는, 테스트 시스템(100)에서 테스팅될 다음 칩 패키지 어셈블리(160)와 정합하도록 구성된 교체 소켓(120)을 갖는 다른 도터 보드(140)로 쉽게 교체될 수 있다.
위에서 간단히 논의된 바와 같이, 워크프레스(106)의 하단(180)은, 별개의 위치들에서, 국부화된 힘을 칩 패키지 어셈블리(160)의 상단 표면에 인가하는 복수의 별개의 독립적인 힘 인가기들로 구성된다. 이러한 결과를 달성하기 위한 일 예에서, 워크프레스(106)의 하단(180)은 복수의 별개의 독립적인 힘 인가기들을 포함한다. 힘 인가기들은 스프링들, 액추에이터들, 탄성중합체 돌출부들, 또는 편향 또는 변위 시에 탄성력을 생성하는 다른 적합한 엘리먼트일 수 있다. 하나의 비-제한적인 예에서, 힘 인가기들은 워크프레스(106)의 하단 표면(116)으로부터 돌출하는 복수의 푸셔 핀들(118)이다. 푸셔 핀들(118)은 칩 패키지 어셈블리(160)의 복수의 개별적으로 분리된 별개의 위치들에 힘을 인가하는 "네일들의 베드"로서 기능한다. 이러한 방식으로, 분산된 힘은 종래의 테스트 시스템들에서 행해지는 바와 같이 칩 패키지 어셈블리(160)의 주변부 주위에 국부화된 힘보다 훨씬 더 작을 수 있다. 힘의 국부적인 감소는 칩 패키지 어셈블리(160)에 대한 손상의 가능성을 유리하게 감소시킨다. 일 예에서, 각각의 푸셔 핀(118)은, 푸셔 핀(118)의 스트로크의 대략 절반에서 약 0.15 내지 1.00 뉴턴(N)의 대략적인 힘을 이용하여 칩 패키지 어셈블리(160)를 소켓(120)으로 밀도록 동작가능하다. 게다가, 각각의 푸셔 핀(118)의 위치들은, 칩 패키지 어셈블리(160)와 접촉할 경우 각각의 푸셔 핀(118)에 의해 생성된 힘과 함께, 칩 패키지 어셈블리(160)의 컴포넌트들을 손상시키지 않도록 선택될 수 있다. 부가적으로, 푸셔 핀들(118)은, 푸셔 핀들(118)이 테스트 하에 있는 동안 칩 패키지 어셈블리(160)의 컴포넌트들을 의도하지 않게 단락시키지 않도록 푸셔 핀들(118)의 단부들 사이에서 유리하게 비-전도성이다.
도 2 내지 도 6은 상이한 실시예들에 따른, 푸셔 핀들(118)의 다양한 분포들을 갖는 도 1a 내지 도 1c의 칩 패키지 어셈블리 테스트 시스템(100)의 워크프레스(106)의 저면도들이다. 먼저 도 2를 참조하면, 푸셔 핀들(118)은 워크프레스(106)의 하단 표면(116)을 통해 형성된 복수의 푸셔 핀 홀들(202)을 통해 연장되는 것으로 예시된다. 각각의 푸셔 핀(118)은 홀들(202) 중 대응하는 홀에 상주한다. 홀들(202)은 어레이로 배열되어, 불규칙 패턴, 그리드 패턴, 또는 칩 패키지 어셈블리(160)의 상단 표면에 힘을 유리하게 분산시키기에 적합한 다른 패턴을 가질 수 있다.
도 2에 묘사된 예에서, 홀들(202)은 N개의 행(row)들(204) 및 M개의 열(column)들(206)로 배열되며, 여기서 N 및 M은 양의 정수들이다. 홀들(202)의 6개의 행들(204) 및 12개의 열들(206)은 단지 예시의 목적들을 위한 것이며, 테스팅될 칩 패키지 어셈블리(160)의 토포그래피 및 그 토포그래피에 걸쳐 분산되기를 원하는 힘에 대한 응답으로, 행들(204) 및 열들(206)을 포함하는 임의의 수 N, M개의 홀들(202)이 선택될 수 있다.
도 2에 묘사된 예에서, 행들(204) 및 열들(206)은 데카르트(Cartesian) 그리드로 배열되며, 그 그리드의 범위들은 경계(208)를 형성한다. 경계(208)는 파선으로 예시된다. 경계(208) 내에서, 행들(204) 및 열들(206)은 행 및 열 둘 모두의 방향들로 균일하게 분포된다.
도 3은 도 2의 분포와는 상이한 푸셔 핀들(118)의 분포를 갖는, 칩 패키지 어셈블리 테스트 시스템(100)의 워크프레스(106)의 저면도를 묘사한다. 도 3에 예시된 워크프레스(106)는 경계(208) 내에 정의된 하나 이상의 공핍 영역(depleted area)들(310)을 포함한다. 워크프레스(106)의 하단 표면(116) 상에 정의된 공핍 영역(310)에는 푸셔 핀 홀들(202)이 없다. 달리 말하면, 어떠한 홀들(202)도 공핍 영역(310) 내의 워크프레스(106)의 하단 표면(116)에 형성되지 않는다. 공핍 영역(310)에 배치된 어떠한 홀들(202)도 존재하지 않으므로, 공핍 영역(310)에는 어떠한 푸셔 핀들(118)도 또한 존재하지 않는다. 공핍 영역(310)에 배치된 어떠한 푸셔 핀들(118)도 존재하지 않으므로, 결과적으로, 어떠한 힘도 공핍 영역(310) 아래의 칩 패키지 어셈블리(160)에 인가되지 않는다. 공핍 영역(310)은, 푸셔 핀(118)과 접촉하는 것이 바람직하지 않을, 칩 패키지 어셈블리(160)의 구역들 위에 위치될 수 있다.
각각의 공핍 영역(310)은 적어도 하나의 홀(202)에서 이용되었을 영역을 포함한다. 도 3에 예시된 예에서, 공핍 영역(310)은, 단일 열로 배열될 경우 3개의 행들의 홀들(202)에 의해 이용되었을 영역을 포함한다. 대안적으로, 공핍 영역(310)은, 다른 것들 중에서도, 링 형상, 직사각형 형상, 및 단일 포인트에 포함되는(이에 제한되지 않음) 다른 형상을 가질 수 있다.
도 4는 도 2의 분포와는 상이한 푸셔 핀들(118)의 분포를 갖는, 칩 패키지 어셈블리 테스트 시스템(100)의 워크프레스(106)의 저면도를 묘사한다. 도 3과 유사하게, 도 4에 예시된 워크프레스(106)는 경계(208) 내에 정의된 하나 이상의 공핍 영역들(410)을 포함한다. 공핍 영역(410)에서, 홀들(202)에 배치된 어떠한 푸셔 핀들(118)도 워크프레스(106)의 하단 표면(116)에 형성되지 않는다. 결과적으로, 어떠한 힘도 공핍 영역(410) 아래의 칩 패키지 어셈블리(160)에 인가되지 않는다. 공핍 영역(410)은, 푸셔 핀(118)과 접촉하는 것이 바람직하지 않을, 칩 패키지 어셈블리(160)의 구역들 위에 위치될 수 있다. 공핍 영역(410)은 공핍 영역(310)을 참조하여 위에서 설명된 바와 같이, 워크프레스(106)의 하단 표면(116) 상에 원하는 대로 위치될 수 있다.
도 5는 도 2 내지 도 4의 분포와는 상이한 푸셔 핀들(118)의 분포를 갖는, 칩 패키지 어셈블리 테스트 시스템(100)의 워크프레스(106)의 저면도를 묘사한다. 도 5에 예시된 예에서, 경계(208) 내에 배치된 푸셔 핀들(118)은 상이한 푸셔 핀 밀도의 적어도 2개의 구역들로 그룹화된다.
예컨대, 제1 구역(502)은 적어도 하나의 방향(즉, 행 또는 열 중 적어도 하나)에서 동일한 공통 피치(pitch)를 갖는, 경계(208) 내에 배치된 푸셔 핀들(118)의 제1 그룹을 포함한다. 도 5에 예시된 예에서, 제1 구역(502)에 배치된 푸셔 핀들(118)의 제1 그룹은 행들 및 열들 둘 모두에서 동일한 피치를 갖는다.
제2 구역(504)은, 제1 구역(502)에 배치된 핀들(118)의 제1 그룹과 비교하여, 하나의 방향에서 상이한 공통 피치를 갖는, 경계(208) 내에 배치된 푸셔 핀들(118)의 제2 그룹을 포함한다. 달리 말하면, 제2 구역(504)에 배치된 푸셔 핀들(118)의 제2 그룹은 행 또는 열 중 하나에서만 제1 구역(502)의 푸셔 핀들(118)의 제1 그룹과 공통인 피치를 갖는다. 도 5에 예시된 예에서, 제2 구역(504)에 배치된 푸셔 핀들(118)의 제2 그룹은 홀들(202) 및 푸셔 핀들(118)의 행들에서만 제1 구역(502)의 푸셔 핀들(118)의 제1 그룹과 공통인 피치를 갖는 반면, 제1 구역(502) 내의 푸셔 핀들(118)의 제1 그룹의 홀들(202)의 열들을 정의하는 피치는 제2 구역(504)에 배치된 푸셔 핀들(118)의 제2 그룹의 피치와 상이하다.
도 3에 또한 묘사된 바와 같이, 제3 구역(506)은, 제1 구역(502)에 배치된 핀들(118)의 제1 그룹과 비교하여, 둘 모두의 방향들에서 상이한 피치를 갖는, 경계(208) 내에 배치된 푸셔 핀들(118)의 제3 그룹을 포함한다. 달리 말하면, 제3 구역(506)에 배치된 푸셔 핀들(118)의 제3 그룹은 행들 또는 열들 둘 모두에서 제1 구역(502)의 푸셔 핀들(118)의 제1 그룹과 비교하여 상이한 피치를 갖는다.
도 6은 도 2 내지 도 5의 분포와는 상이한 푸셔 핀들의 분포를 갖는, 칩 패키지 어셈블리 테스트 시스템(100)의 워크프레스(106)의 저면도를 묘사한다. 도 5에 예시된 예에서, 경계(208) 내에 배치된 푸셔 핀들은 상이한 사이즈들의 적어도 2개의 구역들로 그룹화된다. 2개의 구역들 각각을 포함하는 푸셔 핀들은 상이한 밀도들 또는 동일한 밀도로 배열될 수 있다.
예컨대, 구역(606)은 경계(208) 내에 배치된 적어도 하나 이상의 푸셔 핀들(118)의 사이즈와는 상이한 다른 사이즈를 갖는, 경계(208) 내에 배치된 적어도 하나 이상의 푸셔 핀들(618)을 포함한다. 도 6에 예시된 예에서, 구역(606)에 배치된 푸셔 핀들(618)은 푸셔 핀들(118)보다 작다. 푸셔 핀들(618)은 일반적으로, 푸셔 핀들(118)과 동일한 기능을 가지며, 아래에서 설명되는 바와 유사하게 구성될 수 있다. 푸셔 핀들(618)이 공통의 직사각형 구역으로 그룹화되지만, 푸셔 핀들(618)은 임의의 방식으로 배열될 수 있다. 예컨대, 푸셔 핀들(618)은 행들, 링들, 열들로, 그리드로, 또는 그렇지 않으면 원하는 대로 배열될 수 있다. 다른 예에서, 하나 이상의 푸셔 핀들(618)은 복수의 푸셔 핀들(118)에 의해 둘러싸일 수 있다.
푸셔 핀들(118)(및 핀들(618))이 도 2 내지 도 6을 참조하여 설명된 조합들 중 2개 이상으로 또는 다른 적합한 방식으로 배열될 수 있다는 것이 부가적으로 고려된다. 예컨대, 하나 이상의 공핍 영역들(310)을 갖는 워크프레스(106)는 또한, 하나 이상의 공핍 영역들(410), 상이한 밀도들의 구역들(이를테면, 구역들(502, 504, 및/또는 506) 중 2개 이상), 및 상이한 사이즈의 푸셔 핀들의 구역들(이를테면, 하나 이상의 푸셔 핀들(118, 618)을 포함하는 적어도 2개의 구역들)을 가질 수 있다. 유사하게, 상이한 밀도들의 워크프레스(106) 구역들(이를테면, 구역들(502, 504 및/또는 506) 중 2개 이상)은 또한, 상이한 사이즈의 푸셔 핀들의 구역들(이를테면, 하나 이상의 푸셔 핀들(118, 618)을 포함하는 적어도 2개의 구역들)을 가질 수 있다. 이러한 방식으로, 힘이 칩 패키지 어셈블리(160)의 상단 표면에 인가되는 위치 및 힘의 양은, 소켓(120)과의 양호한 전기 연결 및 칩 패키지 어셈블리(160)에 대한 손상의 최소의 위험을 견고하게 보장하면서 칩 패키지 어셈블리(160)의 어떠한 토포그래피에 대해서도 쉽게 구성될 수 있다.
도 7은 도 1의 워크프레스(106)의 개략적인 측면도이다. 워크프레스(106)는, 상이한 구성들을 갖는 칩 패키지 어셈블리들(160)을 테스팅하는 것 사이에서 스위칭할 경우 필요에 따라, 하나의 워크프레스가 다른 워크프레스와 용이하게 상호교환되게 허용하는 임의의 적합한 방식으로 실장 플레이트(130)에 고정될 수 있다. 도 7에 묘사된 예에서, 워크프레스(106)는, 실장 플레이트(130)에 형성된 클리어런스 홀(clearance hole)(726)을 통해 연장되고 워크프레스(106)에 형성된 나사형 홀(724)과 맞물리는 체결구(728)를 이용하여 실장 플레이트(130)에 고정될 수 있다.
워크프레스(106)는 일반적으로, 알루미늄 또는 다른 충분히 단단하고 치수적으로 안정적인 재료로 제조된다. 워크프레스(106)는 일체형 구조로서 제조되거나 또는 함께 커플링된 다수의 섹션들로 제조된다. 도 7에 묘사된 예에서, 워크프레스(106)는 제1 섹션(702), 및 워크프레스(106) 내에 푸셔 핀들(118)을 확보(capture)하는 제2 섹션(704)을 적어도 포함한다. 제1 섹션(702)의 상단 표면은 워크프레스(106)의 상단 표면을 정의한다. 제2 섹션(704)의 하단 표면은 워크프레스(106)의 하단 표면(116)을 정의한다. 제1 섹션(702)은 필요하다면, 푸셔 핀들(118)이 교체되게 허용하는 임의의 적합한 방식으로 제2 섹션(704)에 고정될 수 있다. 예컨대, 제1 섹션(702)은, 제1 섹션(702)에 형성된 클리어런스 홀(734)을 통해 연장되고 제2 섹션(704)에 형성된 나사형 홀(736)과 맞물리는 체결구(730)를 이용하여 제2 섹션(704)에 고정될 수 있다. 클리어런스 홀(734)은 또한, 제1 섹션(702)의 상단 표면 아래에서 체결구들(730)의 헤드가 오목해지는 카운터보어(counterbore)(732)를 포함할 수 있으며, 따라서 제1 섹션(702)이 실장 플레이트(130)와 동일 평면(flush)에 실장되게 허용된다.
푸셔 핀 홀들(202)은 워크프레스(106)의 하단 표면(116)을 통해 형성되고, 제1 섹션들(702), 및 제2 섹션(704)의 적어도 일부를 통해 연장된다. 푸셔 핀 홀들(202)의 배향은 일반적으로 워크프레스(106)의 하단 표면(116)에 수직이다.
워크프레스(106)의 제1 섹션(702)을 통해 형성된 푸셔 핀 홀(202)의 일부는 제1 직경 섹션(740) 및 제2 직경 섹션(742)을 포함한다. 제1 직경 섹션(740)은 하단 표면(116)에서 제1 섹션(702)을 빠져나간다. 제1 직경 섹션(740)은 제2 직경 섹션(742)의 직경보다 작은 직경을 갖는다. 제1 및 제2 직경 섹션들(742, 740) 사이의 전환은 단차(744)를 형성한다. 단차(744)는 아래에서 추가로 설명되는 바와 같이, 전체 푸셔 핀(118)이 하단 표면(116)을 통해 워크프레스(106) 밖으로 완전히 통과하는 것을 방지하도록 사이징된다. 푸셔 핀들(118)이 워크프레스(106)에 설치되면, 푸셔 핀(118)의 팁(714)은, 푸셔 핀(118)이 칩 패키지 어셈블리(160)와 맞물리게 허용하고 칩 패키지 어셈블리(160)의 상단 표면에 원하는 양의 힘을 인가하기에 충분한 이동을 하도록 충분한 양만큼 워크프레스(106)의 하단 표면(116)을 넘어 연장된다. 도 7에 파선으로 도시된 바와 같이, 푸셔 핀들(118)의 팁들(714)은 워크프레스(106)의 하단(180)을 정의한다. 각각의 푸셔 핀(118)의 팁들(714)이 다른 푸셔 핀들(118)과 독립적으로 그리고 별개로 이동할 수 있으므로, 워크프레스(106)의 하단(180)에 걸쳐 분포된 푸셔 핀들(118)의 별개의 독립적인 움직임 및 힘 생성은, 워크프레스(106)가 소켓(120)을 향해 전진됨에 따라, 하단(180)이 칩 패키지 어셈블리(160)의 토포그래피에 동적으로 합치할 수 있게 한다.
워크프레스(106)의 제2 섹션(704)을 통해 형성된 푸셔 핀 홀(202)의 일부는 홀(720)을 포함한다. 홀(720)은 하단(722)을 갖는 블라인드 홀(blind hole)일 수 있거나, 또는 대안적으로, 실장 플레이트(130)가 홀(720)의 하단(722)을 형성하도록 제2 섹션(704)을 완전히 통하게 형성될 수 있다. 홀(720)의 하단(722)은 워크프레스(106)의 제2 섹션(704)의 하단 표면으로부터 깊이(750)로 연장된다. 푸셔 핀(118)의 스프링 상수와 함께 깊이(750)는 일반적으로, 푸셔 핀(118)이 칩 패키지 어셈블리(160)에 가할 힘을 세팅하도록 선택된다. 따라서, 워크프레스(106)에 배치된 각각의 푸셔 핀(118)에 의해 생성된 힘은, 스프링 상수 및 각각의 푸셔 핀(118)의 길이와 함께, 홀(720)의 깊이(750)의 파라미터들을 선택함으로써 제어된다. 이들 파라미터들은, 모든 푸셔 핀들(118)이 유닛 변위마다 균일한 힘을 가하거나 푸셔 핀들(118) 중 적어도 하나 또는 이들 모두가 유닛 변위마다 상이한 힘들을 가하도록 선택될 수 있다.
섹션들(702, 704)이 어셈블리될 경우, 제1 섹션(702)을 통해 형성된 푸셔 핀 홀(202)의 제2 직경 섹션(742)은 푸셔 핀(118)이 홀(202) 내에 확보되게 허용하도록 홀(720)과 정렬된다. 섹션들(702, 704)은 손상된 푸셔 핀들(118)의 교체를 허용하거나 상이한 스프링 힘을 갖는 핀들(118)로 하나 이상의 푸셔 핀들(118)을 교체하기 위해 체결구(730)를 제거함으로써 용이하게 디스어셈블리(disassemble)될 수 있다. 이러한 방식으로, 푸셔 핀들(118) 중 상이한 푸셔 핀들은 칩 패키지 어셈블리(160)의 상단의 국부 영역들에 상이한 힘들을 인가할 수 있다.
홀(202)에 배치된 것으로 도시된 푸셔 핀(118)은 제1 플런저(712), 케이스(710), 및 제2 플런저(716)를 포함한다. 케이스(710)는 일반적으로, 플런저들(712, 716)의 직경보다 크지만, 워크프레스(106)의 제1 섹션(702)을 통해 형성된 푸셔 핀 홀(202)의 일부의 제2 직경 섹션(742)의 직경보다 작은 직경을 갖는다. 제1 플런저(712)는 푸셔 핀 홀(202)의 제1 직경 섹션(740) 내에서 자유롭게 이동하도록 선택된 직경을 갖는다. 케이스(710)는 케이스(710)의 외경과 제1 플런저(712) 사이에 정의된 숄더(shoulder)(708)를 포함한다. 숄더(708)는, 푸셔 핀(118)의 케이스(710)가 푸셔 핀 홀(202)의 제1 직경 섹션(740)을 통해 워크프레스(106)의 하단 표면(116) 밖으로 완전히 통과하는 것을 방지하도록 단차(744)와 접촉한다.
도 8은 칩 패키지 어셈블리(160)의 상단의 국부 영역들에 상이한 힘들을 제공하도록 구성된, 도 1a 내지 도 1c의 다른 실시예의 워크프레스(106)의 개략적인 측면도이다. 도 8에 묘사된 워크프레스(106)는, 제2 섹션(704)에 형성된 적어도 하나 이상의 홀들(720)이 홀(720)의 유효 깊이를 변화시켜, 그에 의해 그 홀(720)에 배치된 푸셔 핀(118)에 의해 인가되는 힘을 조정하도록 구성된다는 점을 제외하고, 도 7에 묘사된 워크프레스(106)와 본질적으로 동일하게 구성된다. 예컨대, 하나의 홀(720)은 깊이(750)를 가질 수 있는 반면, 홀들(720) 중 다른 하나는 양(810)만큼 상이한 깊이를 가질 수 있다. 홀(720B)이 홀(720A)보다 더 깊다는 것을 도 8에 예시된 양(810)이 표시하지만, 대안적으로, 홀(720B)은 홀(720A)보다 얕을 수 있다. 따라서, 도 8에 묘사된 예에서, 홀들(720A, 720B)에 각각 배치된 동일한 푸셔 핀들(118A, 118B)에 의해 생성된 힘은, 푸셔 핀(118A)이 푸셔 핀(118B)에 비해 더 많은 힘을 칩 패키지 어셈블리(160)에 인가하는 것을 초래할 것이다. 힘의 차이는, 다른 핀과는 상이한 스토크(stoke) 또는 스프링 상수 중 적어도 하나를 갖는 푸셔 핀들(118A, 118B)을 이용함으로써 추가로 맞춤화(예컨대, 선택)될 수 있다.
홀(720)의 유효 깊이는 또한, 도 9에 예시된 워크프레스(106)의 부분 단면도에 묘사된 바와 같이, 홀(720) 내에 스페이서(814)를 삽입함으로써 변화될 수 있다. 스페이서(814)는 스페이서(814)의 두께(812)만큼 홀(720)의 깊이(750)를 감소시킨다. 따라서, 동일한 깊이(750)를 갖는 홀들(720)에 배치된 동일한 푸셔 핀들(118A, 118C)에 의해 생성된 힘은, 푸셔 핀(118C)이 푸셔 핀(118A)에 비해 더 많은 힘을 칩 패키지 어셈블리(160)에 인가하는 것을 초래할 것이다.
홀(720)의 유효 깊이는 또한, 도 10에 예시된 워크프레스(106)의 부분 단면도에 묘사된 바와 같이, 홀(720)의 하단(722)을 통해 오브젝트를 돌출시킴으로써 변화될 수 있다. 도 10에서, 세트 스크류(908)는 워크프레스(106)의 제2 섹션(704)에 형성된 나사형 홀(906)과 맞물리는 것으로 도시된다. 나사형 홀(906)은 홀(720)로 통한다(open into). 나사형 홀(906) 내에 배치된 세트 스크류(908)는 실장 플레이트(130)를 통해 형성된 클리어런스 홀(904)을 통하여 액세스될 수 있으며, 그에 의해 워크프레스(106)가 실장 플레이트(130)에 고정된 이후 세트 스크류(908)의 조정을 허용한다. 세트 스크류(908)는 거리(910)만큼 홀(720) 내로 전진될 수 있으며, 동일한 깊이(750)를 갖는 홀들(720)에 상주하는 푸셔 핀들(118X, 118Z)보다 많이 푸셔 핀(118Y)을 압축한다. 세트 스크류(908)는 세트 스크류(908)가 홀(720) 내로 연장되는 거리(910)만큼 홀(720)의 유효 깊이를 감소시킨다(즉, 거리(910)를 감한 깊이(750)). 따라서, 동일한 푸셔 핀들(118Y, 118Z)에 의해 생성된 힘은, 푸셔 핀(118Y)이 푸셔 핀(118Z)에 비해 칩 패키지 어셈블리(160)에 더 많은 힘을 인가하는 것을 초래할 것이다.
세트 스크류(908)가 홀(720) 내로 돌출하는 오브젝트로서 도 9에 예시되지만, 세트 스크류(908) 대신 이용될 수 있는 다른 오브젝트들은 다른 나사형 체결구들, 나사형 엘리먼트들, 선형 액추에이터들, 볼 또는 리드 스크류들, 솔레노이드들, 및 홀(720)에 배치된 푸셔 핀(118)의 단부를 제어가능하게 변위시켜, 그에 의해 칩 패키지 어셈블리(160)와의 접촉 시에 푸셔 핀(118)에 의해 생성된 힘을 조정하는 데 적합한 다른 액추에이터들을 포함한다.
도 10은 전도성 푸셔 핀(1018)을 갖는 도 1a 내지 도 1c의 워크프레스(106)의 다른 개략적인 부분 측면도이다. 전도성 푸셔 핀(1018)은 푸셔 핀(1018)을 통한 고주파수 신호 송신에 적합한 상업적으로 이용가능한 스프링 핀일 수 있다. 푸셔 핀(1018)은 또한, 푸셔 핀(1018)이 팁간에(tip to tip) 전도성이라는 것을 제외하고, 도 14 내지 도 20을 참조하여 아래에서 설명되는 푸셔 핀들(118) 중 임의의 푸셔 핀과 유사하게 구성될 수 있다.
전도성 푸셔 핀(1018)은 칩 패키지 어셈블리(160)의 상단 표면 상에 배치된 테스트 패드(174)와 테스트 제어기(128) 사이의 통신을 제공하는 데 유리하게 이용될 수 있다. 전도성 푸셔 핀(1018)은 홀(202)의 하단에 배치된 전도성 패드(1002)에 전기적으로 커플링된다. 전도성 패드(1002)는 워크프레스(106)를 통해 테스트 제어기(128)로 라우팅되는 배선(1004)에 의해 커플링된다. 전도성 푸셔 핀(1018)은 유리하게, 테스트 소켓(120)의 접촉 패드들(124)을 통해 연결된 라우팅들을 이용할 필요 없이, 테스트 제어기(128)가 칩 패키지 어셈블리(160)와 통신하게 허용한다. 패키지 기판(162)을 통해 형성되고 테스트 패드(174)를 다이(170)의 회로부(1106)에 커플링시키는 예시적인 라우팅(1102)이 도 11에 예시된다.
도 11은 도 1의 자동화된 테스트 시스템(100)의 소켓(120)에 배치된 칩 패키지 어셈블리(160)와 맞물리는 워크프레스(106)의 부분 단면도이다. 액추에이터(108)가 소켓(120)을 향해 워크프레스(106)를 전진시킴에 따라, 푸셔 핀들(118)(및 존재한다면, 1018)은 칩 패키지 어셈블리(160)의 다양한 컴포넌트들과 접촉하게 된다. 칩 패키지 어셈블리(160)의 다양한 컴포넌트들(예컨대, 패키지 기판(162)의 상단 표면(1104), 보강재(166), 표면 실장 회로 엘리먼트들(172), 테스트 패드(174), 및 다이들(168, 170))이 일반적으로 도 11에 예시된 바와 같이, 평평하지 않은 토포그래피를 가지므로, 푸셔 핀들(118, 1018)의 스토크는, 원하는 힘을 칩 패키지 어셈블리(160)에 여전히 인가하면서, 컴포넌트가 패키지 기판(162)의 상단 표면(1104) 위로 연장되는 상이한 높이들을 수용하기에 충분하다. 푸셔 핀들(118)이 작은 힘을 원하는 위치들에 인가하도록 구성될 수 있으므로, 푸셔 핀(118)의 비-전도성 속성으로 인한 인접한 핀들(118) 또는 칩 패키지 어셈블리(160)의 다른 컴포넌트들 사이의 단락 또는 표면 실장 회로 엘리먼트들(172)에 대한 손상의 두려움 없이, 표면 실장 회로 엘리먼트들(172)과 같은 취약한 컴포넌트들에 힘이 유리하게 인가될 수 있다. 게다가, 힘이 일반적으로 전체 칩 패키지 어셈블리(160)에 걸쳐 분산되므로, 솔더 범프들(164)과 접촉 패드들(124) 사이의 견고한 연결들이 유리하게 실현된다. 부가적으로, 푸셔 핀들(118)의 스토크는, 비-합치 패키지 접촉 표면들을 갖는 종래의 워크프레스들의 경우와 같이 더 높은 다이(예컨대, 다이(168))를 오버스트레스(overstress)하는 두려움 없이, 다양한 높이들의 인접한 표면들, 이를테면 다이들(168, 170)의 상단들이 수용될 수 있게 한다.
도 12는 도 1의 자동화된 테스트 시스템(100)의 소켓(120)에 배치된 칩 패키지 어셈블리(160)와 맞물리는 워크프레스(106)의 다른 부분 단면도이다. 도 12에서, 워크프레스(106)는 푸셔 핀들(118)의 팁들(714)과 칩 패키지 어셈블리(160)의 컴포넌트들 사이에 배치된 TIM(thermal interface material)(1200)의 층을 갖는다. TIM(1200)은 칩 패키지 어셈블리(160)의 상단 표면에 걸쳐 핀들(118)의 힘을 추가로 확산시키고 분산시키기 위해 이용될 수 있다.
도 12에 묘사된 예에서, TIM(1200)은 컴플라이언트 재료의 시트 형태이다. TIM(1200)의 시트는 테스트 패드(174) 위에 포지셔닝된 홀(1202)을 포함할 수 있으며, 그에 의해 신호 송신이 유지될 수 있도록 전도성 푸셔 핀(1018)과 테스트 패드(174) 사이의 직접적인 접촉을 가능하게 한다.
도 13은 도 1의 자동화된 테스트 시스템(100)의 소켓(120)에 배치된 칩 패키지 어셈블리(160)와 맞물리는 워크프레스(106)의 다른 부분 단면도이다. 도 13에서, 워크프레스(106)의 제2 섹션(704)은 다양한 깊이들의 홀들(720)을 가져서, 푸셔 핀들(118)에 의해 인가된 힘은 칩 패키지 어셈블리(160)의 테스팅 동안 개별 핀(118)이 접촉하는 패키지 컴포넌트의 높이 및 타입에 적합하도록 최상으로 맞춤화될 수 있다. 위에서 논의된 바와 같이, 워크프레스(106)에 배치된 각각의 푸셔 핀(118)에 의해 생성된 힘은, 스프링 상수 및 각각의 푸셔 핀(118)의 길이와 함께, 홀(720)의 깊이(750)의 파라미터들을 선택함으로써 제어된다. 이들 파라미터들은, 모든 푸셔 핀들(118)이 유닛 변위마다 균일한 힘을 가하거나 푸셔 핀들(118) 중 적어도 하나 또는 이들 모두가 유닛 변위마다 상이한 힘들을 가하도록 선택될 수 있다.
예컨대, 패키지 기판(162)의 상단 표면(1104)과 접촉하는 푸셔 핀(118)이 다이(170)의 상단과 접촉하는 푸셔 핀(118)보다 비교적 더 높은 힘을 인가하는 것이 바람직할 수 있다. 따라서, 패키지 기판(162)의 상단 표면(1104)과 접촉하는 푸셔 핀(118)은, 다이(170)의 상단과 접촉하는 푸셔 핀(118)이 배치되는 홀(720E)보다 얕은 홀(720A)에 배치될 수 있다. 유사하게, 보강재(166)의 상단 표면과 접촉하는 푸셔 핀(118)이 비교적 높은 힘을 인가하는 것이 바람직할 수 있으며, 따라서 보강재(166)의 상단 표면과 접촉하는 푸셔 핀(118)은, 다이(170)의 상단과 접촉하는 푸셔 핀(118)이 배치되는 홀(720E)보다, 보강재(166) 및 다이(170)가 패키지 기판(162)의 상단 표면(1104) 위로 돌출하는 차이에 비례하여, 더 얕은 홀(720B)에 배치될 수 있다. 더욱이, 표면 실장 회로 엘리먼트들(172) 및 테스트 패드(174)가 패키지 기판(162)의 상단 표면(1104) 위로 대략 동일한 양만큼 연장되더라도, 테스트 패드(174)의 상단 표면과 접촉하는 푸셔 핀(118)이 표면 실장 회로 엘리먼트들(172)에 인가되는 힘보다 비교적 높은 힘을 인가하는 것이 바람직할 수 있다. 따라서, 테스트 패드(174)와 접촉하는 푸셔 핀(118)은, 표면 실장 회로 엘리먼트들(172)과 접촉하는 푸셔 핀(118)이 배치되는 홀(720D)보다 얕은 홀(720C)에 배치될 수 있다. 유사하게, 다이(170)의 상단 표면과 접촉하는 푸셔 핀(118)이 다이(168)의 상단 표면과 접촉하는 푸셔 핀(118)과 대략 동일한 힘을 인가하는 것이 바람직할 수 있다. 다이(168)가 다이(170)보다 패키지 기판(162)의 상단 표면(1104) 위로 더 큰 높이로 연장되는 상단 표면을 가지므로, 다이(168)와 접촉하는 푸셔 핀(118)은, 다이(168)와 접촉하는 푸셔 핀(118)이 배치되는 홀(720F)보다 얕은 홀(720E)에 배치될 수 있어서, 다이들(168, 170) 둘 모두에 인가되는 힘들이 본질적으로 동일하게 된다.
도 11 내지 도 13이 푸셔 핀들(118)의 균일한 분포의 외관을 갖는 예를 제공하지만, 위에서 설명된 임의의 푸셔 핀 분포, 이를테면 도 2 내지 도 6을 참조하여 위에서 설명된 분포(그러나 이에 제한되지 않음)가 이용될 수 있다. 게다가, 푸셔 핀들(118)은 균일한 스토크 스프링 상수 또는 유닛 변위 당 힘을 갖는 것으로 제한되는 것이 아니라 오히려, 워크프레스 어셈블리(104)에 배치된 푸셔 핀들(118) 중 임의의 하나 이상은 동일한 워크프레스 어셈블리(104) 내에 배치된 하나 이상의 다른 푸셔 핀들(118)과는 상이한 스토크 스프링 상수 또는 유닛 변위 당 힘 중 하나 이상을 가질 수 있다.
도 14는 예시적인 푸셔 핀(118)의 사시도를 도시한다. 포고 핀, 푸셔 핀, 버클링 핀, 코브라 핀, MEMS(microelectromechanical) 핀 등으로부터 적응될 수 있는 푸셔 핀(118)은 제1 플런저(712), 제2 플런저(716) 및 스프링(1402)을 포함한다. 일 예에서, 플런저들(712, 716)은 약 0.5 내지 약 2.5밀리미터의 거리(예컨대, 스트로크)를 통해 축방향으로 변위될 수 있다. 일 예에서, 전기 절연(예컨대, 불연속) 경로는 푸셔 핀(118)을 통해 제1 및 제2 플런저(712, 716)의 노출된 대향 단부들 사이에 정의된다. 푸셔 핀(118)을 통해 정의된 전기 절연 경로는, 푸셔 핀(118)이 사용중일 경우 푸셔 핀(118)과 접촉할 수 있는 회로들을 의도하지 않게 단락시키는 것을 방지한다. 본 명세서에 설명된 푸셔 핀(118)이, DUT에 사용되기는 하지만, 전도성 푸셔 핀, 이를테면 전도성 푸셔 핀(1018) 또는 그 등가물이 이용되는 전기 신호, 접지 또는 전력의 통신을 요구하는 위치들에서의 사용에 의도되지는 않음을 유의한다.
제1 플런저(712)의 팁(714), 제1 플런저(712), 제2 플런저(716), 및 제2 플런저(716)의 팁(718) 중 적어도 하나는, 푸셔 핀(118)을 통해 전기 신호 격리(즉, 비-송신)를 제공하는 유전체 재료로 제조되거나, 그 재료의 일부를 갖거나, 그리고/또는 그 재료로 코팅된다. 도 14에 묘사된 예에서, 유전체 부분들(1410)이 푸셔 핀(118)을 통해 전기 불연속을 생성하는 수 개의 예시적인 위치들이 예시된다.
푸셔 핀(118)은, DUT에 사용중일 경우 푸셔 핀(118)에 가해지는 축방향 압축력을 견디기에 충분히 적합하게 강성인 재료로 제조될 수 있다. 예컨대, 푸셔 핀(118)은 최대 약 1600그램의 축방향 압축력을 견디도록 구성된다. 일 예에서, 푸셔 핀(118)은 탄소계 재료들, 섬유-강화 플라스틱, 금속들, 강성 중합체들 또는 다른 적합한 재료로 제조될 수 있다. 적합한 금속들은 다른 것들 중에서도 황동, 스테인리스 스틸, 베릴륨 구리 및 티타늄을 포함한다. 푸셔 핀(118)은 하나 이상의 재료들로 제조될 수 있으며, 일 예에서, 푸셔 핀(118)의 적어도 일부(1410)는, 푸셔 핀(118)이 팁(714)으로부터 팁(718)까지 전도성이지 않도록 유전체 재료로 제조된다.
스프링(1402)은 전도성 또는 비-전도성 재료로 제조되며, 제1 플런저(712)와 제2 플런저(716) 사이에 배치된다. 스프링(1402)은 제2 플런저(716)로부터 멀어지게 제1 플런저(712)를 편향시킨다. 스프링(1402)은 케이스(710) 내부에 또는 외부에 배치될 수 있다. 도 14에 묘사된 예에서, 스프링(1402)은 케이스(710)의 공동(1404)에 배치된다. 일 예에서, 스프링(1402)은 제2 플런저(716)의 스트로크의 약 절반에서 약 0.15 내지 1.00 뉴턴(N)의 힘을 생성하도록 선택된다.
위에서 논의된 바와 같이, 전기 절연 경로는 푸셔 핀(118)을 통해 정의된다. 즉, 푸셔 핀(118)의 길이를 정의했던 플런저들(712, 716)의 팁들(714, 718) 사이에 개방 회로가 형성된다. 푸셔 핀(118)을 통해 정의된 전기 절연 경로는 일반적으로, 푸셔 핀(118)이 사용중일 경우 푸셔 핀(118)의 팁들(714, 718)과 접촉할 수 있는 회로들을 의도하지 않게 단락시키는 것을 방지한다. 푸셔 핀(118)을 통한 전기 절연 경로를 달성하기 위해, 푸셔 핀(118)의 다양한 엘리먼트들은, 위에서 논의된 바와 같이 푸셔 핀(118)의 노출된 팁들(714, 718) 사이에 개방 회로가 형성되도록 전기 절연 재료로 제조 또는 코팅될 수 있다. 전기 절연 재료는 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료일 수 있다. 전기 절연 재료는 또한, 유전체 또는 전도성 베이스 재료 위에 도포된 전기 비-전도성 코팅일 수 있다. 전기 비-전도성 코팅은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료의 박막을 포함할 수 있다.
선택적으로 그리고 도 14에 부가적으로 도시된 바와 같이, 팁(714)은 선택적으로 전기 절연성일 수 있고, 팬텀(phantom)으로 도시된 바와 같이 케이스(710)의 외경보다 넓은 폭을 가질 수 있다. 팬텀으로 도시된 바와 같이, 넓은 팁(714)은 다이 또는 다른 DUT와 접촉할 경우 푸셔 핀(118)에 의해 생성된 힘을 더 큰 영역에 걸쳐 유리하게 분산시키며, 따라서 DUT에 인가된 압력을 감소시키고, DUT가 푸셔 핀(118)과의 상호작용을 통해 손상되게 될 확률을 감소시킨다. 부가적으로, 팁(714)이 전기 절연성인 실시예들에서, 팁(714)은 팁(714)과 접촉하는 인접한 회로들을 단락시킬 수 없으며, 따라서 솔더 연결들 및 노출된 회로 엘리먼트들, 이를테면 표면 실장 회로 엘리먼트들(172) 부근에서의 또는 심지어 그들과 접촉한 상태로의 푸셔 핀(118)의 사용을 허용한다.
도 15는 전기 절연 경로가 정의되어 있는 예시적인 푸셔 핀(1500)의 사시도이다. 푸셔 핀(1500)은, 스프링(1402)이 케이스(710)의 외부 상에 배치된다는 점을 제외하고, 위에서 설명된 푸셔 핀(118)과 동일하게 제조될 수 있다.
도 15에 묘사된 예에서, 팁(714)은 푸셔 핀(1500)을 통해 정의된 전기 절연 경로를 제공하기 위해 전기 절연성이다. 전기 절연 팁(714)은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료로 제조될 수 있다. 대안적으로, 전기 절연 팁(714)은, 유전체 또는 전도성 베이스 재료 위에 도포된 전기 비-전도성 코팅을 이용하여 제조될 수 있으며, 그 코팅은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료의 박막을 포함한다. 전기 절연 팁(714)은 푸셔 핀(118)의 팁들(714, 718) 사이에 개방 회로를 제공하며, 따라서 푸셔 핀(118)을 비-전도성으로 만든다.
전기 절연 팁(714)의 확대된 폭은, 종래의 푸셔 핀들과 비교하여, 다이 또는 다른 DUT와 접촉할 경우 푸셔 핀(118)에 의해 생성된 힘을 더 큰 영역에 걸쳐 유리하게 분산시키며, 따라서 DUT가 푸셔 핀(118)과의 상호작용을 통해 손상되게 될 확률을 감소시킨다.
도 16은 전기 절연 경로가 정의되어 있는 예시적인 푸셔 핀(1600)의 사시도이다. 푸셔 핀(1600)은, 예시적인 푸셔 핀(1600)이 플런저들(712, 716)을 커플링시키는 슬라이드 메커니즘(1102)을 갖는다는 점을 제외하고, 위에서 설명된 푸셔 핀들(118, 1500)과 동일하게 제조될 수 있다. 슬라이드 메커니즘(1102)은 하나의 플런저 부재, 예컨대 플런저(712)가 다른 플런저 부재, 예컨대, 플런저(716)에 대해 선형으로 슬라이딩하게 허용한다. 슬라이드 메커니즘(1102)은, 플런저들(712, 716)이 서로에 대해 이동할 수 있게 하는 임의의 적합한 선형 슬라이드, 이를테면 레일에 슬라이딩가능하게 실장된 하나 이상의 가이드들(guide)로서 구성될 수 있다. 스프링(1402)은 플런저들(712, 716)에 커플링되며, 핀(1600)의 팁들(714, 718)을 반대 방향들로 편향시킨다.
플런저들(712, 716)은 스탬핑된 재료, 이를테면 금속으로 제조되거나, 기계가공, 주조, 몰딩, 또는 다른 방식으로 형성될 수 있다. 대안적으로, 플런저들(712, 716)은 단단한 플라스틱으로부터 압출, 몰딩 또는 다른 방식으로 형성될 수 있다.
푸셔 핀(1600)은 푸셔 핀(1600)의 대향 팁들(714, 718) 사이에 정의된 전기 절연 경로를 갖는다. 푸셔 핀(1600)의 대향 팁들(714, 718) 사이에 정의된 전기 절연 경로는 임의의 수의 방식들로 실현될 수 있다. 예컨대, 제1 플런저(712)의 팁(714)은 전기 절연 팁(714)을 포함할 수 있다. 다른 예에서, 제2 플런저(716)의 팁(718)은 전기 절연 팁(714)을 포함할 수 있다. 대안적으로, 위에서 설명된 바와 같이, 제1 및 제2 플런저들(712, 716) 중 적어도 하나는 전기 절연 재료로 제조 또는 코팅되거나, 또는 푸셔 핀(1600)의 대향 팁들(714, 718) 사이의 전기 전도를 방지하는 전기 절연 부분을 포함할 수 있다.
도 17 및 도 18은 일 실시예에 따른, 외부 스프링(1402)을 갖는 예시적인 푸셔 핀(1700)의 측면도 및 정면도이다. 푸셔 핀(1700)은 제1 및 제2 플런저들(712, 716) 사이의 상대적인 모션을 가이드하는 "H" 구성을 갖는 그러한 플런저들(712, 716)을 이용하여 구성된다. 도 17 및 도 18에 묘사된 실시예에서, 각각의 플런저(712, 716)는, 각각의 플런저(712, 716)의 "H" 구성의 레그(leg)들이 서로 맞물릴 수 있도록 다른 플런저(712, 716)에 대해 30도 내지 90도와 같은 각도로 회전되는 평탄한 형태를 갖는다. 플런저들(712, 716)은 스탬핑된 재료들, 이를테면 금속들 또는 단단한 플라스틱으로 제조될 수 있다.
위에서 설명된 다른 핀들과 마찬가지로, 푸셔 핀(1700)은 푸셔 핀(1700)의 대향 팁들(714, 718) 사이에 정의된 전기 절연 경로를 갖는다. 푸셔 핀(1600)의 대향 팁들(714, 718) 사이에 정의된 전기 절연 경로는 임의의 수의 방식들로 실현될 수 있다. 예컨대, 제1 플런저(712)의 팁(714)은 전기 절연 팁(714)을 포함할 수 있다. 다른 예에서, 제2 플런저(716)의 팁(718)은 전기 절연 팁(714)을 포함할 수 있다. 대안적으로, 도 4 내지 도 7을 참조하여 설명된 바와 같이, 제1 및 제2 플런저들(712, 716) 중 적어도 하나는 전기 절연 재료로 제조 또는 코팅되거나, 또는 푸셔 핀(1700)의 대향 팁들(714, 718) 사이의 전기 전도를 방지하는 전기 절연 부분을 포함할 수 있다.
도 19는 압축성 탄성 재료로 제조된 스프링(1902)을 갖는 예시적인 푸셔 핀(1900)의 단면도이다. 스프링(1902)을 구성하는 압축성 탄성 재료는 발포체, 탄성중합체 또는 플라스틱 구체들로 제조될 수 있다. 스프링(1902)은 전기 전도성 또는 절연 재료로 제조될 수 있다.
위에서 설명된 다른 핀들과 마찬가지로, 푸셔 핀(1900)은 푸셔 핀(1900)의 대향 팁들(714, 718) 사이에 정의된 전기 절연 경로를 갖는다. 푸셔 핀(1900)의 대향 팁들(714, 718) 사이에 정의된 전기 절연 경로는 임의의 수의 방식들로 실현될 수 있다. 예컨대, 제1 플런저(712)의 팁(714)은 전기 절연 재료를 포함할 수 있다. 다른 예에서, 제2 플런저(716)의 팁(718)은 전기 절연 재료를 포함할 수 있다. 대안적으로, 위에서 설명된 바와 같이, 제1 및 제2 플런저들(712, 716) 중 적어도 하나는 전기 절연 재료로 제조 또는 코팅되거나, 또는 푸셔 핀(1400)의 대향 팁들(714, 718) 사이의 전기 전도를 방지하는 전기 절연 부분을 포함할 수 있다.
도 20은 일 실시예에 따른, 스프링 형태를 포함하는 일체형 구조를 갖는 예시적인 푸셔 핀(2000)의 측면도이다. 즉, 적어도 하나의 스프링(2015) 및 플런저들(712, 716)은 일체형 구조를 제공하기 위해 단일 덩어리의 재료로 제조된다. 예컨대, 일체형 구조는 스탬핑, 기계가공, MEMS 제조 기법들, 3D 프린팅 또는 다른 적합한 기법을 통해 달성될 수 있다.
도 20에 묘사된 실시예에서, 하나의 단부에서 프레임(2002)에 커플링된 2개의 스프링들(2015)이 이용된다. 각각의 스프링(2015)의 대향 단부들(예컨대, 팁들(714, 718))은 플런저들(712, 716)의 개개의 플런저에 커플링된다. 일 예에서, 스프링들(2015)은 평탄한 스프링들이다.
프레임(2002)은, 푸셔 핀(2000)이 형성되는 수용 홀 내에서 푸셔 핀(2000)을 지향시키는 가이드를 제공하기 위해 플런저들(712, 716) 및 스프링들(2015)을 측방향으로 둘러싼다. 팁들(714, 718)은, 팁들(714, 718)이 프레임(2002)의 경계들 내에서 후퇴하지 않으면서, 플런저들(712, 716)의 원하는 모션 범위를 허용하기에 충분한 거리로 프레임(2002) 내의 갭을 통해 축방향으로 연장된다.
위에서 설명된 다른 핀들과 마찬가지로, 푸셔 핀(2000)은 푸셔 핀(2000)의 대향 팁들(714, 718) 사이에 정의된 전기 절연 경로를 갖는다. 푸셔 핀(1600)의 대향 팁들(714, 718) 사이에 정의된 전기 절연 경로는 임의의 수의 방식들로 실현될 수 있다. 예컨대, 제1 플런저(712)의 팁(714)은 전기 절연 팁(714)을 포함할 수 있다. 다른 예에서, 제2 플런저(716)의 팁(718)은 전기 절연 팁(714)을 포함할 수 있다. 대안적으로, 도 4 내지 도 7을 참조하여 설명된 바와 같이, 제1 및 제2 플런저들(712, 716), 스프링들(2015) 중 적어도 하나는 전기 절연 재료로 제조 또는 코팅되거나, 또는 푸셔 핀(2000)의 대향 팁들(714, 718) 사이의 전기 전도를 방지하는 전기 절연 부분을 포함할 수 있다. 또 다른 예에서, 스프링들(2015)을 분리시키는 프레임(2002)의 일부는 푸셔 핀(2000)의 팁들(714, 718) 사이에 개방 회로를 제공하기 위해 전기 절연체로 제조 또는 코팅될 수 있다.
위에서 설명된 모든 푸셔 핀들에 있어서, 푸셔 핀들은 1.0mm 중심선-중심선 피치의, 축방향으로 정렬된 푸셔 핀들 사이의 피치를 허용하도록 사이징될 수 있다. 다른 예들에서, 중심선-중심선 피치는 0.4mm 만큼 작을 수 있다. 푸셔 핀들의 단부간(즉, 팁들(714, 718) 사이) 모션 범위(즉, 축방향 변위)는 0.7 내지 2.0mm의 범위에 있을 수 있다. 푸셔 핀들은 5.0 내지 0.15의 뉴턴의 힘을 생성할 수 있다.
도 21은 선택적인 온도 제어 블록(2100)을 갖는 도 1a 내지 도 1c의 칩 패키지 어셈블리 테스트 시스템(100)의 워크프레스(106)의 측면도이다. 온도 제어 블록(2100)은, 온도 제어 블록(2100)의 하부 표면(2108)이 워크프레스(106)의 하단 표면(116)을 통해 소켓(120)에 배치된 칩 패키지 어셈블리(160)에 노출되도록 워크프레스(106)로 통합된다. 온도 제어 블록(2100)은 워크프레스(106)에 직접 커플링되거나 또는 대안적으로는 실장 플레이트(130)에 커플링될 수 있다.
온도 제어 블록(2100)의 하부 표면(2108)은 패키지 기판(162)에 실장된 다이들(168, 170)의 토포그래피와 실질적으로 합치하도록 윤곽형성될 수 있다. 달리 말하면, 각각의 다이(168, 170)가 패키지 기판(162)의 상단 표면(1104) 위로 상이한 높이로 연장되더라도, 온도 제어 블록(2100)의 하부 표면(2108)은 각각의 다이(168, 170)의 상단 표면들과 정합하는 기하학적 구조를 가질 수 있다. 예컨대, 온도 제어 블록(2100)의 하부 표면(2108)은 평행한 평면 표면들의 하나 이상의 구역들, 이를테면 단차들을 포함할 수 있으며, 여기서 각각의 구역은 다이들(168, 170)의 개개의 다이의 상단 표면과 맞물리고 정합하도록 구성된다.
부가적으로, 온도 제어 블록(2100)은 적어도 하나의 냉각 채널(2104)(도 21에서 팬텀으로 도시됨)을 포함할 수 있다. 채널(2104)은 온도 제어 블록(2100)에 형성된 유입 포트(2102)와 배출 포트(2106) 사이에서 연장된다. 유입 및 배출 포트들(2102, 2106)은 냉각 매체, 이를테면 물, 오일, 냉매, 액체 질소 등이 채널(2104)을 통해 순환되게 허용하며, 따라서, 블록(2100)을 냉각시키고, 테스트 하에서 다이들(168, 170)로부터 생성된 열을 효과적으로 가라앉게 한다. 다른 예에서, 온도 제어 블록(2100)은, 예컨대 채널(2104)을 통해 순환되는 가열된 유체를 사용함으로써 또는 온도 제어 블록(2100) 내에 또는 그 상에 배치된 저항성 가열기를 이용함으로써, 다이(168, 170)를 가열시켜 높은 온도 테스트를 겪게 하는 데 이용될 수 있다.
도 22는 통합된 푸셔 핀들(118)을 포함하는 선택적인 온도 제어 블록(2100)을 갖는 도 1a 내지 도 1c의 칩 패키지 어셈블리 테스트 시스템(100)의 워크프레스(106)의 측면도이다. 도 22의 워크프레스(106)는, 도 22의 워크프레스(106)가 다이들(168, 170)과 접촉하기 위한 복수의 푸셔 핀들(118)을 포함한다는 점을 제외하고 도 21의 워크프레스(106)와 본질적으로 동일하게 구성된다.
도 22에 묘사된 예에서, 온도 제어 블록(2100)은 푸셔 핀 홀들(2206)의 제조를 가능하게 하기 위해 2개의 섹션들(2202, 2204)로 분할된다. 푸셔 핀 홀들(2206)은, 푸셔 핀들(118)이 온도 제어 블록(2100) 내에 확보되도록, 워크프레스(106)의 섹션들(702, 704)에서 제조된 홀들(202)과 유사하게 온도 제어 블록(2100)의 섹션들(2202, 2204)에서 제조된다.
도시되지 않았지만, 도 12에 예시된 TIM(1200)과 같은 TIM의 층은 선택적으로, 도 23 및 도 22에 설명된 예들 중 어느 하나에서 온도 제어 블록(2100)과 다이들(168, 170) 사이에서 이용될 수 있다. 게다가, 온도 제어 블록(2100)은 도 2 내지 도 9에 설명된 예들 중 임의의 예에 통합될 수 있다.
도 23은 칩 패키지 어셈블리, 이를테면 칩 패키지 어셈블리(160) 또는 다른 적합한 칩 패키지를 테스팅하기 위한 방법(2300)의 흐름도이다. 방법(2300)은 테스트 시스템(100)의 소켓(120)에 칩 패키지 어셈블리(160)를 로봇식으로 배치함으로써 동작(2302)에서 시작한다.
동작(2304)에서, 워크프레스(106)는, 워크프레스(106)로부터 연장되는 푸셔 핀들(118)이 칩 패키지 어셈블리(160)와 맞물려서 칩 패키지 어셈블리(160)의 다중-평면 토포그래피에 동적으로 합치하도록 소켓(120)을 향해 이동된다. 워크프레스(106)는, 칩 패키지 어셈블리(160)와 소켓(120)의 패드들(124) 사이의 양호한 전기 접촉을 보장하기에 충분한 힘을 푸셔 핀들(118)이 칩 패키지 어셈블리(160)에 인가하도록, 미리 정의된 거리만큼 소켓(120)을 향해 변위된다. 양호한 전기 접촉은 칩 패키지 어셈블리(160)와 테스트 제어기(128) 사이의 견고하고 효과적인 신호 송신을 가능하게 한다.
동작(2304)에서, 워크프레스(106)로부터 연장되는 푸셔 핀들(118)은 선택적으로, 칩 패키지 어셈블리(160)의 하나의 구역을 다른 구역보다 더 큰 밀도의 핀들(118)과 맞물리게 할 수 있다. 동작(2304)에서, 워크프레스(106)로부터 연장되는 푸셔 핀들(118)은 선택적으로, 칩 패키지 어셈블리(160)의 하나의 구역을, 칩 패키지 어셈블리(160)의 다른 구역과 맞물리는 핀들(118)과는 상이한 사이즈를 갖는 핀들(118)과 맞물리게 할 수 있다. 동작(2304)에서, 워크프레스(106)로부터 연장되는 하나의 푸셔 핀(118)은 선택적으로, 상이한 핀들(118)에 의해 칩 패키지 어셈블리(160)의 다른 구역에 인가되는 힘보다 큰 힘을 칩 패키지 어셈블리(160)의 하나의 구역에 인가할 수 있다. 동작(2304)에서, 푸셔 핀들(118) 둘 모두가 하나의 예에서는 실질적으로 동일한 거리로 변위되거나 또는 제2 예에서는 실질적으로 상이한 거리로 변위되더라도, 워크프레스(106)로부터 연장되는 하나의 푸셔 핀(118)은 선택적으로, 상이한 핀들(118)에 의해 칩 패키지 어셈블리(160)의 다른 구역에 인가되는 힘보다 큰 힘을 칩 패키지 어셈블리(160)의 하나의 구역에 인가할 수 있다. 동작(2304)에서, 푸셔 핀들(118) 둘 모두가 하나의 예에서는 실질적으로 동일한 거리로 변위되거나 또는 제2 예에서는 실질적으로 상이한 거리로 변위되더라도, 워크프레스(106)로부터 연장되는 하나의 푸셔 핀(118)은 선택적으로, 상이한 핀들(118)에 의해 칩 패키지 어셈블리(160)의 다른 구역에 인가되는 힘과 실질적으로 동일한 힘을 칩 패키지 어셈블리(160)의 하나의 구역에 인가할 수 있다.
선택적인 동작(2306)에서, 테스트 제어기(128)는, 워크프레스(106)를 통해 배치된 전도성 푸셔 핀(1018)을 통하여 칩 패키지 어셈블리(160)의 적어도 하나의 다이, 예컨대 다이(170)와 연통한다. 선택적인 동작(2308)에서, 다이들(168, 170) 중 하나 이상은 워크프레스(106)를 통해 배치된 온도 제어 블록(2100)을 통하여 열을 전도함으로써 냉각된다.
동작(2310)에서, 소켓(120), 및 선택적으로는 워크프레스(106)를 통해 배치된 하나 이상의 전도성 푸셔 핀들(1018)을 통해 이제 제어기(128)에 연결된 칩 패키지 어셈블리(160)는 테스트 제어기(128)에 의해 실행되는 테스트 루틴에 따라 테스팅된다. 위에서 설명된 바와 같이, 테스트는 DC 테스트 루틴, 번인 루틴, 포스트 번인 루틴, 최종 테스트 루틴 또는 칩 패키지 어셈블리(160)에 대해 수행될 다른 미리 정의된 테스트 루틴 중 하나 이상일 수 있다.
본 개시내용의 다른 예들은 일반적으로, 집적 회로 패키지 테스트 어셈블리들에서의 사용을 위한 전기 절연 푸셔 핀들을 제공한다. 본 명세서에 설명된 제1 예들에서, 분산된 힘이 더 큰 접촉 영역에 걸쳐 인가되게 허용하여, DUT들, 이를테면 집적 회로 칩들, 집적 회로 칩 패키지들, 인쇄 회로 기판들 등에 인가되는 압력의 감소를 초래해서, 그에 의해 다이 및/또는 패키지 박리(delamination) 및 다이 및/또는 기판 크랙(crack)들의 위험을 감소시키는 기법들이 제공된다. 본 명세서에 설명된 제2 예들에서, 푸셔 핀의 대향 단부들 사이에 정의된 전기 절연 경로를 포함하는 기법들이 제공된다. 푸셔 핀을 통해 정의된 전기 절연 경로는, 푸셔 핀이 DUT들에 사용중일 경우 푸셔 핀과 접촉할 수 있는 회로들을 의도하지 않게 단락시키는 것을 방지한다.
도 24는 예시적인 푸셔 핀(3100)의 사시도를 도시한다. 포고 핀, 스프링 핀, 버클링 핀, 코브라 핀, MEMS(microelectromechanical) 핀 등으로부터 적응될 수 있는 푸셔 핀(3100)은 제1 플런저 부재(3108), 제2 플런저 부재(3116) 및 스프링(3115)을 포함한다. 도 1 내지 도 23을 참조하여 위에서 설명된 푸셔 핀들 중 하나 이상은 푸셔 핀(3100)으로서 구성될 수 있다. 일 예에서, 전기 절연 경로는 푸셔 핀(3100)을 통해 제1 및 제2 플런저 부재들(3108, 3116)의 노출된 대향 단부들 사이에 정의된다. 푸셔 핀(3100)을 통해 정의된 전기 절연 경로는, 푸셔 핀(3100)이 사용중일 경우 푸셔 핀(3100)과 접촉할 수 있는 회로들을 의도하지 않게 단락시키는 것을 방지한다. 본 명세서에 설명된 푸셔 핀(3100)이, DUT들에 사용되기는 하지만, 종래의 푸셔 핀이 일반적으로 이용되는 전기 신호, 접지 또는 전력의 통신을 요구하는 위치들에서의 사용에 의도되지는 않음을 유의한다.
제1 플런저 부재(3108)는 몸체(3150)를 갖는다. 몸체(3150)는 제1 단부(3113) 및 제2 단부(3110)를 포함한다. 몸체(3150)는 원통형이거나 다른 단면 기하학적 구조를 가질 수 있다. 몸체(3150)는, DUT에 사용중일 경우 푸셔 핀(3100)에 가해지는 축방향 압축력을 견디기에 충분히 적합하게 강성인 재료로 제조될 수 있다. 예컨대, 몸체(3150)는 최대 약 1000그램의 축방향 압축력을 견디도록 구성된다. 일 예에서, 몸체(3150)는 탄소계 재료들, 섬유-강화 플라스틱, 금속들, 강성 중합체들 또는 다른 적합한 재료로 제조될 수 있다. 적합한 금속들은 다른 것들 중에서도 황동, 스테인리스 스틸, 베릴륨 구리 및 티타늄을 포함한다. 몸체(3150)는 하나 이상의 재료들로 제조될 수 있으며, 일 예에서, 몸체(3150)의 적어도 일부는 몸체(3150)가 단부(3113)로부터 단부(3110)까지 전도성이지 않도록 유전체 재료로 제조된다.
제2 플런저 부재(3116)는 또한 몸체(3152)를 갖는다. 몸체(3152)는 제1 플런저 부재(3108)의 몸체(3150)를 참조하여 위에서 설명된 것과 동일한 재료들로 제조될 수 있다. 몸체들(3150, 3152)은 동일한 재료들로 제조되거나 상이한 재료들로 제조될 수 있다. 일부 예들에서, 몸체들(3150, 3152) 중 적어도 하나는 단부간 비-전도성인 반면, 다른 예에서, 몸체들(3150, 3152) 둘 모두는 단부간 전도성일 수 있다. 제2 플런저 부재(3116)의 몸체(3152)는 제1 단부(3119) 및 제2 단부(3120)를 포함한다.
푸셔 핀(3100)은 쉘(3102)을 더 포함할 수 있다. 쉘(3102)은 선택적으로 제1 플런저 부재(3108)의 일부일 수 있다. 쉘(3102)은 제1 플런저 부재(3108)의 몸체(3150)를 참조하여 위에서 설명된 것과 동일한 재료들로 제조될 수 있다. 몸체(3150) 및 쉘(3102)은 동일한 재료들로 제조되거나 상이한 재료들로 제조될 수 있다. 일부 예들에서, 몸체(3150) 및 쉘(3102) 중 적어도 하나는 단부간 비-전도성인 반면, 다른 예에서, 몸체(3150) 및 쉘(3102) 둘 모두는 단부간 전도성일 수 있다.
쉘(3102)은 제1 단부(3104) 및 제2 단부(3106)를 갖는다. 공동(3107)은 제1 단부(3104)로부터 제2 단부(3106)까지 쉘(3102)을 통해 형성된다. 제1 플런저 부재(3108)의 제1 단부(3113)는 쉘(3102)의 제1 단부(3104)를 통해 공동(3107)에 배치된다. 일 예에서, 제1 플런저 부재(3108)의 제1 단부(3113)는, 제1 플런저 부재(3108)가 쉘(3102)에 대해 이동되지 않도록 쉘(3102)의 공동(3107)에 고정된다. 제1 플런저 부재(3108)는 임의의 적합한 방식으로 쉘(3102)에 고정될 수 있다. 예컨대, 제1 플런저 부재(3108)는, 접착제들, 가압 피트(fit) 맞물림, 스웨그형 연결(swaged connection), 나사산들, 크림핑(crimping), 브레이징(brazing), 용접, 체결구들 또는 다른 적합한 기법을 사용하여 쉘(3102)에 고정될 수 있다. 다른 예에서, 제1 플런저 부재(3108)의 제1 단부(3113)는, 제1 플런저 부재(3108)가 쉘(3102)에 대해 축방향으로 이동될 수 있도록 쉘(3102)의 공동(3107)에 이동가능하게 배치된다. 제1 플런저 부재(3108)가 쉘(3102)에 대해 축방향으로 이동되는 것이 바람직한 그러한 실시예에서, 제1 플런저 부재(3108)의 제1 단부(3113)는, 쉘(3102)의 공동(3107)과의 제2 플런저 부재(3116)의 맞물림을 참조하여 아래에서 추가로 설명되는 바와 같이, 쉘(3102)의 공동(3107) 내에 확보될 수 있다.
바로 위에서 언급된 바와 같이, 제2 플런저 부재(3116)는, 제2 플런저 부재(3116)가 쉘(3102)에 대해 축방향으로 이동하게 허용하는 방식으로 쉘(3102)의 공동(3107)과 맞물린다. 예컨대, 제2 플런저 부재(3116)의 제1 단부(3119)는 쉘(3102)의 제2 단부(3106)를 통해 공동(3107)에 배치된다. 쉘(3102)은, 제2 플런저 부재(3116)가 움직임의 상당한 제한 없이 쉘(3102)의 제2 단부(3106)를 통해 축방향으로 변위될 수 있도록 제2 플런저 부재(3116)의 몸체(3152)가 플랜지(3156)를 통해 연장되게 허용하도록 사이징된 내경을 갖는 플랜지(3156)를 포함한다. 플랜지(3156)는 쉘(3102)을 크림핑함으로써, 헤딩(heading) 또는 다른 적합한 기법에 의해 형성될 수 있다. 플랜지(3156)의 내경은 제2 플런저 부재(3116)의 제2 단부(3106)에서 형성된 헤드(3154)의 직경보다 작으며, 따라서 제2 플런저 부재(3116)가 쉘(3102)의 제2 단부(3106)를 통해 공동(3107) 밖으로 완전히 슬라이딩하는 것을 방지함으로써 공동(3107) 내에 제2 플런저 부재(3116)를 확보한다. 일 예에서, 제2 플런저 부재(3116)는 약 0.5 내지 약 2.5밀리미터의 거리를 통해 축방향으로 변위될 수 있다.
스프링(3115)은 전도성 또는 비-전도성 재료로 제조되며, 제1 플런저 부재(3108)와 제2 플런저 부재(3116) 사이에 배치된다. 스프링(3115)은 제2 플런저 부재(3116)로부터 멀어지게 제1 플런저 부재(3108)를 편향시킨다. 스프링(3115)은 쉘(3102) 내부에 또는 외부에 배치될 수 있다. 도 24에 묘사된 예에서, 스프링(3115)은 쉘(3102)의 공동(3107)에 배치된다.
예컨대, 스프링(3115)은 제1 단부(3112) 및 제2 단부(3118)를 갖는다. 스프링(3115)의 제1 단부(3112)는 제1 플런저 부재(3108)의 몸체(3150)의 제1 단부(3113)에 대해 배치된다. 스프링(3115)의 단부(3118)는 제2 플런저 부재(3116)의 몸체(3152)의 제1 단부(3119)에 대해 배치된다. 제1 플런저 부재(3108)의 몸체(3150)의 제1 단부(3113)와 쉘(3102)의 플랜지(3156) 사이의 거리는, 제2 플런저 부재(3116)가 쉘(3102)로부터 완전히 연장될 경우 스프링(3115)이 결정된 프리-로드(pre-load) 힘을 생성하도록 선택된다. 일 예에서, 스프링(3115)은 제2 플런저 부재(3116)의 스트로크의 약 절반에서 약 0.15 내지 1.00 뉴턴(N)의 힘을 생성하도록 선택된다.
위에서 논의된 바와 같이, 전기 절연 경로는 푸셔 핀(3100)을 통해 정의된다. 즉, 푸셔 핀(3100)의 길이를 정의했던 플런저 부재들(3108, 3116)의 제2 단부들(3110, 3120) 사이에 개방 회로가 형성된다. 예컨대, 전기 절연 경로는 푸셔 핀(3100)을 통해 제1 플런저 부재(3108)의 노출된 제2 단부와 제2 플런저 부재(3116)의 노출된 제2 단부 사이에 정의된다. 푸셔 핀(3100)을 통해 정의된 전기 절연 경로는 일반적으로, 푸셔 핀(3100)이 사용중일 경우 푸셔 핀(3100)의 제2 단부들(3110, 3120)과 접촉할 수 있는 회로들을 의도하지 않게 단락시키는 것을 방지한다. 푸셔 핀(3100)을 통한 전기 절연 경로를 달성하기 위해, 푸셔 핀(3100)의 다양한 엘리먼트들은, 푸셔 핀(3100)의 노출된 제2 단부들(3110, 3120) 사이에 개방 회로가 형성되도록 전기 절연 재료로 제조 또는 코팅될 수 있다. 전기 절연 재료는 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료일 수 있다. 전기 절연 재료는 또한, 유전체 또는 전도성 베이스 재료 위에 도포된 전기 비-전도성 코팅일 수 있다. 전기 비-전도성 코팅은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료의 박막을 포함할 수 있다.
도 24에 묘사된 예에서, 제1 플런저 부재(3108)의 제2 단부(3110)는 전기 절연 팁(3114)을 포함할 수 있다. 전기 절연 팁(3114)은, 유전체 또는 전도성 베이스 재료 위에 도포된 전기 비-전도성 코팅을 포함하는 위에서 설명된 전기 절연 재료들 중 임의의 재료로 제조 또는 코팅될 수 있으며, 그 코팅은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료의 박막을 포함한다. 전기 절연 팁(3114)은 몸체(3150)의 일부이거나, 또는 제1 플런저 부재(3108)의 제2 단부(3110)에 별개로 연결될 수 있다. 전기 절연 팁(3114)은 푸셔 핀(3100)의 제2 단부들(3110, 3120) 사이에 개방 회로를 제공하며, 따라서 푸셔 핀(3100)을 비-전도성으로 만든다.
선택적으로 그리고 도 24에 부가적으로 도시된 바와 같이, 전기 절연 팁(3114)은 쉘(3102)의 외경보다 넓은 폭을 가질 수 있다. 넓은 팁(3114)은, 종래의 푸셔 핀들과 비교할 때, 다이 또는 다른 DUT와 접촉할 경우 푸셔 핀(3100)에 의해 생성된 힘을 더 큰 영역에 걸쳐 유리하게 분산시키며, 따라서 DUT에 인가된 압력을 감소시키고, DUT가 푸셔 핀(3100)과의 상호작용을 통해 손상되게 될 확률을 감소시킨다. 부가적으로, 팁(3114)이 전기 절연성이므로, 팁(3114)은 팁(3114)과 접촉하는 인접한 회로들을 단락시킬 수 없으며, 따라서 종래의 푸셔 핀들보다 훨씬 더 넓은 푸셔 핀(3100)의 제2 단부(3120)에 대한 폭들의 사용을 허용하여, 그에 의해 접촉력들이 종래의 푸셔 핀 설계들보다 훨씬 더 넓게 유리하게 확산되게 허용한다.
제1 플런저 부재(3108)의 전기 절연 팁(3114)에 부가하여, 제2 플런저 부재(3116)의 제2 단부(3120)는 전기 절연 팁(3124)을 포함할 수 있다. 전기 절연 팁(3124)은, 유전체 또는 전도성 베이스 재료 위에 도포된 전기 비-전도성 코팅을 포함하는 위에서 설명된 전기 절연 재료들 중 임의의 재료로 제조 또는 코팅될 수 있으며, 그 코팅은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료의 박막을 포함한다. 전기 절연 팁(3124)은 몸체(3152)의 일부이거나, 또는 제2 플런저 부재(3116)의 제2 단부(3120)에 별개로 연결될 수 있다. 전기 절연 팁(3124)은 푸셔 핀(3100)의 제2 단부들(3110, 3120) 사이에 개방 회로를 제공하며, 따라서 푸셔 핀(3100)을 비-전도성으로 만든다. 푸셔 핀(3100)의 양 단부들(3110, 3120) 상에 전기 절연 팁들(3114, 3124)을 갖는 것은, 핀(3100)의 다른 부분 및 다른 전도성 오브젝트와의 전기 연결을 통해 회로들을 단락시킬 두려움 없이, 핀(3100)이 핀(3100)의 어느 하나의 단부로부터 회로들과 맞물리게 유리하게 허용한다.
도 25는 일 실시예에 따른, 전기 절연 팁(3214)을 갖는 예시적인 푸셔 핀(3200)의 사시도를 도시한다. 푸셔 핀(3200)은, 제2 전기 절연 팁이 제2 플런저 부재(3116)의 단부(3120) 상에 배치되지 않으면서 전기 절연 팁(3214)이 제1 플런저 부재(3108) 상에 배치된다는 점을 제외하고, 위에서 설명된 푸셔 핀(3100)과 동일하게 제조될 수 있다. 전기 절연 팁(3214)은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료로 제조될 수 있다. 대안적으로, 전기 절연 팁(3214)은, 유전체 또는 전도성 베이스 재료 위에 도포된 전기 비-전도성 코팅을 이용하여 제조될 수 있으며, 그 코팅은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료의 박막을 포함한다. 전기 절연 팁(3214)은 몸체(3150)의 일부이거나, 또는 제1 플런저 부재(3108)의 제2 단부(3110)에 별개로 연결될 수 있다. 전기 절연 팁(3214)이 제1 플런저 부재(3108)의 제2 단부(3110)에 별개로 연결되는 실시예들에서, 팁(3214)은 체결구들, 접착제들, 스웨이징(swaging), 가압-피트, 나사산, 핀들, 또는 다른 적합한 체결 기법을 이용하여 몸체(3150)에 연결될 수 있다. 전기 절연 팁(3114)은 푸셔 핀(3100)의 제2 단부들(3110, 3120) 사이에 개방 회로를 제공하며, 따라서 푸셔 핀(3100)을 비-전도성으로 만든다.
전기 절연 팁(3114)의 확대된 폭은, 종래의 푸셔 핀들과 비교하여, 다이 또는 다른 DUT와 접촉할 경우 푸셔 핀(3100)에 의해 생성된 힘을 더 큰 영역에 걸쳐 유리하게 분산시키며, 따라서 DUT가 푸셔 핀(3100)과의 상호작용을 통해 손상되게 될 확률을 감소시킨다.
도 26은 일 실시예에 따른, 전기 절연 팁(3324)을 갖는 예시적인 푸셔 핀(3300)의 사시도를 도시한다. 제2 플런저 부재(3116)의 제2 단부(3120)는 전기 절연 팁(3324)을 포함할 수 있다. 전기 절연 팁(3324)은 위에서 설명된 전기 절연 재료들 중 임의의 재료로 제조 또는 코팅될 수 있다. 대안적으로, 전기 절연 팁(3314)은, 유전체 또는 전도성 베이스 재료 위에 도포된 전기 비-전도성 코팅을 이용하여 제조될 수 있으며, 그 코팅은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료의 박막을 포함한다. 전기 절연 팁(3324)은 몸체(3152)의 일부이거나, 또는 제2 플런저 부재(3116)의 제2 단부(3120)에 별개로 연결될 수 있다. 전기 절연 팁(3324)이 제2 플런저 부재(3116)의 제2 단부(3120)에 별개로 연결되는 실시예들에서, 팁(3324)은 체결구들, 접착제들, 스웨이징, 가압-피트, 나사산, 핀들, 또는 다른 적합한 체결 기법을 이용하여 몸체(3152)에 연결될 수 있다.
전기 절연 팁(3324)이 몸체(3152)의 일부일 경우, 팁(3324) 및 몸체(3152) 둘 모두는 전기 절연 재료, 이를테면 제2 플런저 부재(3116)의 몸체(3152)를 참조하여 설명된 전기 절연 재료들 중 임의의 재료로 제조되거나 코팅될 수 있다. 팁(3324) 및 몸체(3152)는 동일한 재료들로 제조되거나 상이한 재료들로 제조될 수 있다. 팁(3324)이 전기 절연성이므로, 팁(3324)은 팁(3324)과 접촉하는 인접한 회로들을 단락시킬 수 없다. 전기 절연 팁(3324)은 푸셔 핀(3300)의 제2 단부들(3110, 3120) 사이에 개방 회로를 제공하며, 따라서 푸셔 핀(3300)을 비-전도성으로 만든다.
제1 플런저 부재(3108)의 팁(3314)이 또한 도 26에 도시된다. 팁(3314)은 전도성 또는 비-전도성 재료로 제조될 수 있다. 팁(3314)은 쉘(3102)의 외경보다 넓은 폭을 가질 수 있다. 넓은 팁(3314)은, 종래의 푸셔 핀들과 비교하여, 다이 또는 다른 DUT와 접촉할 경우 푸셔 핀(3300)에 의해 생성된 힘을 더 큰 영역에 걸쳐 유리하게 분산시키며, 따라서 DUT가 푸셔 핀(3300)과의 상호작용을 통해 손상되게 될 확률을 감소시킨다. 팁(3314)이 전기 절연 재료로 제조 또는 코팅되는 실시예들에서, 팁(3314)은 팁(3314)과 접촉하는 인접한 회로들을 단락시킬 수 없으며, 따라서 종래의 푸셔 핀들보다 훨씬 더 넓은 푸셔 핀(3300)의 제2 단부(3110)에 대한 폭들의 사용을 허용하여, 그에 의해 접촉력들이 종래의 푸셔 핀 설계들보다 훨씬 더 넓게 유리하게 확산되게 허용한다.
도 27은 일 실시예에 따른, 전기 절연 제1 플런저 부재(3408)를 갖는 예시적인 푸셔 핀(3400)의 사시도를 도시한다. 제1 플런저 부재(3408)는 몸체(3450)를 갖는다. 몸체(3450)는 제2 단부(3110)를 포함한다. 몸체(3450)는 원통형이거나 다른 단면 기하학적 구조를 가질 수 있다. 몸체(3450)는, DUT에 사용중일 경우 푸셔 핀(3400)에 가해지는 축방향 압축력을 견디기에 충분히 적합하게 강성인 재료로 제조될 수 있다. 예컨대, 몸체(3450)는 최대 약 1000그램의 축방향 압축력을 견디도록 구성된다. 일 예에서, 몸체(3450)는 탄소계 재료들, 섬유-강화 플라스틱, 강성 중합체들 또는 다른 적합한 전기 절연 재료로 제조될 수 있다. 몸체(3450)는 하나 이상의 재료들로 제조될 수 있으며, 일 예에서, 몸체(3450)의 적어도 일부는 몸체(3450)가 단부(3113)로부터 단부(3110)까지 전도성이지 않도록 유전체 재료로 제조된다.
전기 절연 제1 플런저 부재(3408)는, 몸체(3450)의 일부이거나 몸체(3450)로부터 분리된 팁(3314)을 포함할 수 있다. 팁(3314)이 제1 플런저 부재(406)의 제2 단부(3110)에 별개로 연결되는 실시예들에서, 팁(3314)은 체결구들, 접착제들, 스웨이징, 가압-피트, 나사산, 핀들, 또는 다른 적합한 체결 기법을 이용하여 몸체(3450)에 연결될 수 있다.
팁(3314)이 몸체(3450)의 일부일 경우, 팁(3314) 및 몸체(3450) 둘 모두는 전기 절연 재료, 이를테면 제1 플런저 부재(3108)의 몸체(3150)를 참조하여 설명된 전기 절연 재료들 중 임의의 재료로 제조되거나 코팅될 수 있다. 제1 플런저 부재(3408)의 팁(3314) 및 몸체(3150)는 동일한 재료들로 제조되거나 상이한 재료들로 제조될 수 있다. 제1 플런저 부재(3408)가 전기 절연성이므로, 제1 플런저 부재(3408)는 제1 플런저 부재(3408)와 접촉하는 인접한 회로들을 단락시킬 수 없다. 전기 절연 제1 플런저 부재(3408)는 푸셔 핀(3400)의 제2 단부들(3110, 3120) 사이에 개방 회로를 제공하며, 따라서 푸셔 핀(3400)을 비-전도성으로 만든다.
도 28은 일 실시예에 따른, 전기 절연 제2 플런저 부재(3516)를 갖는 예시적인 푸셔 핀(3500)의 사시도를 도시한다. 제2 플런저 부재(3516)는 전기 절연 재료로 제조 또는 코팅된 몸체(3552)를 갖는다. 몸체(3552)는 제1 단부(3119) 및 제2 단부(3120)를 포함한다. 몸체(3552)는 원통형이거나 다른 단면 기하학적 구조를 가질 수 있다. 몸체(3552)는, DUT에 사용중일 경우 푸셔 핀(3500)에 가해지는 축방향 압축력을 견디기에 충분히 적합하게 강성인 재료로 제조될 수 있다. 예컨대, 몸체(3552)는 최대 약 1000그램의 축방향 압축력을 견디도록 구성된다. 일 예에서, 몸체(3552)는 탄소계 재료들, 섬유-강화 플라스틱, 강성 중합체들 또는 다른 적합한 전기 절연 재료로 제조될 수 있다. 몸체(3552)는 하나 이상의 재료들로 제조될 수 있으며, 일 예에서, 몸체(3552)의 적어도 일부는 몸체(3552)가 단부(3119)로부터 단부(3120)까지 전도성이지 않도록 유전체 재료로 제조된다.
전기 절연 제2 플런저 부재(3516)는, 몸체(3552)의 일부이거나 몸체(3552)로부터 분리된 팁(3124)을 포함할 수 있다. 팁(3124)이 제2 플런저 부재(3516)의 제1 단부(3119)에 별개로 연결되는 실시예들에서, 팁(3124)은 체결구들, 접착제들, 스웨이징, 가압-피트, 나사산, 핀들, 또는 다른 적합한 체결 기법을 이용하여 몸체(3552)에 연결될 수 있다.
팁(3124)이 몸체(3552)의 일부일 경우, 팁(3124) 및 몸체(3552) 둘 모두는 전기 절연 재료, 이를테면 제2 플런저 부재(3116)의 몸체(3152)를 참조하여 설명된 전기 절연 재료들 중 임의의 재료로 제조되거나 코팅될 수 있다. 제2 플런저 부재(3516)의 팁(3124) 및 몸체(3552)는 동일한 재료들로 제조되거나 상이한 재료들로 제조될 수 있다. 제2 플런저 부재(3516)가 전기 절연성이므로, 제2 플런저 부재(3516)는 제2 플런저 부재(3516)와 접촉하는 인접한 회로들을 단락시킬 수 없다. 전기 절연 제1 플런저 부재(3408)는 푸셔 핀(3500)의 제2 단부들(3110, 3120) 사이에 개방 회로를 제공하며, 따라서 푸셔 핀(3500)을 비-전도성으로 만든다.
도 29는 일 실시예에 따른, 전기 절연 쉘(3602)을 갖는 예시적인 푸셔 핀(3600)의 사시도를 도시한다. 쉘(3602)은 선택적으로 제1 플런저 부재(3108)의 일부일 수 있다. 쉘(3602)은 제1 단부(3104) 및 제2 단부(3106)를 갖는다. 쉘(3602)은 제1 플런저 부재(3108)의 몸체(3150)를 참조하여 위에서 설명된 것과 동일한 전기-절연 재료들로 제조될 수 있다. 몸체(3150) 및 쉘(3602)은 동일한 재료들로 제조되거나 상이한 재료들로 제조될 수 있다. 일부 예들에서, 쉘(3602) 및 몸체(3150) 중 적어도 하나는 제1 단부(3104)로부터 제2 단부(3106)까지 전기적으로 비-전도성인 반면, 다른 예에서, 쉘(3602) 및 몸체(3150) 둘 모두는 단부간 전도성일 수 있다.
쉘(3602)은, 제2 플런저 부재(3116)가 움직임의 상당한 제한 없이 쉘(3602)의 제2 단부(3106)를 통해 축방향으로 변위되도록 제2 플런저 부재(3116)의 몸체(3152)가 플랜지(3156)를 통해 연장되게 허용하도록 사이징된 내경을 갖는 플랜지(3156)를 포함한다. 플랜지(3156)는 쉘(3602)을 크림핑함으로써, 헤딩 또는 다른 적합한 기법에 의해 형성될 수 있다. 플랜지(3156)의 내경은 제2 플런저 부재(3116)의 제2 단부(3106)에서 형성된 헤드(3154)의 직경보다 작으며, 따라서 제2 플런저 부재(3116)가 쉘(3602)의 제2 단부(3106)를 통해 공동(3107) 밖으로 완전히 슬라이딩하는 것을 방지함으로써 공동(3107) 내에 제2 플런저 부재(3116)를 확보한다.
도 30은 일 실시예에 따른, 제1 플런저 부재(3708)의 전기 절연 부분(3704)을 예시한 예시적인 푸셔 핀의 제1 플런저 부재(3708)의 일부의 정면도를 도시한다. 제1 플런저 부재(3708)는 전기 절연 부분(3704) 및 적어도 하나의 다른 부분으로 구성된 몸체(3750)를 포함한다. 제1 플런저 부재(3708)의 몸체(3750)의 적어도 하나의 다른 부분은 전도성 재료, 이를테면 금속으로부터 또는 비-전도성 재료로 제조될 수 있다. 몸체(3750)의 모든 부분들은, 하나의 부분, 예컨대 부분(3704)이 비-전기 전도성 재료로 제조되는 한 동일한 재료들로 제조될 필요가 없다.
도 30에 묘사된 예에서, 제1 플런저 부재(3708)는, 전기 절연 부분(3704)을 샌드위치하는 제1 부분(3702) 및 제2 부분(3706)을 포함한다. 그러나, 전기 절연 부분(3704)은 대안적으로, 부분들(3702, 3706) 중 하나에 인접하고 다른 부분에는 인접하지 않게 포지셔닝될 수 있다. 전기 절연 부분(3704)은 몸체(3750)를 비-전도성으로 만든다. 즉, 몸체(3750)는 개재한 비-전도성 부분(3704)으로 인해 제1 부분(3702)으로부터 제2 부분(3706)까지 몸체(3750)의 길이를 따라 전기적으로 비-전도성이다. 전기 절연 부분(3704)은 세라믹, 고무 또는 라텍스의 형태, 플라스틱, 유리, 또는 다른 적합한 전기 절연 재료로 제조될 수 있다. 전기 절연 부분(3704)은 체결구들, 접착제들, 스웨이징, 가압-피트, 나사산, 핀들, 또는 다른 적합한 체결 기법을 이용하여 커플링될 수 있다.
전기 절연 부분(3704)이 제1 플런저 부재(3708)의 일부인 것으로 도시되지만, 플런저 부재(3116) 및 쉘(3102) 중 임의의 하나 이상은, 플런저 부재(3116) 또는 쉘(3102)의 몸체(3152)의 일부로서 전기 절연 부분(3704)을 포함하도록 구성될 수 있다.
도 31은 본 명세서에 설명된 푸셔 핀들 중 적어도 하나 또는 다른 유사한 푸셔 핀을 이용하는 집적 회로 패키지 테스트 어셈블리(3800)의 개략적인 블록 다이어그램을 도시한다. 테스트 어셈블리(3800)는 하단 단부(3804)를 갖는 액추에이터(3802)를 포함할 수 있다. 테스트 어셈블리(3800)는 상단 단부(3810) 및 하단 단부(3808)를 갖는 워크프레스(3806)를 더 포함할 수 있다. 워크프레스(3806)의 상단 단부(3810)는 액추에이터(3802)의 하단 단부(3804)와 정합한다. 워크프레스(3806)의 하단 단부(3808)에는 제1 복수의 푸셔 핀들(3812a 내지 3812n)이 임베딩된다. 푸셔 핀들(3812a 내지 3812n) 중 적어도 하나는 본 명세서에 설명된 푸셔 핀들 또는 다른 유사한 전도성 푸셔 핀 중 임의의 푸셔 핀으로서 구성될 수 있다. 테스트 어셈블리(3800)는 상단 단부(3821) 및 하단 단부(3818)를 갖는 소켓(3814)을 더 포함할 수 있다. 소켓(3814)의 상단 단부(3821)는 내부에 삽입된 제2 복수의 푸셔 핀들(3820a 내지 3820n)을 포함할 수 있다. 푸셔 핀들(3820a 내지 3820n) 중 적어도 하나는 본 명세서에 설명된 푸셔 핀들 또는 다른 유사한 전도성 푸셔 핀 중 임의의 푸셔 핀으로서 구성될 수 있다. 제1 복수의 푸셔 핀들(3812a 내지 3812n) 중 적어도 하나(예컨대, 3812a) 및/또는 제2 복수의 푸셔 핀들(3820a 내지 3820n) 중 적어도 하나는 본 명세서에 설명된 푸셔 핀들에 대응하는 전기 절연 재료로 제조되거나 코팅된 부분을 가지며, 따라서 DUT의 단락을 유리하게 방지한다. 아래에서 설명되는 푸셔 핀들이 또한 테스트 어셈블리(3800)에서 이용될 수 있다.
테스트 어셈블리(3800)는 DUT를 테스팅하도록 구성된다. DUT는 집적 회로 패키지(3813)로서 도 31에 예시된다. 집적 회로 패키지(3813)는 하나 이상의 다이들(3816a 내지 3816n)이 실장된 기판(3817)을 포함한다. 집적 회로 패키지(3813)는 액추에이터(3802)에 의해 워크프레스(3806)에 인가되는 힘의 영향 하에서 워크프레스(3806)에 의해 소켓(3814)으로 푸시되도록 구성될 수 있다. 집적 회로 패키지(3813)는 테스트 어셈블리(3800)에서 테스트 하에 있는 동안, 워크프레스(3806)와 소켓(3814) 사이에 클램핑된다. 테스트 어셈블리(3800)는 테스트 베드(test bed)(3824)를 더 포함할 수 있으며, 그 베드 내에서, 테스트 제어기(3826)가 집적 회로 패키지(3813)와 통신할 수 있도록, 소켓(3814) 내에 임베딩된 전기적으로 전도성인 푸셔 핀들(3820a 내지 3820n) 중 하나 이상에 테스트 제어기(3826)가 전기적으로 커플링된다.
동작 시에, 액추에이터(3802)는 소켓(3814)에 배치된 칩 패키지(3813)를 향해 워크프레스(3806)를 변위시키기 위해 힘을 인가하도록 동작된다. 응답으로, 워크프레스(3806)는 제1 복수의 푸셔 핀들(3812a 내지 3812n)을 변위시킨다. 푸셔 핀들(3812a 내지 3812n)은 기판(3817) 상에 위치된 다이들(3816a 내지 3816n) 중 하나 이상 및/또는 칩 패키지(3813)의 다른 부분(들)과 맞물릴 수 있으며, 이는 결국, 핀들(3812a 내지 3812n)과 접촉하는 하나 이상의 다이들(3816a 내지 3816n)의 제1 영역 및/또는 칩 패키지(3813)의 다른 부분(들)에 걸쳐 힘을 인가한다. 이러한 힘은 테스트 베드(3824) 위에 놓인 소켓(3814) 내의 제2 복수의 푸셔 핀들(3820a 내지 3820n)과 맞물리기 위해 칩 패키지(3813)를 소켓(3814)으로 푸시한다. 이어서, 테스트 제어기(3826)는, 전기적으로 전도성인 푸셔 핀들(3820a 내지 3820n), 또는 패키지(3813)와 소켓(3814) 사이에 설정된 다른 전기 상호연결을 통해 다이들(3816a 내지 3816n)을 테스팅하기 위해 전류들, 전압들, 및/또는 센서들(도시되지 않음)을 인가할 수 있다.
도 31a는 푸셔 핀들(3812a 내지 3812d)과 접촉하는 칩 패키지(3813)의 확대된 부분의 일 예를 도시한다. 도 31a에 묘사된 예에서, 푸셔 핀(3812a)은 기판(3817)의 상단 표면(840)과 접촉하는 것으로 예시되고, 푸셔 핀(3812b)은 기판(3817)의 상단 표면(840) 상에 배치된 표면 실장 회로 컴포넌트(3842)와 접촉하는 것으로 예시되고, 푸셔 핀(3812c)은 기판(3817)의 상단 표면(840) 상에 배치된 보강재(3844)와 접촉하는 것으로 예시되며, 푸셔 핀(3812d)은 다이(3816)의 상단 표면과 접촉하는 것으로 예시된다. 표면 실장 회로 컴포넌트(3842)는 수동 회로 컴포넌트, 이를테면 저항기들, 커패시터들, 다이오드들, 인덕터들 등일 수 있다. 푸셔 핀들(3812a 내지 3812d)이 칩 패키지(3813)의 다수의 특징부들(즉, 기판(3817)의 상단 표면(840), 다이(3816), 보강재(3844), 및 표면 실장 회로 컴포넌트(3842))과 접촉하는 것으로 도시되지만, 푸셔 핀들(3812)은, 칩 패키지(3813)의 하나의 타입의 특징부들과만 접촉하거나, 칩 패키지(3813)의 2개의 타입들의 특징부들과만 접촉하거나, 칩 패키지(3813)의 3개의 타입들의 특징부들과만 접촉하거나, 또는 칩 패키지(3813)의 임의의 원하는 타입(들)의 특징부들 또는 특징부들의 타입들의 조합과 접촉하도록 선택적으로 제한될 수 있다. 도 31을 다시 참조하면, 푸셔 핀들(3812a 내지 3812n, 3820a 내지 3820n)은 관련 기술에서 발견되는 바와 같이 작은 접촉 영역 팁들을 갖는 종래의 푸셔 핀들의 베드들보다 큰 영역에 걸쳐 힘을 인가할 수 있다. 힘이 더 큰 영역에 걸쳐 분산되기 때문에, 감소된 압력이 다이들(3816a 내지 3816n) 및 기판(3817)에 인가되며, 그에 의해 다이 및/또는 패키지 박리 및 다이 및/또는 기판 크랙들의 위험을 감소시킨다. 부가적으로, 전기적으로 절연인 푸셔 핀들(3812a 내지 3812n, 3820a 내지 3820n)은 패키지(3813) 상에 노출된 회로를 단락시킬 확률을 감소시키지 않으면서, 집적 회로 패키지(3813)와 접촉할 수 있으며, 그에 의해 테스트 어셈블리(3800)에 있는 동안 패키지(3813)를 손상시킬 가능성을 감소시킨다. 더욱이, 푸셔 핀들(3812a 내지 3812n, 3820a 내지 3820n)에 의해 다이들(3816a 내지 3816n) 및 기판(3817)에 인가된 압력이 일반적으로 기계적 제조 공차들로부터 디커플링되므로, 테스트 어셈블리(3800)에 있는 동안 패키지(3813)를 손상시킬 잠재적인 위험은 종래의 테스트 시스템들에서 이용되는 종래의 금속 워크프레스 솔루션들과 비교할 때 훨씬 더 작다. TIM은 DUT로의 또는 DUT로부터의 열 전달을 확산 및/또는 향상시키는 부가적인 힘에 대해 여전히 선택적으로 이용될 수 있다.
도 32는 일 실시예에 따른, 집적 회로 패키지 테스트 어셈블리(3800)에서 집적 회로 패키지를 테스팅하는 방법(3900)의 프로세스 흐름이다. 블록(3905)에서, 테스트 어셈블리(3800)는 DUT의 상단 표면 또는 하단 표면 상에서 적어도 제1 비-전도성 푸셔 핀과 DUT를 접촉시킨다. 블록(3910)에서, 테스트 어셈블리(3800)는 DUT의 상단 표면 또는 하단 표면 상에서 적어도 제1 전도성 푸셔 핀과 DUT를 접촉시킨다. 블록(3915)에서, 테스트 어셈블리(3800)는 제1 전도성 푸셔 핀을 통해 제공된 신호들을 통하여 제1 비-전도성 푸셔 핀 및 제1 전도성 푸셔 핀과 접촉하는 DUT를 테스팅한다.
도 33은 일 실시예에 따른, 외부 스프링(3115)을 갖는 예시적인 푸셔 핀(41000)의 측면도를 도시한다. 푸셔 핀(41000)은, 스프링(3115)이 플런저 부재들(3108, 3116) 외부에 위치된다는 점을 제외하고 도 1 내지 도 9를 참조하여 위에서 설명된 푸셔 핀들과 유사하게 구성된다.
푸셔 핀(41000)은 푸셔 핀(41000)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로를 갖는다. 푸셔 핀(41000)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로는 임의의 수의 방식들로 실현될 수 있다. 예컨대, 제1 플런저 부재(3108)의 제2 단부(3110)는 전기 절연 팁(3114)을 포함할 수 있다. 다른 예에서, 제2 플런저 부재(3108)의 제2 단부(3120)는 전기 절연 팁(3124)을 포함할 수 있다. 대안적으로, 본 명세서에 설명된 바와 같이, 제1 및 제2 플런저 부재들(3108, 3116) 중 적어도 하나는 전기 절연 재료로 제조 또는 코팅되거나, 또는 푸셔 핀(41000)의 대향 단부들(3110, 3120) 사이의 전기 전도를 방지하는 전기 절연 부분을 포함할 수 있다.
도 34는 일 실시예에 따른, 푸셔 핀(41100)의 플런저 부재들(3108, 3116)을 커플링시키는 슬라이드 메커니즘(41102)을 갖는 예시적인 푸셔 핀(41100)의 측면도를 도시한다. 슬라이드 메커니즘(41102)은 하나의 플런저 부재, 예컨대 플런저 부재(3108)가 다른 플런저 부재, 예컨대, 플런저 부재(3116)에 대해 선형으로 슬라이딩하게 허용한다. 슬라이드 메커니즘(41102)은, 플런저 부재들(3108, 3116)이 서로에 대해 이동할 수 있게 하는 임의의 적합한 선형 슬라이드, 이를테면 레일에 슬라이딩가능하게 실장된 하나 이상의 가이드들로서 구성될 수 있다. 스프링(3115)은 플런저 부재들(3108, 3116)에 커플링되며, 핀(41100)의 단부들(3110, 3120)을 반대 방향들로 편향시킨다.
플런저 부재들(3108, 3116)은 스탬핑된 재료, 이를테면 금속으로 제조되거나, 기계가공, 주조, 몰딩, 또는 다른 방식으로 형성될 수 있다. 대안적으로, 플런저 부재들(3108, 3116)은 단단한 플라스틱으로부터 압출, 몰딩 또는 다른 방식으로 형성될 수 있다.
푸셔 핀(41100)은 푸셔 핀(41100)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로를 갖는다. 푸셔 핀(41000)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로는 임의의 수의 방식들로 실현될 수 있다. 예컨대, 제1 플런저 부재(3108)의 제2 단부(3110)는 전기 절연 팁(3114)을 포함할 수 있다. 다른 예에서, 제2 플런저 부재(3108)의 제2 단부(3120)는 전기 절연 팁(3124)을 포함할 수 있다. 대안적으로, 본 명세서에 설명된 바와 같이, 제1 및 제2 플런저 부재들(3108, 3116) 중 적어도 하나는 전기 절연 재료로 제조 또는 코팅되거나, 또는 푸셔 핀(41100)의 대향 단부들(3110, 3120) 사이의 전기 전도를 방지하는 전기 절연 부분을 포함할 수 있다.
도 35 및 도 36은 일 실시예에 따른, 외부 스프링(3115)을 갖는 예시적인 푸셔 핀(41200)의 측면도 및 정면도를 도시한다. 푸셔 핀(41200)은 제1 및 제2 플런저 부재들(3108, 3116) 사이의 상대적인 모션을 가이드하는 "H" 구성을 갖는 그러한 플런저 부재들(3108, 3116)을 이용하여 구성된다. 도 35 및 도 36에 묘사된 실시예에서, 각각의 플런저 부재(3108, 3116)는, 각각의 플런저 부재(3108, 3116)의 "H" 구성의 레그들이 서로 맞물릴 수 있도록 다른 플런저 부재(3108, 3116)에 대해 30도 내지 90도와 같은 각도로 회전되는 평탄한 형태를 갖는다. 플런저 부재들(3108, 3116)은 스탬핑된 재료들, 이를테면 금속들 또는 단단한 플라스틱으로 제조될 수 있다.
위에서 설명된 다른 핀들과 마찬가지로, 푸셔 핀(41200)은 푸셔 핀(41200)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로를 갖는다. 푸셔 핀(41000)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로는 임의의 수의 방식들로 실현될 수 있다. 예컨대, 제1 플런저 부재(3108)의 제2 단부(3110)는 전기 절연 팁(3114)을 포함할 수 있다. 다른 예에서, 제2 플런저 부재(3108)의 제2 단부(3120)는 전기 절연 팁(3124)을 포함할 수 있다. 대안적으로, 본 명세서에 설명된 바와 같이, 제1 및 제2 플런저 부재들(3108, 3116) 중 적어도 하나는 전기 절연 재료로 제조 또는 코팅되거나, 또는 푸셔 핀(41200)의 대향 단부들(3110, 3120) 사이의 전기 전도를 방지하는 전기 절연 부분을 포함할 수 있다.
도 37은 일 실시예에 따른, 압축성 탄성 재료로 제조된 스프링(41402)을 갖는 예시적인 푸셔 핀(41400)의 단면도를 도시한다. 스프링(41402)을 구성하는 압축성 탄성 재료는 발포체, 탄성중합체 또는 플라스틱 구체들로 제조될 수 있다. 스프링(41402)은 전기 전도성 또는 절연 재료로 제조될 수 있다.
위에서 설명된 다른 핀들과 마찬가지로, 푸셔 핀(41400)은 푸셔 핀(41400)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로를 갖는다. 푸셔 핀(41000)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로는 임의의 수의 방식들로 실현될 수 있다. 예컨대, 제1 플런저 부재(3108)의 제2 단부(3110)는 전기 절연 팁(3114)을 포함할 수 있다. 다른 예에서, 제2 플런저 부재(3108)의 제2 단부(3120)는 전기 절연 팁(3124)을 포함할 수 있다. 대안적으로, 본 명세서에 설명된 바와 같이, 제1 및 제2 플런저 부재들(3108, 3116) 중 적어도 하나는 전기 절연 재료로 제조 또는 코팅되거나, 또는 푸셔 핀(41400)의 대향 단부들(3110, 3120) 사이의 전기 전도를 방지하는 전기 절연 부분을 포함할 수 있다.
도 38은 일 실시예에 따른, 스프링 형태를 포함하는 일체형 구조를 갖는 예시적인 푸셔 핀(41500)의 측면도를 도시한다. 즉, 적어도 하나의 스프링(41515) 및 플런저 부재들(3108, 3116)은 일체형 구조를 제공하기 위해 단일 덩어리의 재료로 제조된다. 예컨대, 일체형 구조는 스탬핑, 기계가공, MEMS 제조 기법들, 3D 프린팅 또는 다른 적합한 기법을 통해 달성될 수 있다.
도 38에 묘사된 실시예에서, 하나의 단부에서 프레임(41502)에 커플링된 2개의 스프링들(41515)이 이용된다. 각각의 스프링(41515)의 대향 단부들(예컨대, 단부들(3110, 3120))은 플런저 부재들(3108, 3116)의 개개의 플런저 부재에 커플링된다. 일 예에서, 스프링들(41515)은 평탄한 스프링들이다.
프레임(41502)은, 푸셔 핀(41500)이 형성되는 수용 홀 내에서 푸셔 핀(41500)을 지향시키는 가이드를 제공하기 위해 플런저 부재들(3108, 3116) 및 스프링들(41515)을 측방향으로 둘러싼다. 단부들(3110, 3120)은, 단부들(3110, 3120)이 프레임(41502)의 경계들 내에서 후퇴하지 않으면서, 플런저 부재들(3108, 3116)의 원하는 모션 범위를 허용하기에 충분한 거리로 프레임(41502) 내의 갭을 통해 축방향으로 연장된다.
위에서 설명된 다른 핀들과 마찬가지로, 푸셔 핀(41500)은 푸셔 핀(41500)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로를 갖는다. 푸셔 핀(41000)의 대향 단부들(3110, 3120) 사이에 정의된 전기 절연 경로는 임의의 수의 방식들로 실현될 수 있다. 예컨대, 제1 플런저 부재(3108)의 제2 단부(3110)는 전기 절연 팁(3114)을 포함할 수 있다. 다른 예에서, 제2 플런저 부재(3108)의 제2 단부(3120)는 전기 절연 팁(3124)을 포함할 수 있다. 대안적으로, 도 4 내지 도 7을 참조하여 설명된 바와 같이, 제1 및 제2 플런저 부재들(3108, 3116), 스프링들(41515) 중 적어도 하나는 전기 절연 재료로 제조 또는 코팅되거나, 또는 푸셔 핀(41500)의 대향 단부들(3110, 3120) 사이의 전기 전도를 방지하는 전기 절연 부분을 포함할 수 있다. 또 다른 예에서, 스프링들(41515)을 분리시키는 프레임(41502)의 일부는 푸셔 핀(41500)의 단부들(3110, 3120) 사이에 개방 회로를 제공하기 위해 전기 절연체로 제조 또는 코팅될 수 있다.
위에서 설명된 모든 푸셔 핀들에 있어서, 푸셔 핀들은 1.0mm 중심선-중심선 피치의, 축방향으로 정렬된 푸셔 핀들 사이의 피치를 허용하도록 사이징된다. 다른 예들에서, 중심선-중심선 피치는 0.4mm 만큼 작을 수 있다. 푸셔 핀들의 단부간(즉, 단부들(3110, 3120) 사이) 모션 범위(즉, 축방향 변위)는 0.7 내지 2.0mm의 범위에 있을 수 있다. 푸셔 핀들은 5.0 내지 0.15의 뉴턴의 힘을 생성할 수 있다.
본 명세서에 설명된 구현들 중 일부는 다음의 비-제한적인 예들에서 표현될 수 있다.
제1 예에서, 위에서 설명된 구현은 칩 패키지를 테스팅하기 위한 방법으로서 표현될 수 있다. 방법은, 자동화된 테스트 시스템의 소켓에 배치된 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피에 대해 워크프레스의 하단 표면을 이동시키는 단계; 워크프레스가 소켓을 향해 이동함에 따라 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피에 워크프레스의 하단 표면을 동적으로 합치시키는 단계; 및 소켓을 통해 칩 패키지 어셈블리에 송신되는 신호들을 이용하여 칩 패키지를 테스팅하는 단계를 포함한다.
제2 예에서, 제1 예의 방법에서의 테스팅하는 단계는, DC 테스트 루틴, 번인 루틴, 포스트 번인 루틴, 또는 최종 테스트 루틴 중 적어도 하나를 수행하는 단계를 포함한다.
제3 예에서, 집적 회로 패키지 테스트 어셈블리에서 집적 회로 패키지를 테스팅하는 방법이 제공되며, 그 방법은, DUT의 상단 표면 또는 하단 표면 상에서 적어도 제1 비-전도성 푸셔 핀과 DUT를 접촉시키는 단계; DUT의 상단 표면 또는 하단 표면 상에서 적어도 제1 전도성 푸셔 핀과 DUT를 접촉시키는 단계; 및 제1 전도성 푸셔 핀을 통해 제공된 신호들을 통하여 제1 비-전도성 푸셔 핀 및 제1 전도성 푸셔 핀과 접촉하는 DUT를 테스팅하는 단계를 포함한다.
제4 예에서, 푸셔 핀이 제공되며, 그 푸셔 핀은, 제1 단부 및 노출된 제2 단부를 갖는 제1 플런저 부재; 제1 단부 및 노출된 제2 단부를 갖는 제2 플런저 부재 － 제2 플런저 부재는 제1 플런저 부재에 대해 이동가능하고, 제1 및 제2 플런저 부재들의 노출된 제2 단부들은 푸셔 핀의 길이를 정의함 －; 및 제1 및 제2 플런저 부재들의 제1 단부들 사이에 배치된 스프링을 포함하고, 스프링은 제2 플런저 부재의 노출된 제2 단부로부터 멀어지게 제1 플런저 부재의 노출된 제2 단부를 편향시키며, 푸셔 핀을 통해 제1 플런저 부재의 노출된 제2 단부와 제2 플런저 부재의 노출된 제2 단부 사이에 전기 절연 경로가 정의된다.
제5 예에서, 제4 예의 푸셔 핀은, 공동이 형성되어 있는 쉘을 더 포함하며, 제2 플런저 부재는 공동 내에 부분적으로 확보되고, 스프링은 공동에 배치된다.
제6 예에서, 제5 예의 푸셔 핀은 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 절연 재료로 제조 또는 코팅된 쉘의 적어도 일부를 갖는다.
제7 예에서, 제3 예의 푸셔 핀은, 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 절연 팁이 추가로 부착되어 있는 제1 플런저 부재의 노출된 제2 단부를 갖는다.
제8 예에서, 제7 예의 푸셔 핀은 쉘의 축방향 직경보다 넓은 전기 절연 팁의 폭을 갖는다.
제9 예에서, 제7 예의 푸셔 핀은 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는, 제2 플런저 부재의 제2 단부에 위치된 전기 절연 팁을 갖는다.
제10 예에서, 제3 예의 푸셔 핀은 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 절연 재료로 제조되거나 코팅된 제1 플런저 부재의 적어도 일부를 갖는다.
제11 예에서, 제3 예의 푸셔 핀은 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 절연 재료로 제조되거나 코팅된, 제1 및 제2 플런저 부재들 중 적어도 하나의 플런저 부재의 적어도 일부를 갖는다.
제12 예에서, 제3 예의 푸셔 핀은 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 비-전도성 재료로 제조된 스프링을 갖는다.
제13 예에서, 집적 회로 패키지 테스트 어셈블리가 제공되며, 집적 회로 패키지 테스트 어셈블리는, 상단 단부 및 하단 단부를 갖는 워크프레스 － 하단 단부는 제1 복수의 푸셔 핀들을 가짐 －; 워크프레스의 하단 단부를 향하는 상단 단부를 갖는 소켓 － 소켓의 상단 단부는 제2 복수의 푸셔 핀들을 가짐 －; 및 제1 복수의 푸셔 핀들 및 제2 복수의 푸셔 핀들로 하여금 소켓에 배치될 경우 DUT와 맞물리게 하기에 충분한 거리로 소켓을 향해 워크프레스를 이동시키도록 구성된 액추에이터를 포함하며, 제1 복수의 푸셔 핀들 중 적어도 제1 푸셔 핀 또는 제2 복수의 푸셔 핀들 중 적어도 하나의 푸셔 핀은 제1 푸셔 핀의 대향 단부들 사이에 정의된 개방 회로를 갖는다.
제14 예에서, 제13 예의 어셈블리의 제1 푸셔 핀은, 제1 단부 및 노출된 제2 단부를 갖는 제1 플런저 부재; 제1 단부 및 노출된 제2 단부를 갖는 제2 플런저 부재 － 제2 플런저 부재는 제1 플런저 부재에 대해 이동가능하고, 제1 및 제2 플런저 부재들의 노출된 제2 단부들은 푸셔 핀의 길이를 정의함 －; 및 제1 및 제2 플런저 부재들의 제1 단부들 사이에 배치된 스프링을 포함하고, 스프링은 제2 플런저 부재의 노출된 제2 단부로부터 멀어지게 제1 플런저 부재의 노출된 제2 단부를 편향시키며, 푸셔 핀을 통해 제1 플런저 부재의 노출된 제2 단부와 제2 플런저 부재의 노출된 제2 단부 사이에 개방 회로가 정의된다.
제15 예에서, 제13 예의 어셈블리는, 공동이 형성되어 있는 쉘을 포함하며, 제2 플런저 부재는 공동 내에 부분적으로 확보되고, 스프링은 공동에 배치된다.
제16 예에서, 제15 예의 어셈블리는 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 절연 재료로 제조 또는 코팅된 쉘의 적어도 일부를 갖는다.
제17 예에서, 제13 예의 어셈블리는, 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 절연 팁이 추가로 부착되어 있는 제1 플런저 부재의 노출된 제2 단부를 갖는다.
제18 예에서, 제17 예의 어셈블리는 쉘의 축방향 직경보다 넓은 전기 절연 팁의 폭을 갖는다.
제19 예에서, 제17 예의 어셈블리는, 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 절연 팁이 추가로 부착되어 있는 제2 플런저 부재의 노출된 제2 단부를 갖는다.
제20 예에서, 제17 예의 어셈블리는 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 절연 재료로 제조되거나 코팅된 제1 플런저 부재의 적어도 일부를 갖는다.
제21 예에서, 제17 예의 어셈블리는 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 절연 재료로 제조되거나 코팅된, 제1 및 제2 플런저 부재들 중 적어도 하나의 플런저 부재의 적어도 일부를 갖는다.
제22 예에서, 제17 예의 어셈블리는 제1 및 제2 플런저 부재들의 노출된 제2 단부들 사이에 개방 회로를 제공하는 전기 비-전도성 재료로 제조되거나 코팅된 스프링을 갖는다.
따라서, 칩 패키지 어셈블리를 테스팅하기 위한 칩 패키지 어셈블리 테스트 시스템 및 방법이 제공되며, 그 시스템 및 방법은, 과도한 힘이 워크프레스에 의해 칩 패키지 어셈블리에 인가되는 것으로 인해 손상될 확률이 감소된 칩 패키지 어셈블리들을 테스팅하는 테스팅을 가능하게 함으로써 테스팅을 개선시킨다. 특히, 워크프레스의 하단 표면은 테스트 하의 칩 패키지 어셈블리의 다양한 토포그래피에 동적으로 합치하도록 구성되며, 따라서 금속 워크프레스들을 이용하는 종래의 테스트 시스템과 비교하여, 칩 패키지 어셈블리에 인가되는 힘을 더 효과적으로 제어하고 분산시킨다. 비-전도성 푸셔 핀들 및 가벼운 로드들의 사용은, 종래의 테스트 시스템들에서 손상 및/또는 단락에 취약할 칩 패키지 어셈블리의 구역들에 힘이 인가되게 허용하며, 따라서 더 견고하고 신뢰할 수 있는 테스트 연결들을 제공한다. 더욱이, 워크프레스의 동적으로 합치하는 하단 표면은 더 넓은 범위의 칩 패키지 어셈블리들이 동일한 워크프레스를 이용하여 테스팅될 수 있게 하며, 따라서, 소유 비용을 감소시키면서 워크프레스 교환을 위한 다운 시간(down time)을 최소화시킴으로써 테스트 시스템의 용량(예컨대, 스루풋)을 개선시킨다.
전술한 것이 본 개시내용의 실시예들에 관한 것이지만, 본 개시내용의 다른 및 추가적인 실시예들이 본 개시내용의 기본적인 범위를 벗어나지 않으면서 고안될 수 있으며, 본 개시내용의 범위는 후속하는 청구항들에 의해 결정된다.

Claims (15)

  1. 집적 회로 칩 패키지 테스트 시스템으로서,
    테스팅을 위해 칩 패키지 어셈블리를 수용하도록 구성된 리세스를 갖는 소켓;
    상기 소켓 위에 포지셔닝된 워크프레스(workpress)를 포함하며,
    상기 워크프레스는 팁간에(tip to tip) 전기적으로 불연속인 복수의 비-전도성 푸셔 핀(pusher pin)들을 갖고 각각의 비-전도성 푸셔 핀은 상기 워크프레스의 하단으로부터 연장되고, 상기 복수의 비-전도성 푸셔 핀들은 상기 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피(topography)에 동적으로 합치가능하고, 상기 워크프레스의 비-전도성 푸셔 핀들은 상기 리세스에 배치된 상기 칩 패키지 어셈블리와 접촉하도록 배열되고, 상기 비-전도성 푸셔 핀들 중 적어도 일부는 패키지 기판의 상단 표면 및 다이와 맞물리도록 구성되며, 상기 패키지 기판의 상단 표면 및 다이는 상기 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피를 포함하며,
    상기 복수의 비-전도성 푸셔 핀들은:
    상기 워크프레스가 상기 소켓에 배치된 상기 칩 패키지 어셈블리와 맞물릴 경우 제1 힘을 생성하도록 구성된 제1 푸셔 핀; 및
    상기 워크프레스가 상기 소켓에 배치된 상기 칩 패키지 어셈블리와 맞물릴 경우 제2 힘을 생성하도록 구성된 제2 푸셔 핀을 더 포함하며,
    상기 제1 푸셔 핀 및 상기 제2 푸셔 핀을 포함하는 푸셔 핀 홀들이 공통 깊이를 갖는 경우, 상기 제1 힘은 상기 제2 힘과 상이한,
    집적 회로 칩 패키지 테스트 시스템.
  2. 제1항에 있어서,
    상기 워크프레스는, 적어도 하나의 전도성 푸셔 핀을 더 포함하며,
    상기 전도성 푸셔 핀은 상기 전도성 푸셔 핀을 통한 고속 신호 송신을 허용하도록 구성되고, 상기 전도성 푸셔 핀은 상기 워크프레스의 하단 표면을 통해 돌출되는 팁을 갖는, 집적 회로 칩 패키지 테스트 시스템.
  3. 제1항에 있어서,
    상기 복수의 푸셔 핀들의 팁들은 상기 워크프레스의 하단 표면을 정의하는, 집적 회로 칩 패키지 테스트 시스템.
  4. 제1항에 있어서,
    상기 비-전도성 푸셔 핀들의 팁들 아래에 배치되며, 상기 칩 패키지 어셈블리의 다중-평면 상단 표면 토포그래피에 걸쳐 상기 비-전도성 푸셔 핀들에 의해 생성된 힘을 분산시키도록 구성된 컴플라이언트(compliant) 재료의 시트를 더 포함하는, 집적 회로 칩 패키지 테스트 시스템.
  5. 제3항에 있어서,
    상기 복수의 비-전도성 푸셔 핀들 중 적어도 하나의 푸셔 핀의 팁은 유전체 재료로 제조되는, 집적 회로 칩 패키지 테스트 시스템.
  6. 제3항에 있어서,
    복수의 푸셔 핀 홀(hole)들을 더 포함하며,
    푸셔 핀 홀들의 제1 그룹을 정의하는 상기 푸셔 핀 홀들 중 적어도 하나 이상의 푸셔 핀 홀들에는 상기 복수의 비-전도성 푸셔 핀들 중 하나의 비-전도성 푸셔 핀이 배치되어 있지 않고,
    푸셔 핀 홀들의 제2 그룹을 정의하는 상기 푸셔 핀 홀들 중 적어도 하나 이상의 푸셔 핀 홀들에는 상기 복수의 비-전도성 푸셔 핀들 중 하나의 비-전도성 푸셔 핀이 배치되어 있는, 집적 회로 칩 패키지 테스트 시스템.
  7. 제3항에 있어서,
    상기 복수의 비-전도성 푸셔 핀들 중 하나의 비-전도성 푸셔 핀이 각각 배치되어 있는 복수의 푸셔 핀 홀들; 및
    상기 복수의 푸셔 핀 홀들이 형성되는 상기 하단 표면의 영역에 의해 정의되는 경계 내에 정의된 푸셔 핀 홀들이 없는 공핍 영역(depleted area)을 더 포함하며,
    상기 공핍 영역은 적어도 하나의 푸셔 핀 홀의 사이즈인, 집적 회로 칩 패키지 테스트 시스템.
  8. 제3항에 있어서,
    상기 복수의 비-전도성 푸셔 핀들은 적어도 하나의 방향에서 균일한 피치(pitch)를 갖는, 집적 회로 칩 패키지 테스트 시스템.
  9. 제3항에 있어서,
    상기 복수의 비-전도성 푸셔 핀들은,
    제1 방향에서 제1 피치를 갖는 푸셔 핀들의 제1 그룹; 및
    상기 제1 방향에서, 상기 제1 피치와는 상이한 제2 피치를 갖는 푸셔 핀들의 제2 그룹을 더 포함하는, 집적 회로 칩 패키지 테스트 시스템.
  10. 제3항에 있어서,
    상기 복수의 비-전도성 푸셔 핀들은,
    제1 사이즈를 갖는 푸셔 핀들의 제1 그룹; 및
    상기 제1 사이즈와는 상이한 제2 사이즈를 갖는 푸셔 핀들의 제2 그룹을 더 포함하는, 집적 회로 칩 패키지 테스트 시스템.
  11. 삭제
  12. 삭제
  13. 제1항에 있어서,
    푸셔 핀 홀들 중 적어도 하나에는 스페이서가 배치되어 있는, 집적 회로 칩 패키지 테스트 시스템.
  14. 삭제
  15. 제3항에 있어서,
    상기 제1 힘 및 상기 제2 힘은, 상기 제1 푸셔 핀 및 상기 제2 푸셔 핀을 포함하는 홀들이 상이한 깊이들을 갖는 경우 동일한, 집적 회로 칩 패키지 테스트 시스템.
KR1020207014594A 2017-10-26 2018-10-25 집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘 KR102657145B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US15/794,479 2017-10-26
US15/794,479 US10367279B2 (en) 2017-10-26 2017-10-26 Pusher pin having a non-electrically conductive portion
US15/802,251 2017-11-02
US15/802,253 US10539610B2 (en) 2017-11-02 2017-11-02 Chip package test system
US15/802,253 2017-11-02
US15/802,251 US10564212B2 (en) 2017-11-02 2017-11-02 Integrated circuit package testing system
PCT/US2018/057586 WO2019084318A1 (en) 2017-10-26 2018-10-25 BALANCED CONFORMATION FORCE MECHANISM FOR INTEGRATED CIRCUIT BOX WORK PRESS SYSTEMS

Publications (2)

Publication Number Publication Date
KR20200078560A KR20200078560A (ko) 2020-07-01
KR102657145B1 true KR102657145B1 (ko) 2024-04-11

Family

ID=64362641

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207014594A KR102657145B1 (ko) 2017-10-26 2018-10-25 집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘

Country Status (5)

Country Link
EP (1) EP3701273A1 (ko)
JP (1) JP7247177B2 (ko)
KR (1) KR102657145B1 (ko)
CN (1) CN111316109B (ko)
WO (1) WO2019084318A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053774A (zh) * 2019-12-27 2021-06-29 迪科特测试科技(苏州)有限公司 探测装置
TWI817183B (zh) * 2021-08-23 2023-10-01 鴻勁精密股份有限公司 壓接機構、測試裝置及作業機
CN115712056B (zh) * 2023-01-06 2023-04-21 法特迪精密科技（苏州）有限公司 一种芯片温度循环老化测试台、关键座及测试方法
CN115754684B (zh) * 2023-01-06 2023-07-14 法特迪精密科技（苏州）有限公司 芯片老化测试台

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001074815A (ja) * 1999-09-07 2001-03-23 Hitachi Telecom Technol Ltd プリント基板検査治具
US20030032326A1 (en) 2001-08-09 2003-02-13 Yamaichi Electronics Co., Ltd. IC socket
US20060068614A1 (en) 2004-09-27 2006-03-30 Wells-Cti, Llc, An Oregon Limited Liability Company Multi-site chip carrier and method
US20070096760A1 (en) 2005-10-31 2007-05-03 Edmond Cheng Method and apparatus for testing a semiconductor structure having top-side and bottom-side connections
US20070269999A1 (en) 2006-05-18 2007-11-22 Centipede Systems, Inc. Socket for an electronic device
US20090015279A1 (en) 2007-07-10 2009-01-15 Samsung Electronics Co., Ltd. Socket, and test apparatus and method using the socket
JP2012088065A (ja) 2010-10-15 2012-05-10 Hioki Ee Corp ピンボードユニットおよび基板検査装置
US20140333338A1 (en) 2011-12-07 2014-11-13 Larisys Industries Device for checking electronic cards
DE102015215634A1 (de) 2015-08-17 2017-02-23 Atx Hardware Gmbh Halter zum Niederhalten einer zu prüfenden Platine auf einen Prüfadapter in einer Prüfanordnung
US20170059611A1 (en) * 2015-09-02 2017-03-02 Oracle International Corporation Coaxial integrated circuit test socket

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025732A (en) * 1993-07-09 2000-02-15 Aehr Test Systems Reusable die carrier for burn-in and burn-in process
US5640303A (en) * 1995-10-30 1997-06-17 Precision Connector Designs, Inc. Interconnection apparatus for semiconductor/integrated circuit devices
JPH09159694A (ja) * 1995-12-08 1997-06-20 Nec Corp Ｌｓｉテストプローブ装置
JPH10221398A (ja) * 1997-01-31 1998-08-21 Aiwa Co Ltd プリント基板の検査装置
JPH11242067A (ja) * 1998-02-25 1999-09-07 Fuji Photo Film Co Ltd 基板検査装置
JPH11243271A (ja) * 1998-02-25 1999-09-07 Fuji Photo Film Co Ltd 基板矯正装置
JP2009121992A (ja) 2007-11-15 2009-06-04 Sharp Corp 電子回路基板およびテスト装置
JP2011257239A (ja) 2010-06-08 2011-12-22 Renesas Electronics Corp 電子装置の電気的特性検査装置及び電気的特性検査方法
US9082644B2 (en) * 2013-01-18 2015-07-14 Infineon Technologies Ag Method of manufacturing and testing a chip package
CN103399268A (zh) * 2013-07-19 2013-11-20 上海韬盛电子科技有限公司 顶针式的集成电路测试治具
KR101782600B1 (ko) * 2016-02-02 2017-10-23 (주)티에스이 반도체 패키지 테스트 장치
CN108170944B (zh) * 2017-12-26 2021-07-30 全球能源互联网研究院有限公司 一种半导体器件的压力均衡制作参数优化方法及制作方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001074815A (ja) * 1999-09-07 2001-03-23 Hitachi Telecom Technol Ltd プリント基板検査治具
US20030032326A1 (en) 2001-08-09 2003-02-13 Yamaichi Electronics Co., Ltd. IC socket
US20060068614A1 (en) 2004-09-27 2006-03-30 Wells-Cti, Llc, An Oregon Limited Liability Company Multi-site chip carrier and method
US20070096760A1 (en) 2005-10-31 2007-05-03 Edmond Cheng Method and apparatus for testing a semiconductor structure having top-side and bottom-side connections
US20070269999A1 (en) 2006-05-18 2007-11-22 Centipede Systems, Inc. Socket for an electronic device
US20090015279A1 (en) 2007-07-10 2009-01-15 Samsung Electronics Co., Ltd. Socket, and test apparatus and method using the socket
JP2012088065A (ja) 2010-10-15 2012-05-10 Hioki Ee Corp ピンボードユニットおよび基板検査装置
US20140333338A1 (en) 2011-12-07 2014-11-13 Larisys Industries Device for checking electronic cards
DE102015215634A1 (de) 2015-08-17 2017-02-23 Atx Hardware Gmbh Halter zum Niederhalten einer zu prüfenden Platine auf einen Prüfadapter in einer Prüfanordnung
US20170059611A1 (en) * 2015-09-02 2017-03-02 Oracle International Corporation Coaxial integrated circuit test socket

Also Published As

Publication number Publication date
KR20200078560A (ko) 2020-07-01
JP2021501317A (ja) 2021-01-14
WO2019084318A1 (en) 2019-05-02
CN111316109B (zh) 2023-04-07
JP7247177B2 (ja) 2023-03-28
EP3701273A1 (en) 2020-09-02
CN111316109A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
US10564212B2 (en) Integrated circuit package testing system
KR102657145B1 (ko) 집적 회로 패키지 워크프레스 테스팅 시스템들에 대한 밸런싱된 합치력 메커니즘
US10539610B2 (en) Chip package test system
US10367279B2 (en) Pusher pin having a non-electrically conductive portion
US7196907B2 (en) Elasto-plastic sockets for Land or Ball Grid Array packages and subsystem assembly
US6809930B2 (en) Cooling a microchip on a circuit board
EP0369115B1 (en) Thermal conduction module
US10901031B2 (en) Electric connecting apparatus
DE10397020B4 (de) Werkstück-Einspannvorrichtung mit Temperatursteuereinheit mit Abstandshaltern zwischen Schichten, die einen Zwischenraum für thermoelektrische Module schaffen und Verfahren zum Halten eines Werkstücks
KR102122459B1 (ko) 웨이퍼 테스트 장치
US20090014863A1 (en) Subassembly that includes a power semiconductor die and a heat sink and method of forming same
US10257952B2 (en) Side clamping BGA socket
JP2005055426A (ja) 電子コンポーネント試験装置及び電子コンポーネントの試験方法
CN209311523U (zh) 转接器模块和集成电路芯片封装测试系统
JP2010534844A (ja) 電子部品、特にｉｃを保持しかつ移動する熱伝導体を有するプランジャ
US10527670B2 (en) Testing system for lid-less integrated circuit packages
US20020189858A1 (en) Uniform force hydrostatic bolster plate
CN107505485B (zh) 接触探针、半导体元件试验装置及半导体元件试验方法
US20240356285A1 (en) Connector system for connecting processor systems and related methods
US20230090833A1 (en) Methods for and Apparatuses of a Circuit Board Cooling Device
US20180358323A1 (en) Pressing solder bumps to match probe profile during wafer level testing
US20040229481A1 (en) Method and apparatus for providing positive contact force in an electrical assembly
JP2004538602A (ja) ランド・グリッド・アレイ・コネクタ用の取外し可能締め付け手段

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant