JPH05144895A - プローブカード - Google Patents

プローブカード

Info

Publication number
JPH05144895A
JPH05144895A JP30430891A JP30430891A JPH05144895A JP H05144895 A JPH05144895 A JP H05144895A JP 30430891 A JP30430891 A JP 30430891A JP 30430891 A JP30430891 A JP 30430891A JP H05144895 A JPH05144895 A JP H05144895A
Authority
JP
Japan
Prior art keywords
probe
semiconductor element
bonding pad
probe card
forked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30430891A
Other languages
English (en)
Inventor
Yoshikazu Saito
美一 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP30430891A priority Critical patent/JPH05144895A/ja
Publication of JPH05144895A publication Critical patent/JPH05144895A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

(57)【要約】 【構成】プローブカードの探針１がケルビン接続された
二股構造になっており、半導体素子のボンディングパッ
ド２または７に対しこの二股構造の探針１を接蝕させる
構成を有している。 【効果】半導体素子の電気的特性の検査または測定を安
定した測定精度で行なうことが出来る。また、半導体素
子の小型化に伴なうボンディングパッドの縮小化に対し
ても、安定してケルビン接続した探針をボンディングパ
ッドに接触させることが出来る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子などの電気
的特性を検査または測定する際に用いられるプローブカ
ードに関する。
【０００２】
【従来の技術】従来のプローブカードは図２に示す様
に、半導体素子などの電気的特性を検査または測定する
際、精度の上で特に制約の無いボンディングパット２と
測定に精度が求められるボンディングパットが７が存在
する時、前者はプローブカード上で半導体素子検査装置
（以下、電源装置、と称す）のセンスラインとフォース
ラインとをケルビン接続（短絡）して探針４を介してボ
ンディングパット２へ接触させ、後者は電源装置のセン
スラインとフォースラインに対応する探針５と６の２本
をプローブカードに取り付け、電源装置のセンスライン
とフォースラインを各々の探針５と６を介してボンディ
ングパット７へ接触させ、ボンディングパット７上でケ
ルビン接続させる構造を有している。
【０００３】
【発明が解決しようとする課題】従来のプローブカード
では、半導体素子の電気的特性の検査または測定の際に
要求される測定制度によって、ボンディングパットに対
して１本または２本の探針を接触させる構造になってい
る為、半導体素子の小型化に伴なうボンディングパット
面積の縮小化により、１つのボンディングパットに対し
２本の探針を接触させる事が困難になる問題があった。
【０００４】
【課題を解決するための手段】本発明の特徴は、半導体
素子などの電気的特性を検査または測定する際に用いら
れるプローブカードに於いて、半導体素子の個々のボン
ディングパットに対して２本ずつ対応させる探針を有
し、その２本の探針の先がケルビン接続されて１本の探
針として半導体素子の個々のボンディングパットに接触
される二股構造の探針を備えたプローブカードにある。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の実施例を示す図面である。半導体素
子の電気的特性の検査または測定をする際に、精度の上
で特に制約の無いボンディングパット２に対しても、測
定に精度が求められるボンディングパット７に対しても
電源装置のセンスラインとフォースラインに対応した２
本の探針をケルビン接続して１本の探針とした二股構造
の探針１を接触させる。ケルビン接続された二股構造を
有する探針を用いる事により、ボンディングパットの面
積が縮小化されても、安定な電気的特性の検査または測
定を行なう事が出来る。
【０００６】
【発明の効果】以上説明した様に本発明は、半導体素子
の電気的特性を検査または測定する際に、プローブカー
ドのセンスラインおよびフォースラインからの探針を半
導体素子の個々のボンディングパットに対し２本づつ対
応させ、かつ、その２本の探針をケルビン接続して１本
の二股構造の探針としたので、半導体素子の電気的特性
を検査または測定する際の安定化を図れる効果を有す
る。
【０００７】さらに、半導体素子の小型化に伴うボンデ
ィングパット面積の縮小化に対しても安定してケルビン
接続した探針をボンディングパットに接触させる事が出
来る効果を有する。
【図面の簡単な説明】
【図１】本発明の実施例を示す斜視図。
【図２】従来技術を示す斜視図。
【符号の説明】
１ ケルビン接続された二股構造の探針 ２ ボンディングパッド ３ 半導体装置 ４ 探針 ５，６ ボンディングパッド状でケルビン接続した探
針 ７ 電気的特性の測定に精度が求められるボンディン
グパッド

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子などの電気的特性を検査また
    は測定する際に用いられるプローブカードに於いて、半
    導体素子の個々のボンディングパットに対して２本ずつ
    対応させる探針を有し、その２本の探針の先がケルビン
    接続されて１本の探針として半導体素子の個々のボンデ
    ィングパットに接触される二股構造の探針を備える事を
    特徴とするプローブカード。
JP30430891A 1991-11-20 1991-11-20 プローブカード Withdrawn JPH05144895A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30430891A JPH05144895A (ja) 1991-11-20 1991-11-20 プローブカード

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30430891A JPH05144895A (ja) 1991-11-20 1991-11-20 プローブカード

Publications (1)

Publication Number Publication Date
JPH05144895A true JPH05144895A (ja) 1993-06-11

Family

ID=17931468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30430891A Withdrawn JPH05144895A (ja) 1991-11-20 1991-11-20 プローブカード

Country Status (1)

Country Link
JP (1) JPH05144895A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001514756A (ja) * 1997-03-11 2001-09-11 デラウェア キャピタル フォーメーション，インコーポレイティド 周辺にリードを有するパッケージ用テストコンタクタ
US6404213B2 (en) 1999-01-19 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Probe stylus
KR100508376B1 (ko) * 2001-09-20 2005-08-17 가부시키가이샤 테섹 전자부품 측정장치 및 측정방법
US6991948B2 (en) 2003-11-05 2006-01-31 Solid State Measurements, Inc. Method of electrical characterization of a silicon-on-insulator (SOI) wafer
US7564252B2 (en) 2007-03-29 2009-07-21 Nec Electronics Corporation Semiconductor inspection apparatus
JP2011034999A (ja) * 2009-07-29 2011-02-17 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014112072A (ja) * 2012-11-05 2014-06-19 Shinko Electric Ind Co Ltd プローブカード及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001514756A (ja) * 1997-03-11 2001-09-11 デラウェア キャピタル フォーメーション，インコーポレイティド 周辺にリードを有するパッケージ用テストコンタクタ
US6404213B2 (en) 1999-01-19 2002-06-11 Mitsubishi Denki Kabushiki Kaisha Probe stylus
US6529024B2 (en) 1999-01-19 2003-03-04 Mitsubishi Denki Kabushiki Kaisha Probe stylus
KR100508376B1 (ko) * 2001-09-20 2005-08-17 가부시키가이샤 테섹 전자부품 측정장치 및 측정방법
US6991948B2 (en) 2003-11-05 2006-01-31 Solid State Measurements, Inc. Method of electrical characterization of a silicon-on-insulator (SOI) wafer
US7564252B2 (en) 2007-03-29 2009-07-21 Nec Electronics Corporation Semiconductor inspection apparatus
JP2011034999A (ja) * 2009-07-29 2011-02-17 Renesas Electronics Corp 半導体装置およびその製造方法
JP2014112072A (ja) * 2012-11-05 2014-06-19 Shinko Electric Ind Co Ltd プローブカード及びその製造方法

Similar Documents

Publication Publication Date Title
JPH05144895A (ja) プローブカード
JP4847907B2 (ja) 半導体検査装置
JPH04115545A (ja) プローブカード
JPH05240877A (ja) 半導体集積回路測定用プローバ
JPH04288847A (ja) 半導体試験装置
JPS6137776B2 (ja)
JPH0547874A (ja) 半導体装置
JPH05160216A (ja) 半導体回路装置
JPH04127581U (ja) ポゴピン
KR200145298Y1 (ko) 탐침 확인용 패드(pad)가 내장된 반도체 칩
JPH0621025Y2 (ja) 隣接する２つのチップを同時に測定するプローブカード
JPH06216215A (ja) プローブカードにおける接触子構造
KR100290440B1 (ko) 프로브 카드의 가변 소자 장착 구조
JPH0529798A (ja) 物品搭載装置の位置合わせ方法
JPS6222069Y2 (ja)
JPH0121562Y2 (ja)
JP2021165725A (ja) 電気的接続装置および検査方法
JPH03200344A (ja) 回路基板の導体抵抗測定方法
JP2827355B2 (ja) 半導体集積装置およびその検査方法
JPH0323368U (ja)
JPH0574897A (ja) 半導体デバイスの検査装置
JPH01263572A (ja) 半導体塔載基板試験装置
JPS59134845A (ja) プロ−ブカ−ド
JPS62295426A (ja) プロ−ブカ−ド
JPH10107101A (ja) Ｉｃテスタ用プローブカード

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990204