JP2011034999A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011034999A
JP2011034999A JP2009176867A JP2009176867A JP2011034999A JP 2011034999 A JP2011034999 A JP 2011034999A JP 2009176867 A JP2009176867 A JP 2009176867A JP 2009176867 A JP2009176867 A JP 2009176867A JP 2011034999 A JP2011034999 A JP 2011034999A
Authority
JP
Japan
Prior art keywords
electrode pad
probe needle
semiconductor device
semiconductor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009176867A
Other languages
English (en)
Other versions
JP5486866B2 (ja
Inventor
Akio Shibuya
明男 渋谷
Katsuyoshi Tsuchiya
且吉 土屋
Akira Imaizumi
明 今泉
Hiroshi Matsumoto
寛 松元
Shoji Tsuchioka
昌治 土岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009176867A priority Critical patent/JP5486866B2/ja
Priority to US12/834,807 priority patent/US8445295B2/en
Publication of JP2011034999A publication Critical patent/JP2011034999A/ja
Application granted granted Critical
Publication of JP5486866B2 publication Critical patent/JP5486866B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/14—Measuring resistance by measuring current or voltage obtained from a reference source
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48108—Connecting bonding areas at different heights the connector not being orthogonal to a side surface of the semiconductor or solid-state body, e.g. fanned-out connectors, radial layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48617—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48624—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】半導体チップの小型化を妨げたり、回路設計を煩雑にしたりすることなく、前工程においてケルビンコンタクト法を用いた半導体集積回路の電気特性検査を行うことを可能とする。
【解決手段】検査装置のプローブカードは、コイル型プローブ針とその内側に配置されたポゴピン型プローブ針とで構成されたケルビンコンタクト用プローブ針および２端子測定用プローブ針を備えている。ウエハのチップ領域１Ａに形成された電極パッド２、３は、ケルビンコンタクト用プローブ針が接触する電極パッド３の面積をＢ、２端子測定用プローブ針が接触する電極パッド２の面積をＡとしたとき、Ａ≦Ｂ＜２Ａの関係にある。
【選択図】図３

Description

本発明は、半導体装置およびその製造技術に関し、特に、ケルビンコンタクト(Kelvin contact)法を用いて半導体集積回路の電気特性検査を行う工程を有する半導体装置の製造に適用して有効な技術に関するものである。
ＬＳＩ、ＩＣといった半導体装置の製造工程は、単結晶シリコンなどからなる半導体ウエハの主面（集積回路形成面）にフォトリソグラフィー技術、ＣＶＤ技術、スパッタリング技術およびエッチング技術などを組み合わせて集積回路を形成する前工程（ウエハプロセスともいう）と、上記集積回路が形成された半導体ウエハをダイシングして複数個の半導体チップに個片化した後、個々の半導体チップを樹脂やセラミックなどからなるパッケージに封止する後工程とに大別される。
上記前工程では、通常、その最終工程でプローブ検査と呼ばれる電気特性検査が行われる。このプローブ検査は、半導体ウエハの主面に形成された多数の電極パッド（ボンディングパッドともいう）の表面にプローブ針と呼ばれる金属製の探針を接触させ、集積回路を構成する素子の良否や素子間を接続する配線の導通・非導通を判別する検査である。また、後工程では、バーンイン試験と呼ばれる電気特性検査が行われる。このバーンイン試験は、専用の試験用ソケットにパッケージを挿入し、パッケージの外部接続端子（例えばリード端子や半田ボールなど）にプローブ針を接触させながらパッケージ内の半導体チップに熱的および電気的ストレスを印加することによって、集積回路の不良を加速判別する試験である。
上記のような電気特性検査で使用する検査装置は、プローブカード、フロッグリング、被検査対象である半導体ウエハを載せるウエハステージなどを含む試料支持系を有している。このうち、プローブカードは、上記したプローブ針と、プローブ針の支持板を兼ねた配線基板などで構成されている。プローブ針の代表的なものとしては、プローブカードの下面から斜め方向に延びるカンチレバー型のタングステン（Ｗ）針がある。また、ポゴピン（POGO pin）あるいはスプリングプローブと呼ばれるプローブ針は、コイルバネの弾性力で接触ピンを電極パッドの表面に押し当てるもので、例えば金属製の管（保持部材）の中に収納されたコイルバネが金属ボールを介して接触ピンに弾性力を伝える構造になっている。なお、上記検査装置を用いて電気特性検査を行う際に、電極パッドの表面に自然酸化膜が生じていたり、汚染物質が付着していると正しい測定を行うことができない。そこで、プローブ針を電極パッドの表面に接触させるときには、プローブ針を摺動させて自然酸化膜を破り、清浄な金属面を露出させるワイピング作業が行われる。
上記電気特性検査において、例えば回路の抵抗値（インピーダンス）を測定するには、被測定回路の両側の端子にそれぞれプローブ針を接触させ、被測定回路に電流を流したときの電圧降下を測定する２端子測定法が用いられる。しかし、２端子測定法では、被測定回路のインピーダンスが低い場合、端子とプローブ針との接触抵抗や測定器（テスタ）のライン抵抗に起因する誤差が生じ得る。そこで、被測定回路のインピーダンスが低い場合には、２端子測定法に代えてケルビンコンタクト法（または４端子測定法）と呼ばれる測定法が用いられる。
図２４（ａ）は、ケルビンコンタクト法の原理を説明するテスタの等価回路図、図２４（ｂ）は、２端子測定法の原理を説明するテスタの等価回路図である。
被測定回路に電流（Ｉ）を流したときの電圧降下（Ｖｚ）によって被測定回路のインピーダンス（Ｚ）を測定する場合、２端子測定法では被測定回路の両側の端子にそれぞれプローブ針を接触させて電圧降下（ＶＭ）を測定する。しかし、この測定法では、被測定回路のインピーダンス（Ｚ）による電圧降下（Ｖｚ）以外に、端子とプローブ針との接触抵抗や、テスタのライン抵抗に起因する電圧降下（Ｖｒｃ１、Ｖｒｃ２）が加算される（ＶＭ＝Ｖｚ＋Ｖｒｃ１＋Ｖｒｃ２）。従って、被測定回路のインピーダンス（Ｚ）が低い場合には、接触抵抗や配線抵抗による測定誤差が大きくなり、高精度な測定値が得られない。
これに対し、ケルビンコンタクト法では、被測定回路に電流（Ｉ）を流すライン（フォースライン）と被測定回路の電圧降下（Ｖｚ）を測定するライン（センスライン）とを分離し、被測定回路の両側の端子にそれぞれ２本のプローブ針（フォースラインに接続されたプローブ針とセンスラインに接続されたプローブ針）を接触させて電圧降下（ＶＭ）を測定する。この測定法では、電圧計に接続されたセンスラインには電流が流れない（ｉ＝０）ため、上記した接触抵抗やライン抵抗に起因する電圧降下分がキャンセルされ、被測定回路のインピーダンス（Ｚ）による電圧降下（Ｖｚ）のみを測定することができる（ＶＭ＝Ｖｚ）。
以上の理由から、ケルビンコンタクト法は、例えばモータドライバ製品、パワーＭＯＳ製品、およびレギュレータ製品といった電流値が大きい製品を低抵抗で測定するのに、有効かつ必須の測定法である。
特許文献１（特開２００７−２８５９７０号公報）は、ＢＧＡ（Ball Grid Array）やＣＳＰ（Chip Size Package）のような半導体パッケージの外部接続端子（半田ボール）にフォースピン（フォース側プローブ針）とセンスピン（センス側プローブ針）とを接触させて電気特性を測定するケルビンコンタクト測定装置のピン構造を開示している。
上記フォースピンおよびセンスピンのそれぞれは、伸縮自在であると共に、弾性体によって半田ボール側に付勢されるように構成されている。１個の半田ボールに対応するフォースピンおよびセンスピンの合計数は、３本以上であり、半田ボール１個当たりそれぞれ１本以上接触するように配置されている。半導体パッケージは、測定装置の下ソケットの凹部に出し入れ可能に位置決めされ、フォースピンおよびセンスピンは、上ソケットのフレームに伸縮自在に支持される。
特許文献２（特開２００８−２４９４６６号公報）および特許文献３（特開２００８−２４９４６７号公報）は、ケルビンコンタクト測定に使用するスパイラル状の接触子を開示している。このケルビンコンタクト型接触子は、それぞれが凸形のスパイラル形状を有する一対の接触子からなり、一方の接触子の渦巻き状の隙間に、もう一方の渦巻き状の接触子が配置された構造になっている。また、上記一対の接触子は、被検査物の端子に接触する接触部を残して、少なくともそれぞれの側面が電気的絶縁物でコーティングされている（特許文献２）か、あるいは渦巻き状の隙間に電気的絶縁物が充填されて一体に形成されており（特許文献３）、これにより、一対の接触子の間に形成された溝に微細なゴミが侵入しても、接触子同士が互いにショートしない構造になっている。
特許文献４（特開２００８−２９２３３７号公報）は、半田ボールを有する半導体装置の電気特性検査において、確実なワイピング動作とケルビンコンタクトを可能とする検査方法を開示している。この検査方法では、先端が平面でその周縁がエッジを有し、先端部の断面径が球状外部電極の半径よりも大きく、所定位置において支持板に支持されたカンチレバー型の接触子が２本一対で使用される。上記支持板あるいは半導体装置を押圧したとき、上記一対の接触子のそれぞれのエッジが半田ボールの表面に接触してケルビンコンタクトされる。さらに、支持板あるいは半導体装置をオーバードライブさせたとき、接触子のエッジが半田ボールの表面を摺動してワイピングが行われる。
特開２００７−２８５９７０号公報 特開２００８−２４９４６６号公報 特開２００８−２４９４６７号公報 特開２００８−２９２３３７号公報
前述したように、半導体装置の製造工程では、前工程と後工程とでそれぞれ電気特性検査を行っているが、近年は、後工程での電気特性検査に比較して前工程での電気特性検査が重要視されている。
その理由として、前工程で十分な電気特性検査を行って集積回路の良否（良品チップか不良チップか）を判別しておくことにより、後工程の組立において不良チップを組み込むことが無くなるので、歩留が向上し半導体装置全体の製造コストを削減できる点が挙げられる。また、近年は、ＣＳＰ(Chip Size Package)と言われるようなチップサイズとほぼ同等で、携帯電話等のデジタル機器に多く搭載されるパッケージ構造の製品が多くなってきている。ＣＳＰは、携帯電話等に搭載される関係上、小さく・薄く設計されており、多少信頼性を犠牲にしている場合も多い。従って、製品破壊や製品寿命の短命化を避けるために、後工程の電気特性検査時に集積回路に及ぼす熱ストレスの低減が要求されている。さらに、後工程の電気特性検査時にパッケージの外部接続端子（半田ボール）にプローブ針を接触させると、半田ボールにプローブ痕が残り、これが実装不良を引き起こすという問題も指摘されている。
しかしながら、前工程での電気特性検査時に、前述したケルビンコンタクト法（または４端子測定法）を用いて回路のインピーダンスを測定しようとすると、次のような問題が生じる。
すなわち、ケルビンコンタクト法では、被測定回路の両側の端子にそれぞれ２本のプローブ針（フォース側プローブ針およびセンス側プローブ針）を接触させるので、前工程でケルビンコンタクト法によるインピーダンス測定を実施しようとすると、被測定回路の端子として２個の電極パッド（フォース側プローブ針を接触させる電極パッドおよびセンス側プローブ針を接触させる電極パッド）が必要となる。従って、被測定回路の両側の端子として合計４個の電極パッドが必要となり、半導体ウエハ上に形成する電極パッドの数が増加するので、半導体チップの小型化が妨げられたり、回路設計が煩雑になったりするという問題が生じる。
本発明の目的は、半導体チップの小型化を妨げたり、回路設計を煩雑にしたりすることなく、前工程においてケルビンコンタクト法を用いた半導体集積回路の電気特性検査を行うことのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の好ましい一実施態様である半導体装置の製造方法は、（ａ）主面が複数のチップ領域に区画された半導体ウエハを用意する工程と、（ｂ）前記複数のチップ領域のそれぞれに半導体集積回路を形成する工程と、（ｃ）前記複数のチップ領域のそれぞれの表面に、前記半導体集積回路に電気的に接続された第１電極パッドと第２電極パッドとを含む複数の電極パッドを形成する工程と、（ｄ）前記複数の電極パッドのそれぞれにプローブ針を接触することによって、前記半導体集積回路の電気特性検査を行う工程と、（ｅ）前記工程（ｄ）の後、前記半導体ウエハをダイシングして前記複数のチップ領域のそれぞれを個片化することにより、複数の半導体チップを取得する工程と、を含み、前記工程（ｄ）の前記電気特性検査は、前記第１電極パッドに２個のプローブ針を接触するケルビンコンタクト法を用いた電気特性検査を含み、前記第１電極パッドの面積は、前記第２電極パッドの面積の２倍よりも小さいものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下の通りである。
半導体チップの小型化を妨げたり、回路設計を煩雑にしたりすることなく、前工程においてケルビンコンタクト法を用いた半導体集積回路の電気特性検査を行うことが可能となる。
本発明の実施の形態１である半導体装置の製造工程を示す全体フロー図である。 電極パッドの形成が完了した半導体ウエハの全体平面図である。 図２に示す半導体ウエハ内の一つのチップ領域の拡大平面図である。 図３に示すチップ領域に形成されたモータドライバ回路の機能ブロック図である。 図４に示す機能ブロックの配置図である。 （ａ）は、図３に示す長方形の一点鎖線（Ｂ）で囲んだ領域の拡大平面図、（ｂ）は、（ａ）のＣ−Ｃ線に沿った半導体ウエハの断面図である。 （ａ）は、カンチレバー型プローブ針を横に２本並べて、電極パッドにケルビンコンタクトを行う方法を示す平面図、（ｂ）は（ａ）でケルビンコンタクトを行った後に電極パッドの表面に生じた針痕の一例を示す平面図である。 本発明の実施の形態１である半導体装置の製造工程を示す半導体ウエハの要部断面図である。 図８に続く半導体装置の製造工程を示す半導体ウエハの要部断面図である。 図９に続く半導体装置の製造工程を示す半導体ウエハの要部断面図である。 本発明の実施の形態２で使用する検査装置のプローブカードを示す要部概略図である。 図１１に示す検査装置を使用した電気特性検査方法の説明図である。 プローブ針のワイピングによって電極パッドの表面に生じた針痕の一例を示す平面図である。 （ａ）は、本発明の実施の形態３であるケルビンコンタクト用プローブ針を示す側面図、（ｂ）は、（ａ）のケルビンコンタクト用プローブ針の先端部の拡大図である。 図１４に示すケルビンコンタクト用プローブ針を使用した電気特性検査方法を示す半導体ウエハの要部断面図である。 図１４に示すケルビンコンタクト用プローブ針を使用した電気特性検査方法を示す半導体ウエハの要部断面図である。 （ａ）、（ｂ）、（ｃ）は、ケルビンコンタクト用プローブ針のワイピングによって電極パッドの表面に生じた針痕の一例を示す平面図である。 （ａ）は、本発明の実施の形態４であるケルビンコンタクト用プローブ針の一例を示す要部破断断面図、（ｂ）は、（ａ）のＤ−Ｄ線に沿った断面図である。 （ａ）は、本発明の実施の形態４であるケルビンコンタクト用プローブ針の別例を示す要部破断断面図、（ｂ）は、（ａ）のＥ−Ｅ線に沿った断面図である。 （ａ）は、本発明の実施の形態４であるケルビンコンタクト用プローブ針の別例を示す要部破断断面図、（ｂ）は、（ａ）のＦ−Ｆ線に沿った断面図である。 ケルビンコンタクト用プローブ針のワイピングによって電極パッドの表面に生じた針痕の一例を示す平面図である。 ケルビンコンタクト用プローブ針が接触する電極パッドの形状の別例を示すチップ領域の拡大平面図である。 （ａ）は、本発明の他の実施の形態である半導体装置の平面図、（ｂ）は、（ａ）に示す半導体装置の断面図である （ａ）は、ケルビンコンタクト法の原理を説明するテスタの等価回路図、（ｂ）は、２端子測定法の原理を説明するテスタの等価回路図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。また、以下の実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合がある。
（実施の形態１）
本実施の形態は、面実装型半導体パッケージの一種であるＣＳＰの製造に適用したものであり、図１は、このＣＳＰの製造工程を示す全体フロー図である。
この製造工程の一つの特徴は、後工程を大幅に短縮し、かつ、実質的に半導体チップと同一サイズのＣＳＰ（ＲＣＳＰ：Real Chip Size Package）を実現するために、半導体チップが複数行および複数例配置された半導体ウエハ（以下、単にウエハという）の既存配線の上にＡｌ（アルミニウム）やＣｕ（銅）などで再配線を施し、これらの再配線上に複数の外部接続端子（半田ボール）を電気的に接続し、それらをウエハ上に配列するものである。
前述の方法で形成されたＣＳＰを製造するには、まず、単結晶シリコンからなる半導体ウエハを用意し、その主面（集積回路形成面）にＭＯＳＦＥＴなどの素子を形成した後、素子間を接続する配線を形成する。続いて、配線の上部に酸化シリコン膜や窒化シリコン膜からなるパッシベーション膜（表面保護膜）を形成した後、このパッシベーション膜をエッチングして配線の一部を露出させることにより、電極パッドを形成する。上記の素子、配線および電極パッドは、周知のフォトリソグラフィー技術、ＣＶＤ技術、スパッタリング技術およびエッチング技術などを組み合わせて形成するので、それらの製造工程の詳細な説明は省略する。
図２は、電極パッドの形成が完了したウエハの全体平面図、図３は、図２に示すウエハ内の一つのチップ領域（ウエハをダイシングしたときに１個の半導体チップとなる領域）の拡大平面図、図４は、図３に示すチップ領域に形成された回路の機能ブロック図、図５は、図４に示す機能ブロックの配置図である。
ウエハ１の主面は、複数のチップ領域１Ａに区画されており、各チップ領域１Ａには、例えばＤＳＣ(Digital still Camera)のレンズ制御用モータなどを駆動するモータドライバ回路が形成されている。図４に示すように、このモータドライバ回路は、コントロールロジック(Control Logic)回路、パワーコントロール(Power control)回路および出力段（ＯＵＴ１〜ＯＵＴ４）からなる。さらに図５に示すように、出力段（ＯＵＴ１〜ＯＵＴ２）と電気的に接続されたパワーコントロール回路と、出力段（ＯＵＴ３〜ＯＵＴ４）と電気的に接続されたパワーコントロール回路とがあり、コントロールロジック回路はそれらパワーコントロール回路で挟まれた位置に配置されている。
図３に示すように、チップ領域１Ａの表面には、上記モータドライバ回路の電源端子、ＧＮＤ端子および信号端子を構成する複数個の電極パッド２、３が形成されている。一つのチップ領域１Ａに形成された電極パッド２、３の数は、ここでは例えば３０個である。これらの電極パッド２、３は、周知の配線材料、例えばアルミニウム（Ａｌ）合金などで構成されている。
図３に示した３０個の電極パッド２、３のうち、モータドライバ回路の出力段（ＯＵＴ１〜ＯＵＴ４）の電源端子および出力端子を構成する１２個の電極パッド３には、図４の機能ブロック図に対応する符号が付してある。すなわち、電極パッド３（ＶＭ１２）は、図４に示す出力段（ＯＵＴ１、ＯＵＴ２）の電源端子であり、電極パッド３（ＶＭ３４）は、出力段（ＯＵＴ３、ＯＵＴ４）の電源端子である。また、電極パッド３（ＯＵＴ１Ａ、ＯＵＴ１Ｂ、ＯＵＴ２Ａ、ＯＵＴ２Ｂ、ＯＵＴ３Ａ、ＯＵＴ３Ｂ、ＯＵＴ４Ａ、ＯＵＴ４Ｂ）は、出力段（ＯＵＴ１〜ＯＵＴ４）の出力端子である。さらに、残り１８個の電極パッド２は、出力段（ＯＵＴ１〜ＯＵＴ４）のＧＮＤ端子（ＰＧＮＤ１２、ＰＧＮＤ３４）、出力段（ＯＵＴ１〜ＯＵＴ４）以外の回路の電源端子（ＶＤＤ、ＶＣＣ）、ＧＮＤ端子または信号端子のいずれかを構成している。
チップ領域１Ａの表面に形成された上記３０個の電極パッド２、３のうち、図４に示す出力段（ＯＵＴ１〜ＯＵＴ４）の電源端子および出力端子を構成する１２個の電極パッド３のそれぞれの面積は、電極パッド２の面積の２倍よりも小さくなっている。すなわち、出力段（ＯＵＴ１〜ＯＵＴ４）の電源端子および出力端子を構成する１２個の電極パッド３のそれぞれの面積をＢとし、残り１８個の電極パッド２のそれぞれの面積をＡとした場合、Ａ≦Ｂ＜２Ａの関係となっている。
図６（ａ）は、図３に示す長方形の一点鎖線（Ｂ）で囲んだ領域の拡大平面図、図６（ｂ）は、図６（ａ）のＣ−Ｃ線に沿ったウエハ１の断面図である。なお、この領域のウエハ１には、モータドライバ回路を構成する素子や配線の一部が形成されているが、図６（ｂ）には、電極パッド２、３のみを示し、配線や素子の図示は省略する。
チップ領域１Ａの図６に示す領域には、ウエハ１の最表面を覆うパッシベーション膜４の一部をエッチングして形成した１個の電極パッド２と１個の電極パッド３が形成されている。これら２個の電極パッド２、３のうち、図６（ａ）の左側に配置された正方形の電極パッド２は、例えば図４に示す出力段（ＯＵＴ１、ＯＵＴ２）のＧＮＤ端子を構成している。また、図６（ａ）の右側に配置された長方形の電極パッド３は、例えば図４に示す出力段（ＯＵＴ３、ＯＵＴ４）の電源端子を構成する電極パッド３（ＶＭ３４）である。
上記２個の電極パッド２、３のうち、正方形の電極パッド２は、その一辺の寸法が、例えば８６μｍである。但し、電極パッド２、３の外周部は、ウエハ１の内部に水分などの異物が浸透するのを防ぐためにパッシベーション膜４で覆われている。従って、実際にウエハ１の表面に露出している電極パッド２の一辺の寸法は、７８μｍである。一方、長方形の電極パッド３の寸法（実際にウエハ１の表面に露出している領域の寸法）は、例えば短辺×長辺＝７８μｍ×１２５μｍである。
次に、上記ウエハ１の各チップ領域１Ａに形成されたモータドライバ回路の電気特性検査方法について説明する。この電気特性検査は、ウエハ１のチップ領域１Ａに形成された電極パッド２、３にプローブ針を接触させ、モータドライバ回路を構成する素子の良否や配線の導通・非導通をチップ領域１Ａ単位で判別する検査である。
一般に、モータドライバ回路には、モータを駆動するための大電流が流れるので、出力段（ＯＵＴ１〜ＯＵＴ４）を構成する素子には、スイッチング速度が速く、１Ω以下の低オン抵抗を有するパワーＭＯＳＦＥＴが使用される。従って、モータドライバ回路の電気特性検査は、出力段用パワーＭＯＳＦＥＴのオン抵抗を精度良く測定するために、ケルビンコンタクト法（４端子測定法）が多く用いられる。
前述したように、電源端子および出力端子である電極パッド３の面積は、電極パッド２の面積の２倍よりも小さい構造となっている。すなわち、前述したモータドライバ回路の出力段の電源端子（電極パッド３）の面積（Ｂ）および出力端子（電極パッド３）の面積（Ｂ）が、２端子測定用電極パッド２の面積（Ａ）の２倍よりも小さい構造となっている（Ａ≦Ｂ＜２Ａ）。
これにより、電極パッド２と同じ面積のケルビンコンタクト用電極パッドを２個並べるよりも、電極パッドがチップ表面を占有する面積を小さくすることができる。さらに厳密に言うと、電極パッドを２個並べた時に生じる電極パッド間のスペースと、そのスペース間にあるパッシベーション膜のそれぞれの電極パッドの周辺を覆っている部分（電極パッドの周辺と重なっている部分）も無くなるので、それらの分も電極パッドを２個並べた場合に比べて、チップ表面を占有する面積を小さくすることができる。
また、ケルビンコンタクト用電極パッドを２個準備する必要が無くなり、電極パッドが１個になるので、チップ表面に電極パッドを２個配置することがレイアウト上困難であっても、それを解決することができる。さらに、１個の電極パッド３にプローブ針を２本立てられるようになるので、電極パッドを２個並べなくても、１個の電極パッド上でケルビンコンタクトを可能にすることができる。
なお、電極パッド３を電極パッド２の面積の２倍よりも小さくする構造は、電源端子および出力端子の両方に適用してもよいし、いずれか片方に適用してもよい。また、いずれか片方の一部に適用してもよい。両方に実施することや、いずれか片方の全てに実施することに限定されない。電源端子および出力端子の両方の全電極パッドに適用した場合、電極パッドがチップ表面を占有する面積を最も小さくすることができる。
図７（ａ）は、カンチレバー型プローブ針６５を横に２本並べて、電極パッド３にケルビンコンタクトを行うことを示す図である。カンチレバー型プローブ針６５の針先の間隔（ピッチ）を、例えば１１０μｍ程度にまで近づけることは、技術的に可能である。従って、電極パッド３の寸法が、前述の短辺×長辺＝７８μｍ×１２５μｍ程度であれば、新たなプローブ針構造を用いなくても、電極パッドを１個にして、現状のプローブ針のピッチ（製造）レベルで十分にケルビンコンタクトが可能である。
このとき、カンチレバー型プローブ針６５を摺動（ワイピング）させることによって、電極パッド２、３を構成するアルミニウム合金膜の表面酸化膜を除去し、清浄な金属面を露出させる。図７（ｂ）は、このワイピングによって電極パッド２、３の表面に生じた針痕の一例を示す平面図である。電極パッド２、３の表面に残った針痕（ｔ０）は、カンチレバー型プローブ針６５の針痕である。電極パッド３は、ケルビンコンタクトを行っているので、その表面にはフォース側プローブ針とセンス側プローブ針との２つの針痕（ｔ０）が残る。なお、針痕の方向は図７（ｂ）に示す方向に限定されない。例えば図７（ｂ）の針痕の方向に直交する方向である横方向や斜め方向に入る場合もある。針痕の長さも図７（ｂ）に示す長さよりも長い場合も短い場合もある。
ケルビンコンタクト法では、一対のフォース側プローブ針を通じて出力段（ＯＵＴ１〜ＯＵＴ４）のそれぞれの電源端子（電極パッド３）と出力端子（電極パッド３）との間に電流を流したとき、このフォースラインと分離されたセンスラインには電流が流れない。従って、センスラインに設けられた電圧計では、電極パッド３とケルビンコンタクト用プローブ針との接触抵抗やテスタのライン抵抗に起因する電圧降下がキャンセルされ、出力段（ＯＵＴ１〜ＯＵＴ４）のインピーダンスによる電圧降下のみが測定されるので、出力段（ＯＵＴ１〜ＯＵＴ４）のオン抵抗を高精度に測定することができる。
次に、電気特性検査以降の工程について説明する。先ず、図８に示すように、ウエハ１の表面にポリイミド樹脂膜５を塗布した後、電極パッド３の上部のポリイミド樹脂膜５をエッチングして電極パッド３を露出させ、続いて電解メッキ法やスパッタリング法を用いてポリイミド樹脂膜５の上部に再配線６を形成する。再配線６は、例えば銅（Ｃｕ）膜で構成し、その一端を電極パッド３に電気的に接続する。なお、図８および以下の図９、図１０では、１個の電極パッド３に再配線６を接続しているが、実際には、ウエハ１の各チップ領域１Ａに形成されたすべての電極パッド２、３に再配線６を接続する。
次に、図９に示すように、ウエハ１の表面に２層目のポリイミド樹脂膜７を塗布した後、ポリイミド樹脂膜７の一部をエッチングすることによって、再配線６の上部に開口８を形成する。
次に、図１０に示すように、開口８の底部に露出した再配線６の表面にＵＢＭ(Under Bump Metal)層９を形成した後、ＵＢＭ層９の上部に例えば錫（Ｓｎ)−銀（Ａｇ)−銅（Ｃｕ)合金などからなる半田ボール１０を形成する。
その後、ウエハ１をチップ領域１Ａ単位でダイシングし、前述した電気特性検査工程で良品と判定された半導体チップを選別する。その後、良品の半導体チップに対してバーンイン試験などの最終電気特性試験を行い、この最終電気特性試験で良品と判定された半導体チップを選別することにより、本実施の形態のＣＳＰが完成する。
なお、上記電気特性検査以降の工程については、本実施の形態だけに適用されるものではなく、以降の実施の形態の半導体装置についても適用可能である。
以上、本実施の形態でこれまで説明してきたが、説明したものの中で主なものは、半導体チップの小型化を妨げたり、モータードライバ回路の設計を煩雑にしたりすることなく、前工程において出力段のオン抵抗を高精度に測定することができる。
（実施の形態２）
前述の実施の形態１では、電源端子および出力端子である電極パッド３の面積を電極パッド２の面積の２倍よりも小さくし、現状のカンチタイプのプローブ針のピッチを小さくして、ケルビンコンタクトすることについて説明した。
以降の実施の形態では、電極パッド３の面積をさらに小さくする（より電極パッド２の面積に近づける）ことができるプローブ技術（プローブ針構造）について説明する。なお、以降の説明においては、前述した出力段（ＯＵＴ１〜ＯＵＴ４）の電源端子および出力端子を構成する１２個の電極パッド３は、いずれも電極パッド３（ＶＭ３４）と同一（短辺×長辺＝７８μｍ×１２５μｍ）の寸法を有しており、１８個の電極パッド２は、いずれも一辺が７８μｍの正方形であるものとして説明する。
図１１は、本実施の形態で使用する検査装置のプローブカード２０を示す要部概略図である。この検査装置は、プローブカード２０の他に、被検査対象であるウエハ１を載せるウエハステージなどを含む試料支持系を有しているが、プローブカード２０を除いた他の構成は、周知のものと実質的に同一であるため、その説明および図示は省略する。
図１１に示すように、検査装置のプローブカード２０は、コイル型プローブ針２２とその内側に配置されたポゴピン型プローブ針２３ａとで構成されたケルビンコンタクト用プローブ針２１、および上記ポゴピン型プローブ針２３ａと同一構造のポゴピン型プローブ針で構成された２端子測定用プローブ針２３ｂを備えている。
非作動時には、ポゴピン型プローブ針２３ａの先端部は、コイル型プローブ針２２の先端部よりも下方に突出している。また、コイル型プローブ針２２の表面またはその内側に配置されたポゴピン型プローブ針２３ａの表面には、コイル型プローブ針２２とポゴピン型プローブ針２３ａとの短絡を防止するために、電極パッド３と接触する先端部を除いて絶縁コーティング（図示せず）が施されている。
図１１には、２本のケルビンコンタクト用プローブ針２１と１本の２端子測定用プローブ針２３ｂとが示されているが、実際のプローブカード２０に取り付けられたケルビンコンタクト用プローブ針２１の本数は、前述したモータドライバ回路の出力段（ＯＵＴ１〜ＯＵＴ４）の電源端子および出力端子を構成する電極パッド３の数と同じ１２本である。また、２端子測定用プローブ針２３ｂの本数は、電極パッド２の数と同じ１８本である。
ケルビンコンタクト用プローブ針２１のコイル型プローブ針２２は、その上半分がコイル型プローブ針ガイド２５に支持・固定されており、下半分がコイル型プローブ針ガイド２５の下方に突出している。また、コイル型プローブ針ガイド２５の上面には第１配線基板２６が取り付けられており、コイル型プローブ針２２は、この第１配線基板２６の配線２６ａに電気的に接続されている。
上記第１配線基板２６の上方には、スペーサ２７を介して第２配線基板２８が取り付けられている。この第２配線基板２８は、ポゴピン型プローブ針２３ａ、２３ｂのガイドを兼ねており、ポゴピン型プローブ針２３ａ、２３ｂのそれぞれの上端部は、第２配線基板２８に支持・固定されている。そして、ポゴピン型プローブ針２３ａ、２３ｂのそれぞれは、第１配線基板２６およびコイル型プローブ針ガイド２５を貫通し、その下端部がコイル型プローブ針ガイド２５の下方に突出している。
上記第２配線基板２８の上方には、メイン基板３０が取り付けられている。コイル型プローブ針２２に電気的に接続された上記第１配線基板２６の配線２６ａは、第１配線基板２６と第２配線基板２８との間に設けられた導電性ゴム３１、第２配線基板２８を貫通するビアホール３２、メイン基板３０の配線３０ａと上記ビアホール３２とを電気的に接続するペースト半田３３などを介して、メイン基板３０上の電極３４ａに電気的に接続されている。
上記メイン基板３０上の電極３４ａは、前記図２４（ａ）に示したものと同一の等価回路を有するケルビンコンタクト用テスタ（図示せず）のセンスラインに接続されている。すなわち、ケルビンコンタクト用プローブ針２１のコイル型プローブ針２２は、ケルビンコンタクト用テスタのセンス側プローブ針を構成している。一方、ケルビンコンタクト用プローブ針２１のポゴピン型プローブ針２３ａは、メイン基板３０の配線３０ｂを介してメイン基板３０上の電極３４ｂに電気的に接続され、さらにこの電極３４ｂを介してケルビンコンタクト用テスタのフォースラインに接続されている。すなわち、ポゴピン型プローブ針２３ａは、ケルビンコンタクト用テスタのフォース側プローブ針を構成している。
一方、２端子測定用プローブ針２３ｂは、メイン基板３０の配線３０ｃを介してメイン基板３０上の電極３４ｃに電気的に接続され、さらにこの電極３４ｃを介して２端子測定用テスタ（図示せず）に接続されている。
上記検査装置を使ってモータドライバ回路の電気特性検査を行うには、まず、図１２に示すように、ウエハ１を載せたウエハステージ（図示せず）を上昇させ、ケルビンコンタクト用プローブ針２１の下端部を電極パッド３の表面に接触させると共に、２端子測定用プローブ針２３ｂの下端部を電極パッド２の表面に接触させる。このとき、ケルビンコンタクト用プローブ針２１および２端子測定用プローブ針２３ｂを摺動（ワイピング）させることによって、電極パッド２、３を構成するアルミニウム合金膜の表面酸化膜を除去し、清浄な金属面を露出させる。図１３は、このワイピングによって電極パッド２、３の表面に生じた針痕の一例を示す平面図である。電極パッド３の表面に残った針痕（ｔ１）は、ポゴピン型プローブ針２３ａの針痕であり、針痕（ｔ２）は、コイル型プローブ針２２の針痕である。また、電極パッド２の表面に残った針痕（ｔ３）は、２端子測定用プローブ針２３ｂの針痕である。
次に、図１２に示す電極パッド３（ＯＵＴ４Ｂ）および電極パッド３（ＶＭ３４）のそれぞれの表面にケルビンコンタクト用プローブ針２１を接触させた状態でモータドライバ回路の出力段（ＯＵＴ４）に電流を流し、このときの電圧降下をケルビンコンタクト用テスタで測定することによって、出力段（ＯＵＴ４）のオン抵抗を測定する。また、同様の方法で他の出力段（ＯＵＴ１〜ＯＵＴ３）の電源端子（電極パッド３）と出力端子（電極パッド３）との間に電流を流し、このときの電圧降下をケルビンコンタクト用テスタで測定することによって、出力段（ＯＵＴ１〜ＯＵＴ３）のオン抵抗を測定する。さらに、電極パッド２に接続された２端子測定用プローブ針２３ｂを使用して、この電極パッド２に接続された回路の所定の電気特性検査を行う。
ケルビンコンタクト法では、一対のフォース側プローブ針（ポゴピン型プローブ針２３ａ）を通じて出力段（ＯＵＴ１〜ＯＵＴ４）のそれぞれの電源端子（電極パッド３）と出力端子（電極パッド３）との間に電流を流したとき、このフォースラインと分離されたセンスラインには電流が流れない。従って、センスラインに設けられた電圧計では、電極パッド３とケルビンコンタクト用プローブ針２１との接触抵抗やテスタのライン抵抗に起因する電圧降下がキャンセルされ、出力段（ＯＵＴ１〜ＯＵＴ４）のインピーダンスによる電圧降下のみが測定されるので、出力段（ＯＵＴ１〜ＯＵＴ４）のオン抵抗を高精度に測定することができる。
以上のようにして、ウエハ１の各チップ領域１Ａに形成されたモータドライバ回路の電気特性検査（出力段のオン抵抗測定を含む所定の電気特性検査）を順次行った後、この検査結果に基づいて各チップ領域１Ａが良品であるか不良品であるかを判定する。
なお、上記の例では、ケルビンコンタクト用テスタのセンス側プローブ針をコイル型プローブ針２２で構成し、フォース側プローブ針をポゴピン型プローブ針２３ａで構成したが、これとは逆に、センス側プローブ針をポゴピン型プローブ針２３ａで構成し、フォース側プローブ針をコイル型プローブ針２２で構成してもよい。また、２端子測定用プローブ針２３ｂをポゴピン型プローブ針で構成したが、コイル型プローブ針やカンチレバー型プローブ針などで構成してもよい。
このように、本実施の形態では、ケルビンコンタクト法を用いてモータドライバ回路の出力段のオン抵抗を測定する際、コイル型プローブ針２２の内側にポゴピン型プローブ針２３ａを配置したケルビンコンタクト用プローブ針２１を使用する。このような構造のケルビンコンタクト用プローブ針２１は、例えば前述の実施の形態１で説明したカンチレバー型プローブ針を横に２本並べた構造に比べて、フォース側プローブ針とセンス側プローブ針との間隔を短くすることができる。その結果、前述の実施の形態１に比べて、電源端子および出力端子である電極パッド３の面積をさらに小さくすることができる(電極パッド２の面積に近づけることができる)。
（実施の形態３）
図１４（ａ）は、本実施の形態のケルビンコンタクト用プローブ針を示す側面図、図１４（ｂ）は、このケルビンコンタクト用プローブ針の先端部の拡大図である。
本実施の形態のケルビンコンタクト用プローブ針４１は、プローブカード４０の下面から斜め下方に延在するフォース側プローブ針４１ｆとセンス側プローブ針４１ｓとを備えている。このケルビンコンタクト用プローブ針４１の特徴は、センス側プローブ針４１ｓの上部に薄いフィルム状の絶縁シート４２を介してフォース側プローブ針４１ｆを積層した点にある。フォース側プローブ針４１ｆおよびセンス側プローブ針４１ｓは、タングステンなどの金属材料からなるカンチレバー型プローブ針であり、先端部の針径は、それぞれ２５μｍ程度である。
また、上記フォース側プローブ針４１ｆおよびセンス側プローブ針４１ｓは、先端部の長さが互いに異なっている。すなわち、絶縁シート４２の上側に配置されたフォース側プローブ針４１ｆは、絶縁シート４２の下側に配置されたセンス側プローブ針４１ｓに比べて先端部の長さが長い。そのため、非作動時には、フォース側プローブ針４１ｆの先端部がセンス側プローブ針４１ｓの先端部よりも下方に位置している。
プローブカード４０の下面に取り付けられた上記ケルビンコンタクト用プローブ針４１の本数は、前述したウエハ１のチップ領域１Ａに形成された電極パッド３（モータドライバ回路の出力段の電源端子および出力端子）の数と同じ１２本である。また、図示は省略するが、上記プローブカード４０の下面には、前記チップ領域１Ａに形成された電極パッド２の数と同じ１８本の２端子測定用プローブ針も取り付けられている。これらの２端子測定用プローブ針は、例えばカンチレバー型プローブ針で構成されている。
チップ領域１Ａに形成されたモータドライバ回路の電気特性検査を行う際には、まず、図１５に示すように、ウエハ１を上昇させてケルビンコンタクト用プローブ針４１の下端部を電極パッド３の表面に接触させる。前述したように、フォース側プローブ針４１ｆの先端部は、センス側プローブ針４１ｓの先端部よりも下方に位置しているので、ウエハ１を上昇させると、まず最初にフォース側プローブ針４１ｆの先端部が電極パッド３の表面に接触する。
続いて、ウエハ１をさらに上昇させると、図１６に示すように、センス側プローブ針４１ｓの先端部も電極パッド３の表面に接触する。このとき、フォース側プローブ針４１ｆは、電極パッド３の表面で摺動（ワイピング）して表面酸化膜を除去し、電極パッド３と導通するので、出力段のオン抵抗を測定することが可能となる。なお、センス側プローブ針４１ｓが接続されているセンスラインには電流が流れないため、センス側プローブ針４１ｓと電極パッド３との間に薄い表面酸化膜が残留していても支障はない。
図１７は、上記ケルビンコンタクト用プローブ針４１のワイピングによって電極パッド３の表面に生じた針痕の一例を示す平面図である。図１７（ａ）は、ケルビンコンタクト用プローブ針４１の延在方向が電極パッド３の短辺と平行な場合の針痕、図１７（ｂ）は、ケルビンコンタクト用プローブ針４１の延在方向が電極パッド３の長辺と平行な場合の針痕、図１７（ｃ）は、ケルビンコンタクト用プローブ針４１が電極パッド３の短辺および長辺に対して斜め方向に延在している場合の針痕である。また、図１７（ａ）〜（ｃ）において、針痕（ｔ４）は、フォース側プローブ針４１ｆの針痕であり、針痕（ｔ５）は、センス側プローブ針４１ｓの針痕である。なお、フォース側プローブ針４１ｆは、センス側プローブ針４１ｓに比べて、電極パッド３の表面での摺動（ワイピング）量が大きくなるので、その針痕（ｔ４）長さは、センス側プローブ針４１ｓの針痕（ｔ５）長さよりも長くなる場合が多い。
このように、本実施の形態のケルビンコンタクト用プローブ針４１は、センス側プローブ針４１ｓの上部にフォース側プローブ針４１ｆを重ねた構造になっているので、例えば実施の形態１で説明したカンチレバー型プローブ針を横に２本並べた構造に比べて、フォース側プローブ針４１ｆとセンス側プローブ針４１ｓの横方向の間隔を短くすることができる。その結果、前述の実施の形態１に比べて、電源端子および出力端子である電極パッド３の面積をさらに小さくすることができる(電極パッド２の面積に近づけることができる)。
なお、上記の例では、絶縁シート４２を介してフォース側プローブ針４１ｆとセンス側プローブ針４１ｓとを絶縁しているが、例えばフォース側プローブ針４１ｆとセンス側プローブ針４１ｓとの間に空隙を設けることによって、両者を互いに絶縁してもよい。
また、上記の例では、センス側プローブ針４１ｓの上部にフォース側プローブ針４１ｆを配置しているが、これとは逆に、フォース側プローブ針４１ｆの上部にセンス側プローブ針４１ｓを配置してもよい。この場合は、センス側プローブ針４１ｓの先端部の長さをフォース側プローブ針４１ｆの先端部の長さよりも長くする。また、この場合は、電流が流れるフォース側プローブ針４１ｆと電極パッド３との間に表面酸化膜が残留しないように配慮する必要がある。
（実施の形態４）
図１８（ａ）は、本実施の形態のケルビンコンタクト用プローブ針を示す要部破断断面図、図１８（ｂ）は、（ａ）のＤ−Ｄ線に沿った断面図である。
本実施の形態のケルビンコンタクト用プローブ針５１は、互いに同一の形状および構造を有する２本のポゴピン型プローブ針５２ａ、５２ｂを備えている。これら２本のポゴピン型プローブ針５２ａ、５２ｂの一方はフォース側プローブ針であり、他方はセンス側プローブ針である。また、２本のポゴピン型プローブ針５２ａ、５２ｂは、それらの先端部を除いて絶縁チューブ５３に収容され、互いに絶縁されている。
上記２本のポゴピン型プローブ針５２ａ、５２ｂの下半分は、コイルバネ５４が収容された上半分に比べて径が細くなっている。また、ポゴピン型プローブ針５２ａ、５２ｂは、それらの中途部がクランク状に折り曲げられ、先端部が互いに近接するようになっている。ポゴピン型プローブ針５２ａの先端部とポゴピン型プローブ針５２ｂの先端部との間隔は、例えば２０μｍ程度である。
このような構造であるため、例えば実施の形態１で説明したカンチレバー型プローブ針を横に２本並べた構造に比べて、本実施の形態のケルビンコンタクト用プローブ針５１は、フォース側プローブ針の先端部とセンス側プローブ針の先端部との間隔を狭くすることができる。その結果、前述の実施の形態１に比べて、電源端子および出力端子である電極パッド３の面積をさらに小さくすることができる(電極パッド２の面積に近づけることができる)。
本実施の形態のケルビンコンタクト用プローブ針５１は、細部の構造を種々変更することが可能である。例えば図１９に示すように、ポゴピン型プローブ針５２ａ、５２ｂの中途部に配置した一対の仕切り板５５ａ、５５ｂの間にコイルバネ５６を収容し、このコイルバネ５６の弾性力でポゴピン型プローブ針５２ａ、５２ｂを電極パッド３の表面に押し当てるようにしてもよい。また、このようなコイルバネ５６を使用する場合は、ポゴピン型プローブ針５２ａ、５２ｂに収容するコイルバネ５４が不要となるので、例えば図２０に示すように、ポゴピン型プローブ針５２ａ、５２ｂの上半分をそれらの下半分と同じ金属ピンで構成することができる。
図２１は、上記ケルビンコンタクト用プローブ針５１のワイピングによって電極パッド３の表面に生じた針痕の一例を示す平面図である。図２１において、針痕（ｔ６）はポゴピン型プローブ針５２ａの針痕、針痕（ｔ７）は、ポゴピン型プローブ針５２ｂの針痕である。なお、針痕の方向は図２１に示す方向に限定されない。針痕は例えば、縦方向や斜め方向に入る場合もある。針痕の大きさも図２１に示す大きさよりも大きい場合も小さい場合もある。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前記実施の形態では、モータドライバ回路の出力段の電源端子および出力端子（電極パッド３）の平面形状を長方形としたが、例えば図２２に示すように、電極パッド２と同じく正方形にしてもよい。この場合でも、前記実施の形態１で説明したカンチレバー型プローブ針を２本並べてケルビンコンタクトを実施してもよいし、前記実施の形態２〜４で説明したケルビンコンタクト用プローブ針（２１、４１、５１）を使用することにより、電極パッド３の面積（Ｂ）を２端子測定用電極パッド２の面積（Ａ）にさらに近づけることができる。
また、前記実施の形態では、モータドライバ回路の出力段の電源端子および出力端子を構成する１８個の電極パッド３の寸法・形状を全て同一としたが、互いに異なる寸法・形状としてもよく、例えばチップ領域１Ａの面積に対して電極パッド２、３の数が少ないような場合（電極パッドを配置するにあたり、余裕がある場合）には、一部の電極パッド３の面積を２端子測定用電極パッド２の面積の２倍以上としてもよい。
また、前記実施の形態では、チップ（ウエハ）表面に再配線を行い、複数の半田ボールを搭載する方式を採用したＣＳＰの製造に適用した例を説明したが、他の半導体パッケージ、例えばＢＧＡ（ボールグリッドアレイ）パッケージなどの製造に適用することもできる。
この場合は、まず、前述したウエハ１の各チップ領域１Ａに形成されたモータドライバ回路の電気特性検査（出力段のオン抵抗測定を含む所定の電気特性検査）を行った後、この検査結果に基づいて各チップ領域１Ａが良品であるか不良品であるかを判定し、ウエハ１をチップ領域１Ａ単位でダイシングする。
次に、図２３に示すように、上記電気特性検査工程で良品と判定された半導体チップ１ＢをＢＧＡの配線基板６０上に搭載し、配線基板６０の上面の電極６１と半導体チップ１Ｂの電極パッド２、３をＡｕワイヤ６２で電気的に接続した後、半導体チップ１Ｂをモールド樹脂６３で封止する。その後、配線基板６０の下面に半田ボール６４を接続することにより、ＢＧＡが完成する。
また、前記実施の形態では、モータドライバ回路の出力段のオン抵抗測定に適用した例を説明したが、モータドライバ製品以外にもパワーＭＯＳ製品、レギュレータ製品といった電流値が大きい製品等にも適用できる。すなわち、本発明は、ケルビンコンタクト法を用いて集積回路の電気特性検査を行う工程を有する半導体装置の製造に広く適用することができる。
本発明は、ケルビンコンタクト法を用いて半導体集積回路の電気特性検査を行う工程を有する半導体装置の製造に適用することができる。
１ 半導体ウエハ
１Ａ チップ領域
１Ｂ 半導体チップ
２、３ 電極パッド
４ パッシベーション膜
５ ポリイミド樹脂膜
６ 再配線
７ ポリイミド樹脂膜
８ 開口
９ ＵＢＭ層
１０ 半田ボール
２０ プローブカード
２１ ケルビンコンタクト用プローブ針
２２ コイル型プローブ針
２３ａ ポゴピン型プローブ針
２３ｂ ２端子測定用プローブ針
２５ コイル型プローブ針ガイド
２６ 第１配線基板
２６ａ 配線
２７ スペーサ
２８ 第２配線基板
３０ メイン基板
３０ａ、３０ｂ、３０ｃ 配線
３１ 導電性ゴム
３２ ビアホール
３３ ペースト半田
３４ａ、３４ｂ、３４ｃ 電極
４０ プローブカード
４１ ケルビンコンタクト用プローブ針
４１ｆ フォース側プローブ針
４１ｓ センス側プローブ針
４２ 絶縁シート
５１ ケルビンコンタクト用プローブ針
５２ａ、５２ｂ ポゴピン型プローブ針
５３ 絶縁チューブ
５４ コイルバネ
５５ａ、５５ｂ 仕切り板
５６ コイルバネ
６０ 配線基板
６１ 電極
６２ Ａｕワイヤ
６３ モールド樹脂
６４ 半田ボール
６５ カンチレバー型プローブ針

Claims (19)

  1. （ａ）主面が複数のチップ領域に区画された半導体ウエハを用意する工程と、
    （ｂ）前記複数のチップ領域のそれぞれに半導体集積回路を形成する工程と、
    （ｃ）前記複数のチップ領域のそれぞれの表面に、前記半導体集積回路に電気的に接続された第１電極パッドと第２電極パッドとを含む複数の電極パッドを形成する工程と、
    （ｄ）前記複数の電極パッドのそれぞれにプローブ針を接触することによって、前記半導体集積回路の電気特性検査を行う工程と、
    （ｅ）前記工程（ｄ）の後、前記半導体ウエハをダイシングして前記複数のチップ領域のそれぞれを個片化することにより、複数の半導体チップを取得する工程と、
    を含む半導体装置の製造方法であって、
    前記工程（ｄ）の前記電気特性検査は、前記第１電極パッドに２個のプローブ針を接触するケルビンコンタクト法を用いた電気特性検査を含み、
    前記第１電極パッドの面積は、前記第２電極パッドの面積の２倍よりも小さいことを特徴とする半導体装置の製造方法。
  2. 前記第１電極パッドの面積をＢ、前記第２電極パッドの面積をＡとしたとき、Ａ≦Ｂ＜２Ａの関係が成立していることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記第１電極パッドに接触する前記２個のプローブ針は、カンチレバー型プローブ針を用いることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記１電極パッドに接触するカンチレバー型プローブ針は、２本並べられた構造となっていることを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記第１電極パッドは、電源端子もしくは出力端子であることを特徴とする請求項４記載の半導体装置の製造方法。
  6. 前記ケルビンコンタクト法を用いた電気特性検査は、前記半導体集積回路を構成する素子のオン抵抗を測定する検査であることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記半導体集積回路は、モータドライバ回路であることを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記第１電極パッドは、長方形であることを特徴とする請求項７記載の半導体装置の製造方法。
  9. 前記工程（ｄ）と前記工程（ｅ）との間に、前記第１電極パッドに半田ボールを電気的に接続する工程をさらに含むことを特徴とする請求項８記載の半導体装置の製造方法。
  10. 前記第１電極パッドに接触する前記２個のプローブ針は、プローブカードに支持されたコイル型プローブ針と、前記コイル型プローブ針の内側に配置され、前記プローブカードに支持されたポゴピン型プローブ針からなることを特徴とする請求項１記載の半導体装置の製造方法。
  11. 前記ポゴピン型プローブ針は、フォース側プローブ針を構成し、前記コイル型プローブ針は、センス側プローブ針を構成し、
    非作動時には、前記ポゴピン型プローブ針の先端部が、前記コイル型プローブ針の先端部よりも下方に突出していることを特徴とする請求項１０記載の半導体装置の製造方法。
  12. 前記ポゴピン型プローブ針の表面、または前記コイル型プローブ針の表面には、前記電極パッドと接触する下端部を除いて絶縁コーティングが施されていることを特徴とする請求項１０記載の半導体装置の製造方法。
  13. 前記プローブカードには、前記２個のプローブ針とは異なる第３の２端子測定用プローブ針が支持されており、
    前記工程（ｄ）の前記電気特性検査は、前記第２電極パッドに前記２端子測定用プローブ針を接触する電気特性検査を含むことを特徴とする請求項１０記載の半導体装置の製造方法。
  14. （ａ）主面が複数のチップ領域に区画された半導体ウエハを用意する工程と、
    （ｂ）前記複数のチップ領域のそれぞれに半導体集積回路を形成する工程と、
    （ｃ）前記複数のチップ領域のそれぞれの表面に、前記半導体集積回路に電気的に接続された複数の電極パッドを形成する工程と、
    （ｄ）前記複数の電極パッドのそれぞれにプローブ針を接触することによって、前記半導体集積回路の電気特性検査を行う工程と、
    （ｅ）前記工程（ｄ）の後、前記半導体ウエハをダイシングして前記複数のチップ領域のそれぞれを個片化することにより、複数の半導体チップを取得する工程と、
    を含む半導体装置の製造方法であって、
    前記工程（ｄ）の前記電気特性検査は、前記複数の電極パッドのうちの所定の第１電極パッドに２個のプローブ針を接触するケルビンコンタクト法を用いた電気特性検査を含み、
    前記第１電極パッドに接触する前記２個のプローブ針は、プローブカードに支持された第１カンチレバー型プローブ針と、絶縁体を介して前記第１カンチレバー型プローブ針の上部に配置され、前記プローブカードに支持された第２カンチレバー型プローブ針からなることを特徴とする半導体装置の製造方法。
  15. （ａ）主面が複数のチップ領域に区画された半導体ウエハを用意する工程と、
    （ｂ）前記複数のチップ領域のそれぞれに半導体集積回路を形成する工程と、
    （ｃ）前記複数のチップ領域のそれぞれの表面に、前記半導体集積回路に電気的に接続された複数の電極パッドを形成する工程と、
    （ｄ）前記複数の電極パッドのそれぞれにプローブ針を接触することによって、前記半導体集積回路の電気特性検査を行う工程と、
    （ｅ）前記工程（ｄ）の後、前記半導体ウエハをダイシングして前記複数のチップ領域のそれぞれを個片化することにより、複数の半導体チップを取得する工程と、
    を含む半導体装置の製造方法であって、
    前記工程（ｄ）の前記電気特性検査は、前記複数の電極パッドのうちの所定の第１電極パッドに２個のプローブ針を接触するケルビンコンタクト法を用いた電気特性検査を含み、
    前記第１電極パッドに接触する前記２個のプローブ針は、プローブカードに支持された第１ポゴピン型プローブ針および第２ポゴピン型プローブ針とからなり、
    前記第１ポゴピン型プローブ針および前記第２ポゴピン型プローブ針は、それぞれの中途部がクランク状に折り曲げられ、それぞれの先端部が前記中途部の上部よりも互いに近接して配置されていることを特徴とする半導体装置の製造方法。
  16. 半導体チップの主面に複数の回路と、
    第１電極パッドおよび第２電極パッドを含み、前記複数の回路と電気的に接続された複数の電極パッドと、
    を備え、
    前記第１電極パッドは、ケルビンコンタクトされるパッドであって、
    前記第１電極パッドの面積は、前記第２電極パッドの面積の２倍よりも小さいことを特徴とする半導体装置。
  17. 前記第１電極パッドの面積をＢ、前記第２電極パッドの面積をＡとしたとき、Ａ≦Ｂ＜２Ａの関係が成立していることを特徴とする請求項１６記載の半導体装置。
  18. 前記第１電極パッドは、電源端子もしくは出力端子であることを特徴とする請求項１７記載の半導体装置。
  19. 前記複数の回路は、モータドライバ回路を含むことを特徴とする請求項１８記載の半導体装置。
JP2009176867A 2009-07-29 2009-07-29 半導体装置の製造方法 Active JP5486866B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009176867A JP5486866B2 (ja) 2009-07-29 2009-07-29 半導体装置の製造方法
US12/834,807 US8445295B2 (en) 2009-07-29 2010-07-12 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009176867A JP5486866B2 (ja) 2009-07-29 2009-07-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2011034999A true JP2011034999A (ja) 2011-02-17
JP5486866B2 JP5486866B2 (ja) 2014-05-07

Family

ID=43526218

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009176867A Active JP5486866B2 (ja) 2009-07-29 2009-07-29 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8445295B2 (ja)
JP (1) JP5486866B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015010980A (ja) * 2013-07-01 2015-01-19 三菱電機株式会社 プローブ装置
KR20160092712A (ko) * 2015-01-28 2016-08-05 리노공업주식회사 프로브 카드
JP6099807B2 (ja) * 2014-03-06 2017-03-22 三菱電機株式会社 半導体装置、及び、その試験方法
JPWO2015132924A1 (ja) * 2014-03-06 2017-03-30 三菱電機株式会社 半導体装置
JP2018087754A (ja) * 2016-11-29 2018-06-07 マイクロクラフト株式会社 プリント配線板の検査装置及び検査方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9329204B2 (en) * 2009-04-21 2016-05-03 Johnstech International Corporation Electrically conductive Kelvin contacts for microcircuit tester
JP2012198194A (ja) * 2011-03-09 2012-10-18 Shinko Electric Ind Co Ltd プローブカード及びその製造方法
JP5655705B2 (ja) * 2011-05-24 2015-01-21 住友電気工業株式会社 半導体装置
US8936495B2 (en) * 2013-01-08 2015-01-20 Honeywell Federal Manufacturing & Technologies, Llc Dual contact pogo pin assembly
JP5858952B2 (ja) * 2013-05-20 2016-02-10 三菱電機株式会社 半導体装置の製造方法
EP2813858B1 (en) * 2013-06-14 2016-06-08 Rasco GmbH Method of contacting integrated circuit components in a test system
JP6310782B2 (ja) * 2014-06-20 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法およびプログラム
JP6434274B2 (ja) 2014-10-27 2018-12-05 ローム株式会社 半導体装置
US10067162B2 (en) * 2014-10-30 2018-09-04 Tongfu Microelectronics Co., Ltd. Testing probe, semiconductor testing fixture and fabrication method thereof
US9831139B2 (en) 2016-01-18 2017-11-28 Samsung Electronics Co., Ltd. Test structure and method of manufacturing structure including the same
DE102016001425B4 (de) * 2016-02-10 2019-08-14 Tdk-Micronas Gmbh Testmatrixadaptervorrichtung
WO2018008071A1 (ja) * 2016-07-04 2018-01-11 三菱電機株式会社 太陽電池セルの評価用基板および太陽電池セルの評価方法
CN106323510B (zh) * 2016-08-05 2021-12-31 福建睿矽微电子科技有限公司 一种ic卡触点压力测试方法、装置及卡片
MY193023A (en) 2016-09-08 2022-09-22 Multitest Elektronische Systeme Gmbh Socket for testing electronic components and test site arrangement
PH12018050194A1 (en) * 2017-05-18 2019-02-04 Jf Microtechnology Sdn Bhd Manufacturing process for kelvin contact assembly housing
MY185304A (en) * 2017-05-18 2021-04-30 Jf Microtechnology Sdn Bhd High precision vertical motion kelvin contact assembly
CA3106117A1 (en) 2018-07-23 2020-01-30 Newtrax Holdings Inc. Method and system for acknowledging presence in a context-aware environment
US11906576B1 (en) 2021-05-04 2024-02-20 Johnstech International Corporation Contact assembly array and testing system having contact assembly array
US11867752B1 (en) * 2021-05-13 2024-01-09 Johnstech International Corporation Contact assembly and kelvin testing system having contact assembly
CN113687216A (zh) * 2021-08-24 2021-11-23 展讯通信（上海）有限公司 芯片测试装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144895A (ja) * 1991-11-20 1993-06-11 Nec Yamagata Ltd プローブカード
JPH1164385A (ja) * 1997-08-21 1999-03-05 Hitachi Electron Eng Co Ltd 検査用基板のプローブ
JP2000206146A (ja) * 1999-01-19 2000-07-28 Mitsubishi Electric Corp プロ―ブ針

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396480B (en) * 1994-12-19 2000-07-01 Matsushita Electric Ind Co Ltd Semiconductor chip and semiconductor wafer with power pads used for probing test
JP3770763B2 (ja) * 1999-12-07 2006-04-26 ローム株式会社 電気機器駆動装置
US7271606B1 (en) * 2005-08-04 2007-09-18 National Semiconductor Corporation Spring-based probe pin that allows kelvin testing
JP4574588B2 (ja) * 2006-04-19 2010-11-04 ルネサスエレクトロニクス株式会社 ケルビンコンタクト測定装置および測定方法
JP2008249466A (ja) 2007-03-30 2008-10-16 Advanced Systems Japan Inc 凸形ケルビン・スパイラルコンタクタ及びその製造方法
JP2008249467A (ja) 2007-03-30 2008-10-16 Advanced Systems Japan Inc 凸形ケルビン・スパイラルコンタクタ及びその製造方法
JP4313827B2 (ja) * 2007-05-25 2009-08-12 東光株式会社 球状外部電極を有する半導体装置の検査方法
JP2009246218A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp 半導体装置の製造方法および半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144895A (ja) * 1991-11-20 1993-06-11 Nec Yamagata Ltd プローブカード
JPH1164385A (ja) * 1997-08-21 1999-03-05 Hitachi Electron Eng Co Ltd 検査用基板のプローブ
JP2000206146A (ja) * 1999-01-19 2000-07-28 Mitsubishi Electric Corp プロ―ブ針

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015010980A (ja) * 2013-07-01 2015-01-19 三菱電機株式会社 プローブ装置
JP6099807B2 (ja) * 2014-03-06 2017-03-22 三菱電機株式会社 半導体装置、及び、その試験方法
JPWO2015132924A1 (ja) * 2014-03-06 2017-03-30 三菱電機株式会社 半導体装置
JPWO2015132926A1 (ja) * 2014-03-06 2017-03-30 三菱電機株式会社 半導体装置、及び、その試験方法
US10192797B2 (en) 2014-03-06 2019-01-29 Mitsubishi Electric Corporation Semiconductor device and electrical contact structure thereof
KR20160092712A (ko) * 2015-01-28 2016-08-05 리노공업주식회사 프로브 카드
KR101689515B1 (ko) 2015-01-28 2016-12-27 리노공업주식회사 프로브 카드
JP2018087754A (ja) * 2016-11-29 2018-06-07 マイクロクラフト株式会社 プリント配線板の検査装置及び検査方法

Also Published As

Publication number Publication date
US20110024911A1 (en) 2011-02-03
JP5486866B2 (ja) 2014-05-07
US8445295B2 (en) 2013-05-21

Similar Documents

Publication Publication Date Title
JP5486866B2 (ja) 半導体装置の製造方法
KR101250167B1 (ko) 반도체 집적 회로 장치의 제조 방법
US8241926B2 (en) Semiconductor integrated circuit test method
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
US20070190671A1 (en) Manufacturing method of semiconductor integrated circuit device and probe card
JP2005136302A (ja) 半導体集積回路装置の製造方法
JP2004138405A (ja) 半導体装置測定用プローブ
JP2010021362A (ja) 半導体装置の製造方法
EP2204656A1 (en) Improved MEMS probe for probe cards for integrated circuits
US20090058447A1 (en) Fault analyzer
JP2009270835A (ja) 半導体部品の検査方法及び装置
JP2016151573A (ja) 半導体装置の製造方法およびプローブカード
KR102195561B1 (ko) 전기적 접속 장치
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
JP2005183863A (ja) 半導体集積回路装置の製造方法
JP2011064705A (ja) 半導体集積回路の製造方法
JP2010098046A (ja) プローブカードおよび半導体装置の製造方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP2019086359A (ja) 半導体装置の製造方法
JP4492976B2 (ja) 半導体装置
JP2010266467A (ja) 半導体集積回路装置の製造方法
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
KR19990018725A (ko) 반도체 웨이퍼 및 그의 전기적 특성 검사 방법
JP2007212471A (ja) 半導体集積回路の製造方法及びプローブカード
JP2006222109A (ja) マルチチップモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140224

R150 Certificate of patent or registration of utility model

Ref document number: 5486866

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350