JP2006507512A - 平板表示素子検査用プローブおよびその製造方法 - Google Patents
平板表示素子検査用プローブおよびその製造方法 Download PDFInfo
- Publication number
- JP2006507512A JP2006507512A JP2005510296A JP2005510296A JP2006507512A JP 2006507512 A JP2006507512 A JP 2006507512A JP 2005510296 A JP2005510296 A JP 2005510296A JP 2005510296 A JP2005510296 A JP 2005510296A JP 2006507512 A JP2006507512 A JP 2006507512A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- sacrificial substrate
- forming
- conductor
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
本発明は、平行な配列構造を有する多数の導電体の間に多数の他の導電体が積層される平板素子検査用プローブ、このプローブを備えたプローブ組立体、そして、これらプローブおよびプローブ組立体の製造方法に関するもので、板状の絶縁体と;相互平行に形成される多数の導電体と;前記多数の導電体が所定の配列状態で前記絶縁体に固定結合されるように、前記絶縁体の上部面または下部面のうち少なくとも一面に形成される第１トレンチとから構成されることを特徴とする。
Description
本発明は、平板表示素子検査用プローブおよびその製造方法に関するものである。
詳しくは、平行な配列構造を有する多数の導電体の間に多数の他の導電体が積層される平板素子検査用プローブ、このプローブを備えたプローブ組立体、そして、これらプローブおよびプローブ組立体の製造方法に関するものである。
特に、ＭＥＭＳユニットの生産工程のうち、ボンディングマシンを用いるプローブ導電体の接着工程を除去し、プローブ導電体の配列を正確に行う平板表示素子検査用プローブおよびその製造方法に関するものである。
また、単一犠牲基板にＭＥＭＳ工程を施すことにより、犠牲基板の両面にプローブ導電体を形成する平板表示素子検査用プローブおよびその製造方法に関するものである。
一般に、ＴＦＴ−ＬＣＤ(Thin Film Transistor Liquid Crystal Display)は、平板ディスプレイの一種であって、数多い薄膜トランジスタ(ＴＦＴ)および画素電極が配列されて所定の大きさを有する下板と、この下板と所定間隔離隔されて色相を表すカラーフィルタと、共通電極が順次形成されるとともに、下板と所定間隔離隔された上板と、これら上板と下板との間の離隔空間に充填された液晶とを備えている。
このＴＦＴ−ＬＣＤは、スイッチング素子であるＴＦＴと、上板と下板との間にある液晶によって形成される充電領域(Capacitor region)および補助充電領域と、前記ＴＦＴのオン-オフを駆動するゲート駆動電極と、外部の映像信号を印加する映像信号電極と、によって所定の画面(動映像を含む)を表示する。
また、このＴＦＴ−ＬＣＤなどの平板表示素子は、製造の終了後、平板表示素子の電極パッドにプローブ組立体を接触して電気信号を印加することで、平板表示素子の正常有無を確認し、不良表示素子を早期に除去するテスト工程を施している。
前記のような平板表示素子のテストは、プローブ組立体を備えたプローブ装置を用いて行われ、このプローブ装置は、ニードルタイプ(Needle type)、ブレードタイプ(Blade type)、フィルムタイプ(Film type)、ＭＥＭＳ(Micro Electro Mechanical System)タイプなどの多様な形態に開発されている。
しかしながら、最近は、平板表示素子の高集積化により、平板表示素子のパターンの線幅が極度に小さくなりつつある。
したがって、平板表示素子のファインピッチ(fine pitch)に対応するとともに、再現性および生産性に優れたプローブ組立体の開発が切実に要求されている。
本発明は、前記のような開発要求に相応してなされたもので、単純な製造工程により工程時間を短縮できる平板表示素子検査用プローブおよびその製造方法を提供することを目的とする。
また、ＭＥＭＳユニットの生産工程のうち、ボンディングマシンを用いるプローブ導電体の接着工程を除去し、プローブ導電体の配列を正確に行う平板表示素子検査用プローブおよびその製造方法を提供することを目的とする。
また、単一犠牲基板にＭＥＭＳ工程を施すことにより、犠牲基板の両面にプローブ導電体を形成する平板表示素子検査用プローブおよびその製造方法を提供することを目的とする。
前記目的を達成するために、本発明の一実施形態は、板状の絶縁体と;相互平行に形成される多数の導電体と;前記多数の導電体が所定の配列状態で前記絶縁体に固定結合されるように、前記絶縁体の上部面または下部面のうち少なくとも一面に形成される第１トレンチとから構成されることを特徴とする。
また、本発明の他の実施形態は、所定大きさを有する薄膜フィルムの下部には、一端に検針用チップが一体に設けられた棒状のビーム部を備える複数の単位接触体が所定間隔を有して配置されることを特徴とする。
また、本発明の他の実施形態は、犠牲基板と;フォトリソグラフィ工程およびエッチング工程により形成される第１トレンチと;導電膜形成工程により前記犠牲基板上の前記第１トレンチに所定間隔を有して配列される導電体と;前記導電体の上部に形成された第１絶縁体と;フォトリソグラフィ工程およびエッチング工程により前記犠牲基板の下部面に前記導電体が露出されるように形成される第２トレンチと;前記第２トレンチに絶縁物質が埋め込まれて形成される第２絶縁体とからなることを特徴とする。
また、本発明の他の実施形態は、板状の絶縁体と；フォトリソグラフィ工程およびエッチング工程により形成されたトレンチに導電物質が埋め込まれることで、前記絶縁体の上部面および下部面に所定間隔を有して配列され、その上下が相互平行に形成される多数の導電体とを含んで構成されることを特徴とする。
また、本発明の他の実施形態は、板状の第１絶縁体と;前記第１絶縁体の上部に段差部が形成されるように積層される第２絶縁体と;前記第１および第２絶縁体の内部に所定間隔を有して挿入された多数の導電体と;前記導電体の一面に所定のメッキ方式によって伝導性物質が積層される伝導層とを含んで構成されることを特徴とする。
また、本発明の他の実施形態は、エポキシの上下部面にセラミックプレートを積層して形成される絶縁体と;前記絶縁体の上下部面に所定間隔を有して形成される多数の導電体と;前記導電体の一面に所定のメッキ方式によって積層される伝導層と;前記絶縁体の上下部面に積層されて前記導電体の位置を固定する補強材とを含んで構成されることを特徴とする。
また、本発明の他の実施形態は、板状の絶縁体と;前記絶縁体の上下部面に所定間隔を有して配列される多数の導電体と;前記導電体の一面に所定のメッキ方式によって積層される伝導層と;前記絶縁体の上下部面に積層されて前記導電体の位置を固定する補強材とを含んで構成されることを特徴とする。
また、本発明の他の実施形態は、多数の導電体が所定の配列状態で絶縁体に固定結合される第１トレンチを、絶縁体の上部面または下部面のうち少なくとも一面に形成する第１トレンチ形成段階と;前記導電体が前記絶縁体上の第１トレンチに固定結合されるように、前記絶縁体の上部面または下部面に補強材を積層する補強材形成段階とから構成されることを特徴とする。
また、本発明の他の実施形態は、所定厚さを有する単一犠牲基板の上部面または下部面のうち少なくとも一面に、フォトリソグラフィ工程および導電膜形成工程により所定厚さのフォトレジストパターンを形成して導電体を形成する導電体形成段階と;フォトリソグラフィ工程により前記導電体の中央部位が開放されるようにフォトレジストパターンを形成し、前記開放された導電体の中央部位の上部に絶縁体を形成する絶縁体形成段階と;フォトリソグラフィ工程およびエッチング工程により前記導電体の下部面が露出されるようにトレンチを形成するトレンチ形成段階と;前記トレンチの内部に補強物質を埋め込んで補強材を形成する補強材形成段階と；前記犠牲基板を除去する仕上げ段階とから構成されることを特徴とする。
また、本発明の他の実施形態は、犠牲基板の上部に、フォトリソグラフィ工程、および１次、２次にかけて行われるエッチング工程により底面部がラウンディング形状を有する第１トレンチを形成する第１トレンチ形成段階と;フォトリソグラフィ工程により前記第１トレンチを含む中央部位を開放し、開放された領域に導電物質を埋め込んで導電体を形成する導電体形成段階と;フォトリソグラフィ工程および絶縁膜形成工程により前記導電体の上部に絶縁体を形成する絶縁体形成段階と;前記犠牲基板を除去する仕上げ段階とから構成されることを特徴とする。
また、本発明の他の実施形態は、犠牲基板上に複数の単位接触体のチップが形成される領域を限定する第１保護膜パターンを形成する段階と;前記第１保護膜パターンをエッチングマスクとして使用してエッチング工程を行うことで、前記犠牲基板上にトレンチを形成する段階と;前記第１保護膜パターンを除去する段階と;前記第１保護膜パターンが除去された犠牲基板上に単位接触体のビーム部が形成される領域を限定する第２保護膜パターンを形成する段階と;前記第２保護膜パターンが形成された犠牲基板上に金属膜を形成して前記単位接触体のビーム部を形成する段階と;前記第２保護膜パターンを除去して前記単位接触体のビーム部を開放する段階と;前記単位接触体のビーム部が開放された犠牲基板を所定大きさでスライシングする段階と;前記スライシングされた犠牲基板上に所定大きさの薄膜フィルムを位置し、前記薄膜フィルム下に前記単位接触体のビーム部を付着固定する段階と;前記薄膜フィルムが付着固定された前記犠牲基板を除去することで、前記単位接触体のチップを開放する段階とを含んで構成されることを特徴とする。
また、本発明の他の実施形態は、フォトリソグラフィ工程およびエッチング工程により所定厚さを有する単一犠牲基板の上下部面に第１トレンチを形成する第１トレンチ形成段階と;前記第１トレンチを導電物質で埋め込んで導電体を形成する導電体形成段階と;フォトリソグラフィおよびエッチング工程により前記導電体の下部に第２トレンチを形成する第２トレンチ形成段階と;前記第２トレンチを絶縁物質で埋め込んで絶縁体を形成する絶縁体形成段階と;前記絶縁体が形成された前記犠牲基板の上部面または下部面のうち少なくとも一面に補強材を形成する補強材形成段階と;前記犠牲基板を除去する仕上げ段階とを含んで構成されることを特徴とする。
また、本発明の他の実施形態は、所定厚さを有する単一犠牲基板の上部に導電体を形成するための第１保護膜パターンを形成する第１保護膜形成段階と;前記第１保護膜パターンの内部に導電性物質を埋め込んで上部導電体を形成する上部導電体形成段階と;前記導電体が形成された前記犠牲基板の上部に補強材を形成するための第２保護膜パターンを形成する第２保護膜パターン形成段階と:前記第２保護膜パターンの内部に上部補強材を形成する上部補強材形成段階と;フォトリソグラフィおよびエッチング工程により前記上部導電体が露出されるように犠牲基板の下部面にトレンチを形成するトレンチ形成段階と;前記トレンチを絶縁物質として埋め込んで絶縁体を形成する絶縁体形成段階と;前記犠牲基板を除去する犠牲基板除去段階とを含んで構成されることを特徴とする。
また、本発明の他の実施形態は、所定厚さを有して研磨された所定材質からなる単一犠牲基板の所定部分に、絶縁体を形成するための第１トレンチを形成する第１トレンチ形成段階と;前記第１トレンチに絶縁物質を埋め込んで絶縁体を形成する絶縁体形成段階と;前記絶縁体が形成された前記犠牲基板の上下部面に保護膜パターンを形成した後、前記保護膜パターンの内部に導電性物質を埋め込んで導電体を形成する導電体形成段階と;前記犠牲基板を除去する仕上げ段階とを含んで構成されることを特徴とする。
また、本発明の他の実施形態は、単一犠牲基板の上部面の所定部分に所定深さを有するトレンチを形成するトレンチ形成段階と;前記トレンチが形成された前記犠牲基板上に前記トレンチが開放されるように、第１保護膜パターンを形成する第１保護膜パターン形成段階と;前記第１保護膜パターンにより開放された前記トレンチに、エッチング工程により除去されるトレンチ埋め込み物質を埋め込むトレンチ埋め込み段階と;前記犠牲基板の上下部面にフォトリソグラフィ工程により導電体を形成するための第２保護膜パターンを形成する第２保護膜パターン形成段階と;前記第２保護膜パターンによって定められる特定の位置に導電体を形成する導電体形成段階と;前記導電体が形成された前記犠牲基板の上下部面に補強材を形成するための第３保護膜パターンを形成する第３保護膜形成段階と;
前記第３保護膜パターンによって定められる特定の位置に補強材を形成する補強材形成段階と;前記犠牲基板のうち前記トレンチ埋め込み物質により区分された部分を除去し、前記トレンチ埋め込み物質を除去する仕上げ段階とを含んで構成されることを特徴とする単一犠牲基板を用いたプローブの製造方法。
前記第３保護膜パターンによって定められる特定の位置に補強材を形成する補強材形成段階と;前記犠牲基板のうち前記トレンチ埋め込み物質により区分された部分を除去し、前記トレンチ埋め込み物質を除去する仕上げ段階とを含んで構成されることを特徴とする単一犠牲基板を用いたプローブの製造方法。
以下、本発明を詳細に説明するが、本発明で言及している“プローブ”とは、“プローブ構造体”を意味する。
まず、本発明が適用された平板表示素子検査用プローブの各実施形態を説明する前に、前記プローブの構造を概念的に説明する。
図１ａ乃至図２ｃに示すように、絶縁体１０は、板状であり、セラミックなどの絶縁性を有する物質により形成される。このとき、絶縁体１０の厚さは、２４０μｍに形成することが好ましく、絶縁体１０の両端は、断面段差状または断面傾斜状であることが好ましい。また、絶縁体１０は、絶縁機能だけでなく、前記プローブの形態を維持する機能をも行うので、硬性材料により形成されることが好ましい。
次に、導電体２０ａ，２０ｂは、ニッケル(Ｎｉ)またはニッケル合金材質により形成され、長い直四角形の棒状でありながら両端が尖っている。
前記導電体の形成方法は、各実施形態によって異なる。すなわち、後述する第１実施形態では、ダイシングソー(Dicing Saw)工程により導電体が挿入されるトレンチを形成した後、このトレンチに両端部が尖った導電体を付着固定することで、絶縁体１０上に導電体が備わる。
一方、第２実施形態では、導電体の形成位置および大きさがフォトリソグラフィ工程により決定され、前記導電体は、前記絶縁体の上部面および下部面のうち少なくとも一面に所定間隔を有して位置される。
このとき、導電体２０ａ，２０ｂは、絶縁体１０の上下部両面に接触形成される。また、前記導電体は、絶縁体１０の上下部両面に二列に形成されるか、絶縁体１０の内部に一列に形成される。
また、導電体が一列に絶縁体の内部に形成される場合は、図２ａ乃至図２ｃに示すように、単層プローブが形成される。
また、導電体２０ａ，２０ｂは、前記プローブを上部から直視したとき、絶縁体１０の上部面に設置された導電体２０ａが前記絶縁体の下部面に隣接設置された導電体２０ｂの間に位置されるように形成される。
また、絶縁体１０の上部面に設置される導電体２０ａおよび下部面に設置される導電体２０ｂの長さは、同一であり、導電体２０ａ，２０ｂのうち、絶縁体１０の左右側外部に突出される部分の長さも全て同一に形成される。
また、図１ｃに示すように、絶縁体１０の上部面に位置した導電体２０ａの端は、絶縁体１０の下部面に位置した導電体２０ｂの端よりも突出される。特に、導電体２０ａ，２０ｂは、絶縁体１０の上部面に位置した導電体２０ａの端と絶縁体１０の下部面に位置した導電体２０ｂの端とを連結した線１１が前記導電体の表面に対して３０乃至６０°の角度を有して形成されることが好ましい。このとき、各導電体２０ａ，２０ｂには、その厚さが６０±５μｍになるように製造されたものを使用する。
前記のように、絶縁体１０に導電体２０ａ，２０ｂを備えて平板表示素子検査用プローブを形成する方法には、後述するように、大きく二つの実施形態がある。すなわち、第１実施形態は、ダイシングソー工程によりプローブを製作する方式で、第２実施形態は、ＭＥＭＳ工程によりプローブを製作する方式である。
したがって、ＭＥＭＳ工程を用いる場合、各導電体２０ａ，２０ｂの表面には、前記導電体よりも電気伝導性に優れた伝導性物質４０ａ，４０ｂが薄く形成される。このとき、前記伝導性物質は、金メッキ層により形成されることが好ましい。伝導性物質４０ａ，４０ｂは、前記導電体の伝導性を向上するために形成される。
最後に、補強材３０ａ，３０ｂは、エポキシ、セラミックプレートまたはエポキシとセラミックプレートとの接合物により形成され、導電体２０ａ，２０ｂを補強するために、導電体２０ａ，２０ｂの上部に接触成形される。
また、本発明は、複層プローブだけでなく、単層プローブも開示しているが、前記単層プローブは、図２ａ乃至２ｃに示すように、所定大きさを有する板状の絶縁体８０と、この絶縁体８０の内部に所定間隔を有して平行に位置される複数個の導電体５０と、絶縁体８０の上下面のうち一面に接触成形された板状の補強材６０と、から構成される。
もちろん、ＭＥＭＳ工程を用いる場合、前記単層プローブでは、導電体５０の一面に電気伝導性に優れた物質を形成することができる。このとき、前記伝導性物質としては、金が好ましく、このように形成された層が金メッキ層７０である。
前記単層プローブの各構成要素も、前記複層プローブの各構成要素と同一であり、その機能および作用も同一であるので、その詳細な説明は省略する。
（第１実施形態）
第１実施形態では、ダイシングソー工程により、剛性材質を有する四角形状の補強板にトレンチ(スリット)を形成し、このトレンチに導電体を付着固定して平板表示素子検査用プローブを製作する。ここで、前記導電体は、平板素子検査用ニードルとして用いられる。
第１実施形態では、ダイシングソー工程により、剛性材質を有する四角形状の補強板にトレンチ(スリット)を形成し、このトレンチに導電体を付着固定して平板表示素子検査用プローブを製作する。ここで、前記導電体は、平板素子検査用ニードルとして用いられる。
以下、第１実施形態を図３乃至図５に基づいて説明する。
図３ａ乃至図３ｅは、本発明の一実施形態による平板表示素子検査用プローブおよびその製造方法を説明するための工程フローチャートである。
本発明による平板表示素子検査用プローブおよびその製造方法では、図３ａに示すように、四角板形状を有し、セラミックなどの剛性材質からなる補強板９０を準備する。また、補強板９０の上面の一側辺から対向する他側辺まで長さ方向の中央溝９３を形成することで、補強板９０の上面に相互対向する第１突出領域９１および第２突出領域９５を形成する。
このとき、中央溝９３は、ダイシングソーなどにより形成する。
次に、図３ｂに示すように、補強板９０上の第１突出領域９１および第２突出領域９５の上部には、ニードル状を有する複数のトレンチ９７ａをダイシングソー工程により形成する。このとき、複数のトレンチ９７ａは、中央溝９３に連結される。
また、第１突出領域９１および第２突出領域９５上に形成される各トレンチ９７ａ，９７ｂは、図３ｃに示すように、同一間隔を有して相互対向するように形成するが、第１突出領域９１に形成されたトレンチ９７ａは細かく形成し、第２突出領域９５に形成されたトレンチ９７ｂは粗く形成するか、それらを反対に形成することもできる。
特に、トレンチ９７ａ，９７ｂの形成深さは、中央溝９３と水平をなして形成するか、または、中央溝９３よりも深く形成する。よって、トレンチ９７ａ，９７ｂに位置する導電体の平坦度は、中央溝９３の平坦度によって決定されることが好ましい。
次いで、図３ｄに示すように、補強板９０の第１突出領域９１および第２突出領域９５に形成されたトレンチ９７ａ，９７ｂには、所定長さおよび直径を有する端部が尖った形状の導電体９８を位置する。
このとき、導電体９８は、所定長さを有して補強板９０の外側に突出されるものを使用することで、一端は平板表示素子の検査部位と直接接触する接触体として使用され、他端はＴＣＰに連結される連結体として使用される。また、導電体９８は、タングステンまたはタングステン合金材質により形成される。
最後に、図３ｅに示すように、第１突出領域９１および第２突出領域９５のトレンチ９７ａ，９７ｂに挿入される導電体(ニードル)９８が位置した補強板９０上に、エポキシ９９などの接着剤を塗布硬化することで、補強板９０に導電体９８を付着してプローブを完成する。
以下、図３によって説明されたプローブの製造方法の実施形態を、図４および図５に基づいて説明する。
図４ａおよび図４ｂは、本発明の他の実施形態による平板表示素子検査用プローブおよびその製造方法を説明するための斜視図である。
本発明の他の実施形態による平板表示素子検査用プローブおよびその製造方法では、図４ａに示すように、前述した第１実施形態によるプローブの補強板９０の上部に、同一の製造方法によって製造された他のプローブの補強板１００を位置する。
このとき、前記上部に位置するプローブも、第１実施形態によるプローブと同一の製造工程によって、第１突出領域１０１上に中央溝１０３に連結されるトレンチ１０７ａを形成し、このトレンチ１０７ａの内部に位置する導電体１０８は、エポキシ１０９などの接着剤によって付着固定される。このとき、第２突出領域１０５上にもトレンチが形成されるが、図４ａには示していない。
最後に、図４ｂに示すように、下部プローブおよび上部プローブは、エポキシ(図示せず)などの接着剤により相互付着して重ねる。
このとき、上部プローブの導電体１０８および下部プローブの導電体９８は、交互に位置し、上部に位置する導電体１０８の一端は、下部に位置する導電体９８の端よりも外部に突出される。また、電気および物理的特性条件が同一になるように、外部に露出される上下導電体の総長さは、同一になっている。また、一端の導電体１０８，９８は、平板表示素子の検査部位と直接接触する接触体として使用され、他端は、ＴＣＰに連結される連結体として使用される。
また、本実施形態では、複層に限定して説明したが、製作者によって複層以上に製造することもできる。
また、下部プローブと上部プローブとの付着方向は、製作者によって選択されるが、下部プローブの補強板９０上に上部プローブの補強板１００を直接的に接触付着することもできる。
図５ａは、本発明の他の実施形態による平板表示素子検査用プローブおよびその製造方法を説明するための斜視図で、図５ｂは、断面図である。
本発明の他の実施形態による平板表示素子検査用プローブおよびその製造方法では、図５ａおよび図５ｂに示すように、プローブの補強板９０の下面に次のような工程が施される。すなわち、第１実施形態と同様に、中央溝１１２、第１突出領域１１０および第２突出領域１１４を形成する工程と、第１トレンチ１１６ａおよび第２トレンチ(図示せず)を形成する工程と、第１トレンチ１１６ａ、第２トレンチ(図示せず)および中央溝１１２を通して両端部が所定長さを有して補強板９０の外側に突出される下部導電体１１８を位置する工程と、下部導電体１１８を補強板９０の下面にエポキシ１１９などの接着剤により付着固定する工程と、をさらに行うことに特徴がある。
このとき、補強板９０の上面の導電体９８および下面の導電体１１８は、垂直に交互に位置し、補強板９０の上面に位置する導電体９８の一端は、下面に位置する導電体１１８の端よりも外部に突出される。また、外部に露出される上下導電体９８，１１８の総長さは、同一になっている。
（第２実施形態）
第２実施形態は、ＭＥＭＳ工程によりプローブが製作される方式であって、プローブの製造方法の具体的な実施形態を説明する前に、前記プローブの製造方法の共通的な段階を先に詳しく説明する。
第２実施形態は、ＭＥＭＳ工程によりプローブが製作される方式であって、プローブの製造方法の具体的な実施形態を説明する前に、前記プローブの製造方法の共通的な段階を先に詳しく説明する。
まず、犠牲基板の準備段階では、シリコン(Ｓｉ)材質のウェハーまたはセラミック材質の犠牲基板を準備する。一般に、前記犠牲基板の厚さは、４００〜５００μmであることが好ましい。
次に、絶縁体の形成段階では、乾式エッチング工程により前記犠牲基板の上下部面の所定部分にトレンチを形成し、このトレンチに絶縁体を挿入または成形することで、前記犠牲基板に絶縁体を形成する。このとき、絶縁体として使用される材料には、セラミックまたはエポキシなどがある。すなわち、まず、前記トレンチにエポキシを塗布し、前記トレンチと同一の大きさで予め製作されたセラミックプレートを、前記エポキシが硬化される前に前記トレンチに挿入接合することで、絶縁体を形成する。または、前記トレンチと同一の大きさで予め製作されたセラミックプレートを前記トレンチに挿入した後、前記トレンチと前記セラミックプレートとの隙間にエポキシを塗布接合することで、絶縁体を形成する。
ここで、前記セラミックプレートは、直六面体形状であるが、図２１ａおよび図２１ｂに示すように、その断面を平行四辺形状や階段状にすることもできる。
また、前記犠牲基板の上下部面の所定部分をエッチングする方法には、ダイシング工程や、フォトレジストを使用して形成された保護膜パターンにより前記犠牲基板をエッチングする乾式エッチング工程などが含まれる。
ただ、前記犠牲基板としてセラミックを準備した場合は、犠牲基板であるセラミック自体が絶縁体であるため、前記犠牲基板の上部に絶縁体を形成する工程が省略される。
次に、導電体の形成段階は、前記絶縁体が形成された前記犠牲基板の上下部面に前記導電体形状のパターンを形成し、前記パターンを用いて特定の位置に導電体を正確に形成する段階である。このとき、前記絶縁体としては、ニッケル(Ｎｉ)またはニッケル合金を使用することが好ましい。
まず、前記犠牲基板の導電体が形成されるべき正確な位置にフォトレジストにより導電体形状のパターンを形成した後、前記パターンを用いて導電体を電解メッキ方式で形成する。よって、本発明によるプローブは、構造体の配列間隔、構造体の位置および絶縁体の上下面に位置した導電体間の位置関係などに対して非常に優れた正確性および再現性を有し、ボンディング工程を手作業で行う場合よりも不良率が非常に低くなるという長所がある。
ただ、前記導電体は、メッキ工程により形成されるので、メッキ工程を容易に行うために、前記メッキ工程を行う前に、前記犠牲基板の表面にシード層を形成すべきである。このとき、前記シード層は、スパッタリング方式により形成される。また、前記シード層は、チタニウム(Ｔｉ)および銅(Ｃｕ)層からなることが好ましい。前記チタニウム層は、前記犠牲基板と前記銅層との接着度を高める機能をし、前記銅層は、後続するメッキ工程でメッキのシード層として機能する。
ここで、前記導電体の材質には、ニッケル(Ｎｉ)またはニッケル合金がある。
次に、補強材の形成段階は、前記導電体が形成された前記犠牲基板上に補強材を接触・成形する工程である。このときに使用される補強材料には、エポキシやセラミックがある。特に、エポキシを先に塗布した後、前記エポキシが硬化される前に、その上部面にセラミックプレートを接合して補強材として使用することが好ましい。
すなわち、前記補強材は、まず、フォトレジストを用いて前記補強材パターンを形成した後、前記パターン内に補強材を塗布することで形成される。
最後に、仕上げ段階は、前記犠牲基板の残存部分を湿式エッチング工程により除去することで、プローブを完成する段階である。
また、前記犠牲基板としてセラミックなどの硬性材料を使用する場合、プローブの製造方法は、研磨工程により所定厚さを有して形成された絶縁性材質からなる単一犠牲基板の所定の上下部面に、所定深さを有する溝を形成する溝形成段階と、前記犠牲基板上に溝が開放されるように保護膜パターンを形成し、湿式エッチング工程により選択的に除去可能な金属物質で前記溝を埋め込み、絶縁体形成補助手段を形成する絶縁体形成補助手段の形成段階と、前記犠牲基板上に導電体形状の保護膜パターンを形成し、前記パターンを用いて特定の位置に導電体を正確に形成する導電体形成段階と、前記導電体が形成された前記犠牲基板の上下部面に補強材を形成する補強材形成段階と、前記犠牲基板から前記絶縁体形成補助手段を除去する段階と、から構成される。
ここで、前記硬性材料には、セラミックやガラスなどが含まれる。
以下、平板表示素子検査用プローブの製造方法およびその構造に対し、図面に基づいて説明する。
（第２実施形態−１）
図６ａ乃至図６ｐは、本発明の他の実施形態による平板表示素子検査用プローブを説明するための断面図である。
図６ａ乃至図６ｐは、本発明の他の実施形態による平板表示素子検査用プローブを説明するための断面図である。
図６ａ乃至図６ｐを参照して説明するプローブの製造方法は、上部面に導電体および整列キーを生成し、この整列キーを用いて下部面の工程を容易に行う実施形態であって、図６ａに示すように、シリコンなどの犠牲基板１２０上にスパッタリングなどの蒸着工程により所定厚さのシード層１２６を形成し、このシード層１２６上に所定厚さを有して保護膜として機能する第１フォトレジスト１２８をコーティングする。
このとき、シード層１２６は、５００Å厚さのチタニウム層１２２および５，０００Å厚さの銅層１２４からなり、銅層１２４は、後続するメッキ工程で実質的にシード層１２６として機能し、チタニウム層１２２は、犠牲基板１２０と銅層１２４との接着度を向上するために形成される。
次に、図６ｂに示すように、後続工程で導電体および整列キーを形成するための所定領域を限定する第１フォトレジストパターン１２９を形成する。このとき、導電体は、平板表示素子を検査するために直接接触される接触体である。
このとき、第１フォトレジストパターン１２９は、犠牲基板１２０上に形成された第１フォトレジスト１２８を、導電体および整列キーを形成するための所定の回路パターンが設計されたマスクを使用して露光した後、現像することで形成される。
次いで、図６ｃに示すように、第１フォトレジストパターン１２９が形成された犠牲基板１２０上に、ニッケル(Ｎｉ)、ニッケル合金(Ｎｉ-Ｃｏ、Ｎｉ-Ｗ-Ｃｏ)などの導電性物質をメッキによって蒸着して導電膜１３１を形成した後、犠牲基板１２０の上面を平坦化する。
このとき、前記平坦化工程には、ＣＭＰ(Chemical Mechanical Polishing)およびグラインディング(Grinding)などの方法が使用され、導電膜１３１を形成するためのメッキ工程を行う過程で、シード層１２６の銅層１２４は、メッキ物質のシードとして機能する。
特に、導電膜１３１を形成するためのメッキ工程が理想的に行われ、第１フォトレジストパターン１２９の開放部位の内部のみに導電膜１３１が形成される場合は、平坦化工程が省略される。
また、導電膜１３１をメッキ工程以外の方法、すなわち、ＰＶＤ(Physical Vapor Deposition)またはＣＶＤ(Chemical Vapor Deposition)工程により形成する場合は、先行されたシード層１２６の形成工程が省略される。
次に、図６ｄに示すように、第１フォトレジストパターン１２９を除去して銅層１２４の一部を露出することで、導電体１３０および整列キー１３２ａ，１３２ｂを形成する。このとき、第１フォトレジストパターン１２９は、ケミカルを用いた湿式エッチングまたは乾式エッチングなどの方法によって除去する。
次いで、図６ｅに示すように、第１フォトレジストパターン１２９の除去によって露出された銅層１２４およびチタニウム層１２２からなるシード層１２６を、ケミカルを用いた湿式エッチング工程により、導電体１３０および整列キー１３２ａ，１３２ｂをマスクとして使用して除去し、導電体１３０および整列キー１３２ａ，１３２ｂを外部に完全に露出する。
次に、図６ｆに示すように、導電体１３０および整列キー１３２ａ，１３２ｂが外部に完全に露出された犠牲基板１２０上に、所定量の第２フォトレジスト１３４を再びコーティングする。
このとき、スピンチャック上に位置した犠牲基板１２０が回転されると、第２フォトレジスト１３４がノズルを通して犠牲基板１２０上に噴射され、所定量の第２フォトレジスト１３４をコーティングする。
次いで、図６ｇに示すように、第２フォトレジスト１３４がコーティングされた犠牲基板１２０上に所定の回路パターンが実現されたマスクを位置した後、露光および現像することで、導電体１３０の中央部および整列キー１３２ａ，１３２ｂを完全に開放する第２フォトレジストパターン１３６を形成する。
次に、図６ｈに示すように、第２フォトレジストパターン１３６によって開放された導電体１３０の中央部をエポキシなどの絶縁性物質で閉鎖することで、補強板１３８を形成する。
このとき、補強板１３８として使用されるエポキシは、プリンティング方式などで形成する。
次いで、図６ｉに示すように、エポキシなどの絶縁性物質からなる補強板１３８によって導電体１３０の中央部が閉鎖された犠牲基板１２０の上面を、所定厚さでグラインディングして平坦化する。
このとき、前記グラインディング工程を行うと、後続する犠牲基板１２０の後面に施されるグラインディング工程などを容易に行うことができる。
次に、図６ｊに示すように、犠牲基板１２０を裏返した後、犠牲基板１２０の後面を所定厚さでグラインディングすることで、後続するトレンチ形成工程時、犠牲基板１２０のエッチング深さを低く調節する。
次いで、図６ｋに示すように、所定厚さでグラインディングされた犠牲基板１２０の後面に、所定厚さで第３フォトレジスト１４０をコーティングする。
このとき、第３フォトレジスト１４０は、第１フォトレジスト１２８および第２フォトレジスト１３４と同一の方法によってコーティングする。
次いで、図６ｌに示すように、第３フォトレジスト１４０を所定の回路パターンが実現されたマスクを用いて露光した後、現像することで、犠牲基板１２０の後面中央部を開放する第３フォトレジストパターン１４２を形成する。
次に、図６ｍに示すように、第３フォトレジストパターン１４２をマスクとして使用してエッチング工程を行うことで、シード層１２６を完全にエッチングして犠牲基板１２０を露出するトレンチ１４４を形成する。
このとき、前記エッチング工程は、ＳＦ６、Ｃ４Ｆ８およびＯ２ガスが所定比率で混合された混合ガスを使用した乾式エッチング工程により行われる。
より詳しく説明すると、前記エッチング工程は、ディープトレンチ(Deep Trench)エッチング方法の一つとして、ボッシュプロセス(Bosh process)といわれる公知のＲＩＥ(Reactive Ion Etching)によって行われる。
次いで、図６ｎに示すように、犠牲基板１２０の後面に形成されたトレンチ１４４の内部に接着剤１４６として使用されるエポキシを所定量投入した後、所定大きさのセラミック板からなる補強板１４８をトレンチ１４４の内部に加圧挿入し、補強板１４８をトレンチ１４４の内部に埋め込んで付着する。
次いで、図６ｏに示すように、図６ｎの第２フォトレジストパターン１３６および第３フォトレジストパターン１４２を除去することで、補強板１４８、絶縁板１３８および導電体１３０を外部に開放する。
このとき、第２フォトレジストパターン１３６および第３フォトレジストパターン１４２は、ケミカルを用いた湿式エッチングまたは乾式エッチングによって除去する。
最後に、図６ｐに示すように、犠牲基板１２０をケミカルを用いて湿式エッチングすることで、導電体１３８の両端が外部に露出される。よって、導電体１３８の下面中央部が絶縁板１３０によって絶縁され、導電体１３８の上面中央部が補強板１４８によって支持されることで、プローブが完成される。
このとき、図６ｏの整列キー１３２ａ，１３２ｂおよび残存するシード層１２６が除去される。
（第２実施形態−２）
図７ａ乃至図７ｉは、本発明の他の実施形態による平板表示素子検査用プローブの製造方法を説明するための断面図である。
図７ａ乃至図７ｉは、本発明の他の実施形態による平板表示素子検査用プローブの製造方法を説明するための断面図である。
本発明の他の実施形態による平板表示素子検査用プローブの製造方法では、図７ａに示すように、シリコンなどの犠牲基板２００上にスパッタリングなどの蒸着工程によって所定厚さのシード層２０６を形成し、このシード層２０６上に所定厚さを有して保護膜として機能する第１フォトレジスト２０８をコーティングする。
このとき、シード層２０６は、チタニウム層２０２および銅層２０４からなり、銅層２０４は、後続するメッキ工程で実質的にシートとして機能し、チタニウム層２０２は、犠牲基板２００と銅層２０４との接着度も向上するために形成される。
次に、図７ｂに示すように、後続工程で導電体を形成するための所定領域を限定する第１フォトレジストパターン２１０を形成する。
このとき、第１フォトレジストパターン２１０は、犠牲基板２００上に形成された図７ａの第１フォトレジスト２０８上に、後続工程で導電体を形成するための所定のパターンが設計されたマスクを位置した後、露光および現像することで形成する。
次いで、図７ｃに示すように、第１フォトレジストパターン２１０が形成された犠牲基板２００上に、ニッケル(Ｎｉ)、ニッケル合金(Ｎｉ-Ｃｏ、Ｎｉ-Ｗ-Ｃｏ)などの導電性物質をメッキによって蒸着して接触体として使用される導電膜２１２を形成した後、犠牲基板２００の上面を平坦化する。
このとき、前記平坦化工程には、ＣＭＰおよびグラインディングなどの方法が使用され、導電膜２１２を形成するためのメッキ工程過程で、銅層２０４は、メッキ物質のシードとして機能する。特に、導電膜２１２を形成するためのメッキ工程が理想的に行われ、第１フォトレジストパターン２１０の開放部位の内部のみに導電膜２１２が形成される場合は、平坦化工程が省略される。また、導電膜２１２を形成するために、メッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤを使用する場合は、先行されたシード層２０６の形成工程が省略される。
次に、図７ｄに示すように、第２フォトレジストパターン２１０を除去した後、図７ｃの第２フォトレジストパターン２１０の開放部位の内部に形成された導電膜２１２を自己整列マスクとして使用してエッチング工程を行うことで、図７ｃの第２フォトレジストパターン２１０の下部に残存した銅層２０４およびチタニウム層２０２からなるシード層２０６を除去する。
このとき、図７ｃの第２フォトレジストパターン２１０は、湿式または乾式エッチング方法によって除去し、シード層２０６も、湿式または乾式エッチング方法によって除去する。
次いで、図７ｅに示すように、図７ｃの第２フォトレジストパターン２１０が除去された犠牲基板２００上に所定量の第３フォトレジスト２１４をコーティングする。
このとき、第３フォトレジスト２１４は、一般的なフォトレジストスピンコーティング方式などによってコーティングする。
次に、図７ｆに示すように、第３フォトレジスト２１４がコーティングされた犠牲基板２００上に所定パターンが実現されたマスクを位置した後、露光および現像することで、接触体として使用される導電膜２１２の中央部を開放する第３フォトレジストパターン２１４を形成する。
次いで、図７ｇに示すように、第３フォトレジストパターン２２２によって開放された開放部位の内部にエポキシなどの接着剤２１６を所定量投入した後、第３フォトレジストパターン２２２によって開放された開放部位の内部に、所定大きさを有するセラミックなどの絶縁材質からなる補強板２１８を挿入付着する。
次に、図７ｈに示すように、図７ｇの第３フォトレジストパターン２２２を除去することで、補強板２１８および導電膜２１２からなる導電体を外部に開放する。
最後に、図７ｉに示すように、補強板２１８および導電体２１２が外部に開放された図７ｈの犠牲基板２００および導電膜２１２の下部のシード層２０６を、湿式エッチングなどの方法により除去することで、導電体２１２を備えたプローブを完成する。
このとき、図７ｈの銅層２０２およびチタニウム層２０４からなるシード層２０６および犠牲基板２００は、相互異なるケミカルを用いた一連の湿式エッチング工程によって順次除去することが好ましい。
さらに、完成されたプローブの導電膜２１２の後面にエポキシなどの絶縁物からなる絶縁板を付着する工程が行われる。
（第２実施形態−３）
図８ａ乃至図８ｔは、本発明の他の実施形態による平板表示素子検査用プローブの製造方法を説明するための斜視図である。
図８ａ乃至図８ｔは、本発明の他の実施形態による平板表示素子検査用プローブの製造方法を説明するための斜視図である。
本発明の他の実施形態による平板表示素子検査用プローブの製造方法は、図８ａに示すように、シリコンなどの犠牲基板２５０上に第１フォトレジスト２５２をコーティングする。
このとき、第１フォトレジスト２５２は、公知のフォトレジストスピンコーティング方法によってコーティングする。
次に、図８ｂに示すように、犠牲基板２５０の内部に後続工程を行うことで、整列キーおよび接触体の形状を限定する第１フォトレジストパターン２５４を形成する。
このとき、第１フォトレジストパターン２５４は、犠牲基板２５０上に所定のマスクを整列した後、露光および現像することで形成する。
次いで、図８ｃに示すように、犠牲基板２５０上の第１フォトレジストパターン２５４をマスクとして使用してエッチング工程を行うことで、犠牲基板２５０の内部に整列キーおよび接触体を形成するための第１トレンチ２５６ａ，２５６ｂおよび第２トレンチ２５８をそれぞれ形成する。
このとき、第１トレンチ２５６ａ，２５６ｂおよび第２トレンチ２５８の形成工程は、反応ガスを用いた乾式エッチング工程によって行われる。
次に、図８ｄに示すように、第１トレンチ２５６ａ，２５６ｂおよび第２トレンチ２５８が形成された犠牲基板２５０上の第１フォトレジストパターン２５４を除去した後、スパッタリングなどの蒸着工程によって所定厚さのシード層２６０を形成する。
このとき、前記シード層は、５００Å厚さのチタニウム層２６１および５，０００Å厚さの銅層２６２からなり、銅層２６２は、後続するメッキ工程で実質的にシード層２６０として機能し、チタニウム層２６１は、犠牲基板２５０と銅層２６２との接着度を向上するために形成する。
次に、図８ｅに示すように、シード層２６０が形成された犠牲基板２５０上に所定量の第２フォトレジスト２６４をコーティングする。
このとき、第２フォトレジスト２６４は、公知のフォトレジストスピンコーティング方式によって形成する。
次いで、図８ｆに示すように、犠牲基板２５０上に形成された第２フォトレジスト２６４を露光および現像することで、第１トレンチ２５６ａ，２５６ｂおよび第２トレンチ２５８が形成された領域を限定する第２フォトレジストパターン２６５を形成する。
次いで、図８ｇに示すように、第２フォトレジストパターン２６５が形成された犠牲基板２５０上に、ニッケル(Ｎｉ)、ニッケル合金(Ｎｉ-Ｃｏ、Ｎｉ-Ｗ-Ｃｏ)などの導電性物質をメッキによって蒸着して導電膜２６６を形成する。
このとき、導電膜２６６を形成するためのメッキ工程を行う過程で、シード層２６０の銅層２６２は、メッキ物質のシードとして機能する。
次に、図８ｈに示すように、導電膜２６６が形成された犠牲基板２５０の上面を平坦化する。このとき、犠牲基板２５０の上面の平坦化工程には、ＣＭＰおよびグラインディングなどの方法を使用する。
また、導電膜２５０を形成するためのメッキ工程が理想的に行われ、第２フォトレジストパターン２６５の開放部位の内部のみに導電膜２６６が形成される場合は、平坦化工程が省略される。
次いで、図８ｉに示すように、平坦化工程が終了された犠牲基板２５０上に所定量の第３フォトレジスト２６８をコーティングする。
このとき、第３フォトレジスト２６８は、公知のフォトレジストスピンコーティング方法などによってコーティングする。
次いで、図８ｊに示すように、犠牲基板２５０上に形成された導電膜２６６の中央部を開放する第３フォトレジストパターン２７０を形成する。
このとき、第３フォトレジストパターン２７０は、マスクを用いた露光および現像工程によって形成する。
次に、図８ｋに示すように、第３フォトレジストパターン２７０によって開放された開放部位の内部にエポキシなどの絶縁物質を埋め込むことで、絶縁板２７２を形成する。
次いで、図８ｌに示すように、絶縁板２６６が形成された犠牲基板２５０の上面を平坦化する。このとき、前記平坦化工程には、ＣＭＰおよびグラインディングなどの方法を使用する。
次いで、図８ｍに示すように、犠牲基板２５０を裏返した後、犠牲基板２５０の後面を所定厚さでグラインディングする。前記グラインディング工程は、後続するトレンチ形成工程時、犠牲基板２５０のエッチング高さを低く調節するために行う。
次いで、図８ｎに示すように、グラインディング工程が行われた犠牲基板２５０の後面に所定厚さの第４フォトレジスト２７４をコーティングする。このとき、第４フォトレジスト２７４は、公知のフォトレジストコーティング方法によって形成する。
次に、図８ｏに示すように、犠牲基板２５０上に形成された第４フォトレジスト２７４を露光および現像することで、犠牲基板２５０の後面中央部、すなわち、犠牲基板２５０の中央部を開放する第４フォトレジストパターン２７６を形成する。
次いで、図８ｐに示すように、第４フォトレジストパターン２７６をマスクとして使用してエッチング工程を行うことで、犠牲基板２５０の後面に導電膜２６６を開放する第３トレンチ２７８を形成する。このとき、前記エッチング工程は、ＳＦ６、Ｃ４Ｆ８およびＯ２ガスが所定比率で混合された混合ガスを使用する乾式エッチング工程により行われる。
より詳しく説明すると、前記エッチング工程は、ディープトレンチエッチング方法の一つとして、ボッシュプロセスといわれる公知のＲＩＥによって行われる。
次いで、図８ｑに示すように、犠牲基板２５０の後面に形成された第３トレンチ２７８の内部に接着剤２８０として使用されるエポキシを所定量投入した後、所定大きさのセラミックからなる補強板２８２をトレンチ２７８の内部に加圧挿入し、補強板２８２を第３トレンチ２７８の内部に埋め込んで付着する。
次に、図８ｒに示すように、補強板２８２が第３トレンチ２７８の内部に埋め込まれた犠牲基板２５０の後面を平坦化する。
このとき、前記平坦化工程には、ＣＭＰまたはグラインディング工程を使用する。
次いで、図８ｓに示すように、第３フォトレジストパターン２７０、第４フォトレジストパターン２７６およびシード層２６０を除去する。
最後に、図８ｔに示すように、犠牲基板２５０をエッチング除去することで、導電体２８４の上部に接着剤２８０によって接着された補強板２８２が備わり、導電体２８４の下部に絶縁板２７２が備わったプローブを完成する。
図９は、本発明の他の実施形態による平板表示素子検査用プローブの製造方法を説明するための斜視図である。
本発明による平板表示素子検査用プローブの製造方法では、図６ｏの導電体１３０が外部に完全に開放された第１犠牲基板２８０および第２犠牲基板２８２、または、図８ｔの導電体２８４が外部に完全に開放された第１犠牲基板２８０および第２犠牲基板２８２をそれぞれ準備する。
このとき、第１犠牲基板２８０および第２犠牲基板２８２上には、整列キー２８８、絶縁板２８４および導電体２８６がそれぞれ外部に露出される。
次に、第１犠牲基板２８０および第２犠牲基板２８２は、整列キー２８８を基準にするかまたは肉眼により、第１犠牲基板２８０および第２犠牲基板２８２の絶縁板２８４を相互一致させた後、接着剤により相互付着する。
このとき、第１犠牲基板２８０上に形成された複数の導電体２８６の離隔空間に第２犠牲基板２８２上に形成された複数の導電体２８６がそれぞれ垂直に位置することで、第１犠牲基板２８０の導電体２８６の間に第２犠牲基板２８２の導電体２８６が垂直に位置するようになる。また、第２犠牲基板２８０の導電体２８６の端は、第１犠牲基板２８０の導電体２８６の端よりも水平方向に突出され、前記導電体が多層に形成される。
その後、第１および第２犠牲基板２８０，２８２を、前述した全ての実施形態で説明したように、湿式エッチングによって除去することで、各プローブが相互積層された構造の多層プローブを製作する。
このとき、本実施形態では、二層構造のプローブに限定して説明したが、製作者によって三層以上の多層プローブを製作することもできる。
図１０ａは、本発明の一実施形態による平板表示素子検査用プローブを説明するための斜視図で、図１０ｂは、断面図である。
本発明によるプローブは、図１０ａおよび図１０ｂに示すように、第１プローブ３００および第２プローブ３１０に形成された絶縁板３０６，３１６が接着剤などの接着手段により相互付着され、第１プローブ３００および第２プローブ３１０が二層に積層された構造となる。
このとき、第１プローブ３００および第２プローブ３１０において、セラミックなどの材質からなる補強板３０８，３１８の下部には、複数の導電体３０２，３１２が所定間隔離隔されてエポキシなどの接着剤３０４，３１４によって付着されており、導電体３０２，３１２の下部中央には、エポキシなどの絶縁性材質からなる絶縁板３０６，３１６が付着される。
より詳しく説明すると、第１プローブ３００の特定の導電体３０２と、隣接する他の特定の導電体３０２と、の間の離隔空間に第２プローブ３１０の特定の導電体３１２が垂直にそれぞれ位置することで、多層型プローブの導電体３０２と導電体３１２との間の間隔が極度に細かく調節される。
また、積層構造において、第２プローブ３１０の導電体３１２の端は、第１プローブ３００の導電体３０２の端よりも水平方向に所定長さだけ突出される。
また、他の実施形態として、第１プローブ３００および第２プローブ３１０に形成された補強板３０８，３１８が接着剤などの接着手段によって相互付着され、第１プローブ３００と第２プローブ３１０とが二重に積層された構造で製作することもできる。
さらに、他の実施形態として、第１プローブ３００または第２プローブ３１０の絶縁板３０６，３１６と、第１プローブ３００または第２プローブ３１０の補強板３０８，３１８とが接着剤などの接着手段によって相互付着され、第１プローブ３００および第２プローブ３１０が二重に積層された構造で製作することもできる。
したがって、第１プローブ３００および第２プローブ３１０が積層される多層型プローブは、プローブ組立体(図示せず)に装着され、一連の工程によって完成された平板表示素子の正常有無をテストする。
このとき、プローブの導電体３０２，３１２の一端は、平板表示素子の検査部位、すなわち、パッド電極と接触し、その他端は、駆動チップに連結されたＴＣＰに連結され、平板表示素子の正常有無を検査する。
（第２実施形態−４）
図１１は、本発明の他の実施形態による平板表示素子検査用プローブを示した斜視図である。図１１に示すように、プローブは、棒状に形成されたビーム部３２２と、ビーム部３２２の一端に設けられた検針用チップ３２４ａと、ビーム部３２２の他端に設けられた連結用チップ３２４ｂとから構成される複数の単位導電体３２０が所定間隔を有して配列される。
図１１は、本発明の他の実施形態による平板表示素子検査用プローブを示した斜視図である。図１１に示すように、プローブは、棒状に形成されたビーム部３２２と、ビーム部３２２の一端に設けられた検針用チップ３２４ａと、ビーム部３２２の他端に設けられた連結用チップ３２４ｂとから構成される複数の単位導電体３２０が所定間隔を有して配列される。
このとき、ビーム部３２２およびチップ３２４ａ，３２４ｂは、ニッケル(Ｎｉ)またはニッケル合金(Ｎｉ-Ｃｏ，Ｎｉ-Ｗ-Ｃｏ)などの導電性および弾性に優れた金属材質からなり、チップ３２４ａ，３２４ｂの端部は、パーティクルの発生を抑制するためにラウンディングされている。
また、複数の単位導電体３２０の上部には、所定大きさのエポキシおよびパリレン(Parylene)などの透明材質からなる透明性薄膜フィルム３４２が加圧および加熱によって付着される。
したがって、薄膜フィルム３４２によって複数の単位導電体３２０が付着されたプローブシートは、プローブ組立体に付着され、一連の工程によって完成された平板表示素子の正常有無をテストする。
このとき、プローブシートの連結用チップ３２４ｂは、駆動チップに連結されたＴＣＰに連結され、プローブシートの検針用チップ３２４ａは、平板表示素子の検針部、すなわち、パッドと反復的に接触して平板表示素子の正常有無を検査する。
また、他の実施形態として、単位接触体のビーム部３２２の連結用チップ３２４ｂを省略し、連結用チップ３２４ｂが省略された単位導電体３２０とＴＣＰとをＡＣＦ(An-isotropic Film)を介して相互連結することもできる。
図１２ａ乃至図１２ｉは、図１１に示した平板表示素子検査用プローブの製造方法を説明するための工程断面図である。
本発明による平板表示素子検査用プローブの製造方法を、図１２に基づいて説明すると、まず、(１，０，０)のように所定の方向性を有するシリコンなどの材質からなる犠牲基板３３０上に、後続工程で第１トレンチ３３４ａおよび第２トレンチ３３４ｂを形成するための第１フォトレジストパターン３３２を形成する。
このとき、第１フォトレジストパターン３３２は、光に対する感光性に優れたフォトレジストからなり、第１フォトレジストパターン３３２は、基板３３０の前面に約２μm程度の厚さでフォトレジストをスピンコーティングした後、露光および現像することで形成する。
次に、図１２ｂに示すように、犠牲基板３３０上に形成された第１フォトレジストパターン３３２をエッチングマスクとして使用して１次エッチング工程を行うことで、後続工程で検針用チップ３２４ａおよび連結用チップ３２４ｂが形成される第１トレンチ３３４ａおよび第２トレンチ３３４ｂをそれぞれ形成する。
このとき、トレンチ３３４ａ，３３４ｂを形成するための１次エッチング工程は、水酸化カリウム(ＫＯＨ)と脱イオン水とが所定割合で混合されたケミカルを用いた湿式エッチング工程により行われ、前記ケミカルを用いた湿式エッチング工程によって所定の方向性を有する犠牲基板３３０が異方性エッチングされ、角錐台状または円錐台状の第１トレンチ３３４ａおよび第２トレンチ３３４ｂが形成される。
次いで、図１２ｃに示すように、第１フォトレジストパターン３３２をエッチングマスクとして使用して２次エッチング工程を行うことで、角錐台状または円錐台状の第１トレンチ３３４ａおよび第２トレンチ３３４ｂを深く形成してトレンチ３３４ａ，３３４ｂの底面部をラウンディングする。
このとき、前記２次エッチング工程は、ＳＦ６、Ｃ４Ｆ８およびＯ２ガスが所定比率で混合された混合ガスを用いた乾式エッチング工程により行われる。
より詳しく説明すると、前記２次エッチング工程は、ディープトレンチエッチング方法の一つとして、いわゆるボッシュプロセスといわれる公知のＲＩＥによって行われる。
また、前記２次エッチング工程により、１次エッチング工程で形成された角錐台状または円錐台状のトレンチ３３４ａ，３３４ｂは、３０μm乃至５００μmに深く形成されるとともに、その底面部がラウンディングされる。
次いで、図１２ｄに示すように、図１２ｃの第１フォトレジストパターン３３２を湿式エッチングにより除去した後、２次エッチング工程が行われた犠牲基板３３０上に、後続するメッキ工程でシード層３３６として機能する銅層を２，０００Å乃至３，０００Åの厚さで形成する。
このとき、前記銅層は、スパッタリングなどの物理的蒸着方法によって形成する。
次に、図１２ｅに示すように、後続工程でビーム部３２２を形成するための領域を開放する第２フォトレジストパターン３３８を形成する。
このとき、第２フォトレジストパターン３３８は、第１フォトレジストパターン３３２と同様に、光に対する感光性に優れたフォトレジストからなることで、スピンコーティング、露光および現像工程によって形成される。
次いで、図１２ｆに示すように、メッキによってニッケル(Ｎｉ)またはニッケル合金(Ｎｉ-Ｃｏ，Ｎｉ-Ｗ-Ｃｏ)などの導電性および弾性に優れた金属材質からなる金属膜を所定厚さで形成した後、犠牲基板３３０の上面をＣＭＰ、エッチバックおよびグラインディングなどの方法により平坦化してビーム部３４０を形成する。
このとき、先行された工程のメッキ工程で使用されるシード層３３６の形成工程を省略し、ＣＶＤ、ＰＶＤなどの方法により、ニッケル(Ｎｉ)、ニッケル合金(Ｎｉ-Ｃｏ、Ｎｉ-Ｗ-Ｃｏ)などの材質からなる金属膜を所定厚さで形成してビーム部３４０を形成することもできる。
また、前記平坦化工程を行った後、洗浄工程をさらに行うことで、犠牲基板３３０上に存在する有機物およびパーティクルを除去することが好ましい。
次に、図１２ｇに示すように、図１２ｆの第２フォトレジストパターン３３８を湿式エッチングによって除去した後、第２フォトレジストパターン３３８が除去された犠牲基板３３０を所定の大きさでスライシングする
次いで、図１２ｈに示すように、スライシングされた犠牲基板３３０上に透明材質のエポキシまたはパリレンからなる薄膜フィルム３４２を位置した後、加圧および加熱により、薄膜フィルム３４２を犠牲基板１０に形成されたビーム部３４０の上面に付着する。
次いで、図１２ｈに示すように、スライシングされた犠牲基板３３０上に透明材質のエポキシまたはパリレンからなる薄膜フィルム３４２を位置した後、加圧および加熱により、薄膜フィルム３４２を犠牲基板１０に形成されたビーム部３４０の上面に付着する。
このとき、薄膜フィルム３４２の加圧および加熱によって犠牲基板３３０上に形成された金属膜からなるビーム部３４０の上部は、薄膜フィルム３４２の内部に挿入付着される。
最後に、図１２ｉに示すように、ケミカルを使用した湿式エッチングによって犠牲基板３３０を除去することで、棒状のビーム部３４０の一端部に接触用チップ３２４ａが備わり、他端部に連結用チップ３２４ｂが備わったプローブシートを完成する。
（第２実施形態−５）
本発明による平板表示素子検査用プローブの製造方法の最初の実施形態は、まず、図１３ａの(ａ)に示すように、両面(Ａ，Ｂ)を研磨した所定厚さのシリコンウェハーが犠牲基板４００として用いられる。このとき、犠牲基板４００の厚さは、グラインディングまたは研磨工程により４００〜５００μm程度になる。
本発明による平板表示素子検査用プローブの製造方法の最初の実施形態は、まず、図１３ａの(ａ)に示すように、両面(Ａ，Ｂ)を研磨した所定厚さのシリコンウェハーが犠牲基板４００として用いられる。このとき、犠牲基板４００の厚さは、グラインディングまたは研磨工程により４００〜５００μm程度になる。
次に、図１３ａの(ｂ)に示すように、犠牲基板４００の両面(Ａ，Ｂ)にフォトリソグラフィ工程によりプローブ形状に該当する第１フォトレジストパターン４０２ａ，４０２ｂを形成する。このとき、パターン４０２ａ，４０２ｂは、フォトリソグラフィ工程により形成されるので、所望の位置に正確に形成することができる。したがって、手作業による誤差を除去できるという長所がある。すなわち、複数個の同一規格の導電体を同一の間隔で犠牲基板４００に形成し、特に、犠牲基板４００の上部面(Ａ)に形成される導電体４１２ａと下部面(Ｂ)に形成される後述する導電体４１２ｂとを交互に正確な位置に形成する。
したがって、図１３ａの(ｂ)に示すように、犠牲基板４００の上、下部面(Ａ，Ｂ)上に形成される第１フォトレジストパターン４０２ａ，４０２ｂは、今後形成されるプローブを交互に形成するための非対称構造となっている。
次いで、図１３ａの(ｃ)に示すように、犠牲基板４００の上部面(Ａ)のうち、第１フォトレジストパターン４０２ａによって開放された領域を異方性乾式エッチング工程によりエッチングし、犠牲基板４００の上部面(Ａ)にプローブ形状の溝４０４を形成する。
また、図１３ａの(ｄ)に示すように、犠牲基板４００の下部面(Ｂ)も、上部面と同一の方法でエッチングし、プローブ形状の溝４０６を形成する。このとき、犠牲基板４００の下部面(Ｂ)に形成された溝４０６と、犠牲基板４００の上部面(Ａ)に形成された溝４０４とを交互に形成するために、溝４０４，４０６は、非対称配列構造となっている。
また、犠牲基板４００の上下部面(Ａ，Ｂ)に形成される溝４０４，４０６のエッチング深さは、後続する平坦化工程で除去される厚さを勘案すると、７０乃至１００μmとなり、完成される導電体の厚さである６０μmよりも多少深くエッチングされる。
次いで、図１３ａの(ｅ)に示すように、犠牲基板４００の上下部面(Ａ，Ｂ)に残存する第１フォトレジストパターン４０２ａ，４０２ｂは、化学溶剤により湿式エッチングで除去される。
次に、図１３ａの(ｆ)に示すように、犠牲基板４００の両面(Ａ，Ｂ)に導電体を形成するメッキ工程を行うために、シード層４０８ａ，４０８ｂを形成する。このとき、前記シード層は、５００Å厚さのチタニウム層および５，０００Å厚さの銅層からなり、前記銅層は、後続するメッキ工程で実質的にシードとして用いられる層であり、前記チタニウム層は、犠牲基板４００と銅層との接着度を高める役割をする。
次いで、図１３ａの(ｇ)に示すように、犠牲基板４００の両面(Ａ，Ｂ)上の所定領域が開放されるように、フォトリソグラフィ工程により第２フォトレジストパターン４１０ａ，４１０ｂを形成する。
また、図１３ｂの(ｈ)に示すように、電解メッキ方式を用いて第２フォトレジストパターン４１０ａ，４１０ｂにより開放された犠牲基板４００の両面(Ａ，Ｂ)の所定部位に導電体４１２ａ，４１２ｂを形成する。すなわち、第２フォトレジストパターン４１０ａ，４１０ｂをモールドとして使用し、犠牲基板４００上にニッケル(Ｎｉ)またはニッケル合金(Ｎｉ-Ｃｏ，Ｎｉ-Ｗ-Ｃｏ)などの導電物質を電解メッキ方式により蒸着することで、導電体４１２ａ，４１２ｂを形成する。
図１３ｂの(ｉ)乃至(ｐ)は、発明を明確に理解するための縦断面図および横断面図を同時に示している。
次いで、図１３ｂの(ｉ)に示すように、第２フォトレジストパターン４１０ａ，４１０ｂおよび犠牲基板４００の両面(Ａ，Ｂ)の上部に突出された部分を除去し、犠牲基板４００の両面を平坦化する。このとき、平坦化工程は、ＣＭＰ、グラインディング、ラッピングおよびポリッシングなどの方法によって行われる。ただ、導電体４１２ａ，４１２ｂを形成するためのメッキ工程が理想的に行われ、第２フォトレジストパターン４１０ａ，４１０ｂによって開放されたプローブ形状の溝４０４，４０６の内部のみに導電体４１２ａ，４１２ｂが形成される場合は、前記平坦化工程が省略される。また、導電体４１２ａ，４１２ｂが平坦化された後、その上部面に金(Ａｕ)をメッキして金メッキ層を形成し、導電体の伝導性を向上することもできる。
また、導電体４１２ａ，４１２ｂをメッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤ工程により形成する場合は、先行されたシード層４０８ａ，４０８ｂの形成工程が不要になる。
次に、図１３ｂの(ｊ)に示すように、犠牲基板４００の上部面(Ａ)の中央部位が開放されるように、フォトリソグラフィ工程により第３フォトレジストパターン４１４を形成する。
また、図１３ｂの(ｋ)に示すように、第３フォトレジストパターン４１４により開放された領域を等方性乾式エッチング工程によりエッチングするが、このとき、導電体４１２ａが形成された部分を含み、犠牲基板全体の半分厚さまでエッチングして第１トレンチ４１６を形成する。
また、図１３ｃの(ｌ)に示すように、第１トレンチ４１６の内部に絶縁体として使用される熱硬化性エポキシ４２０を塗布した後、エポキシ４２０が硬化される前に、その上部に支持用セラミックプレート４１８を接着する。このとき、セラミックプレート４１８は、硬性材料であるため、後で完成されるプローブの形態を維持するとともに、プローブに所定の外力が作用する場合も、プローブが変形されることを防止する補強材としての役割をする。
エポキシ４２０およびセラミックプレート４１８の形成工程が終了されると、犠牲基板４００の上部面(Ａ)に対する工程が終了される。
以下、犠牲基板４００の下部面(Ｂ)に対する未処理工程を説明する。
まず、図１３ｃの(ｍ)に示すように、フォトリソグラフィ工程により、犠牲基板４００の下部面(Ｂ)の中央部位が開放されるように第４フォトレジストパターン４２４を形成する。
次に、図１３ｃの(ｎ)に示すように、第４フォトレジストパターン４２４により開放された領域を等方性乾式エッチング工程によりエッチングするが、このとき、導電体４１２ｂが形成された部分を含み、犠牲層全体の半分厚さまでエッチングしてエポキシ４２０を露出する第２トレンチ４２６を形成する。
次いで、図１３ｄの(ｏ)に示すように、第２トレンチ４２６の内部に絶縁体として使用される熱硬化性エポキシ４２８を塗布する。また、図示してないが、犠牲基板４００の下部面(Ｂ)に対しても、上部面(Ａ)と同様に、硬性材料であるセラミックプレートをエポキシ４２８の上部に接着する。
また、図１３ｄの(ｐ)に示すように、犠牲基板４００の上下部面(Ａ，Ｂ)のフォトレジストパターン４１４，４２４を所定のケミカルを用いて同時に除去し、水酸化カリウム(ＫＯＨ)およびＴＭＡＨ(Tetramethylammonium hydroxide)などの化学薬品を用いて残存する犠牲基板４００のみを選択的にエッチングする。
したがって、ＭＥＭＳ工程により上下導電体４１２ａ，４１２ｂが交互に配置された平板表示素子検査用プローブが完成される。
一方、図１３ｂの(ｋ)および(ｎ)に示したトレンチ４１６，４２６を形成するための等方性乾式エッチング工程は、ＳＦ６、Ｃ４Ｆ８およびＯ２ガスが所定比率で混合された混合ガスを用いた乾式エッチング工程により行われる。より詳しく説明すると、前記エッチング工程は、ディープトレンチエッチング方法の一つとして、ボッシュプロセスといわれる公知のＲＩＥによって行われる。
犠牲基板４００の上下部面(Ａ，Ｂ)上で行われる全ての工程が終了されると、犠牲基板４００の上部に形成された多数の導電体が、所定個数の導電体を含む所定単位のプローブ群に分けられるように、犠牲基板４００を切断する。
すなわち、一実施形態として、図２５に示すように、１２個の導電体を含む一つの導電体群が形成されるように犠牲基板４００を切断し、プローブを形成する。
特に、上部面(Ａ)に形成された導電体の一端は、下部面(Ｂ)に形成された導電体の一端よりも外部に突出形成され、上下導電体の外部に突出される部分の長さは、全て同一に形成する。したがって、前記製造方法によって製造されたプローブは、プローブ工程時、前記上下プローブに与えられる圧力が同一であり、プローブ作業を容易に行えるという長所がある。
前記製造方法によって形成されるプローブは、図１４のような形状を有する。
図１４は、図１３に示した製造工程を経て形成される単一犠牲基板を用いたプローブを示した斜視図である。
図１４に示すように、前記プローブには、導電体３６０ａ，３６０ｂが犠牲基板の上下部面に所定間隔を有して平行に配列される。導電体３６０ａ，３６０ｂは、シリコン材質からなる犠牲基板の上下部面にフォトリソグラフィ工程およびエッチング工程によって形成された第１トレンチに、導電性物質が埋め込まれて形成される。また、導電体３６０ａ，３６０ｂの一面には、導電体３６０ａ，３６０ｂの伝導性を向上するために、前記導電体よりも電気伝導性に優れた伝導性物質が薄い層に形成され、伝導性物質層が形成される。
また、前記プローブには、絶縁体３６２ａ，３６２ｂが上下に形成される。絶縁体３６２ａ，３６２ｂは、エッチング工程により犠牲基板の上下部両面に形成された第２トレンチに絶縁性物質を塗布することで形成される。このとき、前記絶縁性物質としては、エポキシが好ましい。
最後に、前記プローブには、補強材３６４が備わるが、このとき、補強材３６４は、絶縁体３６２ａ，３６２ｂのうち少なくともいずれか一つの外側面に形成される。補強材３６４としては、硬性材料が適しているが、セラミックプレートを絶縁体３６２ａ，３６２ｂに接合して形成することが好ましい。
（第２実施形態−６）
図１５ａの(ａ)に示すように、両面が研磨された平らなシリコンウェハーを犠牲基板４５０として準備する。このとき、犠牲基板４５０の厚さは、グラインディングまたは研磨工程により４００〜５００μm程度にする。
図１５ａの(ａ)に示すように、両面が研磨された平らなシリコンウェハーを犠牲基板４５０として準備する。このとき、犠牲基板４５０の厚さは、グラインディングまたは研磨工程により４００〜５００μm程度にする。
また、図１５ａの(ｂ)に示すように、犠牲基板４５０の上部面(Ａ)にスパッタリング工程により第１シード層４５２を形成する。このとき、第１シード層４５２は、５００Å厚さのチタニウム層および５，０００Å厚さの銅層からなり、前記銅層は、後続するメッキ工程で実質的にシード層として用いられる層であり、前記チタニウム層は、犠牲基板４５０と銅層との接着度を高めるために形成する層である。
次いで、図１５ａの(ｃ)に示すように、犠牲基板４５０の上部面(Ａ)のうち、導電体が形成される所定部位が開放されるように、フォトリソグラフィ工程により第１フォトレジストパターン４５４を形成する。
次に、図１５ａの(ｄ)に示すように、ニッケル(Ｎｉ)またはニッケル合金(Ｎｉ−Ｃｏ、Ｎｉ−Ｗ−Ｃｏ)などの導電物質を電解メッキ方式により蒸着して第１導電体４５６を形成する。
また、図１５ａの(ｅ)に示すように、第１導電体４５６の上部面の凹凸部を除去して平坦化する。このとき、前記平坦化工程は、ＣＭＰ、グラインディング、ラッピングおよびポリッシングなどの方法によって行う。
ただ、第１導電体４５６を形成するためのメッキ工程が理想的に行われ、第１フォトレジストパターン４５４により開放された領域の内部のみに導電体４５６が形成される場合、平坦化工程が省略される。
また、第１導電体４５６をメッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤ工程により形成する場合は、先行された第１シード層４５２の形成工程が省略される。
次いで、図１５ａの(ｅ)に示すように、第１導電体４５６の上部に金(Ａｕ)をメッキして第１金メッキ層４５８を形成する。これは、プローブの伝導性を向上するために行われる。
次いで、図１５ａの(ｆ)に示すように、第１フォトレジストパターン４５４を湿式エッチング工程により除去する。このとき、第１シード層４５２の露出部分も除去する。
また、図１５ａの(ｇ)に示すように、フォトリソグラフィ工程により第１導電体４５６の所定部位が開放されるように、フォトリソグラフィ工程により第２フォトレジストパターン４６０を形成する。
次に、図１５ａの(ｈ)に示すように、第１導電体４５６のうち、第２フォトレジストパターン４６０によって開放された部位に絶縁体および接着剤として機能する熱硬化性エポキシ４６２を塗布する。
次いで、図１５ａの(ｉ)に示すように、エポキシ４６２が硬化される前に、エポキシ４６２の上部にセラミックプレート４６４を接合する。
また、図１５ｂの(ｊ)に示すように、セラミックプレート４６４の上部をグラインディング工程により平坦化する。このとき、前記平坦化工程は、第１実施形態で開示された平坦化工程と同一の方法で行い、前記平坦化工程が終了されると、犠牲基板４５０の上部面(Ａ)に対する工程が終了される。
以下、犠牲基板４５０の下部面(Ｂ)に対する工程を説明する。
まず、図１５ｂの(ｋ)に示すように、犠牲基板４５を裏返す。
次いで、図１５ｂの(ｌ)に示すように、犠牲基板４５０の下部面(Ｂ)をグラインディング工程により犠牲基板４５０の厚さの１/２程度に除去する。したがって、グラインディング工程後、残存する犠牲基板の厚さは、２４０乃至２５０μm程度になる。
また、図１５ｂの(ｍ)に示すように、犠牲基板４５０の下部面(Ｂ)のうち、絶縁体が形成される所定部位が開放されるように、フォトリソグラフィ工程により第３フォトレジストパターン４６６を形成する。
次いで、図１５ｂの(ｎ)に示すように、第３フォトレジストパターン４６６によって開放された犠牲基板４５０の所定部位を異方性乾式エッチング工程により除去することで、トレンチ４６７を形成する。このとき、第１シード層４５２も一緒に除去する。
次に、図１５ｂの(ｏ-１)に示すように、トレンチ４６７に絶縁体として機能する熱硬化性エポキシ４６８を塗布する。
その後、図１５ｂの(ｐ-１)に示すように、エポキシ４６８の上部面をグラインディング工程により平坦化する。
次に、図１５ｃの(ｑ-１)に示すように、第２フォトレジストパターン４６０および第３フォトレジストパターン４６６を湿式エッチング工程により除去し、犠牲基板４５０の残存部分をＫＯＨを用いた湿式エッチング工程により除去すると、本発明による単層プローブが完成される。
このとき、前記導電体は、セラミックプレート４６４を中心に両側に突出される部分の長さを同一に製作することもできる。
以下、本発明による複層プローブの製造方法を説明する。
図１５ｂの(ｎ)に示した工程が行われた状態で、図１５ｃの(ｏ-２)に示すように、トレンチ４６７に絶縁体および接着剤として機能するエポキシ４７０を塗布した後、エポキシ４７０が硬化される前にセラミックプレート４７２を接合する。このとき、接合するセラミックプレートの形状は、トレンチ４６７と同様に、直六面体形状であるが、図２１ａに示すように、両端８１１，８１２が傾斜した平行四辺形状であるセラミックプレート８１０、または、図２１ｂに示すように、両端８２１，８２２が階段状であるセラミックプレート８２０を接合することもできる。これは、プローブが完成される場合、導電体のうち、外部に露出される部分の長さを同一にし、プローブ作業を行うとき、各プローブニードルに同一の圧力を加えるために行われる。
また、図１５ｃの(ｐ-２)に示すように、セラミックプレート４７２の上部面をグラインディング工程により平坦化する。このとき、平坦化工程に使用される方法は、第１実施形態で開示したとおりである。
次いで、図１５ｄの(ｑ-２)に示すように、犠牲基板４５０の下部面(Ｂ)が平坦化されると、犠牲基板４５０の下部面(Ｂ)前面に導電体形成メッキ工程のための第２シード層４７４を形成する。このとき、第２シード層４７４は、５００Å厚さのチタニウム層および５，０００Å厚さの銅層からなり、前記銅層は、後続するメッキ工程で実質的にシード層として用いられる層であり、前記チタニウム層は、犠牲基板４５０と銅層との接着度を高めるために形成される層である。
また、図１５ｄの(ｑ-２)に示すように、第２シード層４７４が形成されると、犠牲基板４５０の下部面(Ｂ)のうち、導電体が形成される所定部位が開放されるようにフォトリソグラフィ工程により第４フォトレジストパターン４７６を形成する。
次いで、図１５ｄの(ｒ-２)に示すように、ニッケル(Ｎｉ)またはニッケル合金(Ｎｉ−Ｃｏ、Ｎｉ−Ｗ−Ｃｏ)などの導電物質を電解メッキ方式により形成して第２導電体４７８を形成する。
また、図１５ｄの(ｓ-２)に示すように、第２導電体４７８の上部面の凹凸部を除去して上部面を平坦化する。このとき、前記平坦化工程は、第１実施形態で提示した方法によって行われる。ただ、第２導電体４７８を形成するためのメッキ工程が理想的に行われ、第４フォトレジストパターン４７６の開放部位の内部のみに導電体が形成される場合は、平坦化工程が省略される。
また、第２導電体４７８をメッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤ方法により形成する場合は、先行された第２シード層４７４が不要になり、第２シード層４７４の形成工程が省略される。その後、第２導電体４７８の上部に金をメッキして第２金メッキ層４８０を形成する。これは、プローブの伝導性を向上するために行われる。
また、図１５ｄの(ｔ-２)に示すように、第４フォトレジストパターン４７６を湿式エッチング工程により除去する。このとき、導電体４７８の外部に露出された第２シード層４７４も除去する。また、第２導電体４７８のうち補強材が形成される所定部位が開放されるように、フォトリソグラフィ工程により第５フォトレジストパターン４８２を形成する。
次いで、図１５ｄの(ｕ-２)に示すように、第５フォトレジストパターン４８２を用いて第２導電体４７８の開放部位に熱硬化性エポキシ４８４を塗布する。
次に、図１５ｅの(ｖ-２)に示すように、塗布されたエポキシ４８４の上部面をグラインディングして平坦化する。このとき、前記平坦化工程の方法は、第１実施形態で提示されたものと同一である。
次いで、図１５ｅの(ｗ-２)に示すように、第５フォトレジストパターン４８２および第２フォトレジストパターン４６０を湿式エッチング工程により除去する。
最後に、図１５ｅの(ｘ-２)に示すように、シリコン犠牲基板４５０の残存部分をＫＯＨを用いた湿式エッチング工程により除去する。
前記のような製造方法によって形成されるプローブは、図１６のような形状を有する。
図１６は、図１５に示した製造工程によって形成された単一犠牲基板を用いたプローブの構造を示した斜視図である。
図１５に示した製造工程によって形成されたプローブは、図１６に示すように、中央部に絶縁体３７０が備わる。このとき、絶縁体３７０は、エポキシ３７０ａとセラミックプレート３７０ｂとが接合されて形成される。すなわち、絶縁体３７０は、犠牲基板の所定部位にエッチング工程によりトレンチを形成し、トレンチにエポキシ３７０ａを塗布した後、エポキシ３７０ａが硬化される前にセラミックプレート３７０ｂを挿入接合して形成される。このとき、エポキシ３７０ａは、接着剤として用いられるものである。
また、絶縁体３７０の上下両面には、導電体３７２ａ，３７２ｂが所定間隔を有して平行に配列される。このとき、導電体３７２ａ，３７２ｂは、前記犠牲基板の上下部面の所定部位にフォトリソグラフィ工程により第１保護膜パターンを形成した後、前記第１保護膜パターンにより開放された領域に導電性物質を蒸着して形成される。このとき、前記導電性物質が電解メッキ方式によって形成される場合は、前記犠牲基板の上下部面にシード層を予め形成すべきである。
また、導電体３７２ａ，３７２ｂの一面には、前記導電体の伝導性を向上するために、前記導電体よりも電気伝導性に優れた伝導性物質層３７４ａ，３７４ｂが形成される。このとき、前記伝導性物質としては、金が好ましい。
最後に、前記絶縁体の上下部両面に補強材３７６ａ，３７６ｂを形成することで、導電体３７２ａ，３７２ｂを保護・固定する。補強材３７６ａ，３７６ｂには、エポキシまたはエポキシによって接触固定されるセラミックを使用することが好ましい。ここで、図面符号３７８は、補強板である。
（第２実施形態−７）
図１７ａの(ａ)に示すように、両面が研磨されたシリコンウェハーを犠牲基板５５０として準備する。このとき、犠牲基板５５０の厚さは、グラインディングまたは研磨工程により４００〜５００μm程度にする。
図１７ａの(ａ)に示すように、両面が研磨されたシリコンウェハーを犠牲基板５５０として準備する。このとき、犠牲基板５５０の厚さは、グラインディングまたは研磨工程により４００〜５００μm程度にする。
また、図１７ａの(ｂ)に示すように、犠牲基板５５０のうち絶縁体が形成される所定部位が開放されるように、フォトリソグラフィ工程により第１フォトレジストパターン５５２を形成する。
次いで、図１７ａの(ｃ)に示すように、第１フォトレジストパターン５５２によって開放された犠牲基板５５０の上部面(Ａ)を乾式エッチング工程により所定深さだけエッチングしてトレンチ５５１を形成する。このとき、エッチング深さは、形成される絶縁体の厚さである２４０μmよりも多少深い２４０乃至２５０μm程度にする。
次いで、図１７ａの(ｄ)に示すように、前記エッチング工程によってエッチングされたトレンチ５５１に絶縁体および接着剤としての役割をする熱硬化性エポキシ５５４を塗布した後、エポキシ５５４が硬化される前にセラミックプレート５５６を接合する。このとき、接合するセラミックプレートの形状は、トレンチ５５１と同様に、直六面体形状であるが、図２１ａに示すように、両端８１１，８１２が傾斜した平行四辺形状であるセラミックプレート８１０、または、図２１ｂに示すように、両端８２１，８２２が階段状であるセラミックプレート８２０を接合することもできる。これは、プローブが完成される場合、導電体のうち、外部に露出される部分の長さを同一にして、プローブ作業時、各プローブニードルに同一の圧力を加えるために行われる。
その後、図１７ａの(ｅ)に示すように、セラミックプレート５５６の上部面をグラインディングして平坦化する。このとき、平坦化方法は、第１実施形態に開示された方法と同一である。セラミックプレート５５６の上部面が平坦化されると、スパッタリング工程により、犠牲基板５５０の上部面(Ａ)全体に導電体形成メッキ工程のための第１シード層５５８を形成する。
このとき、第１シード層５５８は、５００Å厚さのチタニウム層および５，０００Å厚さの銅層からなり、前記銅層は、後続するメッキ工程で実質的にシートとして用いられる層であり、前記チタニウム層は、犠牲基板５５０と銅層との接着度を高める役割をする。
また、図１７ａの(ｆ)に示すように、犠牲基板５５０の上部面(Ａ)のうち導電体が形成される所定部位が開放されるように、フォトリソグラフィ工程により第２フォトレジストパターン５６０を形成する。
次いで、図１７ａの(ｇ)に示すように、ニッケル(Ｎｉ)またはニッケル合金(Ｎｉ−Ｃｏ、Ｎｉ−Ｗ−Ｃｏ)などの導電物質を電解メッキ方式により形成して第１導電体５６２を形成する。
次に、図１７ａの(ｈ)に示すように、第１導電体５６２の上部面の凹凸部または過度に形成された部分を除去して平坦化する。このとき、平坦化方法は、第１実施形態で開示された方法と同一である。
ただ、第１導電体５６２を形成するためのメッキ工程が理想的に行われ、第２フォトレジストパターン５６０の開放部位の内部のみに導電体が形成された場合は、平坦化工程が省略される。
また、第１導電体５６２をメッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤ工程により形成する場合は、第１シード層５５８の形成工程が省略される。
次に、図１７ｂの(ｉ)に示すように、第１導電体５６２の上部に金をメッキして第１金メッキ層５６４を形成する。これは、プローブの伝導性を向上するために行われる。
次いで、図１７ｂの(ｊ)に示すように、犠牲基板５５０の上部面(Ａ)に形成された第１導電体５６２および第１金メッキ層５６４を保護するための第１保護膜５６６を形成する。このとき、保護膜としては、テープまたはフォトレジストなどが使用される。
よって、犠牲基板５５０の上部面(Ａ)に対する工程が終了され、下部面(Ｂ)に対する工程が開始される。
まず、図１７ｂの(ｋ)に示すように、犠牲基板５５０を裏返して、グラインディングまたは研磨方法により犠牲基板５５０の下部面(Ｂ)を除去する。このとき、前記除去される犠牲基板５５０の厚さは、セラミックプレート５５６が露呈される程度である。
また、図１７ｂの(ｌ)に示すように、犠牲基板５５０の下部面(Ｂ)全面に導電体形成メッキ工程のための第２シード層５６８を形成する。次いで、フォトリソグラフィ工程により犠牲基板５５０の下部面(Ｂ)のうち、導電体が形成される所定部位が開放されるように第３フォトレジストパターン５７０を形成する。
次いで、図１７ｂの(ｍ)に示すように、第３フォトレジストパターン５７０によって開放された部位に第２導電体５７２を形成する。
また、図１７ｂの(ｎ)に示すように、第２導電体５７２の上部面が平坦でない場合は、これを平坦化する工程を行う。このとき、平坦化方法は、第１実施形態で開示された方法と同一である。
ただ、第２導電体５７２を形成するためのメッキ工程が理想的に行われ、第２フォトレジストパターン５７０の開放部位の内部のみに第２導電体５７２が形成される場合は、前記平坦化工程が省略される。
また、第２導電体５７２をメッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤ工程により形成する場合は、シード層が不要になり、先行された第２シード層５６８の形成工程が省略される。
次に、図１７ｂの(ｏ)に示すように、第２導電体５７２の上部面に金をメッキして第２金メッキ層５７４を形成する。これは、プローブの伝導性を向上するために行われる。また、犠牲基板５５０の上部面(Ａ)に形成された第１保護膜５６６を除去し、第２フォトレジストパターン５６０および第３フォトレジストパターン５７０を湿式エッチング工程により同時に除去する。このとき、第２シード層５６８の露出部分も除去する。
その後、図１７ｃの(ｐ)に示すように、再び犠牲基板５５０の上部面(Ａ)を保護するために、上部面(Ａ)に第２保護膜５７６を形成する。次いで、第２導電体５７２のうち補強材が形成される所定部位が開放されるように、フォトリソグラフィ工程により第４フォトレジストパターン５７８を形成する。
次に、図１７ｃの(ｑ)に示すように、第４フォトレジストパターン５７８によって開放された部位に熱硬化性エポキシ５８０を塗布する。
その後、図１７ｃの(ｒ)に示すように、エポキシ５８０の上部面をグラインディングして平坦化する。このとき、平坦化方法は、第１実施形態で開示された方法と同一である。
次いで、図１７ｃの(ｓ)に示すように、犠牲基板５５０の上部面(Ａ)の第２保護膜５７６を除去する。また、第１導電体５６２のうち補強材が形成される所定部位が開放されるように、第５フォトレジストパターン５８２を形成する。
次いで、図１７ｃの(ｔ)に示すように、第５フォトレジストパターン５８２によって開放された部位に熱硬化性エポキシ５８４を塗布した後、エポキシ５８４の上部面をグラインディングして平坦化する。
最後に、図１７ｃの(ｕ)に示すように、第４フォトレジストパターン５７８および第５フォトレジストパターン５８２は、湿式エッチング工程により同時に除去され、第１および第２導電体５６２，５７２の間に残存する犠牲基板５５０は、ＫＯＨを用いた湿式エッチング工程により選択的に除去される。
犠牲基板５５０を除去すると、本発明によるプローブが完成される。
（第２実施形態−８）
図１８ａの(ａ)に示すように、両面が研磨されたシリコンウェハーを犠牲基板６５０として準備する。このとき、犠牲基板６５０の厚さは、グラインディングまたは研磨工程により２４０μm程度にする。
図１８ａの(ａ)に示すように、両面が研磨されたシリコンウェハーを犠牲基板６５０として準備する。このとき、犠牲基板６５０の厚さは、グラインディングまたは研磨工程により２４０μm程度にする。
また、図１８ａの(ｂ)に示すように、犠牲基板６５０の下部面(Ｂ)に汚染防止のためのテープを付着するか、または、フォトレジストなどのコーティング材６５２を用いてコーティングする。
次いで、図１８ａの(ｃ)に示すように、ダイシング工程により、犠牲基板６５０の中央部を切開部６５３に沿って所定形状に切削する。
次に、図１８ａの(ｄ)に示すように、前記ダイシング工程によって生成された所定大きさの犠牲基板ブロック(Center silicon block)６５４を犠牲基板６５０から除去する。すると、犠牲基板６５０の中央にトレンチ６５５が形成される。
また、図１８ａの(ｅ)に示すように、トレンチ６５５に絶縁体として使用されるセラミックプレート６５６を挿入した後、セラミックプレート６５６と犠牲基板６５０との間の隙間にエポキシ６５８を塗布して埋め込む。このとき、エポキシ６５８は、セラミックプレート６５６と犠牲基板６５０とを接合する役割をする。
次いで、図１８ａの(ｆ)に示すように、犠牲基板６５０の上部面(Ａ)を平坦化する。
また、図１８ａの(ｇ)に示すように、犠牲基板６５０の下部面(Ｂ)に形成されたコーティング材６５２を除去し、犠牲基板６５０の下部面(Ｂ)も、上部面と同様に平坦化する。
次いで、図１８ａの(ｈ)に示すように、犠牲基板６５０の上部面(Ａ)および下部面(Ｂ)全面に、導電体形成メッキ工程のための第１シード層６６０，６６２を形成する。
このとき、第１シード層６６０，６６２は、５００Å厚さのチタニウム層および５，０００Å厚さの銅層からなり、前記銅層は、後続するメッキ工程で実質的にシード層として用いられる層であり、前記チタニウム層は、犠牲基板６５０と銅層との接着度を高める役割をする。
次に、図１８ａの(ｉ)に示すように、犠牲基板６５０の下部面(Ｂ)には、シード層６６２を保護するための第１保護膜６６７を形成し、犠牲基板６５０の上部面(Ａ)には、犠牲基板６５０のうち導電体が形成される所定部位が開放されるように、フォトリソグラフィ工程により第１フォトレジストパターン６６４を形成する。
また、図１８ａの(ｊ)に示すように、第１フォトレジストパターン６６４によって開放された部位に第１導電体６６６を形成する。このとき、第１導電体６６６は、ニッケル(Ｎｉ)またはニッケル合金(Ｎｉ−Ｃｏ、Ｎｉ−Ｗ−Ｃｏ)などの導電物質により電解メッキ方式で形成される。
また、図１８ｂの(ｋ)に示すように、第１導電体６６６の上部面の凹凸部を除去して平坦化する。このとき、平坦化工程は、第１実施形態で開示された方法と同一の方法で行われる。
ただ、第１導電体６６６を形成するためのメッキ工程が理想的に行われ、第１フォトレジストパターン６６４の開放部位の内部のみに導電体６６６が形成される場合は、前記平坦化工程が省略される。
また、第１導電体６６６の上部全面に金をメッキして第１金メッキ層６６８を形成する。
また、第１導電体６６６をメッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤ工程により形成する場合は、シードが不要になり、先行された第１シード層６６０の形成工程が省略される。
次いで、図１８ｂの(ｌ)に示すように、第１導電体６６６が形成された犠牲基板６５０の上部面(Ａ)を保護するための第２保護膜６７０をテープまたはフォトレジストを用いて形成する。第２保護膜６７０の形成が終了されると、犠牲基板６５０の上部面(Ａ)に対する１次工程が終了される。次に、裏返した後、犠牲基板６５０の下部面を外部から保護するために付着した保護膜６６７を除去する。
以下、犠牲基板６５０の下部面(Ｂ)に対する工程を説明する。
図１８ｂの(ｍ)に示すように、犠牲基板６５０の下部面(Ｂ)のうち導電体が形成される所定部位が開放されるように、フォトリソグラフィ工程により第２フォトレジストパターン６７２を形成する。
次いで、図１８ｂの(ｎ)に示すように、第２フォトレジストパターン６７２によって開放された部位に第２導電体６７４を形成する。このとき、第２導電体６７４は、ニッケル(Ｎｉ)またはニッケル合金(Ｎｉ−Ｃｏ、Ｎｉ−Ｗ−Ｃｏ)などの導電物質により電解メッキ方式で形成される。
また、図１８ｂの(ｏ)に示すように、第２導電体６７４の上部面の凹凸部を除去して平坦化する。このとき、前記平坦化工程は、第１実施形態で開示された方法と同一の方法により行われる。また、前記平坦化工程が終了されると、第２導電体６７４の上部全面に第２金メッキ層６７６をメッキ工程により形成する。
ただ、第２導電体６７４を形成するためのメッキ工程が理想的に行われ、第２フォトレジストパターン６７２による開放部位の内部のみに導電体が形成される場合は、平坦化工程が省略される。
また、第２導電体６７４をメッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤ工程により形成する場合は、シードが不要になり、先行されたシード層６６２の形成工程が省略される。
次いで、図１８ｂの(ｐ)に示すように、第２フォトレジストパターン６７２を湿式エッチング工程により除去する。このとき、第２シード層６６２の露出部分も除去する。また、第２保護膜６７０によって保護された第１フォトレジストパターン６６４を同時に除去することもできる。
また、図１８ｂの(ｑ)に示すように、第２導電体６７４のうち補強材が形成される所定部位が開放されるように、フォトリソグラフィ工程により第３フォトレジストパターン６７８を形成する。
次に、図１８ｃの(ｒ)に示すように、第３フォトレジストパターン６７８をモールとして用いて第２導電体６７４の開放部位にエポキシ６８０を塗布する。
また、図１８ｃの(ｓ)に示すように、エポキシ６８０の上部面をグラインディングして平坦化する。
次いで、図１８ｃの(ｔ)に示すように、犠牲基板６５０の上部面(Ａ)に形成された第２保護膜６７０を除去する。また、第１フォトレジストパターン６６４を湿式エッチング工程により除去し、シード層６６０の露出部分も除去する。
次に、図１８ｃの(ｕ)に示すように、第１導電体６６６のうち補強材が形成される所定部位が開放されるように、フォトリソグラフィ工程により第４フォトレジストパターン６８２を形成する。また、第４フォトレジストパターン６８２を用いて第１導電体６６６の開放部位にエポキシ６８４を塗布する。その後、エポキシ６８４の上部面をグラインディングして平坦化する。
次いで、図１８ｃの(ｖ)に示すように、第３および第４フォトレジストパターン６７８，６８２は、湿式エッチング工程により同時に除去され、犠牲基板６５０の残存部分も、ＫＯＨを用いた湿式エッチング工程により除去される。
また、図１８ｃの(ｗ)に示すように、エポキシ６５８部分を除去すると、本発明によるプローブが完成される。
（第２実施形態−９）
図１９ａの(ａ)に示すように、両面が研磨されたセラミック板を犠牲基板７５０として準備する。このとき、犠牲基板７５０の厚さは、グラインディングまたは研磨工程により４００〜５００μm程度にする。
図１９ａの(ａ)に示すように、両面が研磨されたセラミック板を犠牲基板７５０として準備する。このとき、犠牲基板７５０の厚さは、グラインディングまたは研磨工程により４００〜５００μm程度にする。
また、図１９ａの(ｂ)に示すように、犠牲基板７５０の上部面(Ａ)の所定部位に、ダイシング工程により２個のトレンチ７５２を所定深さで形成する。
次に、図１９ａの(ｃ)に示すように、トレンチ７５２が形成された犠牲基板７５０の上部面(Ａ)およびトレンチに、トレンチ埋め込み物質である銅メッキ構造物形成メッキ工程のための第１シード層７５４を形成する。このとき、第１シード層７５４は、チタニウム層および銅層からなる。
次いで、図１９ａの(ｄ)に示すように、犠牲基板７５０の上部面(Ａ)のうち、トレンチ７５２が形成された所定部位が開放されるように、フォトリソグラフィ工程により第１フォトレジストパターン７５６を形成する。
次に、図１９ａの(ｅ)に示すように、第１フォトレジストパターン７５６によって開放されたトレンチ７５２に、メッキ工程によりトレンチ埋め込み物質としての銅メッキ構造体７５８を形成する。
また、図１９ａの(ｆ)に示すように、第１フォトレジストパターン７５６および銅メッキ構造体７５８のうち、犠牲基板７５０の上部に突出された部分を除去して犠牲基板７５０の上部面(Ａ)を平坦化する。このとき、犠牲基板７５０の上部面(Ａ)と銅メッキ構造体７５８との接面にまで前記平坦化工程を行う。
次いで、図１９ａの(ｇ)に示すように、犠牲基板７５０の上部面に導電体形成メッキ工程のための第２シード層７６０を形成する。このとき、第２シード層７６０は、５００Å厚さのチタニウム層および５，０００Å厚さの銅層からなり、前記銅層は、後続するメッキ工程で実質的にシード層として用いられる層であり、前記チタニウム層は、犠牲基板７５０と銅層との接着度を高めるために形成される層である。
次に、図１９ｂの(ｈ)に示すように、犠牲基板７５０のうち導電体が形成される所定部位が開放されるように、フォトリソグラフィ工程により第２フォトレジストパターン７６２を形成する。
また、図１９ｂの(ｉ)に示すように、第２フォトレジストパターン７６２によって開放された部位に第１導電体７６４を形成する。このとき、第１導電体７６４は、ニッケル(Ｎｉ)またはニッケル合金(Ｎｉ−Ｃｏ、Ｎｉ−Ｗ−Ｃｏ)などの導電物質により電解メッキ方式で形成される。
次いで、図１９ｂの(ｊ)に示すように、第１導電体７６４の上部面の凹凸部を除去して平坦化する。このとき、前記平坦化工程は、第１実施形態で開示された方法と同一の方法によって行われる。
ただ、第１導電体７６４を形成するためのメッキ工程が理想的に行われ、第２フォトレジストパターン７６２の開放部位の内部のみに導電体が形成された場合は、平坦化工程が省略される。
また、第１導電体７６４をメッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤ工程により形成する場合は、シードが不要になり、先行された第２シード層７６０の形成工程が省略される。
次いで、図１９ｂの(ｋ)に示すように、第１導電体７６４の上部全面に金をメッキして第１金メッキ層７６６を形成する。
また、図１９ｂの(ｌ)に示すように、犠牲基板７５０の上部面(Ａ)に形成された第１導電体７６４および第１金メッキ層７６６を保護するための保護膜７６８を形成する。
以上の工程が終了されると、犠牲基板７５０の上部面(Ａ)に対する工程が終了される。
以下、犠牲基板７５０の下部面(Ｂ)に対する工程を説明する。
まず、図１９ｂの(ｍ)に示すように、犠牲基板７５０の下部面(Ｂ)に銅メッキ構造物７５８の下部面が露呈されるまで、犠牲基板７５０をグラインディングして除去する。また、図１９ｂの(ｎ)に示すように、犠牲基板７５０の下部面に導電体形成メッキ工程のための第３シード層７７０を形成する。このとき、第３シード層７７０は、５００Å厚さのチタニウム層および５，０００Å厚さの銅層からなり、前記銅層は、後続するメッキ工程で実質的にシード層として用いられる層であり、前記チタニウム層は、犠牲基板７５０と銅層との接着度を高めるために形成される層である。また、犠牲基板７５０の上部面のうち導電体が形成される所定部位が開放されるように、フォトリソグラフィ工程により第３フォトレジストパターン７７２を形成する。
また、図１９ｃの(ｏ)に示すように、第３フォトレジストパターン７７２によって開放された部位に第２導電体７７４を形成する。このとき、第２導電体７７４は、ニッケル(Ｎｉ)またはニッケル合金(Ｎｉ−Ｃｏ、Ｎｉ−Ｗ−Ｃｏ)などの導電物質により電解メッキ方式で形成される。
次いで、図１９ｃの(ｐ)に示すように、第２導電体７７４の上部面の凹凸部を除去して平坦化する。このとき、前記平坦化工程は、第１実施形態で開示された方法と同一の方法で行われる。次に、前記平坦化工程が終了されると、第２導電体７７４の上部全面に金をメッキして第２金メッキ層７７６を形成する。
ただ、第２導電体７７４を形成するためのメッキ工程が理想的に行われ、第３フォトレジストパターン７７２の開放部位の内部のみに導電体が形成された場合は、平坦化工程が省略される。また、第２導電体７７４をメッキ工程以外の方法、すなわち、ＰＶＤまたはＣＶＤ工程により形成する場合は、先行された第３シード層７７０の形成工程が省略される。
その後、図１９ｃの(ｑ)に示すように、保護膜７６８が除去され、第２フォトレジストパターン７６２および第３フォトレジストパターン７７２が一度に湿式エッチング工程により除去される。このとき、第２シード層７６０および第３シード層７７０の露出部分も除去される。また、図１９ｃの(ｒ)に示すように、第１導電体７６４および第２導電体７７４のうち、補強材が形成される所定部位が開放されるように、フォトリソグラフィ工程により第４フォトレジストパターン７７８および第５フォトレジストパターン７８０を形成する。
また、図１９ｃの(ｓ)に示すように、第２導電体７７４のうち、第４フォトレジストパターン７７８によって開放された部位に熱硬化性エポキシ７８２を塗布する。
次いで、図１９ｄの(ｔ)に示すように、エポキシ７８２の上部面をグラインディングして平坦化する。
次に、図１９ｄの(ｕ)に示すように、犠牲基板７５０の上部面(Ａ)にも同一の工程を行ってエポキシ層７８４を形成する。次いで、図１９ｄの(ｖ)に示すように、エポキシ７８４層の上部面をグラインディングして平坦化する。また、図１９ｄの(ｗ)に示すように、犠牲基板７５０の上下部面に存在する第４フォトレジストパターン７７８および第５フォトレジストパターン７８０は、湿式エッチング工程により同時に除去される。
最後に、犠牲基板７５０の残存部分に外力を加えて犠牲基板７５０を除去し、トレンチ埋め込み物質７５８を選択的なエッチング工程により除去すると、本発明によるプローブが完成される。
一方、図１７乃至図１９に示した方式で製造されるプローブの構造は、図２０に示したとおりである。
図２０は、本発明の一実施形態によって製造される単一犠牲基板を用いたプローブの構造を示した斜視図である。図２０に示すように、前記プローブには、中央部に絶縁体３８０が備わり、絶縁体３８０の上下部両面には、導電体３８２ａ，３８２ｂが所定間隔を有して配列される。また、導電体３８２ａ，３８２ｂが形成された絶縁体３８０の上下部両面には、補強材３８４ａ，３８４ｂが接触される。また、各導電体３８２ａ，３８２ｂの外側面には、前記導電体よりも電気伝導性に優れた物質が薄い層３８６ａ，３８６ｂに形成される。
このとき、絶縁体３８０は、犠牲基板の所定部位に絶縁体を形成するためのトレンチを形成した後、前記トレンチに絶縁体を埋め込んで形成される。絶縁体としては、セラミックが好ましく、前記絶縁体は、両端が断面段差状または断面傾斜状のものが用いられる。また、絶縁体３８０が形成された犠牲基板の両面には、フォトリソグラフィ工程により第１保護膜パターンを形成し、前記第１保護膜パターンにより開放された領域には、導電性物質を蒸着して導電体３８２ａ，３８２ｂを形成する。また、補強材３８４ａ，３８４ｂは、導電体３８２ａ，３８２ｂが形成された前記犠牲基板の両面にフォトリソグラフィ工程により第２保護膜パターンを形成した後、前記第２保護膜パターンにより開放された領域に補強材物質を埋め込んで形成する。
また、第２実施形態-６によって製造される単一犠牲基板を用いたプローブも、図２５と同一の構造を有する。したがって、前記プローブの構造に対する詳細な説明は省略する。
図２１ａは、本発明で使用されるセラミックプレートのうち、断面平行四辺形状であるセラミックプレートの斜視図および断面図で、図２１ｂは、本発明で使用されるセラミックプレートのうち、断面階段状であるセラミックプレートの斜視図および断面図であり、全ての実施形態に適用される。
(プローブ組立体の第１実施形態)
図２２ａは、前述した本発明による平板表示素子検査用プローブを備えた第１プローブ組立体を説明するための斜視図で、図２２ｂは、断面図である。前述したプローブシートの具体的な構成および製造方法に対し、追加的な説明は省略する。
図２２ａは、前述した本発明による平板表示素子検査用プローブを備えた第１プローブ組立体を説明するための斜視図で、図２２ｂは、断面図である。前述したプローブシートの具体的な構成および製造方法に対し、追加的な説明は省略する。
図２２ａおよび図２２ｂを参照すると、本発明の第１実施形態による第１プローブ組立体において、複数の単位構造体が透明フィルム９０１に付着固定されたプローブは、プローブブロック９０４の下部に固定される。ここで、単位構造体は、検針用チップ９０２および連結用チップ(図示せず)を有するビーム部９００により構成される。
このとき、プローブおよびプローブブロック９０４は、両面テープまたは接着剤などの付着固定手段によって相互固定され、プローブブロック９０４は、透明性を確保するためにアクリルなどの透明材質により製作される。
また、プローブブロック９０４の上部に第１インターフェースボード９０８が位置され、これらプローブブロック９０４および第１インターフェースボード９０８は、固定ねじ９０３の締結によって相互固定される。また、第１インターフェースボード９０８の上部に第２インターフェースボード９１０およびプローブホルダー９１２が順次位置され、これら第１インターフェースボード９０８、第２インターフェースボード９１０およびプローブホルダー９１２は、固定ねじ９１４の締結によって相互締結される。
このとき、第１インターフェースボード９０８および第２インターフェースボード９１０は、それらの締結力を一層強化するために、固定ピン９０７によって相互締結され、第２インターフェースボード９１０およびプローブホルダー９１２も、それらの締結力を一層強化するために、固定ピン９１１によって相互締結される。
また、プローブシートのビーム部９００の他端の連結用チップ(図示せず)は、ガイドフィルム９２６を介してＴＣＰ９３２に実現されたパターンと相互連結される。
より詳しく説明すると、連結用チップ(図示せず)が形成されたプローブを第１インターフェースボード９０８の下部に位置した後、固定体９２２および固定ねじ９２４により固定した構造となっている。
すなわち、プローブと第１インターフェースボード９０８との間、そして、ＴＣＰ９３２と固定体９２２との間には、絶縁性セラミック材質からなる上部密着材９２６および下部密着材９２８が挿入され、上部密着材９２６と下部密着材９２８との間の空間で、プローブの連結用チップ９０２ｂとＴＣＰ９３２とがガイドフィルム９３０を介して相互連結される。
また、固定体９２２の下部側に圧着用固定ねじ９２９がさらに備わることで、固定ねじ９２９の回転圧着により、プローブの連結用チップ９０２ｂとＴＣＰ９３２とがガイドフィルム９３２を介して相互堅固に連結される。
また、プローブホルダー９１２とマニピュレータ９１６とが固定ねじ９２０によって相互締結されており、マニピュレータ９１６に連結されたプローブホルダー９１２は、テスト過程の上下物理力(Ｆ)によって上下に移動される。
より詳しく説明すると、プローブホルダー９１２の一側とマニピュレータ９１６の他側とがガイドレール９１８によって相互締結されることで、テスト過程の上下物理力(Ｆ)によってプローブホルダー９１２に連結された第２インターフェースボード９１０、第１インターフェースボード９０８およびプローブブロック９０４が上下に移動される。
特に、プローブホルダー９１２とマニピュレータ９１６とを連結する固定ねじ９２０の周辺部には、所定の弾性力を有するスプリング９２１が設けられることで、テスト過程の上下物理力(Ｆ)によって上下に移動された、第１インターフェースボード９０８、第プローブホルダー９１２に連結された第２インターフェースボード９１０およびプローブブロック９０４は、スプリング９２１の弾性力によって元の位置に復元される。
他の実施形態として、図２３に示すように、第１インターフェースボード９０８の下部に備わる固定体９２２などを省略し、連結用チップが備わってないプローブのビーム部およびＴＣＰ９３２をＡＣＦ９３５に位置した後、圧着および加熱によって相互連結することもできる。
したがって、一連の平板表示素子の製造工程により製造された平板表示素子をプローブ装置に装着した後、プローブブロック９０４を他の移動手段によって上下に移動し、平板表示素子の電極パッドに所定の物理力(Ｆ)を加えることで、平板表示素子に対する電気的テスト工程を行う。
このとき、プローブブロック９０４の下部に形成されたプローブの検針用チップ９０２は、平板表示素子の電極パッドと接触することになり、プローブ装置から印加される電気信号は、ＴＣＰ９３２、プローブのビーム部および検針用チップ９０２を通して平板表示素子の電極パッドに印加される。
(プローブ組立体の第２実施形態)
図２４ａは、前述した本発明による平板表示素子検査用プローブを備えた第２プローブ組立体を説明するための斜視図で、図２４ｂは、断面図である。前述したプローブの具体的な構成および製造方法に対する説明は省略する。
図２４ａは、前述した本発明による平板表示素子検査用プローブを備えた第２プローブ組立体を説明するための斜視図で、図２４ｂは、断面図である。前述したプローブの具体的な構成および製造方法に対する説明は省略する。
図２４ａおよび図２４ｂを参照すると、本発明の第２実施形態による第２プローブ組立体には、第１プローブ組立体の第１インターフェースボード９０８の下側に形成された透明材質からなるプローブブロックの代わりに、弾性度の高いステンレススチールなどの金属材質からなる金属板９３６を使用することで、第１インターフェースボード９０８の下側には、金属板９３６が固定ねじ９０３によって固定され、金属板９３６の下側には、プローブが高弾性ラバー９３８を介して接着剤などによって相互固定される点に特徴がある。
したがって、前記第２プローブ組立体は、平板表示素子の電極パッドに所定の物理力(Ｆ)を加え、平板表示素子に対する電気的テスト工程を行うと、第１インターフェースボード９０８の下部に弾性材質からなる金属板９３６およびラバー９３８が備わることで、弾性力が増加する。
(プローブ組立体の第３実施形態)
図２５は、前述した本発明による平板表示素子検査用プローブを備えたプローブ組立体を説明するための斜視図で、図２６は、その断面図である。
図２５は、前述した本発明による平板表示素子検査用プローブを備えたプローブ組立体を説明するための斜視図で、図２６は、その断面図である。
図２５および図２６を参照すると、本発明によるプローブ組立体における積層構造からなる多層型プローブは、前述したように、上部プローブの導電体９６０と下部プローブの導電体９５０とが相互重ならずに交互に位置される。また、上部に位置する導電体９６０の一端が下部に位置する導電体９５０の端よりも外部に突出され、電気および物理的特性条件が同一になるように、上下導電体の外部に露出される部分の総長さが同一になる。
このとき、前記積層された構造のプローブは、プローブブロック９５５の傾斜面に固定ねじなどの付着固定手段によって相互固定され、プローブブロック９５５は、透明性を確保するためにアクリルなどの透明材質により製作される。
また、プローブブロック９５５の上部に第１インターフェースボード９６５が位置され、第１インターフェースボード９６５の上部にプローブホルダー９７０が位置されることで、それら第１インターフェースボード９６５とプローブホルダー９７０とが固定ねじ９６７によって相互締結される。
このとき、第１インターフェースボード９６５およびプローブホルダー９７０は、それらの締結力を一層強化するために、固定ピン９６７によって相互締結される。
また、第１インターフェースボード９６５の下側面には、プローブブロック９５５の後側に形成された第２インターフェースボード９７５が固定ピン９６８によって締結固定され、第２インターフェースボード９７５の下側面には、ＴＣＰ９７２が付着固定される。
ここで、プローブブロック９５５の傾斜面に付着固定された多層型プローブの導電体９５０，９６０の一端とＴＣＰ９７２との連結関係をさらに詳しく察すると、多層型プローブの導電体９５０，９６０の一端は、ガイドフィルム９７４に形成されたホール(図示せず)の案内により、ＴＣＰ９７２に実現されたパターンと連結される。
また、プローブホルダー９７０とマニピュレータ９８０とが固定ねじ９８２によって相互締結されており、マニピュレータ９８０に連結されたプローブホルダー９７０は、テスト過程の上下物理力によって上下に移動される。
より詳しく説明すると、プローブホルダー９７０の一側とマニピュレータ９８０の他側とがガイドレール９８４によって相互締結されることで、テスト過程の上下物理力によって、プローブホルダー９７０に連結された第１インターフェースボード９６５およびプローブブロック９５５が上下に移動される。
特に、プローブホルダー９７０とマニピュレータ９８０とを連結する固定ねじ９８２の周辺部には、所定の弾性力を有するスプリング９８６が設けられることで、テスト過程の上下物理力(Ｆ)によって上下に移動された、プローブホルダー９７０に連結された第１インターフェースボード９６５およびプローブブロック９５５は、スプリング９８６の弾性力によって元の位置に復元される。
したがって、一連の平板表示素子の製造工程により製造された平板表示素子をプローブ装置に装着した後、プローブブロック９５５を他の移動手段によって上下に移動し、平板表示素子の電極パッドに所定の物理力を加えることで、平板表示素子に対する電気的テスト工程を行う。
このとき、プローブブロック９５５の下部に形成された多層型プローブのニードル９５０，９６０は、平板表示素子の電極パッドと接触することになり、プローブ装置から印加される電気信号は、ＴＣＰ７６２およびプローブのニードル９５０，９６０を通して平板表示素子の電極パッドに印加される。
（産業上の利用可能性）
本発明は、ダイシングソーおよび導電体(ニードル形状)付着工程などにより、剛性材質からなる補強板にプローブを簡便に製作することで、プローブ工程時間を短縮するとともに、生産性を上昇できるという効果がある。
本発明は、ダイシングソーおよび導電体(ニードル形状)付着工程などにより、剛性材質からなる補強板にプローブを簡便に製作することで、プローブ工程時間を短縮するとともに、生産性を上昇できるという効果がある。
また、本発明は、複数のプローブ導電体をエポキシで接着する工程を除去することで、接着工程における熱膨張係数の差および従来技術の手作業により発生するプローブの不正確な整列をフォトアライナー(Photo−aligner)を用いて除去するので、より正確な整列を行えるという効果がある。
また、本発明は、既存の工程とは異なって、単一犠牲基板を使用することで高難易度の工程数を減少するだけでなく、工程減少および正確性向上によって収率を上昇することで、プローブの生産原価を節減するとともに、工程収率および生産性を向上できるという効果がある。
以上、本発明は、記載された具体例のみに対して詳しく説明したが、本発明の技術思想の範囲内で多様な変形および修正が可能であることは、当業者にとって明らかであり、このような変形および修正が添付された特許請求の範囲に属することは当然である。
Claims (79)
- 板状の絶縁体と;
相互平行に形成される多数の導電体と;
前記多数の導電体が所定の配列状態で前記絶縁体に固定結合されるように、前記絶縁体の上部面または下部面のうち少なくとも一面に形成される第１トレンチとから構成されることを特徴とする平板表示素子検査用プローブ。 - 前記絶縁体の一面の上面両側端部に所定広さを有する第１突出領域および第２突出領域が形成されるように、中央に中央溝が形成されており、
前記第１突出領域および第２突出領域の上部に形成された前記第１トレンチは、前記中央溝に連結されることを特徴とする請求項１記載の平板表示素子検査用プローブ。 - 前記プローブ上に重ねられる他のプローブが設けられ、前記重なったプローブの導電体は、相互平行に配置されることを特徴とする請求項１記載の平板表示素子検査用プローブ。
- 前記中央溝は、ダイシング工程により形成されることを特徴とする請求項２記載の平板表示素子検査用プローブ。
- 前記導電体は、その端部が尖った形状を有することを特徴とする請求項１記載の平板表示素子検査用プローブ。
- 前記第１突出領域および第２突出領域上に形成された第１トレンチの配置間隔は、相互異なることを特徴とする請求項２記載の平板表示素子検査用プローブ。
- 前記絶縁体は、セラミック材質からなることを特徴とする請求項１記載の平板表示素子検査用プローブ。
- 前記導電体が前記絶縁体上の第１トレンチに固定結合されるように、前記絶縁体の上部面または下部面に積層される補強材がさらに備わることを特徴とする請求項１記載の平板表示素子検査用プローブ。
- 前記第１トレンチは、フォトリソグラフィ工程、および１次、２次にかけて行われるエッチング工程により形成されることを特徴とする請求項１記載の平板表示素子検査用プローブ。
- 前記１次エッチング工程が行われた第１トレンチの形状は、角錐台状または円錐台状を有し、
角錐台状または円錐台状を有する第１トレンチは、前記２次エッチング工程により所定の深さだけさらにエッチングされ、その底面部がラウンディングされることを特徴とする請求項９記載の平板表示素子検査用プローブ。 - 所定大きさを有する薄膜フィルムの下部には、一端に検針用チップが一体に設けられた棒状のビーム部を備える複数の単位接触体が所定間隔を有して配置されることを特徴とする平板表示素子検査用プローブ。
- 前記ビーム部の他側には、連結用チップがさらに備わることを特徴とする請求項１１記載の平板表示素子検査用プローブ。
- 前記薄膜フィルムは、エポキシまたはパリレンからなることを特徴とする請求項１２記載の平板表示素子検査用プローブ。
- 犠牲基板と;
フォトリソグラフィ工程およびエッチング工程により形成される第１トレンチと;
導電膜形成工程により前記犠牲基板上の前記第１トレンチに所定間隔を有して配列される導電体と;
前記導電体の上部に形成された第１絶縁体と;
フォトリソグラフィ工程およびエッチング工程により前記犠牲基板の下部面に前記導電体が露出されるように形成される第２トレンチと;
前記第２トレンチに絶縁物質が埋め込まれて形成される第２絶縁体と;からなることを特徴とする平板表示素子検査用プローブ。 - 前記第１絶縁体は、エポキシからなることを特徴とする請求項１４記載の平板表示素子検査用プローブ。
- 前記第２絶縁体は、エポキシにより接着されるセラミックプレートであることを特徴とする請求項１４記載の平板表示素子検査用プローブ。
- 板状の絶縁体と；
フォトリソグラフィ工程およびエッチング工程により形成されたトレンチに導電物質が埋め込まれることで、前記絶縁体の上部面および下部面に所定間隔を有して配列され、その上下が相互平行に形成される多数の導電体と;を含んで構成されることを特徴とする単一犠牲基板を用いたプローブ。 - 前記導電体の位置を固定するために、前記絶縁体の上部面または下部面に積層される板状の補強材がさらに備わることを特徴とする請求項１７記載の単一犠牲基板を用いたプローブ。
- 前記多数の導電体は、同一の長さを有して形成されることを特徴とする請求項１７記載の単一犠牲基板を用いたプローブ。
- 前記絶縁体の上部面に形成された同一の長さを有する導電体が、前記絶縁体の一側に所定距離移動されることで、前記絶縁体の上部面に形成される導電体は、前記絶縁体の下部面に形成される導電体に比べると、一側は外側に突出され、他側は陥没されることを特徴とする請求項１９記載の単一犠牲基板を用いたプローブ。
- 前記上、下部面に設置された導電体が前記絶縁体から同一の長さだけ外側に突出されるように、前記絶縁体の両端は、断面段差状に形成されることを特徴とする請求項１７記載の単一犠牲基板を用いたプローブ。
- 前記上、下部面に設置された導電体が前記絶縁体から同一の長さだけ外側に突出されるように、前記絶縁体の両端は、断面傾斜状に形成されることを特徴とする請求項１７記載の単一犠牲基板を用いたプローブ。
- 前記絶縁体の上部面に設置された導電体は、前記絶縁体の下部面に隣接形成された二つの導電体の間に位置されることを特徴とする請求項１７記載の単一犠牲基板を用いたプローブ。
- 板状の第１絶縁体と;
前記第１絶縁体の上部に段差部が形成されるように積層される第２絶縁体と;
前記第１および第２絶縁体の内部に所定間隔を有して挿入された多数の導電体と;
前記導電体の一面に所定のメッキ方式によって伝導性物質が積層される伝導層とを含んで構成されることを特徴とする単一犠牲基板を用いたプローブ。 - 前記第１絶縁体の下部面または第２絶縁体の上部面のうち、少なくとも一面に積層される補強材をさらに備えることを特徴とする請求項２４記載の単一犠牲基板を用いたプローブ。
- エポキシの上下部面にセラミックプレートを積層して形成される絶縁体と;
前記絶縁体の上下部面に所定間隔を有して形成される多数の導電体と;
前記導電体の一面に所定のメッキ方式によって積層される伝導層と;
前記絶縁体の上下部面に積層されて前記導電体の位置を固定する補強材とを含んで構成されることを特徴とする単一犠牲基板を用いたプローブ。 - 板状の絶縁体と;
前記絶縁体の上下部面に所定間隔を有して配列される多数の導電体と;
前記導電体の一面に所定のメッキ方式によって積層される伝導層と;
前記絶縁体の上下部面に積層されて前記導電体の位置を固定する補強材とを含んで構成されることを特徴とする単一犠牲基板を用いたプローブ。 - 多数の導電体が所定の配列状態で絶縁体に固定結合される第１トレンチを、絶縁体の上部面または下部面のうち少なくとも一面に形成する第１トレンチ形成段階と;
前記導電体が前記絶縁体上の第１トレンチに固定結合されるように、前記絶縁体の上部面または下部面に補強材を積層する補強材形成段階とから構成されることを特徴とする平板表示素子検査用プローブの製造方法。 - 前記絶縁体の一面の上面両側端部に所定広さを有する第１突出領域および第２突出領域を形成するように、前記絶縁体の一面の中央に中央溝を形成する中央溝形成段階をさらに含み、
前記第１突出領域および第２突出領域の上部に形成された前記第１トレンチは、前記中央溝に連結されることを特徴とする請求項２８記載の平板表示素子検査用プローブの製造方法。 - 前記プローブ上に重ねられる他のプローブが設けられ、前記重なったプローブの導電体は、相互平行に配置されることを特徴とする請求項２８記載の平板表示素子検査用プローブの製造方法。
- 前記第１トレンチおよび中央溝は、ダイシング工程により形成されることを特徴とする請求項２９記載の平板表示素子検査用プローブの製造方法。
- 前記第１突出領域および第２突出領域上に形成された第１トレンチの配置間隔は、相互異なることを特徴とする請求項２９記載の平板表示素子検査用プローブの製造方法。
- 前記導電体が前記絶縁体上の第１トレンチに固定結合されるように、前記絶縁体の上部面または下部面に積層される補強材がさらに備わることを特徴とする請求項２８記載の平板表示素子検査用プローブ。
- 所定厚さを有する単一犠牲基板の上部面または下部面のうち少なくとも一面に、フォトリソグラフィ工程および導電膜形成工程により所定厚さのフォトレジストパターンを形成して導電体を形成する導電体形成段階と;
フォトリソグラフィ工程により前記導電体の中央部位が開放されるようにフォトレジストパターンを形成し、前記開放された導電体の中央部位の上部に絶縁体を形成する絶縁体形成段階と;
フォトリソグラフィ工程およびエッチング工程により前記導電体の下部面が露出されるようにトレンチを形成するトレンチ形成段階と;
前記トレンチの内部に補強物質を埋め込んで補強材を形成する補強材形成段階と；
前記犠牲基板を除去する仕上げ段階とから構成されることを特徴とする平板表示素子用プローブの製造方法。 - 前記導電体形成段階前に、前記犠牲基板の上部にシード層を形成するシード層形成段階をさらに含むことを特徴とする請求項３４記載の平板表示素子用プローブの製造方法。
- 前記導電体形成段階では、前記導電体との所定間隔を維持する整列キーおよび前記導電体を同時に形成することを特徴とする請求項３４記載の平板表示素子用プローブの製造方法。
- 前記導電体形成段階では、前記導電体を形成する前に、前記犠牲基板の上部にシード層を形成する段階をさらに含むことを特徴とする請求項３４記載の平板表示素子用プローブの製造方法。
- 前記絶縁体形成段階および補強材形成段階では、絶縁体および補強材を形成した後、グラインディングすることを特徴とする請求項３４記載の平板表示素子用プローブの製造方法。
- 犠牲基板の上部に、フォトリソグラフィ工程、および１次、２次にかけて行われるエッチング工程により底面部がラウンディング形状を有する第１トレンチを形成する第１トレンチ形成段階と;
フォトリソグラフィ工程により前記第１トレンチを含む中央部位を開放し、開放された領域に導電物質を埋め込んで導電体を形成する導電体形成段階と;
フォトリソグラフィ工程および絶縁膜形成工程により前記導電体の上部に絶縁体を形成する絶縁体形成段階と;
前記犠牲基板を除去する仕上げ段階とから構成されることを特徴とする平板表示素子用プローブの製造方法。 - 前記第１トレンチ形成段階後、前記導電体を形成する前にシード層を形成するシード層形成段階をさらに含むことを特徴とする請求項３９記載の平板表示素子用プローブの製造方法。
- 前記１次エッチング工程が行われた第１トレンチの形状は、角錐台状または円錐台状を有し、
角錐台状または円錐台状を有する第１トレンチは、前記２次エッチング工程により所定の深さだけさらにエッチングされ、その底面部がラウンディングされることを特徴とする請求項39記載の平板表示素子検査用プローブの製造方法。 - 犠牲基板上に複数の単位接触体のチップが形成される領域を限定する第１保護膜パターンを形成する段階と;
前記第１保護膜パターンをエッチングマスクとして使用してエッチング工程を行うことで、前記犠牲基板上にトレンチを形成する段階と;
前記第１保護膜パターンを除去する段階と;
前記第１保護膜パターンが除去された犠牲基板上に単位接触体のビーム部が形成される領域を限定する第２保護膜パターンを形成する段階と;
前記第２保護膜パターンが形成された犠牲基板上に金属膜を形成して前記単位接触体のビーム部を形成する段階と;
前記第２保護膜パターンを除去して前記単位接触体のビーム部を開放する段階と;
前記単位接触体のビーム部が開放された犠牲基板を所定大きさでスライシングする段階と;
前記スライシングされた犠牲基板上に所定大きさの薄膜フィルムを位置し、前記薄膜フィルム下に前記単位接触体のビーム部を付着固定する段階と;
前記薄膜フィルムが付着固定された前記犠牲基板を除去することで、前記単位接触体のチップを開放する段階とを含んで構成されることを特徴とする平板表示素子検査用プローブシートの製造方法。 - 前記第１保護膜パターンおよび第２保護膜パターンは、
前記犠牲基板上にフォトレジストをコーティングする段階と;
前記フォトレジストを露光および現像する段階とによって形成されることを特徴とする請求項４２記載の平板表示素子検査用プローブの製造方法。 - 前記薄膜フィルムは、エポキシまたはパリレンからなることを特徴とする請求項４２記載の平板表示素子検査用プローブの製造方法。
- フォトリソグラフィ工程およびエッチング工程により、所定厚さを有する単一犠牲基板の上下部面に第１トレンチを形成する第１トレンチ形成段階と;
前記第１トレンチを導電物質で埋め込んで導電体を形成する導電体形成段階と;
フォトリソグラフィおよびエッチング工程により前記導電体の下部に第２トレンチを形成する第２トレンチ形成段階と;
前記第２トレンチを絶縁物質で埋め込んで絶縁体を形成する絶縁体形成段階と;
前記絶縁体が形成された前記犠牲基板の上部面または下部面のうち少なくとも一面に補強材を形成する補強材形成段階と;
前記犠牲基板を除去する仕上げ段階とを含んで構成されることを特徴とする単一犠牲基板を用いたプローブの製造方法。 - 前記犠牲基板は、シリコン材質のウェハーであることを特徴とする請求項４５記載の単一犠牲基板を用いたプローブの製造方法。
- 前記絶縁体は、前記トレンチにエポキシを塗布し、前記トレンチに挿入される大きさで予め製作されたセラミックプレートを、前記エポキシが硬化される前に前記トレンチに挿入接合して形成することを特徴とする請求項４５記載の単一犠牲基板を用いたプローブの製造方法。
- 前記絶縁体は、前記トレンチに挿入される大きさで予め製作されたセラミックプレートを前記トレンチに挿入した後、前記トレンチと前記セラミックプレートとの間の隙間にエポキシを塗布接合して形成することを特徴とする請求項４５記載の単一犠牲基板を用いたプローブの製造方法。
- 前記導電体形成工程における導電体は、犠牲基板の上部にシード層を形成した後、電解メッキ工程を施して形成されることを特徴とする請求項４５記載の単一犠牲基板を用いたプローブの製造方法。
- 前記導電体の上部面に、伝導性物質をメッキ工程によって積層して伝導層を形成する伝導層形成段階をさらに含むことを特徴とする請求項４５記載の単一犠牲基板を用いたプローブの製造方法。
- 所定厚さを有する単一犠牲基板の上部に導電体を形成するための第１保護膜パターンを形成する第１保護膜形成段階と;
前記第１保護膜パターンの内部に導電性物質を埋め込んで上部導電体を形成する上部導電体形成段階と;
前記導電体が形成された前記犠牲基板の上部に補強材を形成するための第２保護膜パターンを形成する第２保護膜パターン形成段階と:
前記第２保護膜パターンの内部に上部補強材を形成する上部補強材形成段階と;
フォトリソグラフィおよびエッチング工程により前記上部導電体が露出されるように犠牲基板の下部面にトレンチを形成するトレンチ形成段階と;
前記トレンチを絶縁物質として埋め込んで絶縁体を形成する絶縁体形成段階と;
前記犠牲基板を除去する犠牲基板除去段階とを含んで構成されることを特徴とする単一犠牲基板を用いたプローブの製造方法。 - 前記犠牲基板を除去する前に、前記絶縁体形成段階により形成された絶縁体の上部に第３保護膜パターンを形成した後、前記第３保護膜パターンの内部に導電性物質を埋め込んで下部導電体を形成する下部導電体形成段階と;
前記下部導電体形成段階後、前記下部導電体の上部に第４保護膜パターンを形成した後、前記第４保護膜パターンの内部に下部補強材を形成する下部補強材形成段階とを含んで構成されることを特徴とする請求項５１記載の単一犠牲基板を用いたプローブの製造方法。 - 前記犠牲基板は、シリコン材質のウェハーであることを特徴とする請求項５１記載の単一犠牲基板を用いたプローブの製造方法。
- 前記絶縁体は、前記トレンチにエポキシを塗布し、前記トレンチに挿入される大きさで予め製作されたセラミックプレートを、前記エポキシが硬化される前に前記トレンチに挿入接合して形成することを特徴とする請求項５１記載の単一犠牲基板を用いたプローブの製造方法。
- 前記絶縁体は、前記トレンチに挿入される大きさで予め製作されたセラミックプレートを前記トレンチに挿入した後、前記トレンチと前記セラミックプレートとの間の隙間にエポキシを塗布接合して形成することを特徴とする請求項５１記載の単一犠牲基板を用いたプローブの製造方法。
- 前記導電体形成工程における導電体は、犠牲基板の上部にシード層を形成した後、電解メッキ工程を施して形成されることを特徴とする請求項５１記載の単一犠牲基板を用いたプローブの製造方法。
- 前記導電体の上部面に、伝導性物質をメッキ工程によって積層して伝導層を形成する伝導層形成段階をさらに含むことを特徴とする請求項５１記載の単一犠牲基板を用いたプローブの製造方法。
- 前記下部補強材形成段階は、フォトリソグラフィ工程およびエッチング工程により前記補強材を形成するためのトレンチを形成した後、前記トレンチ内に補強材物質を塗布して補強材を形成することを特徴とする請求項５１記載の単一犠牲基板を用いたプローブの製造方法。
- 所定厚さを有して研磨された所定材質からなる単一犠牲基板の所定部分に、絶縁体を形成するための第１トレンチを形成する第１トレンチ形成段階と;
前記第１トレンチに絶縁物質を埋め込んで絶縁体を形成する絶縁体形成段階と;
前記絶縁体が形成された前記犠牲基板の上下部面に保護膜パターンを形成した後、前記保護膜パターンの内部に導電性物質を埋め込んで導電体を形成する導電体形成段階と;
前記犠牲基板を除去する仕上げ段階とを含んで構成されることを特徴とする単一犠牲基板を用いたプローブの製造方法。 - 前記犠牲基板は、シリコン材質のウェハーであることを特徴とする請求項５９記載の単一犠牲基板を用いたプローブの製造方法。
- 前記第１トレンチは、乾式エッチング工程により形成されることを特徴とする請求項５９記載の単一犠牲基板を用いたプローブの製造方法。
- 前記第１トレンチは、ダイシング工程により形成されることを特徴とする請求項５９記載の単一犠牲基板を用いたプローブの製造方法。
- 前記絶縁体は、前記第１トレンチにエポキシを塗布し、前記第１トレンチに挿入される大きさで予め製作されたセラミックプレートを、前記エポキシが硬化される前に前記第１トレンチに挿入接合して形成することを特徴とする請求項５９記載の単一犠牲基板を用いたプローブの製造方法。
- 前記絶縁体は、前記第１トレンチに挿入される大きさで予め製作されたセラミックプレートを前記第１トレンチに挿入した後、前記第１トレンチと前記セラミックプレートとの間の隙間にエポキシを塗布接合して形成することを特徴とする請求項５９記載の単一犠牲基板を用いたプローブの製造方法。
- 前記導電体形成工程における導電体は、犠牲基板の上部にシード層を形成した後、電解メッキ工程を施して形成されることを特徴とする請求項５９記載の単一犠牲基板を用いたプローブの製造方法。
- 前記犠牲基板の上部面または下部面のうちいずれか一面に補強材を形成する補強材形成段階をさらに含むことを特徴とする請求項５９記載の単一犠牲基板を用いたプローブの製造方法。
- 前記補強材形成段階では、エポキシを塗布した後、前記エポキシの上部面にセラミックプレートをさらに接合することを特徴とする請求項６６記載の単一犠牲基板を用いたプローブの製造方法。
- 前記補強材形成段階では、フォトリソグラフィ工程により前記補強材を形成するためのトレンチを形成した後、前記トレンチ内に補強材物質を塗布して補強材を形成することを特徴とする請求項６６記載の単一犠牲基板を用いたプローブの製造方法。
- 前記導電体の上部面に、伝導性物質をメッキ工程によって積層して伝導層を形成する伝導層形成段階をさらに含むことを特徴とする請求項５９記載の単一犠牲基板を用いたプローブの製造方法。
- 単一犠牲基板の上部面の所定部分に所定深さを有するトレンチを形成するトレンチ形成段階と;
前記トレンチが形成された前記犠牲基板上に前記トレンチが開放されるように、第１保護膜パターンを形成する第１保護膜パターン形成段階と;
前記第１保護膜パターンにより開放された前記トレンチに、エッチング工程により除去されるトレンチ埋め込み物質を埋め込むトレンチ埋め込み段階と;
前記犠牲基板の上下部面にフォトリソグラフィ工程により導電体を形成するための第２保護膜パターンを形成する第２保護膜パターン形成段階と;
前記第２保護膜パターンによって定められる特定の位置に導電体を形成する導電体形成段階と;
前記導電体が形成された前記犠牲基板の上下部面に補強材を形成するための第３保護膜パターンを形成する第３保護膜形成段階と;
前記第３保護膜パターンによって定められる特定の位置に補強材を形成する補強材形成段階と;
前記犠牲基板のうち前記トレンチ埋め込み物質により区分された部分を除去し、前記トレンチ埋め込み物質を除去する仕上げ段階とを含んで構成されることを特徴とする単一犠牲基板を用いたプローブの製造方法。 - 前記導電体を形成する前に、犠牲基板の上部面に形成された前記保護膜パターンおよび前記犠牲基板の上部に突出されたトレンチ埋め込み物質をグラインディング工程により除去する平坦化段階をさらに含むことを特徴とする請求項７０記載の単一犠牲基板を用いたプローブの製造方法。
- 前記第２保護膜パターン形成段階では、前記犠牲基板の下部面に前記導電体を形成する前に、前記絶縁体が露出されるように、グラインディング工程により犠牲基板を除去する平坦化段階をさらに含むことを特徴とする請求項７０記載の単一犠牲基板を用いたプローブの製造方法。
- 前記犠牲基板は、セラミック材質からなることを特徴とする請求項７０記載の単一犠牲基板を用いたプローブの製造方法。
- 前記トレンチは、ダイシング工程により形成されることを特徴とする請求項７０記載の単一犠牲基板を用いたプローブの製造方法。
- 前記トレンチ埋め込み物質は、電解メッキ工程により形成されることを特徴とする請求項７０記載の単一犠牲基板を用いたプローブの製造方法。
- 前記導電体形成段階は、前記導電体を形成する前に、前記犠牲基板の上下部面にシード層を先に形成するシード層形成段階をさらに含むことを特徴とする請求項７０記載の単一犠牲基板を用いたプローブの製造方法。
- 前記導電体の上部面に、伝導性物質を用いて伝導層を積層する伝導層形成段階をさらに含むことを特徴とする請求項７０記載の単一犠牲基板を用いたプローブの製造方法。
- 前記伝導層形成段階では、伝導性物質がスパッタリング工程により前記導電体の上部面に積層されることを特徴とする請求項７７記載の単一犠牲基板を用いたプローブの製造方法。
- 前記仕上げ段階における前記トレンチ埋め込み物質は、湿式エッチング工程により選択的に除去されることを特徴とする請求項７０記載の単一犠牲基板を用いたプローブの製造方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0072990A KR100474420B1 (ko) | 2002-11-22 | 2002-11-22 | 평판표시소자 검사용 프로브 시트 , 이의 제조방법, 이를구비한 프로브 조립체 |
| KR10-2002-0082273A KR100450310B1 (ko) | 2002-12-23 | 2002-12-23 | 평판표시소자 검사용 프로브의 제조방법, 이에 따른프로브, 이를 구비한 프로브 조립체 |
| KR10-2003-0007654A KR100517729B1 (ko) | 2003-02-07 | 2003-02-07 | 평판표시소자 검사용 프로브의 제조방법, 이에 따른프로브 및 이를 구비한 프로브 조립체 |
| KR1020030065988A KR100554180B1 (ko) | 2003-09-23 | 2003-09-23 | 평판표시소자 검사용 프로브의 제조방법 및 이에 따른프로브 |
| PCT/KR2003/002524 WO2004049429A1 (en) | 2002-11-22 | 2003-11-21 | Probe for testing flat panel display and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006507512A true JP2006507512A (ja) | 2006-03-02 |
| JP4430621B2 JP4430621B2 (ja) | 2010-03-10 |
Family
ID=36113875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005510296A Expired - Fee Related JP4430621B2 (ja) | 2002-11-22 | 2003-11-21 | 平板表示素子検査用プローブおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP4430621B2 (ja) |
| AU (1) | AU2003282421A1 (ja) |
| TW (1) | TWI242647B (ja) |
| WO (1) | WO2004049429A1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007278799A (ja) * | 2006-04-05 | 2007-10-25 | Tokyo Cathode Laboratory Co Ltd | マイクロプローブガイドの製造方法、マイクロプローブガイドを用いるマイクロプローブユニット及び千鳥配置型マイクロプローブユニット |
| JP2011237404A (ja) * | 2010-05-04 | 2011-11-24 | Di Probe Co Ltd | プローブブロック用プローブフィルム及びこの製造方法 |
| JP2012047674A (ja) * | 2010-08-30 | 2012-03-08 | Advantest Corp | 試験用個片基板、プローブ、及び半導体ウェハ試験装置 |
| KR20150077762A (ko) * | 2013-12-30 | 2015-07-08 | 주식회사 이노 | 반도체 테스트 소켓 및 그 제조방법 |
| KR20200079805A (ko) * | 2018-12-26 | 2020-07-06 | 주식회사 아이에스시 | 전기접속용 커넥터 및 그 제조 방법 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100773732B1 (ko) * | 2006-05-09 | 2007-11-09 | 주식회사 파이컴 | 프로브 유닛 및 이를 포함하는 프로브 장치 |
| KR101269660B1 (ko) * | 2006-10-09 | 2013-05-30 | 삼성디스플레이 주식회사 | 패널 검사 장치 및 이를 이용한 패널 검사 방법 |
| JP5597108B2 (ja) * | 2010-11-29 | 2014-10-01 | 株式会社精研 | 接触検査用治具 |
| KR102092430B1 (ko) * | 2012-12-04 | 2020-03-23 | 일본전자재료(주) | 전기적 접촉자 |
| CN105093574B (zh) * | 2015-06-05 | 2018-06-08 | 京东方科技集团股份有限公司 | 显示面板检测台 |
| KR101757617B1 (ko) * | 2016-01-21 | 2017-07-27 | 주식회사 이노글로벌 | 반도체 테스트용 양방향 도전성 패턴 모듈 및 이를 이용한 반도체 테스트 소켓, 반도체 테스트용 양방향 도전성 패턴 모듈의 제조 방법 |
| CN113295893B (zh) * | 2021-05-26 | 2022-08-02 | 深圳市索麦科技有限公司 | 一种平板电脑用的触屏灵敏度检测装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05126851A (ja) * | 1991-05-22 | 1993-05-21 | Tokyo Electron Yamanashi Kk | 半導体デバイスの検査装置 |
| JPH05215814A (ja) * | 1991-05-24 | 1993-08-27 | Tokyo Electron Yamanashi Kk | 半導体デバイスの検査装置 |
| JPH06213928A (ja) * | 1993-01-18 | 1994-08-05 | Tokyo Electron Ltd | プローブヘッドの製造方法 |
| JPH08211099A (ja) * | 1995-01-31 | 1996-08-20 | Aica Kogyo Co Ltd | 電気信号測定用の電極保持器及び電気信号測定用の電極ユニットならびにこれらの製法 |
| JPH09178774A (ja) * | 1995-10-18 | 1997-07-11 | Internatl Business Mach Corp <Ibm> | コンタクト・プローブ配置 |
| JPH09304435A (ja) * | 1996-05-10 | 1997-11-28 | Nippon Denshi Zairyo Kk | 縦型プローブカード |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6499216B1 (en) * | 1994-07-07 | 2002-12-31 | Tessera, Inc. | Methods and structures for electronic probing arrays |
| US5869974A (en) * | 1996-04-01 | 1999-02-09 | Micron Technology, Inc. | Micromachined probe card having compliant contact members for testing semiconductor wafers |
| KR100471341B1 (ko) * | 1996-05-23 | 2005-07-21 | 제네시스 테크놀로지 가부시키가이샤 | 콘택트프로브및그것을구비한프로브장치 |
| SG108210A1 (en) * | 1998-06-19 | 2005-01-28 | Advantest Corp | Probe contactor formed by photolithography process |
-
2003
- 2003-11-21 WO PCT/KR2003/002524 patent/WO2004049429A1/en active Application Filing
- 2003-11-21 AU AU2003282421A patent/AU2003282421A1/en not_active Abandoned
- 2003-11-21 TW TW92132733A patent/TWI242647B/zh not_active IP Right Cessation
- 2003-11-21 JP JP2005510296A patent/JP4430621B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05126851A (ja) * | 1991-05-22 | 1993-05-21 | Tokyo Electron Yamanashi Kk | 半導体デバイスの検査装置 |
| JPH05215814A (ja) * | 1991-05-24 | 1993-08-27 | Tokyo Electron Yamanashi Kk | 半導体デバイスの検査装置 |
| JPH06213928A (ja) * | 1993-01-18 | 1994-08-05 | Tokyo Electron Ltd | プローブヘッドの製造方法 |
| JPH08211099A (ja) * | 1995-01-31 | 1996-08-20 | Aica Kogyo Co Ltd | 電気信号測定用の電極保持器及び電気信号測定用の電極ユニットならびにこれらの製法 |
| JPH09178774A (ja) * | 1995-10-18 | 1997-07-11 | Internatl Business Mach Corp <Ibm> | コンタクト・プローブ配置 |
| JPH09304435A (ja) * | 1996-05-10 | 1997-11-28 | Nippon Denshi Zairyo Kk | 縦型プローブカード |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007278799A (ja) * | 2006-04-05 | 2007-10-25 | Tokyo Cathode Laboratory Co Ltd | マイクロプローブガイドの製造方法、マイクロプローブガイドを用いるマイクロプローブユニット及び千鳥配置型マイクロプローブユニット |
| JP2011237404A (ja) * | 2010-05-04 | 2011-11-24 | Di Probe Co Ltd | プローブブロック用プローブフィルム及びこの製造方法 |
| JP2012047674A (ja) * | 2010-08-30 | 2012-03-08 | Advantest Corp | 試験用個片基板、プローブ、及び半導体ウェハ試験装置 |
| US8922232B2 (en) | 2010-08-30 | 2014-12-30 | Advantest Corporation | Test-use individual substrate, probe, and semiconductor wafer testing apparatus |
| KR20150077762A (ko) * | 2013-12-30 | 2015-07-08 | 주식회사 이노 | 반도체 테스트 소켓 및 그 제조방법 |
| KR101582956B1 (ko) | 2013-12-30 | 2016-01-06 | 주식회사 이노글로벌 | 반도체 테스트 소켓 및 그 제조방법 |
| KR20200079805A (ko) * | 2018-12-26 | 2020-07-06 | 주식회사 아이에스시 | 전기접속용 커넥터 및 그 제조 방법 |
| KR102280651B1 (ko) | 2018-12-26 | 2021-07-23 | 주식회사 아이에스시 | 전기접속용 커넥터 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| AU2003282421A1 (en) | 2004-06-18 |
| WO2004049429A1 (en) | 2004-06-10 |
| TWI242647B (en) | 2005-11-01 |
| JP4430621B2 (ja) | 2010-03-10 |
| TW200419159A (en) | 2004-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI410648B (zh) | 在支撐基板上形成接觸元件的裝置及方法 | |
| JP4430621B2 (ja) | 平板表示素子検査用プローブおよびその製造方法 | |
| US20080186041A1 (en) | Probe Card Manufacturing Method Including Sensing Probe And The Probe Card, Probe Card Inspection System | |
| CN101128741A (zh) | 探针及其制造方法 | |
| JP2002118138A (ja) | 絶縁層付角柱状バンプ及びそのバンプを用いたチップオングラス製品並びにｉｃチップ表面への絶縁層付角柱状バンプの製造方法 | |
| US7559139B2 (en) | Method for manufacturing a probe unit | |
| KR101152181B1 (ko) | 디스플레이 패널 검사용 프로브 블록 및 프로브 유닛 | |
| KR20110082331A (ko) | 필름 프로브 | |
| JP2006078319A (ja) | 検査用プローブ及び検査装置、検査用プローブの製造方法 | |
| KR101152182B1 (ko) | 프로브 블록용 프로브 필름 및 이의 제조 방법 | |
| KR100554180B1 (ko) | 평판표시소자 검사용 프로브의 제조방법 및 이에 따른프로브 | |
| KR100450310B1 (ko) | 평판표시소자 검사용 프로브의 제조방법, 이에 따른프로브, 이를 구비한 프로브 조립체 | |
| KR101306654B1 (ko) | 프로브 모듈 및 그 제조 방법, 상기 프로브 모듈을 갖는프로브 카드 및 그 제조 방법 | |
| KR101272882B1 (ko) | 프로브 블록용 프로브 필름 및 이의 제조방법 | |
| KR20110121066A (ko) | 프로브 유닛의 탐침들로서 사용되는 연성 콘택 필름을 제조하는 방법 | |
| KR100977289B1 (ko) | 반도체나 평판표시소자 검사에 사용되는 프로브 | |
| KR101795806B1 (ko) | 면접촉 프로브판, 그의 면접촉 프로브판 제조방법 | |
| KR101155092B1 (ko) | 프로브 블록용 프로브 필름의 제조 방법 | |
| JP4412143B2 (ja) | 検査用治具の製造方法 | |
| JPH11154694A (ja) | ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 | |
| KR101133407B1 (ko) | 프로브 및 프로브장치 제조방법 | |
| CN114975245B (zh) | 埋入式芯片封装结构的制备方法 | |
| KR101540972B1 (ko) | 디스플레이 패널 검사용 프로브 블록의 제조 방법 | |
| KR20110084098A (ko) | 전기적 시험용 프로브 및 그 제조방법, 및 전기적 접속장치 및 그 제조방법 | |
| US20220289562A1 (en) | Panel transducer scale package and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080701 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080930 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081008 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081030 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090804 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091102 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |