CN114975245B - 埋入式芯片封装结构的制备方法 - Google Patents

埋入式芯片封装结构的制备方法 Download PDF

Info

Publication number
CN114975245B
CN114975245B CN202210596176.2A CN202210596176A CN114975245B CN 114975245 B CN114975245 B CN 114975245B CN 202210596176 A CN202210596176 A CN 202210596176A CN 114975245 B CN114975245 B CN 114975245B
Authority
CN
China
Prior art keywords
chip
opening
layer
packaging
metal column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210596176.2A
Other languages
English (en)
Other versions
CN114975245A (zh
Inventor
张章龙
李宗怿
梁新夫
丁晓春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changdian Integrated Circuit Shaoxing Co ltd
Original Assignee
Changdian Integrated Circuit Shaoxing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changdian Integrated Circuit Shaoxing Co ltd filed Critical Changdian Integrated Circuit Shaoxing Co ltd
Priority to CN202210596176.2A priority Critical patent/CN114975245B/zh
Publication of CN114975245A publication Critical patent/CN114975245A/zh
Application granted granted Critical
Publication of CN114975245B publication Critical patent/CN114975245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供埋入式芯片封装结构的制备方法，所述制备方法包括：提供一芯片封装单体和载板封装体；以所述载板定位金属点为定位基准将所述芯片封装单体粘贴在所述载板封装体的芯片粘贴区域，旋涂光刻胶进行密封，得到密封介电层；以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层；在所述导通金属柱开口处和所述互联金属柱开口处制备电联接层，得到所述埋入式芯片封装结构；其解决了现有技术中埋入式芯片封装结构的制备方法存在芯片上的互联金属柱阵列与电联接层之间的对准精度不足的问题，实现二者间的良好导通，进而提高芯片的信号传输质量并降低电传输阻抗。

Description

埋入式芯片封装结构的制备方法
技术领域
本发明涉及芯片封装技术领域，具体涉及适用于埋入式芯片封装结构的制备方法。
背景技术
在现有技术中，如图1所示，将制备有互联金属柱阵列24的芯片封装单体P1粘贴在带有导通金属柱阵列12的载板封装体上，并且在互联金属柱阵列24和导通金属柱阵列12上制备电联接层，从而得到埋入式芯片封装结构。
但是，芯片封装单体P1在粘贴在介电层11上时，由于设备对准精度不足会导致贴片偏移误差，如果在发生贴片偏移误差的光刻胶14上再进行图案开口，会造成光刻胶图案开口的偏移误差，从而影响到互联金属柱阵列24与后续制备的电联接层之间的对准精度，导致出现联接阻抗增大的问题。
可见，现有技术中埋入式芯片封装结构的制备方法存在芯片上的互联金属柱阵列与电联接层之间的对准精度不足的问题。
发明内容
针对现有技术中所存在的不足，本发明提供的埋入式芯片封装结构的制备方法，其解决了现有技术中埋入式芯片封装结构的制备方法存在芯片上的互联金属柱阵列与电联接层之间的对准精度不足的问题，实现二者间的良好导通，进而提高芯片的信号传输质量并降低电传输阻抗。
本发明提供一种埋入式芯片封装结构的制备方法，所述方法包括：提供一芯片封装单体和载板封装体，所述芯片封装单体包括内置有导电焊盘的芯片、与所述导电焊盘连接的互联金属柱阵列，以及具有多个互联金属柱开口的芯片介电层，所述载板封装体包括芯片粘贴区域、环设在芯片粘贴区域的导通金属柱阵列和载板定位金属点；以所述载板定位金属点为定位基准将所述芯片封装单体粘贴在所述载板封装体的芯片粘贴区域，并对所述芯片封装单体和导通金属柱阵列旋涂光刻胶进行密封，得到密封介电层；以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层，其中所述导通金属柱开口与所述导通金属柱阵列相对应，所述互联金属柱开口与所述互联金属柱阵列相对应；在所述导通金属柱开口处和所述互联金属柱开口处制备电联接层，得到所述埋入式芯片封装结构。
可选地，所述芯片封装单体的制备方法包括：提供具有多个芯片的硅基板，在所述硅基板的有源面上制备芯片定位金属点，使在所述硅基板中每个芯片的有源面上都包括至少一个芯片定位金属点；在所述硅基板的有源面上制备与导电焊盘连接的互联金属柱阵列；在所述互联金属柱阵列上旋涂光刻胶，经光刻开口得到具有多个互联金属柱开口的芯片介电层，其中在所述多个互联金属柱开口处露出所述互联金属柱阵列；对所述硅基板的无源面进行减薄处理后，在所述硅基板的无源面上制备粘贴膜，得到芯片封装集合体；将所述芯片封装集合体贴合在承载部件上进行分割，得到芯片封装单体。
可选地，在所述硅基板的有源面上制备与导电焊盘连接的互联金属柱阵列，包括：在所述硅基板的有源面上旋涂光刻胶，并经光刻开口后得到具有多个芯片开口的芯片图案层，其中所述芯片开口与所述芯片上的导电焊盘相对应；在所述芯片图案层上制备芯片晶核层，所述芯片晶核层包括所述芯片开口处对应的芯片开口晶核层和非开口处对应的芯片介电晶核层；在所述芯片晶核层上旋涂光刻胶，并经光刻开口后得到具有多个芯片牺牲开口的芯片牺牲介电层，其中所述芯片牺牲开口与所述芯片开口晶核层相对应；在所述芯片牺牲开口处电镀金属材料，并清洗去除所述芯片牺牲介电层和所述芯片介电晶核层后，得到所述互联金属柱阵列。
可选地，所述载板封装体的制备方法包括：提供带有临时键合胶层的载板，在所述载板的临时键合胶层上制备载板定位金属点；在所述临时键合胶层上旋涂光刻胶，并经光刻开口后得到具有载板介电开口的载板介电层；在所述载板介电层上制备载板晶核层，所述载板晶核层包括所述载板介电开口处对应的载板开口晶核层和非开口处对应的载板介电晶核层；在所述载板晶核层上之制备具有载板牺牲开口的载板牺牲介电层，其中所述载板牺牲开口与所述载板开口晶核层相对应；在所述载板牺牲开口处电镀金属材料，并清洗去除所述载板牺牲介电层和所述载板介电晶核层后，得到芯片粘贴区域和导通金属柱阵列。
可选地，以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层，包括：以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和芯片单体开口的封装结构介电层，且在所述芯片单体开口处露出所述互联金属柱开口。
可选地，当所述芯片封装单体中包括芯片定位金属点时，以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层，包括：以所述载板定位金属点为定位基准对所述密封介电层进行第一次光刻开口，制备导通金属柱开口；以所述芯片定位金属点为定位基准对所述密封介电层进行第二次光刻开口，制备导互联金属柱开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层。
可选地，在所述导通金属柱开口处和所述互联金属柱开口处制备电联接层，得到所述埋入式芯片封装结构，包括：在所述封装结构介电层上溅射制备金属阻挡层和铜晶核层，得到封装结构晶核层；在所述封装结构晶核层上旋涂光刻胶，并以所述载板定位金属点为定位点进行光刻开口，得到包括第一封装开口和第二封装开口的封装结构牺牲介电层，其中所述第一封装开口与所述导通金属柱开口相对应，所述第二封装开口与所述互联金属柱开口相对应；在所述第一封装开口处和所述第二封装开口处电镀金属制备电联接层，得到所述埋入式芯片封装结构。
可选地，在所述封装结构晶核层上旋涂光刻胶，并以所述载板定位金属点为定位点进行光刻开口，得到包括第一封装开口和第二封装开口的封装结构牺牲介电层，包括：在所述封装结构晶核层上旋涂光刻胶，得到叠层光刻胶层；以所述载板定位金属点为定位点对所述叠层光刻胶层进行光刻开口，制备第一封装开口；采用飞秒激光直写技术对所述叠层光刻胶层进行激光开口，制备第二封装开口，得到包括第一封装开口和第二封装开口的封装结构牺牲介电层。
可选地，所述芯片晶核层包括金属阻挡层和铜晶核层。
可选地，所述金属阻挡层的材料包括：W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni和NiB中的至少一种。
相比于现有技术，本发明具有如下有益效果：
1、本发明在载板封装体上设置有载板定位金属点，通过设备抓取载板定位金属点的位置实现芯片封装单体粘贴在载板封装体的芯片粘贴区域的定位，提高了芯片封装单体的贴片精度。
2、本实施例通过在芯片的有源面预制带有互联金属柱开口的芯片介电层，在芯片贴片到载板封装体的芯片粘贴区域上时，无需对芯片上的互联金属柱阵列对应的密封介电层再进行光刻开口，只需要通过抓取载板定位金属点来对导通金属柱阵列对应的密封介电层进行精准的光刻开口，从而得到针对芯片上的互联金属柱阵列与电联接层之间的精准互联，实现二者间的良好导通，进而提高芯片的信号传输质量并降低电源信号传输阻抗。
附图说明
图1所示为现有技术中芯片封装单体和载板封装体的粘贴示意图；
图2所示为本发明实施例提供的一种芯片封装单体的制备方法的流程示意图；
图3所示为本发明实施例提供的一种芯片上制备芯片定位金属点的示意图；
图4所示为本发明实施例提供的一种制备芯片图案层的示意图；
图5所示为本发明实施例提供的一种制备芯片晶核层的示意图；
图6所示为本发明实施例提供的一种制备芯片牺牲介电层的示意图；
图7所示为本发明实施例提供的一种制备互联铜柱阵列的示意图；
图8所示为本发明实施例提供的一种制备芯片介电层的示意图；
图9所示为本发明实施例提供的一种芯片封装单体的结构示意图；
图10所示为本发明实施例提供的一种载板封装体的制备方法的流程示意图；
图11所示为本发明实施例提供的一种载板封装体的结构示意图；
图12所示为本发明实施例提供的一种埋入式芯片封装结构的制备方法的流程示意图；
图13所示为本发明实施例提供的一种芯片封装单体和载板封装体的粘贴示意图；
图14所示为本发明实施例提供的一种制备封装结构介电层的示意图；
图15所示为本发明实施例提供的一种制备晶核层和封装结构牺牲介电层的示意图；
图16所示为图15的水平截面示意图；
图17所示为本发明实施例提供的一种埋入式芯片封装结构的结构示意图；
图18所示为本发明实施例提供的一种对密封介电层进行第一次光刻开口的示意图；
图19所示为本发明实施例提供的一种对密封介电层进行第二次光刻开口的示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
实施例一
图2所示为本发明实施例提供的芯片封装单体的制备方法的流程示意图；如图2所示，所述芯片封装单体的制备方法具体包括以下步骤：
步骤S101，提供具有多个芯片的硅基板，在所述硅基板的有源面上制备芯片定位金属点，使在所述硅基板中每个芯片的有源面上都包括至少一个芯片定位金属点。
如图3所示，硅基板S1上具有集成电路设计图案的多个芯片100，芯片100具有内置导电焊盘；在硅基板S1的有源面上制备识别金属点M1，使在所述硅基板S1中每个芯片100的有源面上都包括至少一个芯片定位金属点M1。
步骤S102，在所述硅基板的有源面上制备与导电焊盘连接的互联金属柱阵列。
在本实施例中，在所述硅基板的有源面上制备与导电焊盘连接的互联金属柱阵列，包括：在所述硅基板的有源面上旋涂光刻胶，并经光刻开口后得到具有多个芯片开口的芯片图案层，其中所述芯片开口与所述芯片上的导电焊盘相对应；在所述芯片图案层上制备芯片晶核层，所述芯片晶核层包括所述芯片开口处对应的芯片开口晶核层和非开口处对应的芯片介电晶核层；在所述芯片晶核层上旋涂光刻胶，并经光刻开口后得到具有多个芯片牺牲开口的芯片牺牲介电层，其中所述芯片牺牲开口与所述芯片开口晶核层相对应；在所述芯片牺牲开口处电镀金属材料，并清洗去除所述芯片牺牲介电层和所述芯片介电晶核层后，得到所述互联金属柱阵列。
需要说明的是，如图4所示，在所述硅基板S1的有源面上旋涂光刻胶并经光刻开口得到包括多个芯片开口31a的芯片图案层31；
如图5所示，在具有芯片开口31a的芯片图案层31上溅射金属阻挡层和铜晶核层，得到芯片晶核层32，其中，所述芯片晶核层32包括所述芯片开口处对应的芯片开口晶核层32a和非开口处对应的芯片介电晶核层32b。
在本实施例中，所述芯片晶核层包括金属阻挡层和铜晶核层。
其中，所述金属阻挡层的材料包括：W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni和NiB中的至少一种。
如图6所示，在所述芯片晶核层32上旋涂光刻胶，并经光刻开口后得到具有多个芯片牺牲开口的芯片牺牲介电层33，其中所述芯片牺牲开口33a与所述芯片开口晶核层32a相对应。
如图7所示，在芯片牺牲介电层33的开口处电镀铜晶核层，制备得到互联铜柱阵列34，并化学清洗去除芯片牺牲介电层33及非开口处对应的芯片介电晶核层32b。
步骤S103，在所述互联金属柱阵列上旋涂光刻胶，经光刻开口得到具有多个互联金属柱开口的芯片介电层。
如图8所示，在所述互联金属柱阵列34上旋涂光刻胶并进行光刻开口，得到具有互联金属柱开口35a的芯片介电层35，从而显影去除互联铜柱阵列34对应处的光刻胶。
步骤S104，对所述硅基板的无源面进行减薄处理后，在所述硅基板的无源面上制备粘贴膜，得到芯片封装集合体。
如图8所示，对硅基板S1的无源面进行减薄处理，并在所述无源面上制备粘贴膜38，得到芯片封装集合体。
步骤S105，将所述芯片封装集合体贴合在承载部件上进行分割，得到芯片封装单体。
通过粘贴膜38将所述硅基板贴合在承载部件39上，分割得到相互分立的如图9所示的芯片封装单体P2。
实施例二
图10所示为本发明实施例提供的一种载板封装体的制备方法的流程示意图；如图10所示，所述载板封装体的制备方法具体包括以下步骤：
步骤S201，提供带有临时键合胶层的载板，在所述载板的临时键合胶层上制备载板定位金属点；
步骤S202，在所述临时键合胶层上旋涂光刻胶，并经光刻开口后得到具有载板介电开口的载板介电层；
步骤S203，在所述载板介电层上制备载板晶核层，所述载板晶核层包括所述载板介电开口处对应的载板开口晶核层和非开口处对应的载板介电晶核层；
步骤S204，在所述载板晶核层上之制备具有载板牺牲开口的载板牺牲介电层，其中所述载板牺牲开口与所述载板开口晶核层相对应；
步骤S205，在所述载板牺牲开口处电镀金属材料，并清洗去除所述载板牺牲介电层和所述载板介电晶核层后，得到芯片粘贴区域和导通金属柱阵列。
需要说明的是，如图11所示，在载板C2上制备得到临时键合胶层F2，在所述临时键合胶层F2上制备载板定位金属点M2。
在所述临时键合胶层F2上旋涂光刻胶，并经光刻开口后得到具有载板介电开口的载板介电层41。
在所述载板介电层41上溅射金属阻挡层和铜晶核层得到载板晶核层，在所述载板晶核层上制备得到具有载板牺牲开口的光刻胶层作为载板牺牲介电层。
在所述载板牺牲开口处电镀金属材料，并清洗去除所述载板牺牲介电层和所述载板介电晶核层后，得到导通金属柱阵列42，以及位于导通金属柱阵列42中间的芯片粘贴区域，使所述导通金属柱阵列42环设在所述芯片粘贴区域的周围。
实施例三
图12所示为本发明实施例提供的一种埋入式芯片封装结构的制备方法的流程示意图；如图12所示，所述埋入式芯片封装结构的制备方法具体包括以下步骤：
步骤S301，提供一芯片封装单体和载板封装体。
在本实施例中，所述芯片封装单体包括内置有导电焊盘的芯片、与所述导电焊盘连接的互联金属柱阵列，以及具有多个互联金属柱开口的芯片介电层，所述载板封装体包括芯片粘贴区域、环设在芯片粘贴区域的导通金属柱阵列和载板定位金属点；其中，所述芯片封装单体和所述载板封装体的制备方法分别如上述实施例一和实施例二所述，此处就不再赘述。
步骤S302，以所述载板定位金属点为定位基准将所述芯片封装单体粘贴在所述载板封装体的芯片粘贴区域，并对所述芯片封装单体和导通金属柱阵列旋涂光刻胶进行密封，得到密封介电层。
如图13所示，通过设备抓取载板定位金属点M2将芯片封装单体P2粘贴在载板介电层41，旋涂光刻胶将芯片封装单体P2和导通铜柱阵列42进行密封，得到密封介电层。
步骤S303，以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层。
在本实施例中，以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层，具体包括：
以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和芯片单体开口的封装结构介电层，且在所述芯片单体开口处露出所述互联金属柱开口；其中所述导通金属柱开口与所述导通金属柱阵列相对应，所述互联金属柱开口与所述互联金属柱阵列相对应。
需要说明的是，通过载板定位金属点M2来对准曝光的掩膜版，得到如图14所示的导通金属柱开口15a；芯片100对应的光刻胶区域也进行显影去除，得到如图14所示的芯片单体开口15b，使在所述芯片单体开口15b处露出所述互联金属柱开口35a。
其中，封装结构介电层43包括导通金属柱开口15a和芯片单体开口15b；由于芯片100的有源面预制了带有互联金属柱开口35a的芯片介电层35，无需对芯片100对应的互联金属柱阵列34进行光刻开口。
步骤S304，在所述导通金属柱开口处和所述互联金属柱开口处制备电联接层，得到所述埋入式芯片封装结构。
在本实施中，在所述导通金属柱开口处和所述互联金属柱开口处制备电联接层，得到所述埋入式芯片封装结构，包括：在所述封装结构介电层上溅射制备金属阻挡层和晶核层，得到封装结构晶核层；在所述封装结构晶核层上旋涂光刻胶，并以所述载板定位金属点为定位点进行光刻开口，得到包括第一封装开口和第二封装开口的封装结构牺牲介电层，其中所述第一封装开口与所述导通金属柱开口相对应，所述第二封装开口与所述互联金属柱开口相对应；在所述第一封装开口处和所述第二封装开口处电镀金属制备电联接层，清洗去除非开口处对应的所述封装结构牺牲介电层及位于其下方的封装结构晶核层，得到所述埋入式芯片封装结构。
进一步地，在所述封装结构晶核层上旋涂光刻胶，并以所述载板定位金属点为定位点进行光刻开口，得到包括第一封装开口和第二封装开口的封装结构牺牲介电层，包括：在所述封装结构晶核层上旋涂光刻胶，得到叠层光刻胶层；以所述载板定位金属点为定位点对所述叠层光刻胶层进行光刻开口，制备第一封装开口；采用飞秒激光直写技术对所述叠层光刻胶层进行激光开口，制备第二封装开口，得到包括第一封装开口和第二封装开口的封装结构牺牲介电层。
需要说明的是，如图15和16所示，在所述封装结构介电层43上溅射制备金属阻挡层和铜晶核层，得到封装结构晶核层44，其中所述金属阻挡层的材料为Ni。
在所述封装结构晶核层44上旋涂光刻胶得到封装结构牺牲介电层45，并通过识别金属点M2进行光刻开口，制备得到与所述导通金属柱开口相对应的第一封装开口45a，实现对导通金属柱阵列42的精准曝光。
为了降低芯片100在贴片时的偏移误差，本实施例采用飞秒激光直写技术对芯片100对应区域的光刻胶进行激光开口，或通过抓取芯片定位金属点M1对芯片100对应区域的光刻胶进行干法刻蚀，制备得到与所述互联金属柱开口相对应的第二封装开口45b，实现对互联金属柱阵列34的精准曝光。其中，封装结构牺牲介电层45包括第一封装开口45a和第二封装开口45b。
如图15至图17所示，在所述第一封装开口45a处和所述第二封装开口45b处电镀铜制备电联接层，其中所述电联接层包括所述第一封装开口45a处对应的第一联接层46a和所述第二封装开口45b处对应的第二联接层46b，清洗去除所述封装结构牺牲介电层45后得到所述埋入式芯片封装结构。
与现有技术相比，本实施例的有益效果为：
本实施例通过在芯片100的有源面预制带有互联金属柱开口的芯片介电层，在芯片贴片到载板封装体的芯片粘贴区域上时，无需对芯片上的互联金属柱阵列34对应的密封介电层43再进行光刻开口，只需要通过抓取载板定位金属点M2来对导通金属柱阵列42对应的密封介电层43进行精准的光刻开口。此外，由于芯片在贴片时存在偏移误差，芯片上的互联金属柱阵列在进行与电联接层46的对准时，通过采用飞秒激光直写技术对芯片对应区域的叠层光刻胶层进行激光开口，或通过抓取芯片定位金属点M1对芯片对应区域的叠层光刻胶层进行干法刻蚀，从而得到针对芯片上的互联金属柱阵列与电联接层之间的精准互联，避免芯片贴片的偏移误差导致的阻抗偏大问题。
实施例四
在本实施例中，与实施例三的区别在于：步骤S303，以所述载板定位金属点为定位基准对所述密封介电层进行光刻开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层，具体包括：以所述载板定位金属点为定位基准对所述密封介电层进行第一次光刻开口，制备导通金属柱开口；以所述芯片定位金属点为定位基准对所述密封介电层进行第二次光刻开口，制备导互联金属柱开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层。
需要说明的是，首先通过载板定位金属点M2来对准曝光的掩膜版进行第一次光刻开口，得到如图18所示的导通金属柱开口15a，由于是针对位于临时键合胶层F2上的载板定位金属点M2进行的曝光，因此可在密封介电层43上制备得到精准的开口位置；
其次，如图19所示，通过位于芯片封装单体P2上的芯片定位金属点M1来对准掩膜版的位置进行第二次光刻开口得到互联金属柱开口35a，因此，密封介电层43上的互联金属柱开口35a能与互联金属柱阵列34实现良好的对准精度。
在本实施例中的其他制备工艺与上述实施例中的步骤S301、S302和S304相同，最后得到如图17所示的埋入式芯片封装结构。
与现有技术相比，本实施例的有益效果为：
本实施例采用二次掩膜版的曝光对准，第一次对准是通过机台抓取在临时键合胶层F2上的载板定位金属点M2来布设曝光掩膜版的位置，实现对导通金属柱阵列42对应的密封介电层上的光刻开口，实现导通金属柱阵列42与电联接层46a的精准对准，降低流经导通金属柱阵列的电流传输阻抗；第二次对准是通过机台抓取在芯片封装单体P2上的芯片定位金属点M1来布设曝光掩膜版的位置，实现对互联金属柱阵列42对应的密封介电层上的光刻开口，实现互联金属柱阵列34与电联接层46b的精准对准，降低流经互联金属柱阵列的电流传输阻抗，还可提高芯片100的信号传输质量。
需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (8)

1.一种埋入式芯片封装结构的制备方法，其特征在于，所述方法包括：
提供一芯片封装单体和载板封装体，所述芯片封装单体包括内置有导电焊盘的芯片、芯片定位金属点、与所述导电焊盘连接的互联金属柱阵列，以及具有多个互联金属柱开口的芯片介电层，所述载板封装体包括芯片粘贴区域、环设在芯片粘贴区域的导通金属柱阵列和载板定位金属点；
以所述载板定位金属点为定位基准将所述芯片封装单体粘贴在所述载板封装体的芯片粘贴区域，并对所述芯片封装单体和导通金属柱阵列旋涂光刻胶进行密封，得到密封介电层；
以所述载板定位金属点为定位基准对所述密封介电层进行第一次光刻开口，制备导通金属柱开口；以所述芯片定位金属点为定位基准对所述密封介电层进行第二次光刻开口，制备导互联金属柱开口，得到包括导通金属柱开口和互联金属柱开口的封装结构介电层，其中所述导通金属柱开口与所述导通金属柱阵列相对应，所述互联金属柱开口与所述互联金属柱阵列相对应；
在所述导通金属柱开口处和所述互联金属柱开口处制备电联接层，得到所述埋入式芯片封装结构。
2.如权利要求1所述的埋入式芯片封装结构的制备方法，其特征在于，所述芯片封装单体的制备方法包括：
提供具有多个芯片的硅基板，在所述硅基板的有源面上制备芯片定位金属点，使在所述硅基板中每个芯片的有源面上都包括至少一个芯片定位金属点；
在所述硅基板的有源面上制备与导电焊盘连接的互联金属柱阵列；
在所述互联金属柱阵列上旋涂光刻胶，经光刻开口得到具有多个互联金属柱开口的芯片介电层，其中在所述多个互联金属柱开口处露出所述互联金属柱阵列；
对所述硅基板的无源面进行减薄处理后，在所述硅基板的无源面上制备粘贴膜，得到芯片封装集合体；
将所述芯片封装集合体贴合在承载部件上进行分割，得到芯片封装单体。
3.如权利要求2所述的埋入式芯片封装结构的制备方法，其特征在于，在所述硅基板的有源面上制备与导电焊盘连接的互联金属柱阵列，包括：
在所述硅基板的有源面上旋涂光刻胶，并经光刻开口后得到具有多个芯片开口的芯片图案层，其中所述芯片开口与所述芯片上的导电焊盘相对应；
在所述芯片图案层上制备芯片晶核层，所述芯片晶核层包括所述芯片开口处对应的芯片开口晶核层和非开口处对应的芯片介电晶核层；
在所述芯片晶核层上旋涂光刻胶，并经光刻开口后得到具有多个芯片牺牲开口的芯片牺牲介电层，其中所述芯片牺牲开口与所述芯片开口晶核层相对应；
在所述芯片牺牲开口处电镀金属材料，并清洗去除所述芯片牺牲介电层和所述芯片介电晶核层后，得到所述互联金属柱阵列。
4.如权利要求1所述的埋入式芯片封装结构的制备方法，其特征在于，所述载板封装体的制备方法包括：
提供带有临时键合胶层的载板，在所述载板的临时键合胶层上制备载板定位金属点；
在所述临时键合胶层上旋涂光刻胶，并经光刻开口后得到具有载板介电开口的载板介电层；
在所述载板介电层上制备载板晶核层，所述载板晶核层包括所述载板介电开口处对应的载板开口晶核层和非开口处对应的载板介电晶核层；
在所述载板晶核层上之制备具有载板牺牲开口的载板牺牲介电层，其中所述载板牺牲开口与所述载板开口晶核层相对应；
在所述载板牺牲开口处电镀金属材料，并清洗去除所述载板牺牲介电层和所述载板介电晶核层后，得到芯片粘贴区域和导通金属柱阵列。
5.如权利要求1所述的埋入式芯片封装结构的制备方法，其特征在于，在所述导通金属柱开口处和所述互联金属柱开口处制备电联接层，得到所述埋入式芯片封装结构，包括：
在所述封装结构介电层上溅射制备金属阻挡层和铜晶核层，得到封装结构晶核层；
在所述封装结构晶核层上旋涂光刻胶，并以所述载板定位金属点为定位点进行光刻开口，得到包括第一封装开口和第二封装开口的封装结构牺牲介电层，其中所述第一封装开口与所述导通金属柱开口相对应，所述第二封装开口与所述互联金属柱开口相对应；
在所述第一封装开口处和所述第二封装开口处电镀金属制备电联接层，得到所述埋入式芯片封装结构。
6.如权利要求5所述的埋入式芯片封装结构的制备方法，其特征在于，在所述封装结构晶核层上旋涂光刻胶，并以所述载板定位金属点为定位点进行光刻开口，得到包括第一封装开口和第二封装开口的封装结构牺牲介电层，包括：
在所述封装结构晶核层上旋涂光刻胶，得到叠层光刻胶层；
以所述载板定位金属点为定位点对所述叠层光刻胶层进行光刻开口，制备第一封装开口；
采用飞秒激光直写技术对所述叠层光刻胶层进行激光开口，制备第二封装开口，得到包括第一封装开口和第二封装开口的封装结构牺牲介电层。
7.如权利要求3所述的埋入式芯片封装结构的制备方法，其特征在于，所述芯片晶核层包括金属阻挡层和铜晶核层。
8.如权利要求7所述的埋入式芯片封装结构的制备方法，其特征在于，所述金属阻挡层的材料包括：W、WN、WC、Ti、TiN、Ta、TaN、Ru、Co、Mn、WN、Ni和NiB中的至少一种。
CN202210596176.2A 2022-05-30 2022-05-30 埋入式芯片封装结构的制备方法 Active CN114975245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210596176.2A CN114975245B (zh) 2022-05-30 2022-05-30 埋入式芯片封装结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210596176.2A CN114975245B (zh) 2022-05-30 2022-05-30 埋入式芯片封装结构的制备方法

Publications (2)

Publication Number Publication Date
CN114975245A CN114975245A (zh) 2022-08-30
CN114975245B true CN114975245B (zh) 2023-08-04

Family

ID=82958566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210596176.2A Active CN114975245B (zh) 2022-05-30 2022-05-30 埋入式芯片封装结构的制备方法

Country Status (1)

Country Link
CN (1) CN114975245B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317715A (ja) * 2006-05-23 2007-12-06 Nec Corp インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ
CN103887256A (zh) * 2014-03-27 2014-06-25 江苏长电科技股份有限公司 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN114050111A (zh) * 2021-11-16 2022-02-15 江苏芯德半导体科技有限公司 一种扇出型封装方法及扇出型封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531700B (zh) * 2016-12-06 2019-05-28 江阴长电先进封装有限公司 一种芯片封装结构及其封装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007317715A (ja) * 2006-05-23 2007-12-06 Nec Corp インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ
CN103887256A (zh) * 2014-03-27 2014-06-25 江苏长电科技股份有限公司 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN114050111A (zh) * 2021-11-16 2022-02-15 江苏芯德半导体科技有限公司 一种扇出型封装方法及扇出型封装结构

Also Published As

Publication number Publication date
CN114975245A (zh) 2022-08-30

Similar Documents

Publication Publication Date Title
US6730997B2 (en) Method of transferring ultra-thin substrates and application of the method to the manufacture of a multi-layered thin film device
KR100653294B1 (ko) 반도체 장치 및 그 제조 방법
US7855451B2 (en) Device having a contacting structure
US4289846A (en) Process for forming low-reactance interconnections on semiconductors
JPH0736350B2 (ja) 電気接続要素の製造方法
JPH0736351B2 (ja) 電気接続要素の製造方法
US20170005058A1 (en) Chip package
TW200829104A (en) Circuit board and method for manufaturing thereof
JPH07506217A (ja) 製造された半導体ダイ上に電極の接続を形成する方法
CN100435302C (zh) 芯片内置基板的制造方法
CN109509727B (zh) 一种半导体芯片封装方法及封装结构
CN114975245B (zh) 埋入式芯片封装结构的制备方法
JP4430621B2 (ja) 平板表示素子検査用プローブおよびその製造方法
JP4907093B2 (ja) 半導体装置の製造方法
KR100843211B1 (ko) 웨이퍼 뒷면 금속층 배선 방법, 그 구조, 그에 따른 칩패키지 적층 방법 및 그 구조
CN113327880B (zh) 靶点芯片及其制作方法、芯片封装结构的制作方法
US7875479B2 (en) Integration structure of semiconductor circuit and microprobe sensing elements and method for fabricating the same
US9331057B2 (en) Semiconductor device
JP2009026945A (ja) 半導体装置及びその製造方法
KR101842426B1 (ko) 내장형 다이 패키지, 칩 패키지 제조방법, 다층 인터포저 및 칩 패키지
JPH05110229A (ja) 電気接続要素
EP1041620A2 (en) Method of transferring ultrathin substrates and application of the method to the manufacture of a multi-layer thin film device
US20230253326A1 (en) Semiconductor package and method for manufacturing semiconductor package
WO2023151279A1 (zh) 芯片封装组件及其制作方法
JP2012069987A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant