JP4981011B2 - 電気特性測定用プローブ及びその製造方法 - Google Patents

Description

本発明は電気特性測定用プローブ及びその製造方法に係り、さらに詳しくは、ＬＳＩチップなどの被試験対象の電気特性を測定する際に使用する電気特性測定用プローブ及びその製造方法に関する。

ＬＳＩの電気特性を測定する工程では、ＬＳＩチップの複数の電極パッドに電気特性測定用のプローブを接触させて導通をとることにより行われる。

このような電気特性測定用のプローブとして、特許文献１には、コンタクトプローブの全長を短く設定できるようにしたコイルスプリングを備えた検査用ソケットが記載されている。また、特許文献２には、シリコン基板を３次元的に加工して片持ち梁構造体を局所的に形成し、その表面に導通用の金属皮膜を形成し、さらに、配線パターンを備えた絶縁基板でこの片持ち梁構造体を保持させた構造の電気特性測定用プローブが記載されている。

さらに、特許文献３には、ＬＳＩチップの電極パッドの狭小化に対応させるために、基板上にプローブの支持梁を千鳥状に配列したコンタクタが記載されている。
特開２００１−２５５３４０号公報 特開平７−７０５２号公報 特開２００２−１６８９０４号公報

近年、半導体集積回路の高性能化に伴ってＬＳＩチップの電極パッドの狭小化が進められており、例えば、ペリフェラル型で配置される電極パッドでは、そのピッチが１００μｍ以下になってきている。このため、ＬＳＩチップの狭小化された電極パッドに対応できる電気特性測定用プローブが切望されている。

上記した特許文献２及び３のプローブは、ＬＳＩチップの電極パッドの狭小化に対応できるように考慮されているものの、シリコン基板を３次元的に加工して微細な梁構造を局所的に形成する必要があるので、製造工程が複雑になり、製造コストの上昇を招くおそれがある。

また、ＬＳＩチップの電極パッドは、ＬＳＩチップの周辺に配置されるペリフェラル型のものの他に、ＬＳＩチップの主面全体に配置されるフルマトリクス型のものがある。特許文献１のプローブは、フルマトリクス型の電極パッドに対応できるものの、ピッチが１５０μｍ程度以下に狭小化された電極パッドに対応させることは困難を極める。また、特許文献２及び３では、シリコン基板を加工して平面的なプローブを形成するので、フルマトリクス型の狭小ピッチの電極パッドに対応させることは容易ではない。

本発明は以上の課題を鑑みて創作されたものであり、構造が簡易で製造が容易であると共に、狭ピッチの電極パッド（ペリフェラル型、フルマトリクス型）に対応できる電気特性測定用プローブ及びその製造方法を提供することを目的とする。

上記課題を解決するため、本発明は電気特性測定用プローブに係り、中央部に開口部が設けられ、半導体薄板と該半導体薄板を被覆する絶縁膜とより構成されたリング状の基体部と、前記基体部と同一材料で構成され、前記基体部から前記開口部の内側にくし歯状に延在する複数の端子部と、前記端子部及び基体部の上に形成され、前記複数の端子部から前記基体部にそれぞれ延在する配線パターンと、前記端子部上の前記配線パターンの先端部上に設けられた金属バンプと、前記基体部を支持する支持体とを有することを特徴とする。

第１発明の電気特性測定用プローブでは、まず、薄板状の半導体ウェハの所要部を貫通する開口部が形成されて、プローブを構成するための基体部とそれに繋がって開口部の内側にくし歯状に延在する端子部とが画定される。次いで、半導体ウェハを被覆する絶縁膜が形成された後に、端子部から基体部に延在する配線パターンが半導体ウェハの上面に形成される。続いて、端子部上の配線パターンの先端部に金属バンプ（例えばスタッドバンプ）が形成される。その後に、半導体ウェハが分割されて個々のプローブ部材が得られ、その基体部に支持体が設けられる。

このように、本発明では、従来技術と違って、半導体ウェハを３次元的に複雑に加工して局所的に突起を形成する必要はなく、半導体ウェハに画定された平坦な端子部上の配線パターン上に極めて簡易な方法で金属バンプが形成されて製造されるので、構造が簡易であると共に、製造が容易となって製造コストの低減を図ることができる。

また、複数の端子部は、微細加工に適した半導体ウェハが加工されて得られるので、狭小ピッチのペリフェラル型の被測定対象の電極パッドに容易に適応できるようになる。

また、上記課題を解決するため、本発明は電気特性測定用プローブに係り、半導体薄板と該半導体薄板を被覆する絶縁膜とにより構成された基体部と、前記基体部と同一材料で構成され、前記基体部の一端から外側に延在する複数の端子部と、前記端子部及び基体部上に形成され、前記複数の端子部から前記基体部にそれぞれ延在する配線パターンと、前記端子部の先端部に形成され、前記配線パターンに接続されたコンタクト部とをそれぞれ含む複数のプローブ部品が組み立てられて構成された電気特性測定用プローブであって、前記複数の薄板状のプローブ部品が、それぞれの薄板面が平行でかつ前記コンタクト部が同一方向を向くようにして配列され、前記複数のプローブ部品の間にスペーサがそれぞれ配置された状態で、前記複数のプローブ部品と前記スペーサとが固定手段により固定されて構成されていることを特徴とする。

第２発明の電気特性測定用プローブでは、まず、基体部とその一端から外側に延在する複数の端子部とを有するプローブ部品が複数用意される。このプローブ部品には、複数の端子部から基体部にそれぞれ延在する配線パターンが形成され、さらに端子部の先端部には配線パターンに接続されたコンタクト部が設けられている。

そして、複数のプローブ部品がそれらの薄板面が互いに平行でかつコンタクト部が同一方向を向くようにして配列され、複数のプローブ部品の間にスペーサが配置された状態で固定される。

このような構成とすることにより、プローブ部品の薄板面に平行方向のピッチは、プローブ部品の複数の端子部のライン（幅）及びスペース（抜き）で規定され、一方、プローブ部品の薄板面に対して垂直方向のピッチは、各プローブ部品の端子部の厚み（薄型化された半導体ウェハの厚みに相当）とスペーサの厚みとで規定される。これによって、フルマトリクス型の被測定対象の電極パッドに容易に対応できるようにしている。

しかも、プローブ部品の複数の端子部は微細加工に適した半導体ウェハが加工されて高精度で形成され、さらにスペーサの厚みも精度よく調整できるので、フルマトリクス型で配列された端子部のピッチを精度よく狭小化することができる。これによって、フルマトリクス型の狭小ピッチ（例えば１５０μｍ以下）の電極パッドに容易に対応させることができるようになる。

本発明の好適な態様では、端子部は基体部とコンタクト部との間に屈曲部をもっているため、端子部が弾性変形することにより所要のコンタクト荷重でコンタクト部が被試験対象の電極パッドに押圧されて良好な導通が得られる。

以上説明したように、第１発明の電気特性測定用プローブは、被測定対象のペリフェラル型の狭小化された電極パッドに対応できると共に、構造が簡易で、低コストで製造される。第２発明の電気特性測定用プローブは、被測定対象のフルマトリクス型の狭小化された電極パッドに容易に対応できるようになる。

本発明の実施の形態について、図を参照しながら説明する。

（第１の実施の形態）
図１〜図５は本発明の第１実施形態の電気特性測定用プローブの製造方法を示す図、図４は図３（ｂ）をＡ方向からみた平面図、図５は同じく電気特性測定用プローブのバンプがＬＳＩチップの電極パッドに配置された様子を示す断面図である。

本発明の第１実施形態の電気特性測定用プローブの製造方法は、図１（ａ）に示すように、まず、厚みが６００〜８００μｍの半導体ウェハ１０を用意する。半導体ウェハ１０としては、微細加工に適したシリコンウェハなどが使用される。その後に、図１（ｂ）に示すように、半導体ウェハ１０の一面を研削することにより、その厚みを５０〜４００μｍに薄型化する。

次いで、図１（ｃ）に示すように、半導体ウェハ１０上にプローブの端子部を形成するための開口部１２ｘが設けられたドライフィルムレジスト１２を形成する。続いて、ドライフィルムレジスト１２をマスクにしたドライエッチング（ＲＩＥなど）により、開口部１２ｘに露出する半導ウェハ１０の部分をその背面に貫通するまでエッチングして開口部１０ｘを形成する。その後に、ドライフィルムレジスト１２が除去される。なお、ドライフィルムレジスト１２の代わりに、同様な開口部が設けられた液状レジストを使用してもよい。

これにより、図１（ｄ）の下図（平面図）に示すように、リング状の開口部１０ｘが設けられた基体部１０ａとそこから内側にくし歯状に延在する複数の端子部１０ｂが画定される。基体部１０ａ及び端子部１０ｂは１つのプローブを構成するものであり、半導体ウェハ１０の複数の領域に画定される。

なお、ドライフィルムレジスト１２を形成する前に、金属膜や絶縁膜などの補助マスク層を半導体ウェハ１０上に形成し、ドライフィルムレジスト１２をマスクにして補助マスク層をエッチングし、次いでドライフィルムレジスト１２及び補助マスク層をマスクにして半導体ウェハ１０をエッチングするようにしてもよい。この場合、補助マスク層がハードマスクとして機能するので、ドライフィルムレジスト１２を単層で使用する場合よりもエッチング精度の向上を図ることができ、より狭小ピッチの端子部１０ｂを高精度で形成することができる。補助マスク層は、ドライフィルムレジスト１２が除去された後に半導体ウェハ１０に対して選択的に除去される。

次いで、図２（ａ）に示すように、熱酸化法又はＣＶＤ法により、半導体ウェハ１０の一方の面、他方の面及び開口部１０ｘの側面にシリコン酸化膜などの絶縁膜１４を形成する。なお、絶縁膜１４として有機絶縁膜を用いてもよい。この場合、液状のソルダレジストがスプレーコート又はスピンコートにより半導体ウェハ１０の両面に形成されて絶縁膜１４が得られる。あるいは、ポリイミド樹脂などを電着法により形成してもよい。

続いて、図２（ｂ）に示すように、半導体ウェハ１０の上面に端子部１０ｂの先端部から基体部１０ａ側に延在する配線パターン１６を形成する。配線パターン１６の材料としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、Ａｌ合金（ＡｌＳｉなど）が使用される。配線パターン１６は、後述するように半導体ウェハ１０の基体部１0ａ上に接続パッド部（不図示）を備えて形成される。

配線パターン１６の形成方法としては各種の方法を採用できる。その好適な一例としてはセミアディティブ法が採用される。すなわち、スパッタ法や無電解めっきにより半導体ウェハ１０上にシード層を形成した後に、配線パターン１６に対応する開口部を有するレジスト膜を形成し、その開口部内に電解めっきにより金属膜パターンを形成する。次いで、レジスト膜を除去した後に、金属膜パターンをマスクにしてシード層をエッチングする。あるいは、スパッタ法により金属膜を全面に形成し、フォトリソグラフィ及びエッチングでパターニングすることにより配線パターン１６を形成してもよい。

次いで、図３（ａ）に示すように、半導体ウェハ１０の端子部１０ｂ上の配線パターン１６の先端部上にワイヤバンプ法により金属バンプ１８を形成する。すなわち、まず、ワイヤボンダのキャピラリから金などの金属線を所定長だけ出し、この金属線の先端部を放電により球状に丸め、その後キャピラリを下降して金属線の先端球状部を配線パターン１６の先端部に接触させ、加熱と超音波振動により配線パターン１６に接合する。さらに、キャピラリを引き上げながら金属線をクランパで固定することで金属線を引きちぎる。これにより、配線パターン１６に電気的に接続されたＡｕからなるスタッド型の金属バンプ１８が形成される。

あるいは、配線パターン１６の先端部に開口部を有するレジスト膜を形成し、その開口部内に無電解めっきによりＡｕやニッケル（Ｎｉ）などの金属膜を成膜した後に、レジスト膜を除去して金属バンプ１８を得るようにしてもよい。

このように、本実施形態では、プローブの接触部となる金属バンプ１８が容易な方法で形成される。

続いて、図３（ｂ）に示すように、半導体ウェハ１０を分割することにより、端子部１０ｂ及び基体部１０ａより構成される個々のプローブ部材を得る。なお、個々のプローブ部材を得た後に、配線パターン１６の先端部上に金属バンプ１８を形成するようにしてもよい。

その後に、プローブ部材の基体部１０ａの他方の面（配線パターン１６が形成された面と反対面）の周縁部にリング状の支持体２０を固定する。支持体２０の一例としては、樹脂基板（プリント基板）が使用され、支持体２０は接着剤やネジ止めにより基体部１０ａに固定される。ネジ止めを採用する場合は、基体部１０ａ及び支持体２０の所要部にネジ止め用の貫通孔が設けられる。

以上により、第１実施形態の電気特性測定用プローブ１が得られる。

本実施形態の電気特性測定用プローブ１は、図３（ｂ）をＡ方向からみた図４の平面図に示すように、中央部に開口部１０ｘが設けられ、半導体薄板（シリコン薄板）１０及びそれを被覆する絶縁膜１４により構成される基体部１０ａとそれに繋がって内側にくし歯状に延在する複数の端子部１０ｂとにより基本構成されている。さらに、複数の端子部１０ｂ及び基体部１０ａの一方の面には端子部１０ｂから基体部１０ａに延在する配線パターン１６がそれぞれ形成されており、配線パターン１６は基体部１０ａ上に接続パッド１６ａをそれぞれ備えている。

また、端子部１０ｂ上の配線パターン１６の先端部には金属バンプ１８が設けられている。さらに、基体部１０ａの他方の面（配線パターン１６が形成された面と反対面）の周縁部にリング状の支持体２０が固定されている。

本実施形態の電気特性測定用プローブ１は、ペリフェラル型の狭小化された被試験対象の電極パッド（ピッチが１００μｍ以下）に適応するように構成されている。すなわち、図５に示すように、電気特性測定用プローブ１の端子部１０ｂの先端部上に形成された金属バンプ１８が、被検査対象であるＬＳＩチップ２２のペリフェラル型で配列された電極パッド上に配置される。このとき、端子部１０ｂは梁構造となっているため、端子部１０ｂが弾性変形することにより所要のコンタクト荷重で金属バンプ１８がＬＳＩチップ２２の電極パッドに押圧されて導通可能な状態となる。

さらに、電気特性用プローブ１の配線パターン１６の接続パッド１６ａには検査用装置の端子（不図示）が電気的に接続され、検査用装置から電気特性測定用プローブ１を介してＬＳＩチップ２２に各種の試験信号が供給されてＬＳＩチップ２２の電気特性が測定される。なお、本実施形態の電気特性測定用プローブ１は、ＬＳＩチップ２２の他に、所定素子が形成された半導体ウェハ又はＣＳＰ（Chip Size Package）などの各種の被試験対象の電気特性を測定することができる。

以上説明したように、本実施形態の電気特性測定用プローブ１の製造方法では、まず、薄型化された半導体ウェハ１０の所要部を貫通する開口部１０ｘがドライエッチングにより形成されて、基体部１０ａとそれに繋がって開口部１０ｘの内側にくし歯状に延在する端子部１０ｂとが画定される。

次いで、半導体ウェハ１０を被覆する絶縁膜１４が形成された後に、端子部１０ｂから基体部１０ａに延在する配線パターン１６が半導体ウェハ１０上面に形成され、端子部１０ｂ上の配線パターン１６の先端部に金属バンプ１８が形成される。次いで、半導体ウェハ１０が分割されて個々のプローブ部材を得た後に、基体部１０ａの他方の面（配線パターン１６が形成された面と反対面）に支持体２０が固定される。

このように、本実施形態では、従来技術と違って、半導体ウェハを３次元的に複雑に加工して局所的に突起を形成する必要はなく、半導体ウェハ１０に画定された平坦な端子部１０ｂ上の配線パターン１６上に簡易な方法で金属バンプ１８を形成するようにしたので、製造工程が簡易となり、製造コストの低減を図ることができる。

また、微細加工に適した半導体ウェハ１０を異方性ドライエッチングにより加工してプローブの端子部１０ｂを画定するので、所要の狭ピッチ（１００μｍ以下）の端子部１０ｂを位置精度よく形成することができる。

（第２の実施の形態）
図６〜図９は本発明の第２実施形態の電気特性測定用プローブの製造方法を示す図、図８は図７（ｄ）をＢ方向からみた平面図、図９は同じく電気特性測定用プローブのバンプがＬＳＩチップの電極パッドに配置された様子を示す断面図である。

第２実施形態が第１実施形態と異なる点は、配線パターンの接続パッドを支持体の配線パターンが形成された面と反対面に配置することにある。第１実施形態と同一工程についてはその詳しい説明を省略する。

図６（ａ）及び（ｂ）に示すように、まず、第１実施形態と同様に、シリコンウェハなどの半導体ウェハ１０を用意し、半導体ウェハ１０の一面を研削することにより、半導体ウェハ１０の厚みを薄くする。

その後、図６（ｃ）に示すように、所要部に開口部１２ｘが設けられたドライフィルムレジスト１２を半導体ウェハ１０上に形成する。続いて、第１実施形態と同様に、ドライフィルムレジスト１２をマスクにして半導体ウェハ１０をドライエッチングすることにより、半導体ウェハ１０を貫通する開口部１０ｘを形成する。その後に、ドライフィルムレジスト１２が除去される。

このとき、第１実施形態と同様にプローブの基体部１０ａと端子部１０ｂが画定されると共に、第２実施形態ではさらに基体部１０ａの両端部に貫通孔１０ｙが形成される。第２実施形態では、後述するように、配線パターンの接続パッドが半導体ウェハ１０の配線パターンが形成された面と反対面に形成されるので、この貫通孔１０ｙを介して配線パターンと接続パッドとが電気的に接続されるようになる。

次いで、図６（ｄ）に示すように、第１実施形態と同様に、半導体ウェハ１０の一方の面、他方の面、開口部１０ｘ及び貫通孔１０ｙの側面に絶縁膜１４を形成する。続いて、図７（ａ）に示すように、第１実施形態と同様な方法により、端子部１０ｂから基体部１０ａ側に延在する配線パターン１６を半導体ウェハ１０の上面に形成する。このとき、配線パターン１６は、貫通孔１０ｙを含む領域に形成され、貫通孔１０ｙの近傍に配線パターン１６が配置される。

さらに、図７（ｂ）に示すように、配線パターン１６の主要部上に保護フィルム（不図示）を貼着した状態で、配線パターン１６をめっき給電層に利用した電解めっきにより、貫通孔１０ｙ内に金属層を埋め込むことにより貫通電極１５を形成する。このとき、貫通孔１０ｙの底部近傍の配線パターン１６の部分からめっきが開始され、貫通孔１０ｙの上側に金属層の成膜が順次進んで貫通孔１０ｙが埋め込まれる。その後に、保護フィルムが除去される。

あるいは、導電性ペーストを貫通孔１０ｙに埋め込むことにより貫通電極１５としてもよい。なお、図７（ｂ）以降は、図７（ａ）を上下反転させた状態で描かれている。

次いで、図７（ｃ）に示すように、半導体ウェハ１０の他方の面（配線パターン１６が形成された面と反対面）に貫通電極１５に接続される接続パッド１６ａを形成する。接続パッド１６ａは、第１実施形態で説明した配線パターン１６の形成方法と同様な方法で形成される。

これにより、基体部１０ａ一方の面に形成された配線パターン１６は貫通孔１０ｙ内の貫通電極１５を介して基体部１０ａ他方の面に形成された接続パッド１６ａに電気的に接続される。

さらに、第１実施形態と同様に、端子部１０ｂ上の配線パターン１６の先端部にスタッド型の金属バンプ１８を形成する。

続いて、図７（ｄ）に示すように、半導体ウェハ１０を分割することにより、端子部１０ｂ及び基体部１０ａより構成される個々のプローブ部材を得る。その後に、プローブ部材の基体部１０ｂの他方の面（配線パターン１６が形成された面と反対面）の周縁部にリング状の支持体２０を固定する。以上により、第２実施形態の電気特性測定用プローブ１ａが得られる。

本実施形態の電気特性測定用プローブ１ａは、図７（ｄ）をＢ方向からみた図８の平面図に示すように、第１実施形態と同様に、中央部に開口部１０ｘが設けられ、半導体薄板（シリコン薄板）とそれを被覆する絶縁膜１４とにより構成されるリング状の基体部１０ａと、それに繋がって開口部１０ｘ内側にくし歯状に延在する複数の端子部１０ｂとにより基本構成されている。また、複数の端子部１０ｂ及び基体部１０の一方の面には端子部１０ｂから基体部１０ａに延在する配線パターン１６がそれぞれ形成されている。

第２実施形態では、配線パターン１６は基体部１０ａに設けられた貫通電極１５を介して基体部１０ａの他方の面（配線パターン１６が形成された面と反対面）に形成された接続パッド１６ａに接続されている。また、端子部１０ａ上の配線パターン１６の先端部には金属バンプ１８が設けられている。さらに、基体部１０ａの一方の面（配線パターン１６が形成された面）には、リング状の支持体２０が固定されている。

そして、図９に示すように、第２実施形態の電気特性測定用プローブ１ａは、端子部１０ｂの先端部に形成された金属バンプ１８が、ＬＳＩチップ２２のペリフェラル型の電極パッドに配置される。このとき、第１実施形態と同様に、端子部１０ｂが弾性変形することにより所要のコンタクト荷重で金属バンプ１８がＬＳＩチップ２２の電極パッドに押圧されて導通可能な状態となる。

さらに、第２実施形態の電気特性測定用プローブ１ａは、基体部１０ａの配線パターン１６が形成された面と反対面に接続パッド１６ａが配置された構造となっている。そして、その接続パッド１６ａには検査用装置の端子（不図示）が電気的に接続され、検査用装置から電気特性用プローブ１ａを介してＬＳＩチップ２２に各種の試験信号が供給されてＬＳＩチップ２２の電気特性が測定される。

第２実施形態の電気特性測定用プローブ１ａは第１実施形態と同様な効果を奏する。

（第３の実施の形態）
図１０〜図１３は本発明の第３実施形態の電気特性測定用プローブの製造方法を示す図、図１３は同じく電気特性測定用プローブを示す構成図、図１４は同じく電気特性測定用プローブを示す側面図である。

第３実施形態の電気特性測定用プローブは、被測定対象のフルマトリクス型の狭小化された電極パッドに対応できるように構成されたものである。

図１０（ａ）及び（ｂ）に示すように、まず、第１実施形態と同様に、シリコンウェハなどの半導体ウェハ１０を用意し、半導体ウェハ１０の一面を研削することにより、半導体ウェハ１０の厚みを５０〜４００μｍに薄くする。

その後、図１０（ｃ）に示すように、所要部に開口部１２ｘが設けられたドライフィルムレジスト１２を半導体ウェハ１０上に形成する。続いて、第１実施形態と同様に、ドライフィルムレジスト１２をマスクにして半導体ウェハ１０をエッチングすることにより、半導体ウェハ１０を貫通する開口部１０ｘを形成する。その後に、ドライフィルムレジスト１２が除去される。

このとき、第３実施形態では、図１０（ｄ）に示すように、基体部３０ａとその一端から延在する複数の端子部３０ｂが画定される。端子部３０ｂは２つの屈曲部Ｃ１，Ｃ２をもって基体部３０ａに繋がって延在しており、その先端部Ｃ３は後に被測定対象の電極パッドに接触するコンタクト部となる。このとき同時に、基体部３０ａの両端部に貫通孔１０ｚが形成される。この貫通孔１０ｚは、後述するように端子部３０ｂが繋がった基体部１０ａよりなるプローブ部品を組み立てる際に、ボルト（固定ピン）が挿入されるものである。なお、この時点では、基体部３０ａは連結部１３を介して半導体ウェハ１０に結合された状態となっている。

次いで、図１１（ａ）に示すように、熱酸化法又はＣＶＤ法により、図１０（ｄ）の半導体ウェハ１０の一方の面、他方の面、及び開口部１０ｘの側面に絶縁膜１４を形成する。

続いて、図１１（ｂ）に示すように、半導体ウェハ１０の上面の絶縁膜１４上にスパッタ法などにより金属膜１６ｂを成膜した後、所要部に開口部１７ｘが設けられたドライフィルムレジスト１７を金属膜１６ｂ上に形成する。次いで、図１１（ｃ）に示すように、ドライフィルムレジスト１７をマスクにして金属膜１６ｂをエッチングすることにより、配線パターン１６を形成する。

このとき、図１１（ｃ）の下側の平面図に示すように、配線パターン１６は、屈曲部Ｃ１，Ｃ２をもつ端子部３０ｂ上に対応して形成されると共に、端子部３０ｂから基体部３０ａに延在して形成され、基体部３０ａ上に接続パッド１６ａが配置される。また、端子部３０ｂ上に形成された配線パターン１６のピッチは基体部３０ａ上で変換され、接続パッド１６ａのピッチは端子部３０ｂの配線パターン１６のピッチよりも広くなって配置される。

その後に、図１２に示すように、基体部３０ａに繋がる連結部１３を切断することにより、複数の端子部３０ｂが繋がった基体部３０ａよりなる個々のプローブ部品２を得る。

次いで、プローブ部品２の複数の端子部３０ｂの先端部を無電解めっき液に選択的に浸漬させることにより、端子部３０ｂの先端部にＡｕ層を選択的に形成してコンタクト部３０ｃとする。このとき、コンタクト部３０ｃは配線パターン１６に電気的に接続された状態で形成される。

なお、Ａｕ層の代わりに、Ｎｉ層を無電解めっきにより形成してコンタクト部３０ｃとしてもよい。あるいは、Ｎｉ層とＡｕ層とを積層してコンタクト部３０ｃとしてもよい。また、後述するように、複数のプローブ部品２を組み立てた後に、コンタクト部３０ｃを一括で形成するようにしてもよい。

これにより、本実施形態の電気特性測定用プローブを製造するためのプローブ部品２が複数個用意される。

続いて、図１３に示すように、複数のプローブ部品２をそれらの薄板面が互いに平行になり、かつコンタクト部３０ｃが同一方向を向くようにして配列し、複数のプローブ部品２の基体部３０ａの間にスペーサ２４をそれぞれ配置する。このスペーサ２４の両端部には貫通孔２４ｘが設けられており、スペーサ２４はその貫通孔２４ｘがプローブ部品２の基体部３０ａの貫通孔１０ｚに対応するようにして配置される。

スペーサ２４としては、少なくとも表層部が絶縁体であればよく、好適には、シリコン部材上にシリコン酸化膜が形成されたもの、又はガラス部品などが使用される。

そして、図１４を合わせて参照すると、各プローブ部品２の貫通孔１０ｚと各スペーサ２４の貫通孔２４ｘとに、一端側にねじを切ってあるくぎ状のボルト（固定ピン）２６を挿入する。さらに、プローブ部品２の基体部３０ａの貫通孔１０ｚからはみ出した固定ピン２６の一端側にナット２６ａを締め付けてプローブ部品２とスペーサ２４とを固定する。プローブ部品２とスペーサ２４とを固定する固定手段としてボルト２６及びナット２６ａを例示したが、これに限定されるものではなく、各種の固定手段を使用することができる。

なお、プローブ部品２とスペーサ２４を組み立てた後に、端子部３０ｂの先端部を無電解めっき液に浸漬させてコンタクト部３０ｃを選択的に形成するようにしてもよい。

これにより、第３実施形態の電気特性測定用プローブ１ｂが得られる。

本実施形態の電気特性測定用プローブ１ｂは、図１３及び図１４に示すように、複数のプローブ部品２の間にスペーサ２４がそれぞれ配置された構造を有している。プローブ部品２とスペーサ２４は、それらに設けられた貫通孔１０ｚ、２４ｘにボルト２６が挿入されてナット２６ａにより締め付けられて固定されている。

プローブ部品２は、薄板状の基体部３０ａとその一端に繋がって延在する複数の端子部３０ｂとにより構成されている。端子部３０ｂには、基体部３０ａとコンタクト部３０ｃとに間に屈曲部Ｃ１，Ｃ２（図１２）が設けられている。さらに、端子部３０ｂ及び基体部３０ａ上には端子部３０ｂから基体部３０ａに延在する配線パターン１６が形成され、基体部３０ａ上には配線パターン１６に繋がる接続パッド１６ａが配置されている。さらに、端子部３０ｂの先端部にはＡｕ又はＮｉめっきが施されてコンタクト部３０ｃが形成されている。

そして、図１３に示すように、電気特性測定用プローブ１ｂの端子部３０ｂのコンタクト部３０ｃが、ＬＳＩチップ２２のフルマトリクス型で配列された電極パッド２２ａに配置される。このとき、端子部３０ｂは基体部３０ａとコンタクト部３０ｃとの間に屈曲部Ｃ１，Ｃ２（図１２）をもっているため、端子部３０ｂが弾性変形することにより所要のコンタクト荷重でコンタクト部３０ｃがＬＳＩチップ２２の電極パッド２２ａに押圧されて導通可能な状態となる。

さらに、電気特性測定用プローブ１ｂの配線パターン１６の接続パッド１６ａには検査用装置の端子（不図示）が電気的に接続され、検査用装置から電気特性用プローブ１ｂを介してＬＳＩチップ２２に各種の試験信号が供給されてＬＳＩチップ２２の電気特性が測定される。本実施形態の電気特性測定用プローブ１ｂは、ＬＳＩチップ２２の他に、所定素子が形成された半導体ウェハ又はＣＳＰ（Chip Size Package）などの各種の被試験対象の電気特性を測定することができる。

なお、端子部３０ｂに２つの屈曲部Ｃ１，Ｃ１が設けられたものを例示したが、所要のコンタクト荷重がかかるように弾性変形する構造であればよく、各種の形状を採用することができる。また、必ずしも、端子部３０ｂに屈曲部Ｃ１，Ｃ２を形成する必要はなく、場合によっては端子部３０ｂをストレート形状としてもよい。

電気特性測定用プローブ１ｂの各端子部３０ｂのピッチについて言及すると、プローブ部品２の薄板面に平行方向のピッチ（図１３のｙ方向）は、各プローブ部品２の複数の端子部３０ｂのライン（幅）及びスペース（抜き）で規定される。一方、プローブ部品２の薄板面に対して垂直方向の端子部３０ｂのピッチ（図１３のｘ方向）は、各プローブ部品２の端子部１０ｂの厚み（薄型化された半導体ウェハ１０の厚みに相当）とスペーサ２４の厚みとで規定される。

従って、プローブ部品２の端子部３０ｂのピッチや厚み、及びスペーサ２４の厚みの設定は重要であり、これらはＬＳＩチップ２２などの被測定対象のフルマトリクス型の電極パッドのピッチに対応するように適宜調整される。

以上のように、本実施形態の電気特性測定用プローブ１ｂは、薄板状の複数のプローブ部品２をそれらの薄板面が互いに平行になり、かつコンタクト部３０ｃが同一方向を向くように配列し、それらの間にスペーサ２４を配置した状態で固定した構造であるので、フルマトリクス型の被試験対象の電極パッドに適応することができる。

しかも、プローブ部品２の端子部３０ｂは微細加工に適した半導体ウェハ１０が異方性ドライエッチングされて高精度で形成され、さらにスペーサ２４の厚みも精度よく調整できるので、フルマトリクス型で配列された端子部３０ｂのピッチを精度よく狭小化することができる。これによって、狭小ピッチ（１５０μｍ以下）のフルマトリクス型の電極パッドに容易に対応できるようになる。

図１（ａ）〜（ｄ）は本発明の第１実施形態の電気特性測定用プローブの製造方法を示す図（その１）である。 図２（ａ）及び（ｂ）は本発明の第１実施形態の電気特性測定用プローブの製造方法を示す図（その２）である。 図３（ａ）及び（ｂ）は本発明の第１実施形態の電気特性測定用プローブの製造方法を示す図（その３）である。 図４は図３（ｂ）をＡ方向からみた平面図である。 図５は本発明の第１実施形態の電気特性測定用プローブのバンプがＬＳＩチップの電極パッドに配置された様子を示す断面図である。 図６（ａ）〜（ｄ）は本発明の第２実施形態の電気特性測定用プローブの製造方法を示す図（その１）である。 図７（ａ）〜（ｄ）は本発明の第２実施形態の電気特性測定用プローブの製造方法を示す図（その２）である。 図８は図７（ｄ）をＢ方向からみた平面図である。 図９は本発明の第２実施形態の電気特性測定用プローブのバンプがＬＳＩチップの電極パッドに配置された様子を示す断面図である。 図１０（ａ）〜（ｄ）は本発明の第３実施形態の電気特性測定用プローブの製造方法を示す図（その１）である。 図１１（ａ）〜（ｃ）は本発明の第３実施形態の電気特性測定用プローブの製造方法を示す図（その２）である。 図１２は本発明の第３実施形態の電気特性測定用プローブの製造方法を示す図（その３）である。 図１３は本発明の第３実施形態の電気特性測定用プローブを示す構成図である。 図１４は本発明の第３実施形態の電気特性測定用プローブを示す側面図である。

符号の説明

１，１ａ，１ｂ…電気特性測定用プローブ、２…プローブ部品、１０…半導体ウェハ、１０ｘ，１２ｘ，１７ｘ…開口部、１０ｙ，１０ｚ，２４ｘ…貫通孔、１０ａ、３０ａ…基体部、１０ｂ，３０ｂ…端子部、１２，１７…ドライフィルムレジスト、１３…連結部、１４…絶縁膜、１５…貫通電極、１６ｂ…金属膜パターン、１６…配線パターン、１６ａ…接続パッド、１８…金属バンプ、２０…支持体、２２…ＬＳＩチップ、２２ａ…電極パッド、２４…スペーサ、２６…ボルト、２６ａ…ナット、３０ｃ…コンタクト部、Ｃ１，Ｃ２…屈曲部。

Claims (10)

1. 半導体薄板と該半導体薄板を被覆する絶縁膜とにより構成された基体部と、前記基体部と同一材料で構成され、前記基体部の一端から外側に延在する複数の端子部と、前記端子部及び基体部上に形成され、前記複数の端子部から前記基体部にそれぞれ延在する配線パターンと、前記端子部の先端部に形成され、前記配線パターンに接続されたコンタクト部とをそれぞれ含む複数のプローブ部品が組み立てられて構成された電気特性測定用プローブであって、
   前記複数の薄板状のプローブ部品が、それぞれの薄板面が互いに平行で、かつ前記コンタクト部が同一方向を向くようにして配列され、前記複数のプローブ部品の間にスペーサがそれぞれ配置された状態で、前記複数のプローブ部品と前記スペーサとが固定手段により固定されて構成されており、
   前記複数の端子部は、前記基体部と前記コンタクト部との間で屈曲する屈曲部をそれぞれ備え、前記配線パターンは、前記端子部に沿って前記端子部上で屈曲して前記基体部上まで配置されていることを特徴とする電気特性測定用プローブ。
2. 前記基体部上に前記配線パターンに繋がる接続パッドが配置されていることを特徴とする請求項１に記載の電気特性測定用プローブ。
3. 前記固定手段はボルト及びナットであって、前記基体部及びスペーサの両端部にはそれぞれ貫通孔が設けられており、前記ボルトが前記基体部及びスペーサの前記貫通孔に挿入され、前記ボルトが前記ナットで締められて固定されていることを特徴とする請求項１に記載の電気特性測定用プローブ。
4. 前記コンタクト部は、金、又はニッケルよりなることを特徴とする請求項１乃至３のいずれか一項に記載の電気特性測定用プローブ。
5. 前記基体部の薄板面に平行方向の前記複数の端子部のピッチは、前記プローブ部品の前記複数の端子部のラインとスペースとにより規定され、前記基体部の薄板面に対して垂直方向に配列される前記端子部のピッチは、前記端子部の厚みと前記スペーサの厚みとにより規定されることを特徴とする請求項１乃至３のいずれか一項に記載の電気特性測定用プローブ。
6. 前記半導体薄板は、厚みが５０〜４００μｍのシリコン板であることを特徴とする請求項１乃至３のいずれか一項に記載の電気特性測定用プローブ。
7. 前記基体部の薄板面に平行方向の前記複数の端子部のピッチ、及び前記基体部の薄板面に対して垂直方向に配列される前記端子部のピッチは、共に、１５０μｍ以下であることを特徴とする請求項５に記載の電気特性測定用プローブ。
8. 半導体ウェハを研削して厚みを薄くする工程と、
   前記半導体ウェハの所要部に該半導体ウェハを貫通する開口部を形成することにより、基体部と、該基体部の一端に繋がり、かつ先端側がコンタクト部になる複数の端子部とを画定する工程であって、前記複数の端子部は、前記基体部と前記コンタクト部との間で屈曲する屈曲部を備えて形成され、
   前記半導体ウェハの一方面、他方の面及び開口部の側面に絶縁膜を形成する工程と、
   前記端子部及び基体部の前記絶縁膜上に、前記複数の端子部から前記基体部にそれぞれ延在する配線パターンを形成する工程であって、前記配線パターンは、前記端子部に沿って前記端子部上で屈曲して前記基体部上まで配置され、
   前記複数の端子部が繋がった前記基体部を前記半導体ウェハから切断して、複数の薄板状のプローブ部品を得る工程と、
   前記複数の薄板状のプローブ部品を、それぞれの薄板面が互いに平行になると共に、前記コンタクト部が同一方向を向くようにして配置し、かつ前記複数のプローブ部品の間にそれぞれスペーサを配置した状態で、固定手段により前記プローブ部品と前記スペーサとを固定する工程と、
   前記プローブ部品を得る工程の直後、又は前記プローブ部品と前記スペーサとを固定する工程の後に、前記プローブ部品の前記端子部の先端部に、前記配線パターンに接続される金属よりなるコンタクト部を形成する工程とを有することを特徴とする電気特性測定用プローブの製造方法。
9. 前記半導体ウェハに開口部を形成する工程は、
   所定の開口部をもつレジストをマスクにして、前記半導体ウェハを異方性ドライエッチングすることにより、前記半導体ウェハに前記開口部を形成することを含むことを特徴とする請求項８に記載の電気特性測定用プローブの製造方法。
10. 前記コンタクト部を形成する工程において、無電解めっきにより、前記プローブ部品の先端部に金層又はニッケル層を選択的に形成することを特徴とする請求項８に記載の電気特性測定用プローブの製造方法。

Images