JP4722227B2 - 試験用ウエハユニットおよび試験システム - Google Patents

試験用ウエハユニットおよび試験システム Download PDF

Info

Publication number
JP4722227B2
JP4722227B2 JP2010512888A JP2010512888A JP4722227B2 JP 4722227 B2 JP4722227 B2 JP 4722227B2 JP 2010512888 A JP2010512888 A JP 2010512888A JP 2010512888 A JP2010512888 A JP 2010512888A JP 4722227 B2 JP4722227 B2 JP 4722227B2
Authority
JP
Japan
Prior art keywords
wafer
test
under test
tested
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010512888A
Other languages
English (en)
Other versions
JPWO2009141906A1 (ja
Inventor
芳雄 甲元
芳春 梅村
新一 濱口
康 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Application granted granted Critical
Publication of JP4722227B2 publication Critical patent/JP4722227B2/ja
Publication of JPWO2009141906A1 publication Critical patent/JPWO2009141906A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867Handlers or transport devices, e.g. loaders, carriers, trays

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、試験用ウエハユニットおよび当該試験用ウエハユニットを備えた試験システムに関する。特に本発明は、複数の半導体チップが形成された半導体ウエハの温度分布を調整する温度分布調整部を有する試験用ウエハユニットおよび当該試験用ウエハユニットを備えた試験システムに関する。
半導体チップの試験において、複数の半導体チップが形成された半導体ウエハの状態で、各半導体チップの良否を試験する装置が知られている(例えば、特許文献1参照)。当該装置は、半導体ウエハ上の複数の半導体チップと一括して電気的に接続可能なプローブカードを備え、同時に複数の半導体チップを試験することができる。
特開2002−222839号公報
同時に複数の半導体チップに対して試験を実施したときに、例えば特定の半導体チップにおいて過電流が生じた場合、当該半導体チップは、周囲の試験中の半導体チップと比べて、温度が上昇することがある。この場合、周囲の半導体チップの温度も少なからず上昇するので、当該過電流が生じた半導体チップの周囲の半導体チップを他の半導体チップと同じ温度条件で試験できないという課題があった。
そこで本発明は、上記の課題を解決することのできる試験用ウエハユニットおよび当該試験用ウエハユニットを備えた試験システムを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、被試験ウエハに形成された複数の被試験チップと電気的に接続する試験用ウエハユニットであって、被試験ウエハと対向して配置され、それぞれの被試験チップと電気的に接続される接続用ウエハと、接続用ウエハに設けられ、被試験ウエハの温度分布を調整する温度分布調整部とを備え、温度分布調整部は、それぞれの被試験チップと対向する位置に設けられ、それぞれの被試験チップの温度を調整する複数の個別温度調整部を有する試験用ウエハユニットを提供する。また、本発明の第2の形態においては、被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、複数の被試験チップと電気的に接続する試験用ウエハユニットと、試験用ウエハユニットを介して、それぞれの被試験チップを試験する制御装置とを備え、試験用ウエハユニットは、被試験ウエハと対向して配置され、それぞれの被試験チップと電気的に接続される接続用ウエハと、接続用ウエハに設けられ、被試験ウエハの温度分布を調整する温度分布調整部とを有し、温度分布調整部は、それぞれの被試験チップと対向する位置に設けられ、それぞれの被試験チップの温度を調整する複数の個別温度調整部を有する試験システムを提供する。
なお、上記の発明の概要は、発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る試験システム400の概要を示す図である。 本発明の一の実施形態に係る試験システム400の構成例を示す概略図である。 接続用ウエハ110の単位セル111−1、および、被試験ウエハ300の被試験チップ310−1の断面の一例を示す図である。 接続用ウエハ110の単位セル111−1、および、被試験ウエハ300の被試験チップ310−1の断面の他の一例を示す図である。 接続用ウエハ110の単位セル111−1、および、被試験ウエハ300の被試験チップ310−1の断面の他の一例を示す図である。 試験回路130の機能構成例を示すブロック図である。 試験システム400のチャンバ20内に設けられるプローブ装置200の構成例を示す断面図である。 試験システム400の他の構成例を示す概略図である。 回路用ウエハ150の単位セル151−1、接続用ウエハ110の単位セル111−1、および、被試験ウエハ300の被試験チップ310−1の断面の一例を示す図である。 単位セル151−1、単位セル111−1、および、被試験チップ310−1の断面の他の一例を示す図である。 単位セル151−1、単位セル111−1、および、被試験チップ310−1の断面の他の一例を示す図である。 単位セル151−1、単位セル111−1、および、被試験チップ310−1の断面の他の一例を示す図である。 試験システム400のチャンバ20内に設けられるプローブ装置200の他の構成例を示す断面図である。
符号の説明
10 制御装置、20 チャンバ、40 搬送装置、60 ウエハカセット、100 試験用ウエハユニット、110 接続用ウエハ、111 単位セル、112 上面、113 下面、114 装置側パッド、115 被試験ウエハ側パッド、116 パターン配線、117 ビア、118 回路用ウエハ側パッド、119 被試験ウエハ側パッド、120 温度分布調整部、121 個別温度調整部、122 制御回路、123 ヒータ、124 温度センサ、130 試験回路、150 回路用ウエハ、151 単位セル、152 上面、153 下面、156 パターン配線、157 ビア、158 装置側パッド、159 接続用ウエハ側パッド、200 プローブ装置、202 配線基板、204 支持部、212 装置側異方性導電シート、214 装置側シール部、218 ウエハ側異方性導電シート、220 固定リング、222 メンブレン、224 ウエハ側シール部、226 ウエハトレイ、228 ウエハステージ、230 吸気経路、232 吸気経路、234 減圧部、236 減圧器、238 減圧器、242 貫通孔、252 異方性導電シート、300 被試験ウエハ、310 被試験チップ、312 端子、400 試験システム、522 パターン発生部、524 パターンメモリ、526 期待値メモリ、528 フェイルメモリ、530 波形成形部、532 ドライバ、534 コンパレータ、536 タイミング発生部、538 論理比較部、540 特性測定部、542 電源供給部
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の一つの実施形態に係る試験システム400の概要を示す図である。試験システム400は、複数の半導体チップが形成された被試験ウエハ300における試験対象である複数の半導体チップ(以下、「被試験チップ」と称する)を試験する。また、試験システム400は、複数の被試験ウエハ300を並行して試験してよい。試験システム400は、制御装置10、複数のチャンバ20(20−1、20−2、20−3、20−4)、搬送装置40、および、ウエハカセット60を備える。
制御装置10は、試験システム400を制御する。例えば制御装置10は、チャンバ20、搬送装置40、および、ウエハカセット60を制御してよい。複数のチャンバ20は、それぞれ試験すべき被試験ウエハ300を順次受け取り、チャンバ20の内部で被試験ウエハ300を試験する。それぞれのチャンバ20は、独立に被試験ウエハ300を試験してよい。つまり、それぞれのチャンバ20は、他のチャンバ20と同期せずに、被試験ウエハ300を試験してよい。
ウエハカセット60は、複数の被試験ウエハ300を格納する。搬送装置40は、ウエハカセット60が格納したそれぞれの被試験ウエハ300を、空いているいずれかのチャンバ20内に搬送する。また、搬送装置40は、試験が終了した被試験ウエハ300を、チャンバ20から搬出してウエハカセット60に格納してよい。
図2は、本発明の一の実施形態に係る試験システム400の構成例を示す概略図である。本実施形態の試験システム400は、例えば図2に示すように、複数の被試験チップ310(310−1、310−2、・・・)が形成された被試験ウエハ300を試験する。これら複数の被試験チップ310は、例えば被試験ウエハ300に対して露光等の半導体プロセスを用いて形成されてよい。
試験用ウエハユニット100は、接続用ウエハ110と、温度分布調整部120とを備える。接続用ウエハ110は、被試験ウエハ300と対向して配置される。接続用ウエハ110は、被試験ウエハ300における複数の被試験チップ310のそれぞれと対応する位置に設けられた複数の単位セル111(111−1、111−2、・・・)を有する。したがって、例えば試験システム400のチャンバ20内に設けられる後述のプローブ装置200において、試験用ウエハユニット100と被試験ウエハ300とが電気的に接続された場合、例えば接続用ウエハ110における単位セル111−1の端子と被試験ウエハ300における被試験チップ310−1のパッドとが電気的に接続される。
制御装置10は、接続用ウエハ110を介して、被試験ウエハ300におけるそれぞれの被試験チップ310を試験する。例えば制御装置10は、試験用ウエハユニット100を介して、それぞれの被試験チップ310に試験信号を供給してよい。また、制御装置10は、それぞれの被試験チップ310が試験信号に応じて出力する応答信号を、試験用ウエハユニット100を介して受け取り、応答信号に基づいてそれぞれの被試験チップ310の良否を判定してよい。
温度分布調整部120は、被試験ウエハ300の温度分布を調整する。具体的には、温度分布調整部120は、後述のプローブ装置200により被試験ウエハ300の複数の被試験チップ310に対して良否を試験したときに、例えば特定の被試験チップ310における過電流もしくは電流断等に起因して生じた被試験ウエハ300の局所的な温度変化を検出し、当該局所的な温度変化を緩和させるべく被試験ウエハ300の温度分布を調整する。
なお、温度分布調整部120は、図2において接続用ウエハ110とは別個に図示されているが、接続用ウエハ110に設けられてよい。温度分布調整部120は、例えば、複数の被試験チップ310に対応して設けられる後述の個別温度調整部121であってもよく、また、それぞれの個別温度調整部121を制御する制御回路であってもよい。接続用ウエハ110上にエッチング等によりパターン形成されてもよい。
図3は、接続用ウエハ110の単位セル111−1、および、被試験ウエハ300の被試験チップ310−1の断面の一例を示す図である。図3では、接続用ウエハ110における単位セル111−1と、被試験ウエハ300における当該単位セル111−1に対向する被試験チップ310−1を抜き出して示す。なお、図3に示す単位セル111−1以外の単位セル111については、それぞれ同様の構成を有するので説明を省略する。また、被試験チップ310−1以外の被試験チップ310についても、それぞれ同様の構成を有するので説明を省略する。
単位セル111−1は、個別温度調整部121と、試験回路130とを有する。個別温度調整部121は、制御回路122、ヒータ123、および温度センサ124を含む。制御回路122および試験回路130は、単位セル111−1における被試験チップ310と対向する面の裏面(以下、「単位セル111−1の上面112」と称する)に設けられる。ヒータ123は、単位セル111−1における被試験チップ310−1と対向する面(以下、「単位セル111−1の下面113」と称する)に設けられる。
単位セル111−1の上面112には、装置側パッド114が設けられる。また、単位セル111−1の下面113には、被試験チップ310−1の上面に設けられる端子312に対応する位置に被試験ウエハ側パッド115が設けられる。更に、単位セル111−1には、上面112から下面113に貫通する複数のビア117(117−1、117−2、117−3)が設けられる。
制御回路122は、パターン配線116およびビア117−3を介してヒータ123と電気的に接続される。また、制御回路122は、パターン配線116およびビア117−2を介して温度センサ124と電気的に接続する。
試験回路130は、パターン配線116を介して装置側パッド114と電気的に接続する。また、試験回路130は、装置側パッド114から単位セル111−1を貫通して設けられるビア117−1、および、パターン配線116を介して、単位セル111−1の下面113に設けられる被試験ウエハ側パッド115とも電気的に接続する。
被試験ウエハ300の試験時において、被試験ウエハ側パッド115は、端子312と近接する。また、ヒータ123および温度センサ124のそれぞれの先端は、被試験チップ310−1の上面に近接する。そして、被試験チップ310−1を含む複数の被試験チップに対して、試験システム400により試験される。
ここで、試験回路130は、被試験チップ310−1に対して、端子312を介して所定の試験信号を送り、また、当該端子312を介して被試験チップ310−1からの応答信号を受け取る。このとき、個別温度調整部121の制御回路122は、被試験チップ310−1の端子312を介して、被試験チップ310−1の電力消費に応じた情報を検出する。本例では、制御回路122は、温度センサ124により測定される被試験チップ310−1の表面温度を検出してよい。
そして、制御回路122は、検出した被試験チップ310−1の表面温度に基づいて、ヒータ123を制御する。例えば、制御回路122は、検出した被試験チップ310−1の表面温度が所定温度よりも低い場合は、被試験チップ310−1の温度が当該所定温度よりも高くなるまでヒータ123により被試験チップ310−1を加熱する。ここで、所定温度は、例えば、良品である被試験チップ310が、試験中に電流による発熱等により達する温度の基準値、あるいは当該基準値に基づいて定めた管理幅の下限値であってよい。
図4は、接続用ウエハ110の単位セル111−1、および、被試験ウエハ300の被試験チップ310−1の断面の他の一例を示す図である。本例では、図3を参照して説明した上記の例と比べて以下の部分が異なる。すなわち、制御回路122は、ヒータ123および試験回路130と電気的に接続する。
本例では、制御回路122は、試験されている状態における被試験チップ310−1の消費電流を試験回路130を流れる電流値に基づいて検出する。そして、制御回路122は、検出した消費電流の大きさに基づいて、ヒータ123を制御する。
具体的には、制御回路122は、検出した上記消費電流が予め定められた値よりも小さい場合、ヒータ123により被試験チップ310−1を加熱する。具体的には、制御回路122は、例えば、良品である被試験チップ310に流れる電流により当該被試験チップ310が所定温度まで加熱される場合、電流断が生じている被試験チップ310−1が当該所定温度と略等しい温度となるまでヒータ123により加熱する。
また、制御回路122は、検出した上記表面温度が予め定められた値よりも大きいとき、被試験チップ310−1に与えられる電流を調整してよい。すなわち、この場合、被試験チップ310−1に与えられる電流を小さくすることにより、被試験チップ310−1に流れる電流の大きさを、良品である被試験チップから検出される電流の大きさと略等しいかあるいはそれよりも小さいレベルに調整する。このとき、制御回路122は、例えば制御装置10に対して被試験チップ310−1に与えられる電流を小さくすべき旨の信号を出力してもよく、また、試験回路130に対して当該信号を出力してもよい。
図5は、接続用ウエハ110の単位セル111−1、および、被試験ウエハ300の被試験チップ310−1の断面の他の一例を示す図である。本例では、図3および図4を参照して説明した上記の各例と比べて、個別温度調整部121がヒータ123および温度センサ124を含まない点で異なる。
本例では、制御回路122は、試験されている状態における被試験チップ310−1の消費電流を試験回路130を流れる電流値に基づいて検出する。そして、制御回路122は、検出した消費電流の大きさに基づいて、被試験チップ310に与えられる電流を調整する。
具体的には、制御回路122は、検出した上記消費電流が予め定められた値よりも小さい場合、被試験チップ310に与えられる電流を大きくすることにより、被試験チップ310に流れる電流の大きさを、良品である被試験チップから検出される電流の大きさと略等しいレベルに調整してよい。また、制御回路122は、検出した上記消費電流が予め定められた値よりも大きい場合、被試験チップ310に与えられる電流を小さくすることにより、被試験チップ310に流れる電流の大きさを、良品である被試験チップから検出される電流の大きさと略等しいレベルに調整してよい。
なお、制御回路122は、例えば制御装置10に対して被試験チップ310に与えられる電流を調整すべき旨の信号を出力してもよく、また、試験回路130に対して当該信号を出力してもよい。
このように、個別温度調整部121は、試験時に被試験チップ310−1が不良であることなどにより被試験チップ310−1に過電流もしくは電流断が生じた場合でも、被試験チップ310−1の温度を良品である被試験チップの温度と略等しくなるように、被試験チップ310−1の表面温度、または、被試験チップ310−1に与えられる電流を調整する。また、被試験チップ310−1を含む被試験ウエハ300の他の被試験チップ310についても、個別温度調整部121による上記温度調整と同様に、それぞれの被試験チップ310に対応する個別温度調整部が温度調整を実施する。
したがって、被試験ウエハ300のそれぞれの被試験チップ310は、試験時において周囲の複数の被試験チップ310−1に過電流もしくは電流断が生じた場合でも、温度変化の影響をほとんど受けることなく、試験が実施される。よって、それぞれの被試験チップ310の試験精度が向上する。
図6は、試験回路130の機能構成例を示すブロック図である。試験回路130は、パターン発生部522、波形成形部530、ドライバ532、コンパレータ534、タイミング発生部536、論理比較部538、特性測定部540、および、電源供給部542を有する。なお、試験回路130は、接続される被試験チップ310の入出力ピンのピン毎に、図6に示した構成を有してよい。これらの構成は、露光等の半導体プロセスにより、接続用ウエハ110に形成されてよい。
パターン発生部522は、試験信号の論理パターンを生成する。本例のパターン発生部522は、パターンメモリ524、期待値メモリ526、および、フェイルメモリ528を有する。パターン発生部522は、パターンメモリ524に予め格納された論理パターンを出力してよい。パターンメモリ524は、試験開始前に制御装置10から与えられる論理パターンを格納してよい。また、パターン発生部522は、予め与えられるアルゴリズムに基づいて当該論理パターンを生成してもよい。
波形成形部530は、パターン発生部522から与えられる論理パターンに基づいて、試験信号の波形を成形する。例えば波形成形部530は、論理パターンの各論理値に応じた電圧を、所定のビット期間ずつ出力することで、試験信号の波形を成形してよい。
ドライバ532は、波形成形部530から与えられる波形に応じた試験信号を出力する。ドライバ532は、タイミング発生部536から与えられるタイミング信号に応じて、試験信号を出力してよい。例えばドライバ532は、タイミング信号と同一周期の試験信号を出力してよい。ドライバ532が出力する試験信号は、被試験ウエハ側パッド115等を介して、対応する被試験チップ310に供給される。
コンパレータ534は、被試験チップ310が出力する応答信号を測定する。例えばコンパレータ534は、タイミング発生部536から与えられるストローブ信号に応じて応答信号の論理値を順次検出することで、応答信号の論理パターンを測定してよい。
論理比較部538は、コンパレータ534が測定した応答信号の論理パターンに基づいて、対応する被試験チップ310の良否を判定する判定部として機能する。例えば論理比較部538は、パターン発生部522から与えられる期待値パターンと、コンパレータ534が検出した論理パターンとが一致するか否かにより、被試験チップ310の良否を判定してよい。パターン発生部522は、期待値メモリ526に予め格納された期待値パターンを、論理比較部538に供給してよい。期待値メモリ526は、試験開始前に制御装置10から与えられる論理パターンを格納してよい。また、パターン発生部522は、予め与えられるアルゴリズムに基づいて当該期待値パターンを生成してもよい。
フェイルメモリ528は、論理比較部538における比較結果を格納する。例えば、被試験チップ310のメモリ領域を試験する場合、フェイルメモリ528は、被試験チップ310のアドレス毎に、論理比較部538における良否判定結果を格納してよい。制御装置10は、フェイルメモリ528が格納した良否判定結果を読み出してよい。例えば、装置側パッド114は、フェイルメモリ528が格納した良否判定結果を、試験用ウエハユニット100の外部、例えば制御装置10に出力してよい。
また、特性測定部540は、ドライバ532が出力する電圧または電流の波形を測定する。例えば特性測定部540は、ドライバ532から被試験チップ310に供給する電流または電圧の波形が、所定の仕様を満たすか否かに基づいて、被試験チップ310の良否を判定する判定部として機能してよい。
電源供給部542は、被試験チップ310を駆動する電源電力を供給する。例えば電源供給部542は、試験中に制御装置10から与えられる電力に応じた電源電力を、被試験チップ310に供給してよい。また、電源供給部542は、試験回路130の各構成要素に駆動電力を供給してもよい。
試験回路130がこのような構成を有することで、制御装置10の規模を低減した試験システムを実現することができる。例えば制御装置10として、汎用のパーソナルコンピュータ等を用いることができる。
図7は、試験システム400のチャンバ20内に設けられるプローブ装置200の構成例を示す断面図である。本例において、プローブ装置200は、例えば、被試験ウエハ300と電気的に接続するとともに、制御装置10からの制御信号に応じて、被試験ウエハ300との間で信号を受け渡すことにより、被試験ウエハ300を試験する。
プローブ装置200は、試験用ウエハユニット100、ウエハ側シール部224、ウエハトレイ226、ウエハステージ228、および、減圧部234を有する。試験用ウエハユニット100は、接続用ウエハ110、配線基板202、支持部204、装置側異方性導電シート212、装置側シール部214、ウエハ側異方性導電シート218、メンブレン222、および、固定リング220を含む。
本例において、試験対象とされる被試験ウエハ300は、例えば円盤形状の半導体基板であり、より具体的には、シリコン、化合物半導体、その他の半導体基板であってよい。被試験ウエハ300は、プローブ装置200において、ウエハトレイ226上に載置される。また、被試験ウエハ300は、表面に複数のパッドを有してよい。
配線基板202は、例えばプリント基板に配線および端子が形成された基板であり、下面に複数の端子を有する。接続用ウエハ110は、被試験ウエハ300と対応する形状を有する半導体基板であってよく、配線基板202と被試験ウエハ300との間において被試験ウエハ300と対向して配される。接続用ウエハ110は、例えば被試験ウエハ300が円盤形状の半導体基板である場合、被試験ウエハ300と略同一の直径、あるいは被試験ウエハ300よりも大きな直径を有する円形、半円形、あるいは扇形等の形状を有する半導体基板であってよい。なお、接続用ウエハ110の形状は、被試験ウエハ300の上面の少なくとも一部と対向する形状であれば、これに限られない。
接続用ウエハ110の上面すなわち配線基板202側の面上には、配線基板202の上記複数の端子に対応する位置にパッドが設けられる。また、接続用ウエハ110の下面すなわち被試験ウエハ300側の面上には、被試験ウエハ300の上面に設けられるパッドに対応する位置に端子(以下、「被試験ウエハ側端子」と称する)が設けられる。なお、被試験ウエハ300の上面に端子が設けられる場合は、接続用ウエハ110の下面には、上記端子に替えてパッドが設けられることが好ましい。
装置側異方性導電シート212は、配線基板202と接続用ウエハ110の間に配される。装置側異方性導電シート212は、例えば、所定以上の圧力で押圧された部分について、導電性を有するシート材料で形成される。装置側異方性導電シート212は、配線基板202の端子と、接続用ウエハ110における配線基板202側の面に設けられたパッドとにより押圧されることにより、それぞれの端子−パッド間を電気的に接続する。
ウエハ側異方性導電シート218は、接続用ウエハ110の下方に配される。ウエハ側異方性導電シート218は、例えば、所定以上の圧力で押圧された部分について、導電性を有するシート材料で形成される。ウエハ側異方性導電シート218は、接続用ウエハ110における被試験ウエハ300側の面に設けられた端子と、後述するメンブレン222のバンプパッドとにより押圧されることにより、それぞれの端子−パッド間を電気的に接続する。
メンブレン222は、例えば接続用ウエハ110より大きな直径の円盤形状の半導体基板であり、ウエハ側異方性導電シート218と被試験ウエハ300との間に配される。メンブレン222は、接続用ウエハ110のウエハ側接続端子と、被試験ウエハ300のパッドとを電気的に接続するバンプパッドを有してよい。また、メンブレン222には、ウエハ側異方性導電シート218側から被試験ウエハ300側へと貫通する貫通孔242が設けられる。
固定リング220は、例えばリング状の弾性部材であり、メンブレン222の下面における当該メンブレン222の周縁部に沿って設けられる。固定リング220の外径は、メンブレン222の外径と略等しくてよく、内径は、後述のウエハ側シール部224および被試験ウエハ300の直径より大きくてよい。
支持部204は、プローブ装置200のフレーム等に固定されており、固定リング220、メンブレン222、および、配線基板202を保持する。これにより、装置側異方性導電シート212、接続用ウエハ110、および、ウエハ側異方性導電シート218は、メンブレン222および配線基板202とともに所定の位置に保持される。
装置側シール部214は、例えばリング状の弾性部材であり、配線基板202とメンブレン222との間において接続用ウエハ110を囲むように設けられる。
ウエハ側シール部224は、例えばリング状の弾性部材であり、ウエハトレイ226の上面において、被試験ウエハ300の外周を囲むように配される。また、ウエハ側シール部224の一端は、ウエハトレイ226の上面に固定されており、他端は、ウエハトレイ226の上面からの離れるに連れて、環状の直径が大きくなるようなリップ状に形成されてよい。ウエハ側シール部224は、ウエハトレイ226がメンブレン222に押し付けられた場合に、上記他端がメンブレン222の下面と接触してたわむ。
ウエハステージ228は、ウエハトレイ226を保持する。また、ウエハステージ228は、ウエハトレイ226を、少なくとも鉛直方向すなわち配線基板202に対して近接または離間する方向へ移動させることができる。
減圧部234は、減圧器236および減圧器238を有する。減圧器236は、ウエハトレイ226の上面における被試験ウエハ300が載置されていない部分に一方の開口が形成される密閉空間用の吸気経路232と接続する。半導体ウエハ用の減圧器238は、ウエハトレイ226の上面における被試験ウエハ300が載置されている部分に一方の開口が形成される半導体ウエハ用の吸気経路230と接続する。
このような構成を有するプローブ装置200によりウエハトレイ226上に載置された被試験ウエハ300を試験する場合、先ず、ウエハステージ228がウエハトレイ226をメンブレン222側へ移動させることにより、ウエハ側シール部224の上端部をメンブレン222に密着させる。このとき、接続用ウエハ110および被試験ウエハ300の周囲には、配線基板202、ウエハトレイ226、装置側シール部214、メンブレン222、および、ウエハ側シール部224により囲まれる密閉空間が形成される。
ここで、メンブレン222は上記密閉空間を仕切る位置に配されるが、上記のようにメンブレン222には貫通孔242が設けられるので、当該密閉空間は一体の空間となる。
次に、減圧器236は、密閉空間用の吸気経路232を通じて吸気することにより、上記密閉空間の内部を減圧する。ここで、上記のように、メンブレン222には貫通孔242が設けられているので、メンブレン222よりも配線基板202側の空間、および、メンブレン222よりもウエハトレイ226側の空間を含む上記密閉空間の内部を効率良く減圧することができる。
減圧器236により上記密閉空間の内部が減圧されることにより、試験用ウエハユニット100およびウエハトレイ226が互いに押し付けられ、伴って、被試験ウエハ300がメンブレン222に押し付けられる。そして、メンブレン222が装置側シール部214を収縮させつつ配線基板202が移動して、配線基板202、装置側異方性導電シート212、接続用ウエハ110、および、ウエハ側異方性導電シート218を互いに当接させた状態に保持する。
これにより、配線基板202の下面に設けられる端子と、接続用ウエハ110の上面に設けられるパッドとが、装置側異方性導電シート212を介して電気的に接続される。また、接続用ウエハ110の下面に設けられる端子と、被試験ウエハ300の上面に設けられるパッドとが、ウエハ側異方性導電シート218およびメンブレン222のバンプパッドを介して電気的に接続される。
また、減圧器238は、例えば減圧器236による上記吸気動作と略同じタイミングで半導体ウエハ用の吸気経路230を吸気する。これにより、被試験ウエハ300は、ウエハトレイ226に吸着される。
これにより、上記密閉空間の内部の減圧時または復圧時等に被試験ウエハ300がウエハトレイ226上で移動したり、ウエハトレイ226から外れたりするのを防ぐことができる。プローブ装置200は、減圧器236および減圧器238による上記減圧までが完了した状態で、被試験ウエハ300に対して試験を実施する。
図8は、試験システム400の他の構成例を示す概略図である。本例において、図2等を参照して説明した構成と略同じ構成については、同じ参照番号を付して説明を省略する。
図8に示す試験用ウエハユニット100は、接続用ウエハ110と、回路用ウエハ150と、温度分布調整部120とを備える。回路用ウエハ150は、接続用ウエハ110と対向して設けられる。回路用ウエハ150は、接続用ウエハ110における複数の単位セル111(111−1、111−2、・・・)のそれぞれと対応する位置に設けられた複数の単位セル151(151−1、151−2、・・・)を有する。したがって、プローブ装置200において、上記のように試験用ウエハユニット100と被試験ウエハ300とが電気的に接続された場合、回路用ウエハ150は、接続用ウエハ110を介して被試験ウエハ300に電気的に接続される。
制御装置10は、回路用ウエハ150および接続用ウエハ110を介して、被試験ウエハ300のそれぞれの被試験チップ310に試験信号を供給することにより、それぞれの被試験チップ310を試験してよい。また、制御装置10は、それぞれの被試験チップ310が試験信号に応じて出力する応答信号を、接続用ウエハ110および回路用ウエハ150を介して受け取り、応答信号に基づいてそれぞれの被試験チップ310の良否を判定してよい。
図9は、回路用ウエハ150の単位セル151−1、接続用ウエハ110の単位セル111−1、および、被試験ウエハ300の被試験チップ310−1の断面の一例を示す図である。図9では、それぞれが互いに対向して配される回路用ウエハ150の単位セル151−1、接続用ウエハ110の単位セル111−1、および、被試験ウエハ300の被試験チップ310−1を抜き出して示す。なお、図9において、図3〜図5等を参照して説明した構成と略同じ構成については、同じ符号を付して説明を一部省略する。
本例では、単位セル151−1における単位セル111−1と対向する面の裏面(以下、「単位セル151−1の上面152」と称する)に、制御回路122および試験回路130が設けられる。また、単位セル111−1の下面113、すなわち、単位セル111−1における単位セル151−1と対向する面の裏面には、ヒータ123および温度センサ124が設けられる。
単位セル151−1の上面152には、装置側パッド158が設けられる。また、単位セル151−1の下面153には、単位セル111−1の上面112に設けられる複数の回路用ウエハ側パッド118(118−1、118−2、118−3)に対応する位置に接続用ウエハ側パッド159(159−1、159−2、159−3)が設けられる。また、単位セル111−1の下面113には、被試験チップ310−1の上面に設けられる端子312に対応する位置に被試験ウエハ側パッド119が設けられる。
単位セル151−1には、上面152から下面153に貫通する複数のビア157(157−1、157−2、157−3)が設けられる。また、単位セル111−1には、上面112から下面113に貫通する複数のビア117(117−1、117−2、117−3)が設けられる。
被試験ウエハ300を試験する場合、被試験ウエハ側パッド119は、端子312と近接する。また、ヒータ123および温度センサ124のそれぞれの先端は、被試験チップ310−1の上面に近接する。また、複数の接続用ウエハ側パッド159は、それぞれ対応する回路用ウエハ側パッド118と近接する。すなわち、例えば、ウエハ側パッド159−1は、回路用ウエハ側パッド118−1と近接する。
このとき、制御回路122は、パターン配線156、ビア157−3、接続用ウエハ側パッド159−1、回路用ウエハ側パッド118−1、パターン配線116、およびビア117−3を介して、ヒータ123と電気的に接続される。また、制御回路122は、パターン配線156、ビア157−2、接続用ウエハ側パッド159−2、回路用ウエハ側パッド118−2、パターン配線116、およびビア117−2を介して、温度センサ124と電気的に接続する。
また、試験回路130は、パターン配線156、ビア157−1、接続用ウエハ側パッド159−1、回路用ウエハ側パッド118−1、パターン配線116、およびビア117−1を介して、被試験チップ310−1の端子312と電気的に接続する。
試験システム400は、回路用ウエハ150の各々の単位セル151、接続用ウエハ110のそれぞれの単位セル111、および、被試験ウエハ300のそれぞれの被試験チップ310が、単位セル151−1、単位セル111−1、および、被試験チップ310−1と同様に電気的に接続された状態で、被試験ウエハ300のそれぞれの被試験チップ310に対して試験を実施する。また、上記試験中において、それぞれの被試験チップ310−1の表面温度が検出され、その検出結果に基づいてヒータ123が制御される。上記表面温度が検出およびヒータ123の制御については、図3を参照して説明した内容と同様であるので説明を省略する。
本例では、試験用ウエハユニット100は、接続用ウエハ110、および、接続用ウエハ110に対して被試験ウエハ300と反対側に配される回路用ウエハ150を有する。そして、接続用ウエハ110における被試験ウエハ300と対向する面にヒータ123を設けられるとともに、回路用ウエハ150における被試験ウエハ300から遠い側の面に制御回路122および試験回路130が設けられる。これにより、制御回路122および試験回路130にヒータ123からの放熱による影響が生じにくい。
図10は、単位セル151−1、単位セル111−1、および、被試験チップ310−1の断面の他の一例を示す図である。図10において、図3〜図5および図9等を参照して説明した構成と略同じ構成については、同じ符号を付して説明を一部省略する。
本例では、被試験ウエハ300における被試験チップ310−1の上面には、複数の端子312(312−1、312−2、312−3)が設けられる。また、回路用ウエハ150における単位セル151−1の下面153には、上記複数の端子312(312−1、312−2、312−3)と異なるピッチで複数の接続用ウエハ側パッド159(159−1、159−2、159−3)が設けられる。
一方、接続用ウエハ110の単位セル111−1の上面112には、上記複数の接続用ウエハ側パッド159(159−1、159−2、159−3)に対応する位置に複数の回路用ウエハ側パッド118(118−1、118−2、118−3)が設けられる。また、単位セル111−1の下面113には、上記複数の端子312(312−1、312−2、312−3)に対応する位置に複数の被試験ウエハ側パッド119(119−1、119−2、119−3)が設けられる。
そして、単位セル111−1において、それぞれの回路用ウエハ側パッド118は、対応する被試験ウエハ側パッド119と電気的に接続される。例えば、回路用ウエハ側パッド118−1は、パターン配線116およびビア117−1を介して被試験ウエハ側パッド119−1と電気的に接続される。
このように、制御回路122および試験回路130が設けられる回路用ウエハ150のパッドと、被試験ウエハ300における端子のピッチが異なる場合でも、その間にピッチを変換するための接続用ウエハ110を設けることにより、当該回路用ウエハ150と当該被試験ウエハ300のパッド−端子間を電気的に接続することができる。また、本例のようにピッチを変換するための接続用ウエハ110を用いれば、端子配置の異なる被試験ウエハ300毎に回路用ウエハ150を設ける必要がないので、回路用ウエハ150の汎用性が高まる。
図11は、単位セル151−1、単位セル111−1、および、被試験チップ310−1の断面の他の一例を示す図である。図11において、図3〜図5、図9、および図10等を参照して説明した構成と略同じ構成については、同じ符号を付して説明を一部省略する。
本例では、図9を参照して説明した構成に対して、温度センサ124、および温度センサ124と制御回路122とを電気的に接続するためのパターン配線、パッド、ビア等を有しない。また、本例では、制御回路122は、試験回路130とパターン配線156を介して電気的に接続される。
本例では、制御回路122は、試験が実施されている状態における被試験チップ310−1の消費電流を試験回路130を流れる電流値に基づいて検出する。そして、制御回路122は、検出した消費電流の大きさに基づいて、ヒータ123を制御する。上記検出および制御については、図4を参照して説明した上記構成における検出および制御と同様であるので説明を省略する。
本例では、単位セル151−1の接続用ウエハ側パッド159と、被試験チップ310−1の端子312の位置が互いに対応していない。すなわち、回路用ウエハ150と被試験ウエハ300とを、対応する単位セル151と被試験チップ310の位置を合わせて近接させた場合に、接続用ウエハ側パッド159と端子312とを直接には接続させることができない。しかしながら、回路用ウエハ150と被試験ウエハ300との間に、異なる位置に設けられるパッド−端子間を接続するための接続用ウエハ110を設けることにより、接続用ウエハ側パッド159と端子312とを電気的に接続させることができる。
図12は、単位セル151−1、単位セル111−1、および、被試験チップ310−1の断面の他の一例を示す図である。図12において、図3〜図5、図9〜図11等を参照して説明した構成と略同じ構成については、同じ符号を付して説明を一部省略する。
本例では、図11を参照して説明した構成に対して、ヒータ123、およびヒータ123と制御回路122とを電気的に接続するためのパターン配線、パッド、ビア等を有しない。
本例では、制御回路122は、試験が実施されている状態における被試験チップ310−1の消費電流を試験回路130を流れる電流値に基づいて検出する。そして、制御回路122は、検出した消費電流の大きさに基づいて、被試験チップ310に与えられる電流を調整する。上記検出および調整については、図5を参照して説明した上記構成における検出および調整と同様であるので説明を省略する。
本例では、図11を参照して説明した構成と同様に、回路用ウエハ150と被試験ウエハ300との間に、異なる位置に設けられるパッド−端子間を接続するための接続用ウエハ110を設けることにより、接続用ウエハ側パッド159と端子312とを電気的に接続させることができる。
図13は、試験システム400のチャンバ20内に設けられるプローブ装置200の他の構成例を示す断面図である。本例において、プローブ装置200は、例えば、被試験ウエハ300と電気的に接続するとともに、制御装置10からの制御信号に応じて、被試験ウエハ300との間で信号を受け渡すことにより、被試験ウエハ300を試験する。
プローブ装置200は、試験用ウエハユニット100、ウエハ側シール部224、ウエハトレイ226、ウエハステージ228、および、減圧部234を有する。試験用ウエハユニット100は、接続用ウエハ110、配線基板202、支持部204、装置側異方性導電シート212、装置側シール部214、ウエハ側異方性導電シート218、メンブレン222、および、固定リング220を含む。
図13は、接続用ウエハ110および回路用ウエハ150を用いる場合の、プローブ装置200の構成例を示す図である。なお、プローブ装置200の被試験ウエハ300側の構成は、図7を参照して説明した構成と同一であるので説明を省略して示す。
回路用ウエハ150の上面には、図2から図7に関連して説明した接続用ウエハ110と同様に装置側異方性導電シート212が配置される。また、接続用ウエハ110の下面には、図2から図7に関連して説明した接続用ウエハ110と同様に、ウエハ側異方性導電シート218が配置される。
また、本例のプローブ装置200では、接続用ウエハ110と回路用ウエハ150との間にも、異方性導電シート252が配置される。なお、これらの構成は、配線基板202およびメンブレン222の間の空間に設けられる。本例のプローブ装置200により被試験ウエハ300を試験する場合の動作については、図7を参照して説明したプローブ装置200と同様であるので説明を省略する。
以上、発明を実施の形態を用いて説明したが、発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (11)

  1. 被試験ウエハに形成された複数の被試験チップと電気的に接続する試験用ウエハユニットであって、
    前記被試験ウエハと対向して配置され、それぞれの前記被試験チップと電気的に接続される接続用ウエハと、
    前記接続用ウエハに設けられ、前記被試験ウエハの温度分布を調整する温度分布調整部と
    を備え、
    前記温度分布調整部は、それぞれの前記被試験チップと対向する位置に設けられ、それぞれの前記被試験チップの温度を調整する複数の個別温度調整部を有する試験用ウエハユニット。
  2. 前記接続用ウエハは、前記被試験ウエハと対応する形状を有する
    請求項1に記載の試験用ウエハユニット。
  3. それぞれの前記個別温度調整部は、対応する前記被試験チップの電力消費に応じた情報を検出し、検出結果に基づいて前記被試験チップの温度を調整する
    請求項1または2に記載の試験用ウエハユニット。
  4. それぞれの前記個別温度調整部は、前記被試験チップを加熱するヒータを有する
    請求項3に記載の試験用ウエハユニット。
  5. それぞれの前記個別温度調整部は、前記被試験チップに供給する電流を調整する
    請求項3に記載の試験用ウエハユニット。
  6. 前記接続用ウエハと対向して設けられ、前記接続用ウエハを介して前記被試験ウエハに電気的に接続される回路用ウエハと、
    複数の前記被試験チップと対応して前記回路用ウエハに設けられ、前記接続用ウエハを介して、それぞれ対応する前記被試験チップを試験する複数の試験回路と
    を更に備える請求項4に記載の試験用ウエハユニット。
  7. 複数の前記個別温度調整部は、
    複数の前記被試験チップのそれぞれに対応して前記回路用ウエハに設けられ、対応する前記被試験チップに供給される電源電流の検出結果に基づいて、対応する前記ヒータを制御する
    請求項6に記載の試験用ウエハユニット。
  8. 前記ヒータは、前記接続用ウエハにおいて、前記回路用ウエハと対向する面の裏面に設けられ、
    前記試験回路は、前記回路用ウエハにおいて、前記接続用ウエハと対向する面の裏面に設けられる
    請求項6に記載の試験用ウエハユニット。
  9. 前記接続用ウエハには、前記回路用ウエハと対向する面に、それぞれの前記試験回路と電気的に接続される複数の回路用ウエハ側パッドが形成され、前記回路用ウエハと対向する面の裏面に、それぞれの前記被試験チップと電気的に接続される複数の被試験ウエハ側パッドが形成される
    請求項8に記載の試験用ウエハユニット。
  10. 複数の前記被試験ウエハ側パッドは、複数の前記回路用ウエハ側パッドとは異なる間隔で配置される
    請求項9に記載の試験用ウエハユニット。
  11. 被試験ウエハに形成された複数の被試験チップを試験する試験システムであって、
    複数の前記被試験チップと電気的に接続する請求項1から10のいずれか一項に記載の試験用ウエハユニットと、
    前記試験用ウエハユニットを介して、それぞれの前記被試験チップを試験する制御装置と
    を備える試験システム。
JP2010512888A 2008-05-21 2008-05-21 試験用ウエハユニットおよび試験システム Expired - Fee Related JP4722227B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/059389 WO2009141906A1 (ja) 2008-05-21 2008-05-21 試験用ウエハユニットおよび試験システム

Publications (2)

Publication Number Publication Date
JP4722227B2 true JP4722227B2 (ja) 2011-07-13
JPWO2009141906A1 JPWO2009141906A1 (ja) 2011-09-29

Family

ID=41339855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010512888A Expired - Fee Related JP4722227B2 (ja) 2008-05-21 2008-05-21 試験用ウエハユニットおよび試験システム

Country Status (5)

Country Link
US (1) US8289040B2 (ja)
JP (1) JP4722227B2 (ja)
KR (1) KR101221079B1 (ja)
TW (1) TWI388022B (ja)
WO (1) WO2009141906A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041422B2 (en) * 2011-03-31 2015-05-26 Intel Mobile Communications GmbH Circuit arrangement with a plurality of on-chip monitor circuits and a control circuit and corresponding methods
JP6782103B2 (ja) * 2016-06-21 2020-11-11 株式会社日本マイクロニクス プローブカード、検査装置および検査方法
WO2019017504A1 (ko) * 2017-07-18 2019-01-24 이상훈 웨이퍼 레벨에서 온도 및 알에프 특성 모니터링이 가능한 알에프 파워 소자
CN113432737A (zh) * 2020-03-19 2021-09-24 长鑫存储技术有限公司 晶圆卡盘温度量测及温度校准的方法和温度量测系统
KR102228317B1 (ko) * 2020-10-26 2021-03-16 주식회사 프로이천 웨이퍼 테스트용 프로브 카드
US11480593B1 (en) * 2021-07-30 2022-10-25 Rohde & Schwarz Gmbh & Co. Kg Measurement system and method of determining an energy usage parameter of an electronic device under test
CN113687206B (zh) * 2021-10-21 2022-01-04 常州欣盛半导体技术股份有限公司 晶片测试板、晶片测试系统和晶片测试方法
US11828795B1 (en) 2022-10-21 2023-11-28 AEM Holdings Ltd. Test system with a thermal head comprising a plurality of adapters for independent thermal control of zones
US11796589B1 (en) 2022-10-21 2023-10-24 AEM Holdings Ltd. Thermal head for independent control of zones
US20240194281A1 (en) * 2022-12-13 2024-06-13 Micron Technology, Inc. Thermal conduction based batch testing system
US11828796B1 (en) 2023-05-02 2023-11-28 AEM Holdings Ltd. Integrated heater and temperature measurement
US12013432B1 (en) 2023-08-23 2024-06-18 Aem Singapore Pte. Ltd. Thermal control wafer with integrated heating-sensing elements
US12000885B1 (en) 2023-12-20 2024-06-04 Aem Singapore Pte. Ltd. Multiplexed thermal control wafer and coldplate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000249722A (ja) * 1999-01-29 2000-09-14 Advantest Corp フォトリソグラフィで形成するコンタクトストラクチャ
JP2007121245A (ja) * 2005-10-31 2007-05-17 Toshiba Corp プローブカード
JP2007311712A (ja) * 2006-05-22 2007-11-29 Ricoh Co Ltd 半導体ウエハー試験方法、プログラム、記録媒体、及び半導体ウエハー試験装置
JP2008039768A (ja) * 2006-07-10 2008-02-21 Tokyo Electron Ltd プローブカード
JP2008277831A (ja) * 2007-05-04 2008-11-13 Qimonda Ag プローバ装置およびその操作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309090A (en) * 1990-09-06 1994-05-03 Lipp Robert J Apparatus for heating and controlling temperature in an integrated circuit chip
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP2727408B2 (ja) * 1994-02-25 1998-03-11 エージングテスタ開発協同組合 半導体チップ試験装置
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
US6535003B2 (en) 1999-01-29 2003-03-18 Advantest, Corp. Contact structure having silicon finger contactor
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
JP2002222839A (ja) 2001-01-29 2002-08-09 Advantest Corp プローブカード
US6871307B2 (en) * 2001-10-10 2005-03-22 Tower Semiconductorltd. Efficient test structure for non-volatile memory and other semiconductor integrated circuits
US6861860B2 (en) * 2002-05-17 2005-03-01 Stmicroelectronics, Inc. Integrated circuit burn-in test system and associated methods
US6825681B2 (en) * 2002-07-19 2004-11-30 Delta Design, Inc. Thermal control of a DUT using a thermal control substrate
US20040012405A1 (en) * 2002-07-19 2004-01-22 Chipmos Technologies (Bermuda) Ltd. Probe card with full wafer contact configuration
JP2004260188A (ja) * 2004-02-27 2004-09-16 Renesas Technology Corp 半導体集積回路装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000249722A (ja) * 1999-01-29 2000-09-14 Advantest Corp フォトリソグラフィで形成するコンタクトストラクチャ
JP2007121245A (ja) * 2005-10-31 2007-05-17 Toshiba Corp プローブカード
JP2007311712A (ja) * 2006-05-22 2007-11-29 Ricoh Co Ltd 半導体ウエハー試験方法、プログラム、記録媒体、及び半導体ウエハー試験装置
JP2008039768A (ja) * 2006-07-10 2008-02-21 Tokyo Electron Ltd プローブカード
JP2008277831A (ja) * 2007-05-04 2008-11-13 Qimonda Ag プローバ装置およびその操作方法

Also Published As

Publication number Publication date
TW201001584A (en) 2010-01-01
WO2009141906A1 (ja) 2009-11-26
KR20100126831A (ko) 2010-12-02
JPWO2009141906A1 (ja) 2011-09-29
US20110095777A1 (en) 2011-04-28
KR101221079B1 (ko) 2013-01-11
TWI388022B (zh) 2013-03-01
US8289040B2 (en) 2012-10-16

Similar Documents

Publication Publication Date Title
JP4722227B2 (ja) 試験用ウエハユニットおよび試験システム
US8427187B2 (en) Probe wafer, probe device, and testing system
US20060279306A1 (en) Test equipment of semiconductor devices
JP2004503924A (ja) 集積化された温度センシングダイオードを用いて試験中のウェハおよびデバイスの温度を制御する装置およびその方法
JP5269897B2 (ja) 試験システムおよび試験用基板ユニット
JP5208208B2 (ja) 製造方法および試験用ウエハユニット
JPWO2009130794A1 (ja) 試験システムおよびプローブ装置
KR101265974B1 (ko) 프로브 장치 및 시험 시스템
KR20070070769A (ko) 반도체 패키지의 테스트 소켓 장치
CN106153986B (zh) 用于裸芯片的测试接口板和用于裸芯片的测试系统
JP5351151B2 (ja) 試験システム
KR20200144514A (ko) 챔버리스 고온 테스트 장치 및 그 테스트 보드
WO2009147719A1 (ja) 試験システム
JP2012256799A (ja) 半導体検査装置
TWI449933B (zh) 晶片之測試系統
KR200235110Y1 (ko) 웨이퍼 프로버 스테이션용 핫척
KR20230157246A (ko) 반도체 디바이스를 테스트하기 위한 방법 및 장치
JP2011060911A (ja) ウエハテスト装置
JP5151170B2 (ja) 温度試験装置およびその温度調整方法
KR20060071554A (ko) 테스트 핸들러의 온도 시뮬레이션 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110405

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees