KR101221079B1 - 시험용 웨이퍼 유닛 및 시험 시스템 - Google Patents

시험용 웨이퍼 유닛 및 시험 시스템 Download PDF

Info

Publication number
KR101221079B1
KR101221079B1 KR1020107023756A KR20107023756A KR101221079B1 KR 101221079 B1 KR101221079 B1 KR 101221079B1 KR 1020107023756 A KR1020107023756 A KR 1020107023756A KR 20107023756 A KR20107023756 A KR 20107023756A KR 101221079 B1 KR101221079 B1 KR 101221079B1
Authority
KR
South Korea
Prior art keywords
wafer
test
under test
unit
circuit
Prior art date
Application number
KR1020107023756A
Other languages
English (en)
Other versions
KR20100126831A (ko
Inventor
요시오 코모토
요시하루 우메무라
신이치 하마구치
야스시 카와구치
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20100126831A publication Critical patent/KR20100126831A/ko
Application granted granted Critical
Publication of KR101221079B1 publication Critical patent/KR101221079B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

피시험 웨이퍼에 형성된 복수의 피시험 칩과 전기적으로 접속하는 시험용 웨이퍼 유닛에 있어서, 피시험 웨이퍼와 대향하여 배치되어, 각각의 피시험 칩과 전기적으로 접속되는 접속용 웨이퍼와, 접속용 웨이퍼에 설치되어, 피시험 웨이퍼의 온도 분포를 조정하는 온도 분포 조정부를 포함하는 시험용 웨이퍼 유닛을 제공한다. 또한, 상기 시험용 웨이퍼 유닛에서, 접속용 웨이퍼는, 피시험 웨이퍼와 대응하는 형상을 가지며, 온도 분포 조정부는, 각각의 피시험 칩과 대향하는 위치에 설치되어, 각각의 피시험 칩의 온도를 조정하는 복수의 개별 온도 조정부를 가지는 것이 바람직하다.

Description

시험용 웨이퍼 유닛 및 시험 시스템{TESTING WATER UNIT AND TESTING SYSTEM}
본 발명은, 시험용 웨이퍼 유닛 및 해당 시험용 웨이퍼 유닛을 구비한 시험 시스템에 관한 것이다. 특히 본 발명은, 복수의 반도체 칩이 형성된 반도체 웨이퍼의 온도 분포를 조정하는 온도 분포 조정부를 가지는 시험용 웨이퍼 유닛 및 해당 시험용 웨이퍼 유닛을 구비한 시험 시스템에 관한 것이다.
반도체 칩의 시험에 있어서, 복수의 반도체 칩이 형성된 반도체 웨이퍼 상태로, 각 반도체 칩의 양부를 시험하는 장치가 알려져 있다(예를 들면, 특허 문헌 1 참조). 해당 장치는, 반도체 웨이퍼 상의 복수의 반도체 칩과 일괄하여 전기적으로 접속 가능한 프로브 카드를 구비하여, 동시에 복수의 반도체 칩을 시험할 수 있다.
일본특허공개 2002-222839호 공보
동시에 복수의 반도체 칩에 대해서 시험을 실시했을 때에, 예를 들면 특정의 반도체 칩에서 과전류가 생겼을 경우, 해당 반도체 칩은, 주위의 시험 중인 반도체 칩에 비하여, 온도가 상승하는 일이 있다. 이 경우, 주위의 반도체 칩의 온도도 많이 상승하므로, 해당 과전류가 생긴 반도체 칩의 주위의 반도체 칩을 다른 반도체 칩과 같은 온도 조건으로 시험할 수 없다는 과제가 있었다.
여기에서, 본 발명은, 상기의 과제를 해결할 수 있는 시험용 웨이퍼 유닛 및 해당 시험용 웨이퍼 유닛을 구비한 시험 시스템을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에서의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제1 형태에서는, 피시험 웨이퍼에 형성된 복수의 피시험 칩과 전기적으로 접속하는 시험용 웨이퍼 유닛에 있어서, 피시험 웨이퍼와 대향하여 배치되어, 각각의 피시험 칩과 전기적으로 접속되는 접속용 웨이퍼와, 접속용 웨이퍼에 설치되어, 피시험 웨이퍼의 온도 분포를 조정하는 온도 분포 조정부를 포함하는 시험용 웨이퍼 유닛을 제공한다. 또한, 본 발명의 제2 형태에서는, 피시험 웨이퍼에 형성된 복수의 피시험 칩을 시험하는 시험 시스템에 있어서, 복수의 피시험 칩과 전기적으로 접속하는 시험용 웨이퍼 유닛과, 시험용 웨이퍼 유닛을 통해서, 각각의 피시험 칩을 시험하는 제어 장치를 포함하고, 시험용 웨이퍼 유닛은, 피시험 웨이퍼와 대향하여 배치되어, 각각의 피시험 칩과 전기적으로 접속되는 접속용 웨이퍼와, 접속용 웨이퍼에 설치되어, 피시험 웨이퍼의 온도 분포를 조정하는 온도 분포 조정부를 포함하는 시험 시스템을 제공한다.
또한, 상기의 발명의 개요는, 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 본 발명의 일 실시 형태에 관한 시험 시스템(400)의 개요를 나타내는 도면이다.
도 2는 본 발명의 일 실시 형태에 관한 시험 시스템(400)의 구성예를 나타내는 개략도이다.
도 3은 접속용 웨이퍼(110)의 단위 셀(111-1), 및 피시험 웨이퍼(300)의 피시험 칩(310-1)의 단면의 일례를 나타내는 도면이다.
도 4는 접속용 웨이퍼(110)의 단위 셀(111-1), 및 피시험 웨이퍼(300)의 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다.
도 5는 접속용 웨이퍼(110)의 단위 셀(111-1), 및 피시험 웨이퍼(300)의 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다.
도 6은 시험 회로(130)의 기능 구성예를 나타내는 블록도이다.
도 7은 시험 시스템(400)의 챔버(20) 내에 설치되는 프로브 장치(200)의 구성예를 나타내는 단면도이다.
도 8은 시험 시스템(400)의 다른 구성예를 나타내는 개략도이다.
도 9는 회로용 웨이퍼(150)의 단위 셀(151-1), 접속용 웨이퍼(110)의 단위 셀(111-1), 및 피시험 웨이퍼(300)의 피시험 칩(310-1)의 단면의 일례를 나타내는 도면이다.
도 10은 단위 셀(151-1), 단위 셀(111-1), 및 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다.
도 11은 단위 셀(151-1), 단위 셀(111-1), 및 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다.
도 12는 단위 셀(151-1), 단위 셀(111-1), 및 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다.
도 13은 시험 시스템(400)의 챔버(20) 내에 설치되는 프로브 장치(200)의 다른 구성예를 나타내는 단면도이다.
이하, 발명의 실시 형태를 통해서 본 발명을 설명하지만, 이하의 실시 형태는 청구의 범위에 걸리는 발명을 한정하는 것은 아니다. 또한, 실시 형태 중에서 설명되는 특징의 조합의 모두가 발명의 해결 수단에 필수라고는 할 수 없다.
도 1은, 본 발명의 일 실시 형태에 관한 시험 시스템(400)의 개요를 나타내는 도면이다. 시험 시스템(400)은, 복수의 반도체 칩이 형성된 피시험 웨이퍼(300)에서의 시험 대상인 복수의 반도체 칩(이하, 「피시험 칩」이라 한다)을 시험한다. 또한, 시험 시스템(400)은, 복수의 피시험 웨이퍼(300)를 병행하여 시험하여도 된다. 시험 시스템(400)은, 제어 장치(10), 복수의 챔버(20)(20-1, 20-2, 20-3, 20-4), 수송 장치(40), 및 웨이퍼 카셋트(60)를 구비한다.
제어 장치(10)는, 시험 시스템(400)을 제어한다. 예를 들면 제어 장치(10)는, 챔버(20), 수송 장치(40), 및 웨이퍼 카셋트(60)를 제어하여도 된다. 복수의 챔버(20)는, 각각 시험해야 할 피시험 웨이퍼(300)를 순차적으로 수취하여, 챔버(20)의 내부에서 피시험 웨이퍼(300)를 시험한다. 각각의 챔버(20)는, 독립하여 피시험 웨이퍼(300)를 시험하여도 된다. 즉, 각각의 챔버(20)는, 다른 챔버(20)와 동기하지 않고 , 피시험 웨이퍼(300)를 시험하여도 된다.
웨이퍼 카셋트(60)는, 복수의 피시험 웨이퍼(300)를 격납한다. 수송 장치(40)는, 웨이퍼 카셋트(60)가 격납한 각각의 피시험 웨이퍼(300)를, 비어 있는 어느 하나의 챔버(20) 내에 수송한다. 또한, 수송 장치(40)는, 시험이 종료된 피시험 웨이퍼(300)를, 챔버(20)로부터 반출하여 웨이퍼 카셋트(60)에 격납하여도 된다.
도 2는, 본 발명의 일 실시 형태에 관한 시험 시스템(400)의 구성예를 나타내는 개략도이다. 본 실시 형태의 시험 시스템(400)은, 예를 들면 도 2에 도시된 바와 같이, 복수의 피시험 칩(310)(310-1, 310-2,···)이 형성된 피시험 웨이퍼(300)를 시험한다. 이러한 복수의 피시험 칩(310)은, 예를 들면 피시험 웨이퍼(300)에 대해서 노광 등의 반도체 프로세스를 이용하여 형성되어도 된다.
시험용 웨이퍼 유닛(100)은, 접속용 웨이퍼(110)와, 온도 분포 조정부(120)를 구비한다. 접속용 웨이퍼(110)는, 피시험 웨이퍼(300)와 대향하여 배치된다. 접속용 웨이퍼(110)는, 피시험 웨이퍼(300)에서의 복수의 피시험 칩(310)의 각각에 대응하는 위치에 설치된 복수의 단위 셀(111)(111-1, 111-2,···)을 가진다. 따라서, 예를 들면 시험 시스템(400)의 챔버(20) 내에 설치되는 후술되는 프로브 장치(200)에서, 시험용 웨이퍼 유닛(100)과 피시험 웨이퍼(300)가 전기적으로 접속되었을 경우, 예를 들면 접속용 웨이퍼(110)에서의 단위 셀(111-1)의 단자와 피시험 웨이퍼(300)에서의 피시험 칩(310-1)의 패드가 전기적으로 접속된다.
제어 장치(10)는, 접속용 웨이퍼(110)를 통해서, 피시험 웨이퍼(300)에서의 각각의 피시험 칩(310)을 시험한다. 예를 들면 제어 장치(10)는, 시험용 웨이퍼 유닛(100)을 통해서, 각각의 피시험 칩(310)에 시험 신호를 공급하여도 된다. 또한, 제어 장치(10)는, 각각의 피시험 칩(310)이 시험 신호에 따라 출력하는 응답 신호를, 시험용 웨이퍼 유닛(100)을 통하여 수취하여, 응답 신호에 기초하여 각각의 피시험 칩(310)의 양부를 판정하여도 된다.
온도 분포 조정부(120)는, 피시험 웨이퍼(300)의 온도 분포를 조정한다. 구체적으로는, 온도 분포 조정부(120)는, 후술되는 프로브 장치(200)에 의해 피시험 웨이퍼(300)의 복수의 피시험 칩(310)에 대해서 양부를 시험했을 때에, 예를 들면 특정의 피시험 칩(310)에서의 과전류 혹은 전류 끊김 등에 기인하여 생긴 피시험 웨이퍼(300)의 국소적인 온도 변화를 검출하여, 해당 국소적인 온도 변화를 완화시킬 수 있도록 피시험 웨이퍼(300)의 온도 분포를 조정한다.
또한, 온도 분포 조정부(120)는, 도 2에서 접속용 웨이퍼(110)와는 별개로 도시되지만, 접속용 웨이퍼(110)에 설치되어도 된다. 온도 분포 조정부(120)는, 예를 들면, 복수의 피시험 칩(310)에 대응하여 설치되는 후술의 개별 온도 조정부(121)이어도 되고, 또한, 각각의 개별 온도 조정부(121)를 제어하는 제어 회로이어도 된다. 접속용 웨이퍼(110) 상에 에칭 등에 의해 패턴 형성되어도 된다.
도 3은, 접속용 웨이퍼(110)의 단위 셀(111-1), 및 피시험 웨이퍼(300)의 피시험 칩(310-1)의 단면의 일례를 나타내는 도면이다. 도 3에서는, 접속용 웨이퍼(110)에서의 단위 셀(111-1)과, 피시험 웨이퍼(300)에서의 해당 단위 셀(111-1)에 대향하는 피시험 칩(310-1)을 대표로 도시한다. 또한, 도 3에 도시된 단위 셀(111-1) 이외의 단위 셀(111)에 대해서는, 각각 같은 구성을 가지므로 설명을 생략한다. 또한, 피시험 칩(310-1) 이외의 피시험 칩(310)에 대해서도, 각각 같은 구성을 가지므로 설명을 생략한다.
단위 셀(111-1)은, 개별 온도 조정부(121)와, 시험 회로(130)를 가진다. 개별 온도 조정부(121)는, 제어 회로(122), 히터(123), 및 온도 센서(124)를 포함한다. 제어 회로(122) 및 시험 회로(130)는, 단위 셀(111-1)에서의 피시험 칩(310)과 대향하는 면의 이면(이하, 「단위 셀(111-1)의 상면(112)」이라 한다)에 설치된다. 히터(123)는, 단위 셀(111-1)에서의 피시험 칩(310-1)과 대향하는 면(이하, 「단위 셀(111-1)의 하면(113)」이라 한다)에 설치된다.
단위 셀(111-1)의 상면(112)에는, 장치측 패드(114)가 설치된다. 또한, 단위 셀(111-1)의 하면(113)에는, 피시험 칩(310-1)의 상면에 설치되는 단자(312)에 대응하는 위치에 피시험 웨이퍼측 패드(115)가 설치된다. 더욱이, 단위 셀(111-1)에는, 상면(112)으로부터 하면(113)에 관통하는 복수의 비아(117)(117-1, 117-2, 117-3)가 설치된다.
제어 회로(122)는, 패턴 배선(116) 및 비아(117-3)를 통해서 히터(123)와 전기적으로 접속된다. 또한, 제어 회로(122)는, 패턴 배선(116) 및 비아(117-2)를 통해서 온도 센서(124)와 전기적으로 접속한다.
시험 회로(130)는, 패턴 배선(116)을 통해서 장치측 패드(114)와 전기적으로 접속한다. 또한, 시험 회로(130)는, 장치측 패드(114)로부터 단위 셀(111-1)을 관통하여 설치되는 비아(117-1), 및 패턴 배선(116)을 통해서, 단위 셀(111-1)의 하면(113)에 설치되는 피시험 웨이퍼측 패드(115)와도 전기적으로 접속한다.
피시험 웨이퍼(300)의 시험 시에 있어서, 피시험 웨이퍼측 패드(115)는, 단자(312)와 근접한다. 또한, 히터(123) 및 온도 센서(124)의 각각의 선단은, 피시험 칩(310-1)의 상면에 근접한다. 그리고, 피시험 칩(310-1)을 포함한 복수의 피시험 칩에 대해서, 시험 시스템(400)에 의해 시험된다.
여기서, 시험 회로(130)는, 피시험 칩(310-1)에 대해서, 단자(312)를 통해서 소정의 시험 신호를 보내고, 또한, 해당 단자(312)를 통해서 피시험 칩(310-1)으로부터의 응답 신호를 수취한다. 이 때, 개별 온도 조정부(121)의 제어 회로(122)는, 피시험 칩(310-1)의 단자(312)를 통해서, 피시험 칩(310-1)의 전력 소비에 따른 정보를 검출한다. 본 예에서는, 제어 회로(122)는, 온도 센서(124)에 의해 측정되는 피시험 칩(310-1)의 표면 온도를 검출하여도 된다.
그리고, 제어 회로(122)는, 검출한 피시험 칩(310-1)의 표면 온도에 기초하여, 히터(123)를 제어한다. 예를 들면, 제어 회로(122)는, 검출한 피시험 칩(310-1)의 표면 온도가 소정 온도보다도 낮은 경우는, 피시험 칩(310-1)의 온도가 해당 소정 온도보다도 높아질 때까지 히터(123)에 의해 피시험 칩(310-1)을 가열한다. 여기서, 소정 온도는, 예를 들면, 양품인 피시험 칩(310)이, 시험 중에 전류에 의한 발열 등에 의해 도달하는 온도의 기준값, 혹은 해당 기준값에 기초하여 정한 관리 폭의 하한값이어도 된다.
도 4는, 접속용 웨이퍼(110)의 단위 셀(111-1), 및 피시험 웨이퍼(300)의 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다. 본 예에서는, 도 3을 참조하여 설명한 상기의 예와 비교하여 이하의 부분이 다르다. 즉, 제어 회로(122)는, 히터(123) 및 시험 회로(130)와 전기적으로 접속한다.
본 예에서는, 제어 회로(122)는, 시험되는 상태에서의 피시험 칩(310-1)의 소비 전류를 시험 회로(130)를 흐르는 전류값에 기초하여 검출한다. 그리고, 제어 회로(122)는, 검출한 소비 전류의 크기에 기초하여, 히터(123)를 제어한다.
구체적으로는, 제어 회로(122)는, 검출한 상기 소비 전류가 미리 정해진 값 보다도 작은 경우, 히터(123)에 의해 피시험 칩(310-1)을 가열한다. 구체적으로는, 제어 회로(122)는, 예를 들면, 양품인 피시험 칩(310)에 흐르는 전류에 의해 해당피시험 칩(310)이 소정 온도까지 가열되는 경우, 전류 끊김이 생기는 피시험 칩(310-1)이 해당 소정 온도와 실질적으로 같은 온도가 될 때까지 히터(123)에 의해 가열한다.
또한, 제어 회로(122)는, 검출한 상기 표면 온도가 미리 정해진 값보다도 클 때, 피시험 칩(310-1)에게 주는 전류를 조정하여도 된다. 즉, 이 경우, 피시험 칩(310-1)에게 주는 전류를 작게 하는 것으로, 피시험 칩(310-1)에 흐르는 전류의 크기를, 양품인 피시험 칩으로부터 검출되는 전류의 크기와 실질적으로 같거나 또는 그 보다도 작은 레벨로 조정한다. 이 때, 제어 회로(122)는, 예를 들면 제어 장치(10)에 대해서 피시험 칩(310-1)에 주는 전류를 작게 해야 하는 취지의 신호를 출력하여도 되고, 또한, 시험 회로(130)에 대해서 해당 신호를 출력하여도 된다.
도 5는, 접속용 웨이퍼(110)의 단위 셀(111-1), 및 피시험 웨이퍼(300)의 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다. 본 예에서는, 도 3 및 도 4를 참조하여 설명한 상기의 각 예와 비교하여, 개별 온도 조정부(121)가 히터(123) 및 온도 센서(124)를 포함하지 않는 점에서 다르다.
본 예에서는, 제어 회로(122)는, 시험되는 상태에서의 피시험 칩(310-1)의 소비 전류를 시험 회로(130)를 흐르는 전류값에 기초하여 검출한다. 그리고, 제어 회로(122)는, 검출한 소비 전류의 크기에 기초하여, 피시험 칩(310)에게 주는 전류를 조정한다.
구체적으로는, 제어 회로(122)는, 검출한 상기 소비 전류가 미리 정해진 값보다도 작은 경우, 피시험 칩(310)에게 주는 전류를 크게 하는 것으로, 피시험 칩(310)에 흐르는 전류의 크기를, 양품인 피시험 칩으로부터 검출되는 전류의 크기와 실질적으로 같은 레벨로 조정하여도 된다. 또한, 제어 회로(122)는, 검출한 상기 소비 전류가 미리 정해진 값보다도 큰 경우, 피시험 칩(310)에게 주는 전류를 작게 하는 것으로, 피시험 칩(310)에 흐르는 전류의 크기를, 양품인 피시험 칩으로부터 검출되는 전류의 크기와 실질적으로 같은 레벨로 조정하여도 된다.
또한, 제어 회로(122)는, 예를 들면 제어 장치(10)에 대해서 피시험 칩(310)에게 주는 전류를 조정해야 할 취지의 신호를 출력하여도 되고, 또한, 시험 회로(130)에 대해서 해당 신호를 출력하여도 된다.
이와 같이, 개별 온도 조정부(121)는, 시험 시에 피시험 칩(310-1)이 불량인 것 등에 의해 피시험 칩(310-1)에 과전류 혹은 전류 끊김이 생겼을 경우에서도, 피시험 칩(310-1)의 온도를 양품인 피시험 칩의 온도와 실질적으로 같아지도록, 피시험 칩(310-1)의 표면 온도, 또는, 피시험 칩(310-1)에게 주는 전류를 조정한다. 또한, 피시험 칩(310-1)을 포함한 피시험 웨이퍼(300)의 다른 피시험 칩(310)에 대해서도, 개별 온도 조정부(121)에 의한 상기 온도 조정과 같이, 각각의 피시험 칩(310)에 대응하는 개별 온도 조정부가 온도 조정을 실시한다.
따라서, 피시험 웨이퍼(300)의 각각의 피시험 칩(310)은, 시험 시에 있어서 주위의 복수의 피시험 칩(310-1)에 과전류 혹은 전류 끊김이 생겼을 경우에서도, 온도 변화의 영향을 거의 받지 않고 시험이 실시된다. 따라서, 각각의 피시험 칩(310)의 시험 정밀도가 향상한다.
도 6은, 시험 회로(130)의 기능 구성예를 나타내는 블록도이다. 시험 회로(130)는, 패턴 발생부(522), 파형 성형부(530), 드라이버(532), 컴퍼레이터(534), 타이밍 발생부(536), 논리 비교부(538), 특성 측정부(540), 및 전원 공급부(542)를 가진다. 또한, 시험 회로(130)는, 접속되는 피시험 칩(310)의 입출력 핀의 핀 마다, 도 6에 도시된 구성을 가져도 된다. 이러한 구성은, 노광 등의 반도체 프로세스에 의해, 접속용 웨이퍼(110)에 형성되어도 된다.
패턴 발생부(522)는, 시험 신호의 논리 패턴을 생성한다. 본 예의 패턴 발생부(522)는, 패턴 메모리(524), 기대값 메모리(526), 및 페일 메모리(528)를 가진다. 패턴 발생부(522)는, 패턴 메모리(524)에 미리 격납된 논리 패턴을 출력하여도 된다. 패턴 메모리(524)는, 시험 개시 전에 제어 장치(10)로부터 주어지는 논리 패턴을 격납하여도 된다. 또한, 패턴 발생부(522)는, 미리 주어지는 알고리즘에 기초하여 해당 논리 패턴을 생성하여도 된다.
파형 성형부(530)는, 패턴 발생부(522)로부터 주어지는 논리 패턴에 기초하여, 시험 신호의 파형을 성형한다. 예를 들면 파형 성형부(530)는, 논리 패턴의 각 논리값에 따른 전압을, 소정의 비트 기간씩 출력하는 것으로, 시험 신호의 파형을 성형하여도 된다.
드라이버(532)는, 파형 성형부(530)로부터 주어지는 파형에 따른 시험 신호를 출력한다. 드라이버(532)는, 타이밍 발생부(536)로부터 주어지는 타이밍 신호에 따라, 시험 신호를 출력하여도 된다. 예를 들면 드라이버(532)는, 타이밍 신호와 동일 주기의 시험 신호를 출력하여도 된다. 드라이버(532)가 출력하는 시험 신호는, 피시험 웨이퍼측 패드(115) 등을 통해서, 대응하는 피시험 칩(310)에 공급된다.
컴퍼레이터(534)는, 피시험 칩(310)이 출력하는 응답 신호를 측정한다. 예를 들면 컴퍼레이터(534)는, 타이밍 발생부(536)로부터 주어지는 스트로브 신호에 따라 응답 신호의 논리값을 순차적으로 검출하는 것으로, 응답 신호의 논리 패턴을 측정하여도 된다.
논리 비교부(538)는, 컴퍼레이터(534)가 측정한 응답 신호의 논리 패턴에 기초하여, 대응하는 피시험 칩(310)의 양부를 판정하는 판정부로서 기능한다. 예를 들면 논리 비교부(538)는, 패턴 발생부(522)로부터 주어지는 기대값 패턴과 컴퍼레이터(534)가 검출한 논리 패턴이 일치하는지 여부에 의해, 피시험 칩(310)의 양부를 판정하여도 된다. 패턴 발생부(522)는, 기대값 메모리(526)에 미리 격납된 기대값 패턴을, 논리 비교부(538)에 공급하여도 된다. 기대값 메모리(526)는, 시험 개시 전에 제어 장치(10)로부터 주어지는 논리 패턴을 격납하여도 된다. 또한, 패턴 발생부(522)는, 미리 주어지는 알고리즘에 기초하여 해당 기대값 패턴을 생성하여도 된다.
페일 메모리(528)는, 논리 비교부(538)에서의 비교 결과를 격납한다. 예를 들면, 피시험 칩(310)의 메모리 영역을 시험하는 경우, 페일 메모리(528)는, 피시험 칩(310)의 어드레스마다, 논리 비교부(538)에서의 양부 판정 결과를 격납하여도 된다. 제어 장치(10)는, 페일 메모리(528)가 격납한 양부 판정 결과를 독출하여도 된다. 예를 들면, 장치측 패드(114)는, 페일 메모리(528)가 격납한 양부 판정 결과를, 시험용 웨이퍼 유닛(100)의 외부, 예를 들면 제어 장치(10)에 출력하여도 된다.
또한, 특성 측정부(540)는, 드라이버(532)가 출력하는 전압 또는 전류의 파형을 측정한다. 예를 들면 특성 측정부(540)는, 드라이버(532)로부터 피시험 칩(310)에 공급하는 전류 또는 전압의 파형이, 소정의 사양을 만족하는지 여부에 기초하여, 피시험 칩(310)의 양부를 판정하는 판정부로서 기능하여도 된다.
전원 공급부(542)는, 피시험 칩(310)을 구동하는 전원 전력을 공급한다. 예를 들면 전원 공급부(542)는, 시험 중에 제어 장치(10)로부터 주어지는 전력에 따른 전원 전력을, 피시험 칩(310)에 공급하여도 된다. 또한, 전원 공급부(542)는, 시험 회로(130)의 각 구성 요소에 구동 전력을 공급하여도 된다.
시험 회로(130)가 이러한 구성을 가지는 것으로, 제어 장치(10)의 규모를 저감한 시험 시스템을 실현할 수 있다. 예를 들면 제어 장치(10)로서, 범용의 퍼스널 컴퓨터 등을 이용할 수 있다.
도 7은, 시험 시스템(400)의 챔버(20) 내에 설치되는 프로브 장치(200)의 구성예를 나타내는 단면도이다. 본 예에 있어서, 프로브 장치(200)는, 예를 들면, 피시험 웨이퍼(300)와 전기적으로 접속함과 함께, 제어 장치(10)로부터의 제어 신호에 따라, 피시험 웨이퍼(300)와의 사이에 신호를 주고 받는 것으로, 피시험 웨이퍼(300)를 시험한다.
프로브 장치(200)는, 시험용 웨이퍼 유닛(100), 웨이퍼측 씰부(224), 웨이퍼 트레이(226), 웨이퍼 스테이지(228), 및 감압부(234)를 가진다. 시험용 웨이퍼 유닛(100)은, 접속용 웨이퍼(110), 배선 기판(202), 지지부(204), 장치측 이방성 도전 시트(212), 장치측 씰부(214), 웨이퍼측 이방성 도전 시트(218), 멤브레인(222), 및 고정 링(220)을 포함한다.
본 예에서, 시험 대상으로 되는 피시험 웨이퍼(300)는, 예를 들면 원반 형상의 반도체 기판이어도 되고, 보다 구체적으로는, 실리콘, 화합물 반도체, 그 외의 반도체 기판이어도 된다. 피시험 웨이퍼(300)는, 프로브 장치(200)에서, 웨이퍼 트레이(226) 상에 재치된다. 또한, 피시험 웨이퍼(300)는, 표면에 복수의 패드를 가져도 된다.
배선 기판(202)은, 예를 들면 프린트 기판에 배선 및 단자가 형성된 기판이고, 하면에 복수의 단자를 가진다. 접속용 웨이퍼(110)는, 피시험 웨이퍼(300)와 대응하는 형상을 가지는 반도체 기판이어도 되고, 배선 기판(202)과 피시험 웨이퍼(300)의 사이에서 피시험 웨이퍼(300)와 대향하여 배치된다. 접속용 웨이퍼(110)는, 예를 들면 피시험 웨이퍼(300)가 원반 형상의 반도체 기판인 경우, 피시험 웨이퍼(300)와 실질적으로 동일한 직경, 또는 피시험 웨이퍼(300)보다도 큰 직경을 가지는 원형, 반원형, 혹은 부채꼴 등의 형상을 가지는 반도체 기판이어도 된다. 또한, 접속용 웨이퍼(110)의 형상은, 피시험 웨이퍼(300)의 상면이 적어도 일부와 대향하는 형상이면, 이에 한정되지 않는다.
접속용 웨이퍼(110)의 상면 즉 배선 기판(202) 측의 면상에는, 배선 기판(202)의 상기 복수의 단자에 대응하는 위치에 패드가 설치된다. 또한, 접속용 웨이퍼(110)의 하면 즉 피시험 웨이퍼(300) 측의 면상에는, 피시험 웨이퍼(300)의 상면에 설치되는 패드에 대응하는 위치에 단자(이하, 「피시험 웨이퍼측 단자」라 한다)가 설치된다. 또한, 피시험 웨이퍼(300)의 상면에 단자가 설치되는 경우는, 접속용 웨이퍼(110)의 하면에는, 상기 단자에 대신하여 패드가 설치되는 것이 바람직하다.
장치측 이방성 도전 시트(212)는, 배선 기판(202)과 접속용 웨이퍼(110)의 사이에 배치된다. 장치측 이방성 도전 시트(212)는, 예를 들면, 소정 이상의 압력으로 가압된 부분에 대하여, 도전성을 가지는 시트 재료로 형성된다. 장치측 이방성 도전 시트(212)는, 배선 기판(202)의 단자와, 접속용 웨이퍼(110)에서의 배선 기판(202) 측의 면에 설치된 패드에 의해 가압되는 것으로, 각각의 단자-패드간을 전기적으로 접속한다.
웨이퍼측 이방성 도전 시트(218)는, 접속용 웨이퍼(110)의 하부에 배치된다. 웨이퍼측 이방성 도전 시트(218)는, 예를 들면, 소정 이상의 압력으로 가압된 부분에 대하여, 도전성을 가지는 시트 재료로 형성된다. 웨이퍼측 이방성 도전 시트(218)는, 접속용 웨이퍼(110)에서의 피시험 웨이퍼(300) 측의 면에 설치된 단자와, 후술하는 멤브레인(222)의 범프 패드에 의해 가압되는 것으로, 각각의 단자-패드간을 전기적으로 접속한다.
멤브레인(222)은, 예를 들면 접속용 웨이퍼(110)보다 큰 직경의 원반 형상의 반도체 기판이고, 웨이퍼측 이방성 도전 시트(218)와 피시험 웨이퍼(300)의 사이에 배치된다. 멤브레인(222)은, 접속용 웨이퍼(110)의 웨이퍼측 접속 단자와, 피시험 웨이퍼(300)의 패드를 전기적으로 접속하는 범프 패드를 가져도 된다. 또한, 멤브레인(222)에는, 웨이퍼측 이방성 도전 시트(218) 측으로부터 피시험 웨이퍼(300) 측으로 관통하는 관통공(242)이 설치된다.
고정 링(220)은, 예를 들면 링 형상의 탄성 부재이며, 멤브레인(222)의 하면에서의 해당 멤브레인(222)의 주연부에 따라 설치된다. 고정 링(220)의 외경은, 멤브레인(222)의 외경과 실질적으로 같아도 되고, 내경은, 후술하는 웨이퍼측 씰부(224) 및 피시험 웨이퍼(300)의 직경보다 커도 된다.
지지부(204)는, 프로브 장치(200)의 프레임 등에 고정되어, 고정 링(220), 멤브레인(222), 및 배선 기판(202)을 유지한다. 이에 의해, 장치측 이방성 도전 시트(212), 접속용 웨이퍼(110), 및 웨이퍼측 이방성 도전 시트(218)는, 멤브레인(222) 및 배선 기판(202)과 함께 소정의 위치에 유지된다.
장치측 씰부(214)는, 예를 들면 링 형상의 탄성 부재이며, 배선 기판(202)과 멤브레인(222)의 사이에서 접속용 웨이퍼(110)를 둘러싸도록 설치된다.
웨이퍼측 씰부(224)는, 예를 들면 링 형상의 탄성 부재이며, 웨이퍼 트레이(226)의 상면에서, 피시험 웨이퍼(300)의 외주를 둘러싸도록 배치된다. 또한, 웨이퍼측 씰부(224)의 일단은, 웨이퍼 트레이(226)의 상면에 고정되고, 타단은, 웨이퍼 트레이(226)의 상면으로부터 멀어짐에 따라, 고리 형상의 직경이 커지는 립 형상으로 형성되어도 된다. 웨이퍼측 씰부(224)는, 웨이퍼 트레이(226)가 멤브레인(222)에 눌렸을 경우에, 상기 타단이 멤브레인(222)의 하면과 접촉해서 휘어진다.
웨이퍼 스테이지(228)는, 웨이퍼 트레이(226)를 유지한다. 또한, 웨이퍼 스테이지(228)는, 웨이퍼 트레이(226)를, 적어도 연직 방향 즉 배선 기판(202)에 대해서 근접 또는 이간하는 방향으로 이동시킬 수 있다.
감압부(234)는, 감압기(236) 및 감압기(238)를 가진다. 감압기(236)는, 웨이퍼 트레이(226)의 상면에서의 피시험 웨이퍼(300)가 재치되어 있지 않은 부분에 일방의 개구가 형성되는 밀폐 공간용의 흡기 경로(232)와 접속한다. 반도체 웨이퍼용의 감압기(238)는, 웨이퍼 트레이(226)의 상면에서의 피시험 웨이퍼(300)가 재치되고 있는 부분에 일방의 개구가 형성되는 반도체 웨이퍼용의 흡기 경로(230)와 접속한다.
이러한 구성을 가지는 프로브 장치(200)에 의해 웨이퍼 트레이(226) 상에 재치된 피시험 웨이퍼(300)를 시험하는 경우, 먼저, 웨이퍼 스테이지(228)가 웨이퍼 트레이(226)를 멤브레인(222) 측에 이동시키는 것으로, 웨이퍼측 씰부(224)의 상단부를 멤브레인(222)에 밀착시킨다. 이 때, 접속용 웨이퍼(110) 및 피시험 웨이퍼(300)의 주위에는, 배선 기판(202), 웨이퍼 트레이(226), 장치측 씰부(214), 멤브레인(222), 및 웨이퍼측 씰부(224)에 의해 둘러싸이는 밀폐 공간이 형성된다.
여기에서, 멤브레인(222)는 상기 밀폐 공간을 나누는 위치에 배치되지만, 상기와 같이 멤브레인(222)에는 관통공(242)이 설치되므로, 해당 밀폐 공간은 일체의 공간으로 된다.
다음으로, 감압기(236)는, 밀폐 공간용의 흡기 경로(232)를 통해서 흡기함으로써, 상기 밀폐 공간의 내부를 감압한다. 여기서, 상기와 같이, 멤브레인(222)에는 관통공(242)이 설치되므로, 멤브레인(222)보다도 배선 기판(202) 측의 공간, 및 멤브레인(222)보다도 웨이퍼 트레이(226) 측의 공간을 포함한 상기 밀폐 공간의 내부를 양호한 효율로 감압할 수 있다.
감압기(236)에 의해 상기 밀폐 공간의 내부가 감압됨으로써, 시험용 웨이퍼 유닛(100) 및 웨이퍼 트레이(226)가 서로 눌려지고, 수반하여, 피시험 웨이퍼(300)가 멤브레인(222)에 눌린다. 그리고, 멤브레인(222)이 장치측 씰부(214)를 수축시키면서 배선 기판(202)이 이동히고, 배선 기판(202), 장치측 이방성 도전 시트(212), 접속용 웨이퍼(110), 및 웨이퍼측 이방성 도전 시트(218)를 서로 접촉시킨 상태로 유지한다.
이에 의해, 배선 기판(202)의 하면에 설치되는 단자와, 접속용 웨이퍼(110)의 상면에 설치되는 패드가, 장치측 이방성 도전 시트(212)를 통해서 전기적으로 접속된다. 또한, 접속용 웨이퍼(110)의 하면에 설치되는 단자와, 피시험 웨이퍼(300)의 상면에 설치되는 패드가, 웨이퍼측 이방성 도전 시트(218) 및 멤브레인(222)의 범프 패드를 통해서 전기적으로 접속된다.
또한, 감압기(238)는, 예를 들면 감압기(236)에 의한 상기 흡기 동작과 실질적으로 같은 타이밍에 반도체 웨이퍼용의 흡기 경로(230)를 흡기한다. 이에 의해, 피시험 웨이퍼(300)는, 웨이퍼 트레이(226)에 흡착된다.
이에 의해, 상기 밀폐 공간의 내부의 감압 시 또는 복압 시 등에 피시험 웨이퍼(300)가 웨이퍼 트레이(226) 상에서 이동하거나, 웨이퍼 트레이(226)로부터 벗어나는 것을 방지할 수 있다. 프로브 장치(200)는, 감압기(236) 및 감압기(238)에 의한 상기 감압까지가 완료한 상태로, 피시험 웨이퍼(300)에 대해서 시험을 실시한다.
도 8은, 시험 시스템(400)의 다른 구성예를 나타내는 개략도이다. 본 예에서, 도 2 등을 참조하여 설명한 구성과 실질적으로 같은 구성에 대해서는, 같은 참조 번호를 교부하고 설명을 생략한다.
도 8에 도시된 시험용 웨이퍼 유닛(100)은, 접속용 웨이퍼(110)와, 회로용 웨이퍼(150)와, 온도 분포 조정부(120)를 구비한다. 회로용 웨이퍼(150)는, 접속용 웨이퍼(110)와 대향하여 설치된다. 회로용 웨이퍼(150)는, 접속용 웨이퍼(110)에서의 복수의 단위 셀(111)(111-1, 111-2,···)의 각각에 대응하는 위치에 설치된 복수의 단위 셀(151)(151-1, 151-2,···)을 가진다. 따라서, 프로브 장치(200)에서, 상기와 같이 시험용 웨이퍼 유닛(100)과 피시험 웨이퍼(300)가 전기적으로 접속되었을 경우, 회로용 웨이퍼(150)는, 접속용 웨이퍼(110)를 통해서 피시험 웨이퍼(300)에 전기적으로 접속된다.
제어 장치(10)는, 회로용 웨이퍼(150) 및 접속용 웨이퍼(110)를 통해서, 피시험 웨이퍼(300)의 각각의 피시험 칩(310)에 시험 신호를 공급하는 것으로, 각각의 피시험 칩(310)을 시험하여도 된다. 또한, 제어 장치(10)는, 각각의 피시험 칩(310)이 시험 신호에 따라 출력하는 응답 신호를, 접속용 웨이퍼(110) 및 회로용 웨이퍼(150)를 통해서 수취하여, 응답 신호에 기초하여 각각의 피시험 칩(310)의 양부를 판정하여도 된다.
도 9는, 회로용 웨이퍼(150)의 단위 셀(151-1), 접속용 웨이퍼(110)의 단위 셀(111-1), 및 피시험 웨이퍼(300)의 피시험 칩(310-1)의 단면의 일례를 나타내는 도면이다. 도 9에서는, 각각이 서로 대향하여 배치되는 회로용 웨이퍼(150)의 단위 셀(151-1), 접속용 웨이퍼(110)의 단위 셀(111-1), 및 피시험 웨이퍼(300)의 피시험 칩(310-1)을 대표로 도시한다. 또한, 도 9에서, 도 3 내지 도 5 등을 참조하여 설명한 구성과 실질적으로 같은 구성에 대해서는, 같은 부호를 교부하고 설명을 일부 생략한다.
본 예에서는, 단위 셀(151-1)에서의 단위 셀(111-1)과 대향하는 면의 이면(이하, 「단위 셀(151-1)의 상면(152)」이라 한다)에, 제어 회로(122) 및 시험 회로(130)가 설치된다. 또한, 단위 셀(111-1)의 하면(113), 즉, 단위 셀(111-1)에서의 단위 셀(151-1)과 대향하는 면의 이면에는, 히터(123) 및 온도 센서(124)가 설치된다.
단위 셀(151-1)의 상면(152)에는, 장치측 패드(158)가 설치된다. 또한, 단위 셀(151-1)의 하면(153)에는, 단위 셀(111-1)의 상면(112)에 설치되는 복수의 회로용 웨이퍼측 패드(118)(118-1, 118-2, 118-3)에 대응하는 위치에 접속용 웨이퍼측패드(159)(159-1, 159-2, 159-3)가 설치된다. 또한, 단위 셀(111-1)의 하면(113)에는, 피시험 칩(310-1)의 상면에 설치되는 단자(312)에 대응하는 위치에 피시험 웨이퍼측 패드(119)가 설치된다.
단위 셀(151-1)에는, 상면(152)으로부터 하면(153)으로 관통하는 복수의 비아(157)(157-1, 157-2, 157-3)가 설치된다. 또한, 단위 셀(111-1)에는, 상면(112)으로부터 하면(113)으로 관통하는 복수의 비아(117)(117-1, 117-2, 117-3)가 설치된다.
피시험 웨이퍼(300)를 시험하는 경우, 피시험 웨이퍼측 패드(119)는, 단자(312)와 근접한다. 또한, 히터(123) 및 온도 센서(124)의 각각의 선단은, 피시험 칩(310-1)의 상면에 근접한다. 또한, 복수의 접속용 웨이퍼측 패드(159)는, 각각 대응하는 회로용 웨이퍼측 패드(118)와 근접한다. 즉, 예를 들면, 웨이퍼측 패드(159-1)는, 회로용 웨이퍼측 패드(118-1)와 근접한다.
이 때, 제어 회로(122)는, 패턴 배선(156), 비아(157-3), 접속용 웨이퍼측 패드(159-1), 회로용 웨이퍼측 패드(118-1), 패턴 배선(116), 및 비아(117-3)를 통해서, 히터(123)와 전기적으로 접속된다. 또한, 제어 회로(122)는, 패턴 배선(156), 비아(157-2), 접속용 웨이퍼측 패드(159-2), 회로용 웨이퍼측 패드(118-2), 패턴 배선(116), 및 비아(117-2)를 통해서, 온도 센서(124)와 전기적으로 접속 한다.
또한, 시험 회로(130)는, 패턴 배선(156), 비아(157-1), 접속용 웨이퍼측 패드(159-1), 회로용 웨이퍼측 패드(118-1), 패턴 배선(116), 및 비아(117-1)를 통해서, 피시험 칩(310-1)의 단자(312)와 전기적으로 접속한다.
시험 시스템(400)은, 회로용 웨이퍼(150)의 각각의 단위 셀(151), 접속용 웨이퍼(110)의 각각의 단위 셀(111), 및 피시험 웨이퍼(300)의 각각의 피시험 칩(310)이, 단위 셀(151-1), 단위 셀(111-1), 및 피시험 칩(310-1)과 같이 전기적으로 접속된 상태로, 피시험 웨이퍼(300)의 각각의 피시험 칩(310)에 대해서 시험을 실시한다. 또한, 상기 시험 중에서, 각각의 피시험 칩(310-1)의 표면 온도가 검출되고, 그 검출 결과에 기초하여 히터(123)가 제어된다. 상기 표면 온도의 검출 및 히터(123)의 제어에 대해서는, 도 3을 참조하여 설명한 내용과 같은 것으로 설명을 생략한다.
본 예에서는, 시험용 웨이퍼 유닛(100)은, 접속용 웨이퍼(110), 및 접속용 웨이퍼(110)에 대해서 피시험 웨이퍼(300)와 반대 측에 배치되는 회로용 웨이퍼(150)를 가진다. 그리고, 접속용 웨이퍼(110)에서의 피시험 웨이퍼(300)와 대향하는 면에 히터(123)가 설치되는 것과 동시에, 회로용 웨이퍼(150)에서의 피시험 웨이퍼(300)로부터 먼 쪽의 면에 제어 회로(122) 및 시험 회로(130)가 설치된다. 이에 의해, 제어 회로(122) 및 시험 회로(130)에 히터(123)로부터의 열의 방출에 의한 영향이 생기기 어렵다.
도 10은, 단위 셀(151-1), 단위 셀(111-1), 및 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다. 도 10에서, 도 3 내지 도 5 및 도 9 등을 참조하여 설명한 구성과 실질적으로 같은 구성에 대해서는, 같은 부호를 교부하고 설명을 일부 생략한다.
본 예에서는, 피시험 웨이퍼(300)에서의 피시험 칩(310-1)의 상면에는, 복수의 단자(312)(312-1, 312-2, 312-3)가 설치된다. 또한, 회로용 웨이퍼(150)에서의 단위 셀(151-1)의 하면(153)에는, 상기 복수의 단자(312)(312-1, 312-2, 312-3)와 다른 피치로 복수의 접속용 웨이퍼측 패드(159)(159-1, 159-2, 159-3)가 설치된다.
한편, 접속용 웨이퍼(110)의 단위 셀(111-1)의 상면(112)에는, 상기 복수의 접속용 웨이퍼측 패드(159)(159-1, 159-2, 159-3)에 대응하는 위치에 복수의 회로용 웨이퍼측 패드(118)(118-1, 118-2, 118-3)가 설치된다. 또한, 단위 셀(111-1)의 하면(113)에는, 상기 복수의 단자(312)(312-1, 312-2, 312-3)에 대응하는 위치에 복수의 피시험 웨이퍼측 패드(119)(119-1, 119-2, 119-3)가 설치된다.
그리고, 단위 셀(111-1)에서, 각각의 회로용 웨이퍼측 패드(118)는, 대응하는 피시험 웨이퍼측 패드(119)와 전기적으로 접속된다. 예를 들면, 회로용 웨이퍼측 패드(118-1)는, 패턴 배선(116) 및 비아(117-1)를 통해서 피시험 웨이퍼측 패드(119-1)와 전기적으로 접속된다.
이와 같이, 제어 회로(122) 및 시험 회로(130)가 설치되는 회로용 웨이퍼(150)의 패드와, 피시험 웨이퍼(300)에서의 단자의 피치가 다른 경우에서도, 그 사이에 피치를 변환하기 위한 접속용 웨이퍼(110)를 설치함으로써, 해당 회로용 웨이퍼(150)와 해당 피시험 웨이퍼(300)의 패드-단자 사이를 전기적으로 접속할 수 있다. 또한, 본 예의 같이 피치를 변환하기 위한 접속용 웨이퍼(110)를 이용하면, 단자 배치가 다른 피시험 웨이퍼(300) 마다 회로용 웨이퍼(150)를 마련할 필요가 없기 때문에, 회로용 웨이퍼(150)의 범용성이 높아진다.
도 11은, 단위 셀(151-1), 단위 셀(111-1), 및 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다. 도 11에서, 도 3 내지 도 5, 도 9, 및 도 10 등을 참조하여 설명한 구성과 실질적으로 같은 구성에 대해서는, 같은 부호를 교부하고 설명을 일부 생략한다.
본 예에서는, 도 9를 참조하여 설명한 구성에 대해서, 온도 센서(124), 및 온도 센서(124)와 제어 회로(122)를 전기적으로 접속하기 위한 패턴 배선, 패드, 비아 등을 가지지 않는다. 또한, 본 예에서는, 제어 회로(122)는, 시험 회로(130)와 패턴 배선(156)을 통해서 전기적으로 접속된다.
본 예에서는, 제어 회로(122)는, 시험이 실시되는 상태에서의 피시험 칩(310-1)의 소비 전류를 시험 회로(130)를 흐르는 전류값에 기초하여 검출한다. 그리고, 제어 회로(122)는, 검출한 소비 전류의 크기에 기초하여, 히터(123)를 제어한다. 상기 검출 및 제어에 대해서는, 도 4를 참조하여 설명한 상기 구성에서의 검출 및 제어와 같은 것으로 설명을 생략한다.
본 예에서는, 단위 셀(151-1)의 접속용 웨이퍼측 패드(159)와, 피시험 칩(310-1)의 단자(312)의 위치가 서로 대응하고 있지 않다. 즉, 회로용 웨이퍼(150)와 피시험 웨이퍼(300)를, 대응하는 단위 셀(151)과 피시험 칩(310)의 위치를 맞추어 근접시켰을 경우에, 접속용 웨이퍼측 패드(159)와 단자(312)를 직접 접속시킬 수 없다. 그렇지만, 회로용 웨이퍼(150)와 피시험 웨이퍼(300)의 사이에, 다른 위치에 설치되는 패드-단자 사이를 접속하기 위한 접속용 웨이퍼(110)를 설치함으로써, 접속용 웨이퍼측 패드(159)와 단자(312)를 전기적으로 접속시킬 수 있다.
도 12는, 단위 셀(151-1), 단위 셀(111-1), 및 피시험 칩(310-1)의 단면의 다른 일례를 나타내는 도면이다. 도 12에서, 도 3 내지 도 5, 도 9 내지 도 11 등을 참조하여 설명한 구성과 실질적으로 같은 구성에 대해서는, 같은 부호를 교부하고 설명을 일부 생략한다.
본 예에서는, 도 11을 참조해 설명한 구성에 대해서, 히터(123), 및 히터(123)와 제어 회로(122)를 전기적으로 접속하기 위한 패턴 배선, 패드, 비아 등을 가지지 않는다.
본 예에서는, 제어 회로(122)는, 시험이 실시되는 상태에서의 피시험 칩(310-1)의 소비 전류를 시험 회로(130)를 흐르는 전류값에 기초하여 검출한다. 그리고, 제어 회로(122)는, 검출한 소비 전류의 크기에 기초하여, 피시험 칩(310)에게 주는 전류를 조정한다. 상기 검출 및 조정에 대해서는, 도 5를 참조하여 설명한 상기 구성에서의 검출 및 조정과 같은 것으로 설명을 생략한다.
본 예에서는, 도 11을 참조해 설명한 구성과 같이, 회로용 웨이퍼(150)와 피시험 웨이퍼(300)의 사이에, 다른 위치에 설치되는 패드-단자 사이를 접속하기 위한 접속용 웨이퍼(110)를 설치함으로써, 접속용 웨이퍼측 패드(159)와 단자(312)를 전기적으로 접속시킬 수 있다.
도 13은, 시험 시스템(400)의 챔버(20) 내에 설치되는 프로브 장치(200)의 다른 구성예를 나타내는 단면도이다. 본 예에서, 프로브 장치(200)는, 예를 들면, 피시험 웨이퍼(300)와 전기적으로 접속함과 함께, 제어 장치(10)로부터의 제어 신호에 따라, 피시험 웨이퍼(300)와의 사이에 신호를 주고 받는 것으로, 피시험 웨이퍼(300)를 시험한다.
프로브 장치(200)는, 시험용 웨이퍼 유닛(100), 웨이퍼측 씰부(224), 웨이퍼 트레이(226), 웨이퍼 스테이지(228), 및 감압부(234)를 가진다. 시험용 웨이퍼 유닛(100)은, 접속용 웨이퍼(110), 배선 기판(202), 지지부(204), 장치측 이방성 도전 시트(212), 장치측 씰부(214), 웨이퍼측 이방성 도전 시트(218), 멤브레인(222), 및 고정 링(220)을 포함한다.
도 13은, 접속용 웨이퍼(110) 및 회로용 웨이퍼(150)를 이용하는 경우의, 프로브 장치(200)의 구성예를 나타내는 도면이다. 또한, 프로브 장치(200)의 피시험 웨이퍼(300) 측의 구성은, 도 7을 참조하여 설명한 구성과 동일한 것으로 설명을 생략하여 나타낸다.
회로용 웨이퍼(150)의 상면에는, 도 2 내지 도 7에 관련하여 설명한 접속용 웨이퍼(110)와 같이 장치측 이방성 도전 시트(212)가 배치된다. 또한, 접속용 웨이퍼(110)의 하면에는, 도 2 내지 도 7에 관련하여 설명한 접속용 웨이퍼(110)와 같이, 웨이퍼측 이방성 도전 시트(218)가 배치된다.
또한, 본 예의 프로브 장치(200)에서는, 접속용 웨이퍼(110)와 회로용 웨이퍼(150)의 사이에도, 이방성 도전 시트(252)가 배치된다. 또한, 이러한 구성은, 배선 기판(202) 및 멤브레인(222)의 사이의 공간에 설치된다. 본 예의 프로브 장치(200)에 의해 피시험 웨이퍼(300)를 시험하는 경우의 동작에 대해서는, 도 7을 참조하여 설명한 프로브 장치(200)와 같은 것으로 설명을 생략한다.
이상, 발명을 실시 형태를 이용해 설명했지만, 발명의 기술적 범위는 상기 실시 형태에 기재된 범위에는 한정되지 않는다. 상기 실시 형태에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그 같은 변경 또는 개량을 더한 형태도 발명의 기술적 범위에 포함될 수 있다는 것이, 청구의 범위의 기재로부터 분명하다.
10 제어 장치 20 챔버
40 수송 장치 60 웨이퍼 카셋트
100 시험용 웨이퍼 유닛 110 접속용 웨이퍼
111 단위 셀 112 상면
113 하면 114 장치측 패드
115 피시험 웨이퍼측 패드 116 패턴 배선
117 비아 118 회로용 웨이퍼측 패드
119 피시험 웨이퍼측 패드 120 온도 분포 조정부
121 개별 온도 조정부 122 제어 회로
123 히터 124 온도 센서
130 시험 회로 150 회로용 웨이퍼
151 단위 셀 152 상면
153 하면 156 패턴 배선
157 비아 158 장치측 패드
159 접속용 웨이퍼측 패드 200 프로브 장치
202 배선 기판 204 지지부
212 장치측 이방성 도전 시트 214 장치측 씰부
218 웨이퍼측 이방성 도전 시트 220 고정 링
222 멤브레인 224 웨이퍼측 씰부
226 웨이퍼 트레이 228 웨이퍼 스테이지
230 흡기 경로 232 흡기 경로
234 감압부 236 감압기
238 감압기 242 관통공
252 이방성 도전 시트 300 피시험 웨이퍼
310 피시험 칩 312 단자
400 시험 시스템 522 패턴 발생부
524 패턴 메모리 526 기대값 메모리
528 페일 메모리 530 파형 성형부
532 드라이버 534 컴퍼레이터
536 타이밍 발생부 538 논리 비교부
540 특성 측정부 542 전원 공급부

Claims (11)

  1. 피시험 웨이퍼에 형성된 복수의 피시험 칩과 전기적으로 접속하는 시험용 웨이퍼 유닛에 있어서,
    상기 피시험 웨이퍼와 대향하여 배치되어, 시험 신호를 상기 피시험 웨이퍼로 전송하거나 상기 피시험 웨이퍼로부터 수신하는 복수의 시험 패드를 구비하는 접속용 웨이퍼로서, 각각의 시험 패드는 복수의 상기 피시험 칩 중 대응하는 피시험 칩에 전기적으로 접속되는, 상기 접속용 웨이퍼;
    복수의 개별 온도 조정부를 구비하여, 상기 피시험 웨이퍼의 온도 분포를 조정하는 온도 분포 조정부로서, 각각의 상기 개별 온도 조정부는 복수의 상기 피시험 칩 중 대응하는 피시험 칩을 가열하는 히터를 구비하는, 상기 온도 분포 조정부; 및
    복수의 상기 시험 패드 중 대응하는 시험 패드를 통해서, 복수의 상기 피시험 칩 중 대응하는 피시험 칩을 시험하는 복수의 시험 회로
    를 포함하고,
    복수의 상기 시험 패드 및 복수의 상기 히터는, 상기 피시험 웨이퍼와 대향하는 상기 접속용 웨이퍼의 표면에 설치되고,
    상기 개별 온도 조정부의 각각은 복수의 상기 시험 회로 중 대응하는 시험 회로를 통해 흐르는 전류에 기초하여 해당하는 히터를 제어하는,
    시험용 웨이퍼 유닛.
  2. 제1항에 있어서,
    상기 접속용 웨이퍼는, 상기 피시험 웨이퍼와 대응하는 형상을 가지는,
    시험용 웨이퍼 유닛.
  3. 제2항에 있어서,
    각각의 상기 개별 온도 조정부는, 상기 개별 온도 조정부의 히터가 가열하는 상기 칩의 전력 소비에 대응하는 정보를 검출하고, 검출 결과에 기초하여 상기 칩의 온도를 조정하는,
    시험용 웨이퍼 유닛.
  4. 제1항에 있어서,
    복수의 상기 시험 회로는, 상기 접속용 웨이퍼에서 상기 피시험 웨이퍼와 대향하는 면의 이면에 설치되는,
    시험용 웨이퍼 유닛.
  5. 제4항에 있어서,
    각각의 상기 개별 온도 조정부는,
    상기 접속용 웨이퍼에서 상기 피시험 웨이퍼와 대향하는 면의 이면에 설치되어, 복수의 상기 피시험 칩 중 대응하는 피시험 칩에 대응하고, 복수의 상기 피시험 회로 중 대응하는 피시험 회로를 통해 흐르는 전류에 기초하여 상기 개별 온도 조정부의 히터를 제어하는 제어 회로를 포함하는,
    시험용 웨이퍼 유닛.
  6. 제1항에 있어서,
    상기 접속용 웨이퍼와 대향하여 설치되어, 상기 접속용 웨이퍼를 통해서 상기 피시험 웨이퍼에 전기적으로 접속되는 회로용 웨이퍼
    를 포함하고,
    복수의 상기 시험 회로는 복수의 상기 피시험 칩과 대응하여 상기 회로용 웨이퍼에 설치되는,
    시험용 웨이퍼 유닛.
  7. 제6항에 있어서,
    각각의 상기 개별 온도 조정부는,
    상기 회로용 웨이퍼에 설치되어, 복수의 상기 피시험 칩 중 대응하는 피시험 칩에 대응하고, 복수의 상기 피시험 칩 중 대응하는 피시험 칩에 공급된 전원 전류의 검출 결과에 기초하여 상기 개별 온도 조정부의 히터를 제어하는 제어 회로를 포함하는,
    시험용 웨이퍼 유닛.
  8. 제6항에 있어서,
    복수의 상기 시험 회로는, 상기 회로용 웨이퍼에서, 상기 접속용 웨이퍼와 대향하는 면의 이면에 설치되는,
    시험용 웨이퍼 유닛.
  9. 제8항에 있어서,
    상기 접속용 웨이퍼에는, 상기 회로용 웨이퍼와 대향하는 면에, 각각이 복수의 상기 시험 회로 중 대응하는 시험 회로에 전기적으로 접속되는 복수의 회로용 웨이퍼측 패드가 형성되는,
    시험용 웨이퍼 유닛.
  10. 제9항에 있어서,
    복수의 상기 시험 패드는, 복수의 상기 회로용 웨이퍼측 패드와는 다른 간격으로 배치되는,
    시험용 웨이퍼 유닛.
  11. 피시험 웨이퍼에 형성된 복수의 피시험 칩을 시험하는 시험 시스템에 있어서,
    복수의 상기 피시험 칩과 전기적으로 접속하는 제1항 내지 제10항 중 어느 한 항에 기재된 시험용 웨이퍼 유닛; 및
    상기 시험용 웨이퍼 유닛을 통해서, 각각의 상기 피시험 칩을 시험하는 제어 장치
    를 포함하는,
    시험 시스템.
KR1020107023756A 2008-05-21 2008-05-21 시험용 웨이퍼 유닛 및 시험 시스템 KR101221079B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/059389 WO2009141906A1 (ja) 2008-05-21 2008-05-21 試験用ウエハユニットおよび試験システム

Publications (2)

Publication Number Publication Date
KR20100126831A KR20100126831A (ko) 2010-12-02
KR101221079B1 true KR101221079B1 (ko) 2013-01-11

Family

ID=41339855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107023756A KR101221079B1 (ko) 2008-05-21 2008-05-21 시험용 웨이퍼 유닛 및 시험 시스템

Country Status (5)

Country Link
US (1) US8289040B2 (ko)
JP (1) JP4722227B2 (ko)
KR (1) KR101221079B1 (ko)
TW (1) TWI388022B (ko)
WO (1) WO2009141906A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041422B2 (en) * 2011-03-31 2015-05-26 Intel Mobile Communications GmbH Circuit arrangement with a plurality of on-chip monitor circuits and a control circuit and corresponding methods
JP6782103B2 (ja) * 2016-06-21 2020-11-11 株式会社日本マイクロニクス プローブカード、検査装置および検査方法
WO2019017504A1 (ko) * 2017-07-18 2019-01-24 이상훈 웨이퍼 레벨에서 온도 및 알에프 특성 모니터링이 가능한 알에프 파워 소자
CN113432737A (zh) * 2020-03-19 2021-09-24 长鑫存储技术有限公司 晶圆卡盘温度量测及温度校准的方法和温度量测系统
KR102228317B1 (ko) * 2020-10-26 2021-03-16 주식회사 프로이천 웨이퍼 테스트용 프로브 카드
US11480593B1 (en) * 2021-07-30 2022-10-25 Rohde & Schwarz Gmbh & Co. Kg Measurement system and method of determining an energy usage parameter of an electronic device under test
CN113687206B (zh) * 2021-10-21 2022-01-04 常州欣盛半导体技术股份有限公司 晶片测试板、晶片测试系统和晶片测试方法
US11828795B1 (en) 2022-10-21 2023-11-28 AEM Holdings Ltd. Test system with a thermal head comprising a plurality of adapters for independent thermal control of zones
US11796589B1 (en) 2022-10-21 2023-10-24 AEM Holdings Ltd. Thermal head for independent control of zones
US11828796B1 (en) 2023-05-02 2023-11-28 AEM Holdings Ltd. Integrated heater and temperature measurement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351134B2 (en) * 1995-08-09 2002-02-26 International Business Machines Corporation Semiconductor wafer test and burn-in
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US20050007136A1 (en) * 2002-07-19 2005-01-13 Delta Design, Inc. Thermal control of a DUT using a thermal control substrate

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309090A (en) * 1990-09-06 1994-05-03 Lipp Robert J Apparatus for heating and controlling temperature in an integrated circuit chip
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP2727408B2 (ja) * 1994-02-25 1998-03-11 エージングテスタ開発協同組合 半導体チップ試験装置
US6420884B1 (en) * 1999-01-29 2002-07-16 Advantest Corp. Contact structure formed by photolithography process
US6535003B2 (en) * 1999-01-29 2003-03-18 Advantest, Corp. Contact structure having silicon finger contactor
JP2002222839A (ja) 2001-01-29 2002-08-09 Advantest Corp プローブカード
US6871307B2 (en) * 2001-10-10 2005-03-22 Tower Semiconductorltd. Efficient test structure for non-volatile memory and other semiconductor integrated circuits
US6861860B2 (en) * 2002-05-17 2005-03-01 Stmicroelectronics, Inc. Integrated circuit burn-in test system and associated methods
US20040012405A1 (en) * 2002-07-19 2004-01-22 Chipmos Technologies (Bermuda) Ltd. Probe card with full wafer contact configuration
JP2004260188A (ja) * 2004-02-27 2004-09-16 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007121245A (ja) * 2005-10-31 2007-05-17 Toshiba Corp プローブカード
JP2007311712A (ja) * 2006-05-22 2007-11-29 Ricoh Co Ltd 半導体ウエハー試験方法、プログラム、記録媒体、及び半導体ウエハー試験装置
JP5008005B2 (ja) * 2006-07-10 2012-08-22 東京エレクトロン株式会社 プローブカード
US7675306B2 (en) * 2007-05-04 2010-03-09 Qimonda Ag Prober apparatus and operating method therefor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351134B2 (en) * 1995-08-09 2002-02-26 International Business Machines Corporation Semiconductor wafer test and burn-in
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
US20050007136A1 (en) * 2002-07-19 2005-01-13 Delta Design, Inc. Thermal control of a DUT using a thermal control substrate

Also Published As

Publication number Publication date
TWI388022B (zh) 2013-03-01
US20110095777A1 (en) 2011-04-28
US8289040B2 (en) 2012-10-16
JP4722227B2 (ja) 2011-07-13
TW201001584A (en) 2010-01-01
JPWO2009141906A1 (ja) 2011-09-29
KR20100126831A (ko) 2010-12-02
WO2009141906A1 (ja) 2009-11-26

Similar Documents

Publication Publication Date Title
KR101221079B1 (ko) 시험용 웨이퍼 유닛 및 시험 시스템
US7576553B2 (en) Integrated circuit probing apparatus having a temperature-adjusting mechanism
US8427187B2 (en) Probe wafer, probe device, and testing system
JP2004503924A (ja) 集積化された温度センシングダイオードを用いて試験中のウェハおよびデバイスの温度を制御する装置およびその方法
JP5113905B2 (ja) 試験システムおよびプローブ装置
US8134379B2 (en) Probe wafer, probe device, and testing system
KR101148917B1 (ko) 제조 방법 및 시험용 웨이퍼 유닛
US20120119767A1 (en) Power cycling test arrangement
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
US20110128031A1 (en) Test system and substrate unit for testing
JP5294954B2 (ja) プローブカードの製造方法
KR20070070769A (ko) 반도체 패키지의 테스트 소켓 장치
JP5368440B2 (ja) 試験システム
WO2009130793A1 (ja) 試験システムおよびプローブ装置
KR101040285B1 (ko) 웨이퍼 프로버의 ｚ축에 대한 외부압력 측정 장치
KR20070028178A (ko) 메모리 칩의 온도 특성을 검사하기 위한 테스트 소켓 및이를 구비하는 제어 시스템
TWI449933B (zh) 晶片之測試系統
US11828794B2 (en) Placement table, testing device, and testing method
KR200235110Y1 (ko) 웨이퍼 프로버 스테이션용 핫척
CN115267496A (zh) 一种芯片测试装置及测试方法
JP2011060911A (ja) ウエハテスト装置
KR20060071554A (ko) 테스트 핸들러의 온도 시뮬레이션 장치
KR19990019255A (ko) 반도체장치 웨이퍼 검사설비의 접촉감지부

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee