JP2007121245A - プローブカード - Google Patents
プローブカード Download PDFInfo
- Publication number
- JP2007121245A JP2007121245A JP2005317628A JP2005317628A JP2007121245A JP 2007121245 A JP2007121245 A JP 2007121245A JP 2005317628 A JP2005317628 A JP 2005317628A JP 2005317628 A JP2005317628 A JP 2005317628A JP 2007121245 A JP2007121245 A JP 2007121245A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- wiring
- semiconductor element
- probe card
- inspection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】 半導体素子を検査するプローブカードにおいて、半導体素子及びプローブの発
熱を防ぐとともに、プローブ及び半導体素子内の端子の温度のばらつきを抑えることがで
きるプローブカードを提供する。
【解決手段】 プローブカード３０は、セラミック基板３６と、セラミック基板３６の側
面に設けられたペルチェ素子７０と、セラミック基板３６内に配設され、セラミック基板
３６の上面から下面へ電気的に導通した電源配線５０及びグランド配線４０と、セラミッ
ク基板３６の側面付近まで配線され、電源配線５０及びグランド配線４０と接続した引き
出し配線７４と、電源配線５０及びグランド配線４０に接続され、セラミック基板３６の
下面に配設されたプローブ３２を備える。そして、引き出し配線７４は、ペルチェ素子７
０により冷却され、引き出し配線７４から電源配線５０及びグランド配線４０を介してプ
ローブ３２が冷却されることを特徴としている。
【選択図】 図２
熱を防ぐとともに、プローブ及び半導体素子内の端子の温度のばらつきを抑えることがで
きるプローブカードを提供する。
【解決手段】 プローブカード３０は、セラミック基板３６と、セラミック基板３６の側
面に設けられたペルチェ素子７０と、セラミック基板３６内に配設され、セラミック基板
３６の上面から下面へ電気的に導通した電源配線５０及びグランド配線４０と、セラミッ
ク基板３６の側面付近まで配線され、電源配線５０及びグランド配線４０と接続した引き
出し配線７４と、電源配線５０及びグランド配線４０に接続され、セラミック基板３６の
下面に配設されたプローブ３２を備える。そして、引き出し配線７４は、ペルチェ素子７
０により冷却され、引き出し配線７４から電源配線５０及びグランド配線４０を介してプ
ローブ３２が冷却されることを特徴としている。
【選択図】 図２
Description
本発明は、プローブカードに関するものである。
近年、半導体素子の高集積化に伴い、半導体ウェハ上に形成される回路の集積度も高ま
り、半導体素子に形成される端子のピッチも縮小している。そのため、半導体素子検査装
置に用いるプローブカードのプローブの間隔も縮小する必要性が出てきている。
り、半導体素子に形成される端子のピッチも縮小している。そのため、半導体素子検査装
置に用いるプローブカードのプローブの間隔も縮小する必要性が出てきている。
この半導体素子の高集積化によるプローブ間隔の縮小により、半導体素子の検査中に半
導体素子及びプローブが発熱するという問題が生じている。この発熱は、半導体素子の検
査を様々なウェハ環境で行う検査で安定した測定環境を提供できないという問題点があり
、半導体素子及びプローブの発熱を防ぐ必要性が生じてきている。
導体素子及びプローブが発熱するという問題が生じている。この発熱は、半導体素子の検
査を様々なウェハ環境で行う検査で安定した測定環境を提供できないという問題点があり
、半導体素子及びプローブの発熱を防ぐ必要性が生じてきている。
従来、この半導体素子及びプローブの発熱を防ぐために、プローブカード全体をペルチ
ェ素子で冷却することで半導体素子及びプローブの発熱を抑えるという従来技術がある（
例えば、特許文献1参照。）。しかしながら、この従来技術では、プローブカード全体を
冷やすため、プローブの発熱の大きい部分と小さい部分で、温度のバラつきが生じ、全体
の温度を一定にできない。つまり、半導体素子内でプローブ及び半導体素子の端子ごとに
温度のバラつきが生じ、適切な半導体素子の検査結果が得られないという問題点がある。
特開２００３−２１５１６２号公報（第７頁、図１）
ェ素子で冷却することで半導体素子及びプローブの発熱を抑えるという従来技術がある（
例えば、特許文献1参照。）。しかしながら、この従来技術では、プローブカード全体を
冷やすため、プローブの発熱の大きい部分と小さい部分で、温度のバラつきが生じ、全体
の温度を一定にできない。つまり、半導体素子内でプローブ及び半導体素子の端子ごとに
温度のバラつきが生じ、適切な半導体素子の検査結果が得られないという問題点がある。
本発明は、半導体素子を検査するプローブカードにおいて、半導体素子及びプローブの
発熱を防ぐとともに、プローブ及び半導体素子内の端子の温度のばらつきを抑えることが
できるプローブカードを提供することを目的とする。
発熱を防ぐとともに、プローブ及び半導体素子内の端子の温度のばらつきを抑えることが
できるプローブカードを提供することを目的とする。
本発明の一態様のプローブカードは、基板と、前記基板の側面に設けられた温度制御手
段と、前記基板内に配設され、前記基板の上面から下面へ電気的に導通した第１の配線と
、前記基板の側面付近まで配線され、前記第１の配線と接続した第２の配線と、前記第1
の配線に接続され、前記基板の下面に配設されたプローブと、を備え、前記第２の配線は
、前記温度制御手段により温度制御され、前記第２の配線から前記第１の配線を介して前
記プローブが温度制御されることを特徴としている。
段と、前記基板内に配設され、前記基板の上面から下面へ電気的に導通した第１の配線と
、前記基板の側面付近まで配線され、前記第１の配線と接続した第２の配線と、前記第1
の配線に接続され、前記基板の下面に配設されたプローブと、を備え、前記第２の配線は
、前記温度制御手段により温度制御され、前記第２の配線から前記第１の配線を介して前
記プローブが温度制御されることを特徴としている。
本発明によれば、半導体素子を検査するプローブカードにおいて、半導体素子及びプロ
ーブの発熱を防ぐとともに、プローブ及び半導体素子内の温度のばらつきを抑えることが
できる。
ーブの発熱を防ぐとともに、プローブ及び半導体素子内の温度のばらつきを抑えることが
できる。
以下、本発明の実施例について、図面を参照して説明する。
図1に本発明の実施例1に係るプローブカードが用いられる半導体ウェハの検査装置の概
略図を示す。
略図を示す。
まず、図１に示すように、本実施例のプローブカードが用いられる半導体ウェハの検査
装置は、検査用の端子が配設されたマザーボート１０と、このマザーボート１０下方に、
順次、プローブ基板２０及びプローブカード３０が配設されており、プローブ基板２０及
びプローブカード３０を経ることにより、配線のピッチが縮小されている。そして、プロ
ーブカード３０の下面に配設されたプローブ３２を介して、半導体ウェハ９０上に形成さ
れる接続端子８０と接続が図られるようになっている。
装置は、検査用の端子が配設されたマザーボート１０と、このマザーボート１０下方に、
順次、プローブ基板２０及びプローブカード３０が配設されており、プローブ基板２０及
びプローブカード３０を経ることにより、配線のピッチが縮小されている。そして、プロ
ーブカード３０の下面に配設されたプローブ３２を介して、半導体ウェハ９０上に形成さ
れる接続端子８０と接続が図られるようになっている。
このマザーボート１０は、上面と下面に検査用端子１２、１４が配設されており、マザ
ーボード１０の内部を通って上面の検査用端子１２から下面の検査用端子１４に電気的に
接続されている。また、プローブ基板２０の上面及び下面にも、検査用端子２２、２４が
配設されており、プローブ基板２０を貫通して上面と下面の検査用端子２２、２４は電気
的に接続されている。そして、マザーボード１０の下面の検査用端子１４が、プローブ基
板２０上面の検査用端子２２と接続され、プローブ基板２０下面の検査用端子２４は、プ
ローブカード上面の検査用端子３４と電気的に接続されていることになる。また、プロー
ブカード３０は、セラミック基板で形成されており、プローブカード３０上面にプローブ
基板２０の下面の検査用端子２４と接続するための検査用端子３４、プローブカード３０
下面に半導体ウェハ９０の半導体素子の接続端子８０と電気的に接続するためのプローブ
３２が複数設けられている。
ーボード１０の内部を通って上面の検査用端子１２から下面の検査用端子１４に電気的に
接続されている。また、プローブ基板２０の上面及び下面にも、検査用端子２２、２４が
配設されており、プローブ基板２０を貫通して上面と下面の検査用端子２２、２４は電気
的に接続されている。そして、マザーボード１０の下面の検査用端子１４が、プローブ基
板２０上面の検査用端子２２と接続され、プローブ基板２０下面の検査用端子２４は、プ
ローブカード上面の検査用端子３４と電気的に接続されていることになる。また、プロー
ブカード３０は、セラミック基板で形成されており、プローブカード３０上面にプローブ
基板２０の下面の検査用端子２４と接続するための検査用端子３４、プローブカード３０
下面に半導体ウェハ９０の半導体素子の接続端子８０と電気的に接続するためのプローブ
３２が複数設けられている。
このマザーボード１０からプローブカード３０を積層させることによって、プローブカ
ード３０に配設されたプローブ３２の配線ピッチを縮小することができる。そして、ター
ンテーブル８５上に載置された半導体ウェハ９０に形成されている半導体素子の接続端子
８０にプローブ３２を電気的に接続させることができる。つまり、このプローブカード３
０は、半導体素子ごとに半導体素子の接続端子８０の位置が異なるので、半導体素子の構
造ごとに必要になる。
ード３０に配設されたプローブ３２の配線ピッチを縮小することができる。そして、ター
ンテーブル８５上に載置された半導体ウェハ９０に形成されている半導体素子の接続端子
８０にプローブ３２を電気的に接続させることができる。つまり、このプローブカード３
０は、半導体素子ごとに半導体素子の接続端子８０の位置が異なるので、半導体素子の構
造ごとに必要になる。
以上より構成される半導体ウェハ９０の検査装置は、マザーボード１０上面の検査用端
子１２から半導体素子の所定の接続端子８０に電流を印加し、この検査用端子１２をテス
ターに接続することにより、半導体ウェハ９０に形成された導体回路の導通や絶縁が必要
な部分で保たれているかなどの特性試験を行うことができる。また、同時に、半導体ウェ
ハ９０を冷却装置やヒータを用いて、冷却、加熱することにより、様々な温度条件で半導
体ウェハ９０の検査を行うことができる。
子１２から半導体素子の所定の接続端子８０に電流を印加し、この検査用端子１２をテス
ターに接続することにより、半導体ウェハ９０に形成された導体回路の導通や絶縁が必要
な部分で保たれているかなどの特性試験を行うことができる。また、同時に、半導体ウェ
ハ９０を冷却装置やヒータを用いて、冷却、加熱することにより、様々な温度条件で半導
体ウェハ９０の検査を行うことができる。
次に、本発明の実施例１に係るプローブカードの構造を示す断面図を図２に示し、図1
及び図２を参照にしながら、本発明の実施例１に係るプローブカード３０の構造の説明を
行う。このプローブカード３０は、半導体ウェハ９０の検査時に生じる半導体素子及びプ
ローブ３２の発熱を防ぐとともに、半導体素子及びプローブ３２全体の温度のバラつきを
少なくすることができ、所望の温度条件で適切に半導体ウェハ９０の検査を行うことがで
きるものである。
及び図２を参照にしながら、本発明の実施例１に係るプローブカード３０の構造の説明を
行う。このプローブカード３０は、半導体ウェハ９０の検査時に生じる半導体素子及びプ
ローブ３２の発熱を防ぐとともに、半導体素子及びプローブ３２全体の温度のバラつきを
少なくすることができ、所望の温度条件で適切に半導体ウェハ９０の検査を行うことがで
きるものである。
図２に示すように、このプローブカード３０は、セラミック基板３６からなり、上面に
プローブ基板２０の下面の検査用端子２４と電気的に接続する検査用端子３４と、下面に
半導体ウェハ９０の半導体素子の接続端子８０と接続するためのプローブ３２が配設され
ている。また、セラミック基板３６の側面には、ペルチェ素子７０が設けられている。ペ
ルチェ素子７０は、電圧を印加することにより、冷却することができる。そのため、ペル
チェ素子７０には、電圧を印加するための配線７２が配設されている。この配線７２は、
検査装置外部まで配線が引き出され、外部の電源７６及び制御装置に接続され、ペルチェ
素子の印加電圧の制御が行われる。ここで、ペルチェ素子に接続される配線７２は、セラ
ミック基板上面の検査用端子３４に接続され、プローブ基板２０、マザーボード１０を経
て、外部の電源７６及び制御装置に接続することもできる。
プローブ基板２０の下面の検査用端子２４と電気的に接続する検査用端子３４と、下面に
半導体ウェハ９０の半導体素子の接続端子８０と接続するためのプローブ３２が配設され
ている。また、セラミック基板３６の側面には、ペルチェ素子７０が設けられている。ペ
ルチェ素子７０は、電圧を印加することにより、冷却することができる。そのため、ペル
チェ素子７０には、電圧を印加するための配線７２が配設されている。この配線７２は、
検査装置外部まで配線が引き出され、外部の電源７６及び制御装置に接続され、ペルチェ
素子の印加電圧の制御が行われる。ここで、ペルチェ素子に接続される配線７２は、セラ
ミック基板上面の検査用端子３４に接続され、プローブ基板２０、マザーボード１０を経
て、外部の電源７６及び制御装置に接続することもできる。
また、このセラミック基板３６内の配線は、上面の検査用端子３４と下面のプローブ３
２を電気的に接続するために複数の配線が検査用端子３４からプローブ３２へ配線されて
いる。その配線のうち、半導体ウェハ９０の検査時に発熱の大きい半導体素子の接続端子
８０部分と検査時に接触させるプローブ３２の配線の一部は、分岐してセラミック基板３
６側面へ引き出し配線７４が配線される。そして、この引き出し配線７４が、セラミック
基板３６側面の冷却用プレーン６０に接続されている。ここで、発熱の大きい配線として
、本実施例では、半導体素子の電源、グランドに相当する電源配線５０及びグランド配線
４０が引き出し配線７４を介して冷却用プレーン６０に接続される例を示す。
２を電気的に接続するために複数の配線が検査用端子３４からプローブ３２へ配線されて
いる。その配線のうち、半導体ウェハ９０の検査時に発熱の大きい半導体素子の接続端子
８０部分と検査時に接触させるプローブ３２の配線の一部は、分岐してセラミック基板３
６側面へ引き出し配線７４が配線される。そして、この引き出し配線７４が、セラミック
基板３６側面の冷却用プレーン６０に接続されている。ここで、発熱の大きい配線として
、本実施例では、半導体素子の電源、グランドに相当する電源配線５０及びグランド配線
４０が引き出し配線７４を介して冷却用プレーン６０に接続される例を示す。
ここで、発熱の大きい配線として、電源配線５０及びグランド配線４０を例に説明した
が、予め電源配線５０及びグランド配線４０以外で発熱の大きい箇所が特定されていれば
、その配線を冷却用プレーン６０のあるセラミック基板３６側面へ引き出し配線を介して
引き出すこともできる。
が、予め電源配線５０及びグランド配線４０以外で発熱の大きい箇所が特定されていれば
、その配線を冷却用プレーン６０のあるセラミック基板３６側面へ引き出し配線を介して
引き出すこともできる。
以上より構成されるプローブカードは、半導体素子の検査時に、ペルチェ素子に電圧を
印加し、冷却用プレーンを冷却することにより、冷却用プレーンに接続された電源配線及
びグランド配線を冷却することができる。また、このペルチェ素子は、電圧を印加するこ
とにより温度制御することができ、半導体素子及びプローブの検査中の温度分布のバラつ
きを少なくすることができる。そのため、半導体素子の検査を所望の条件で安定して行う
ことができ、適正な半導体素子の検査を行うことができる。
印加し、冷却用プレーンを冷却することにより、冷却用プレーンに接続された電源配線及
びグランド配線を冷却することができる。また、このペルチェ素子は、電圧を印加するこ
とにより温度制御することができ、半導体素子及びプローブの検査中の温度分布のバラつ
きを少なくすることができる。そのため、半導体素子の検査を所望の条件で安定して行う
ことができ、適正な半導体素子の検査を行うことができる。
また、半導体素子及びプローブの発熱の大きい箇所を部分的に冷却することができるの
で、半導体素子の接続端子ごと及びプローブごとの温度のバラつきを少なくすることがで
き、半導体素子の検査を所望の条件で安定して行うことができ、さらに適正な半導体素子
の検査を行うことができる。
で、半導体素子の接続端子ごと及びプローブごとの温度のバラつきを少なくすることがで
き、半導体素子の検査を所望の条件で安定して行うことができ、さらに適正な半導体素子
の検査を行うことができる。
次に、本実施例のプローブカードを用いた半導体素子の検査方法を図１及び図２を参照
にしながら説明する。図３は、本発明の実施例1に係るプローブカードを用いた半導体素
子の検査方法を示すフローチャートである。
にしながら説明する。図３は、本発明の実施例1に係るプローブカードを用いた半導体素
子の検査方法を示すフローチャートである。
図３に示すように、まず、取り付けた半導体ウェハ９０上の１チップを構成する半導体
素子上の接続端子８０にプローブカード３０のプローブ３２が正確に接触するために位置
調整を行う（Ｓ１）。
素子上の接続端子８０にプローブカード３０のプローブ３２が正確に接触するために位置
調整を行う（Ｓ１）。
その後、マザーボード１０、プローブ基板２０及びプローブカード３０で一体となった
検査装置を半導体ウェハ９０まで押し下げ、半導体ウェハ９０上の接続端子８０とプロー
ブカード３０のプローブ３２が電気的に接続するように接触させる（Ｓ２）。
検査装置を半導体ウェハ９０まで押し下げ、半導体ウェハ９０上の接続端子８０とプロー
ブカード３０のプローブ３２が電気的に接続するように接触させる（Ｓ２）。
次に、半導体ウェハ９０上の半導体素子に図外のテスターにより、マザーボート１０−
プローブ基板２０―プローブカード３０−プローブ３２を介して、半導体素子の所定の接
続端子８０に電流を印加して、半導体素子の特性試験を開始する（Ｓ３）。このとき、冷
却装置やヒータを用いることにより、半導体ウェハ９０を冷却したり、加熱したりしなが
ら、様々な温度条件で検査を行うことができる。
プローブ基板２０―プローブカード３０−プローブ３２を介して、半導体素子の所定の接
続端子８０に電流を印加して、半導体素子の特性試験を開始する（Ｓ３）。このとき、冷
却装置やヒータを用いることにより、半導体ウェハ９０を冷却したり、加熱したりしなが
ら、様々な温度条件で検査を行うことができる。
次に、半導体ウェハ９０の半導体素子の特性試験開始による発熱を防ぐために、プロー
ブ３２を冷却するためのペルチェ素子７０に印加する電圧値の設定を行う（Ｓ４）。この
とき、ペルチェ素子に印加する電圧値は、半導体素子及びプローブ３２が測定開始による
電圧印加に伴う半導体素子及びプローブの発熱に応じて、半導体素子及びプローブ３２の
発熱を防ぐのに必要な印加電圧若しくは半導体素子の検査条件を安定させるために必要な
印加電圧を、予め試験等で得た経験値をもとに設定する。
ブ３２を冷却するためのペルチェ素子７０に印加する電圧値の設定を行う（Ｓ４）。この
とき、ペルチェ素子に印加する電圧値は、半導体素子及びプローブ３２が測定開始による
電圧印加に伴う半導体素子及びプローブの発熱に応じて、半導体素子及びプローブ３２の
発熱を防ぐのに必要な印加電圧若しくは半導体素子の検査条件を安定させるために必要な
印加電圧を、予め試験等で得た経験値をもとに設定する。
そして、この発熱の大きい箇所を選択的に冷却するために、ペルチェ素子７０に電圧を
印加し（Ｓ５）、ペルチェ素子７０から冷却プレーン６０、引き出し配線７４を介して発
熱の大きいプローブ３０を部分的に冷却する（Ｓ６）。これにより、ペルチェ素子７０か
らの冷却がプローブ３０を介して半導体素子の接続端子８０に伝わり、半導体素子の発熱
を防ぐことができる。
印加し（Ｓ５）、ペルチェ素子７０から冷却プレーン６０、引き出し配線７４を介して発
熱の大きいプローブ３０を部分的に冷却する（Ｓ６）。これにより、ペルチェ素子７０か
らの冷却がプローブ３０を介して半導体素子の接続端子８０に伝わり、半導体素子の発熱
を防ぐことができる。
この動作は、半導体ウェハ９０の特性試験が行われている間、常に半導体素子及びプロ
ーブ３０の冷却を繰り返し行っている（Ｓ４−Ｓ６）。そのため、所望の温度条件での特
性検査においても半導体素子内の発熱による温度のバラつきを少なくすることができ、適
正な検査結果を得ることができる。また、半導体素子の接続端子ごとの発熱による温度の
バラつきも、発熱の大きい箇所を選択的に冷却することにより、少なくすることができる
。
ーブ３０の冷却を繰り返し行っている（Ｓ４−Ｓ６）。そのため、所望の温度条件での特
性検査においても半導体素子内の発熱による温度のバラつきを少なくすることができ、適
正な検査結果を得ることができる。また、半導体素子の接続端子ごとの発熱による温度の
バラつきも、発熱の大きい箇所を選択的に冷却することにより、少なくすることができる
。
そして、この動作は、半導体素子の特性試験が終了するまで行われ（Ｓ７）、この半導
体素子の特性試験が終了すると、Ｓ１に戻り、半導体ウェハ上の次の半導体素子の特性試
験を開始する。
体素子の特性試験が終了すると、Ｓ１に戻り、半導体ウェハ上の次の半導体素子の特性試
験を開始する。
以上より、ペルチェ素子から、引き出し配線を介して半導体素子及びプローブを冷却す
ることができるので、半導体素子及びプローブの発熱を防ぎ、所望の検査条件で安定して
検査が行うことができる。また、発熱しやすい配線を選択的に冷却することにより、半導
体素子及びプローブの発熱の大きい箇所を選択的に冷却することができるので、半導体素
子の接続端子ごと及びプローブごとの温度のバラつきも減らすことができ、特性試験の温
度条件を維持した安定した測定を行うことができる。
ることができるので、半導体素子及びプローブの発熱を防ぎ、所望の検査条件で安定して
検査が行うことができる。また、発熱しやすい配線を選択的に冷却することにより、半導
体素子及びプローブの発熱の大きい箇所を選択的に冷却することができるので、半導体素
子の接続端子ごと及びプローブごとの温度のバラつきも減らすことができ、特性試験の温
度条件を維持した安定した測定を行うことができる。
なお、本発明は、上述したような各実施例に何ら限定されるものではなく、本発明の主
旨を逸脱しない範囲内で種々変形して実施することができる。
旨を逸脱しない範囲内で種々変形して実施することができる。
１０ マザーボート
１２、１４ 検査用端子（マザーボート）
２０ プローブ基板
２２、２４ 検査用端子（プローブ基板）
３０ プローブカード
３２ プローブ
３４ 検査用端子（プローブカード）
３６ セラミック基板
４０ グランド配線
５０ 電源配線
６０ 冷却プレーン
７０ ペルチェ素子
７２ 配線
８０ 接続端子
８５ ターンテーブル
９０ 半導体ウェハ
１２、１４ 検査用端子（マザーボート）
２０ プローブ基板
２２、２４ 検査用端子（プローブ基板）
３０ プローブカード
３２ プローブ
３４ 検査用端子（プローブカード）
３６ セラミック基板
４０ グランド配線
５０ 電源配線
６０ 冷却プレーン
７０ ペルチェ素子
７２ 配線
８０ 接続端子
８５ ターンテーブル
９０ 半導体ウェハ
Claims (5)
- 基板と、
前記基板の側面に設けられた温度制御手段と、
前記基板内に配設され、前記基板の上面から下面へ電気的に導通した第１の配線と、
前記基板の側面付近まで配線され、前記第１の配線と接続した第２の配線と、
前記第1の配線に接続され、前記基板の下面に配設されたプローブと、
を備え、前記第２の配線は、前記温度制御手段により温度制御され、前記第２の配線から
前記第１の配線を介して前記プローブが温度制御されることを特徴とするプローブカード
。 - 前記第1の配線は、発熱の大きい配線であることを特徴とする請求項１記載のプローブカ
ード。 - 前記第１の配線は、グランド配線であることを特徴とする請求項２記載のプローブカード
。 - 前記第１の配線は、電源配線であることを特徴とする請求項２記載のプローブカード。
- 前記温度制御手段は、ペルチェ素子を用いることを特徴とする請求項１乃至請求項４のい
ずれか１項に記載のプローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317628A JP2007121245A (ja) | 2005-10-31 | 2005-10-31 | プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005317628A JP2007121245A (ja) | 2005-10-31 | 2005-10-31 | プローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007121245A true JP2007121245A (ja) | 2007-05-17 |
Family
ID=38145234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005317628A Pending JP2007121245A (ja) | 2005-10-31 | 2005-10-31 | プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007121245A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4722227B2 (ja) * | 2008-05-21 | 2011-07-13 | 株式会社アドバンテスト | 試験用ウエハユニットおよび試験システム |
| DE102012111633A1 (de) | 2011-12-05 | 2013-06-06 | Kabushiki Kaisha Nihon Micronics | Prüfkörperanordnung zum Untersuchen von Leistungshalbleitervorrichtungen und Inspektionsvorrichtung, die diese verwendet |
-
2005
- 2005-10-31 JP JP2005317628A patent/JP2007121245A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4722227B2 (ja) * | 2008-05-21 | 2011-07-13 | 株式会社アドバンテスト | 試験用ウエハユニットおよび試験システム |
| US8289040B2 (en) | 2008-05-21 | 2012-10-16 | Advantest Corporation | Test wafer unit and test system |
| DE102012111633A1 (de) | 2011-12-05 | 2013-06-06 | Kabushiki Kaisha Nihon Micronics | Prüfkörperanordnung zum Untersuchen von Leistungshalbleitervorrichtungen und Inspektionsvorrichtung, die diese verwendet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102212941B1 (ko) | 적재대 및 전자 디바이스 검사 장치 | |
| US8669777B2 (en) | Assessing connection joint coverage between a device and a printed circuit board | |
| KR20200123213A (ko) | 검사 장치 | |
| JP6782103B2 (ja) | プローブカード、検査装置および検査方法 | |
| WO2018100881A1 (ja) | 載置台及び電子デバイス検査装置 | |
| TWI502204B (zh) | 電連接裝置 | |
| US10114070B2 (en) | Substrate inspection apparatus | |
| KR20210010511A (ko) | 검사 장치 및 온도 제어 방법 | |
| JP2020047849A (ja) | 検査装置及び検査方法 | |
| JP2014169964A (ja) | 半導体装置の製造方法 | |
| JP2007121245A (ja) | プローブカード | |
| JP4925920B2 (ja) | プローブカード | |
| JP2008298749A (ja) | 半導体検査装置 | |
| JP2005347612A (ja) | ウェハトレイ及びウェハバーンインユニット、それを用いたウェハレベルバーンイン装置並びに半導体ウェハの温度制御方法 | |
| JP2011174863A (ja) | 電子機器に用いられるプリント基板の検査方法及びこれに用いる検査装置 | |
| US11307223B2 (en) | Inspection device and method of controlling temperature of probe card | |
| JP2012256799A (ja) | 半導体検査装置 | |
| JP7345320B2 (ja) | 検査装置及びプローブカードの温度調整方法 | |
| JP2011185746A (ja) | プリント基板の検査方法及びこれに用いる検査装置 | |
| JP7474678B2 (ja) | 載置台、検査装置及び検査方法 | |
| KR20140105897A (ko) | 프로브 카드 및 이를 포함하는 프로빙 장치 | |
| WO2024062887A1 (ja) | 測温用基板の校正方法、基板測温システム及び測温用基板 | |
| KR102676464B1 (ko) | 탑재대, 검사 장치 및 검사 방법 | |
| JP2007129091A (ja) | プローバ | |
| JP2011106882A (ja) | 集積回路装置のテストシステム、及び集積回路装置のテスト方法 |