WO2024062887A1 - 測温用基板の校正方法、基板測温システム及び測温用基板 - Google Patents

測温用基板の校正方法、基板測温システム及び測温用基板 Download PDF

Info

Publication number
WO2024062887A1
WO2024062887A1 PCT/JP2023/031710 JP2023031710W WO2024062887A1 WO 2024062887 A1 WO2024062887 A1 WO 2024062887A1 JP 2023031710 W JP2023031710 W JP 2023031710W WO 2024062887 A1 WO2024062887 A1 WO 2024062887A1
Authority
WO
WIPO (PCT)
Prior art keywords
temperature
measuring
temperature measurement
substrate
electrical resistance
Prior art date
Application number
PCT/JP2023/031710
Other languages
English (en)
French (fr)
Inventor
智浩 太田
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Publication of WO2024062887A1 publication Critical patent/WO2024062887A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K15/00—Testing or calibrating of thermometers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Definitions

  • the present disclosure relates to a temperature measurement substrate calibration method, a substrate temperature measurement system, and a temperature measurement substrate.
  • a prober is known as a substrate inspection device for inspecting a plurality of semiconductor devices formed on a product wafer.
  • the prober is equipped with a probe card having contact probes, which are a plurality of needle-like contact terminals, and by bringing a product wafer placed on a mounting table close to the probe card, each contact probe is connected to an electrode pad or solder of a semiconductor device. make contact with the bump.
  • the prober further tests the conduction state of the electrical circuit of the semiconductor device by passing electricity from each contact probe to the electrical circuit of the semiconductor device.
  • testing conditions for testing semiconductor devices have become more complex, and in particular, it is required to test semiconductor devices under high-temperature or low-temperature environments.
  • a high-temperature environment or a low-temperature environment is realized in the prober by adjusting the temperature using a Peltier element or a heater on the stage on which the product wafer is placed.
  • a temperature measuring wafer for example, see Non-Patent Document 1
  • a confirmation is made as to whether or not this is the case, that is, the temperature adjustment ability of the mounting table is confirmed.
  • the technology according to the present disclosure improves the efficiency of temperature measurement using a temperature measurement board.
  • One aspect of the technology according to the present disclosure is a method for calibrating a temperature measuring substrate including a plurality of resistance temperature sensors and an electrode disposed corresponding to each of the plurality of resistance temperature sensors, the method comprising: a step of bringing a needle-like body into contact with an electrode corresponding to the temperature-measuring resistor, a step of immersing the temperature-measuring substrate in an insulating coolant, and a step of bringing the temperature-measuring resistor through the electrode with the needle-like body. a step of measuring the electrical resistance value of the body, a step of measuring the temperature of the insulating refrigerant, and obtaining a correction value for converting the measured electrical resistance value into the measured temperature of the insulating refrigerant. and a step of doing so.
  • FIG. 1 is a plan view schematically showing the configuration of a temperature measurement wafer as an embodiment of the technology according to the present disclosure.
  • FIG. 1 is a front view schematically showing the configuration of an example of a substrate inspection apparatus for inspecting semiconductor devices formed on a product wafer.
  • FIG. 7 is a front view schematically showing the configuration of a modified example of a substrate inspection apparatus for inspecting semiconductor devices formed on a product wafer.
  • FIG. 2 is a front view schematically showing the configuration of an example of a substrate inspection device that obtains correction values for each pattern of a temperature measurement wafer.
  • 5 is a process diagram for explaining an example of a correction value calibration operation using the substrate inspection apparatus of FIG. 4.
  • 5 is a process diagram for explaining an example of correction value calibration work using the board inspection apparatus of FIG. 4.
  • FIG. 5 is a process diagram for explaining an example of correction value calibration work using the board inspection apparatus of FIG. 4.
  • FIG. 5 is a process diagram for explaining an example of correction value calibration work using the board inspection apparatus of FIG. 4.
  • FIG. 5 is a process diagram for explaining a modification of the correction value calibration work using the board inspection apparatus of FIG. 4.
  • FIG. 5 is a process diagram for explaining a modification of the correction value calibration work using the board inspection apparatus of FIG. 4.
  • FIG. FIG. 5 is a process diagram for explaining a modification of the correction value calibration work using the board inspection apparatus of FIG. 4.
  • FIG. FIG. 7 is a front view schematically showing the configuration of a modified example of a substrate inspection apparatus that acquires correction values for each pattern of a temperature measurement wafer.
  • FIG. 7 is a front view schematically showing the configuration of a modified example of a substrate inspection apparatus that acquires correction values for each pattern of a temperature measurement wafer.
  • FIG. 7 is a front view schematically showing the configuration of a modified example of a substrate inspection apparatus that acquires correction values for each pattern of a temperature measurement wafer.
  • 3 is a diagram for explaining correction value calibration work using the board inspection apparatus of FIG. 2.
  • FIG. FIG. 3 is a plan view schematically showing the configuration of a modified example of a temperature measurement wafer as an embodiment of the technology according to the present disclosure.
  • 10 is a diagram for explaining a modified example of the arrangement of heaters on the temperature-measuring wafer in FIG. 9 .
  • each wiring should be made very thin to prevent too much thermal energy from escaping. It is formed.
  • This temperature measurement wafer calibration work is performed using a calibration device that can control the temperature of the temperature measurement wafer.
  • the technology according to the present disclosure includes a plurality of resistance temperature sensors, and electrodes are arranged corresponding to each of the plurality of resistance temperature sensors, when performing a calibration work of a temperature measurement board.
  • a temperature-measuring substrate Using a temperature-measuring substrate, a needle-shaped body is brought into contact with an electrode corresponding to a temperature-measuring resistor. Furthermore, the temperature-measuring substrate is immersed in an insulating refrigerant, and the electrical resistance of the temperature-measuring resistor is measured by passing electricity from the needle-shaped body through the electrode, and the temperature of the insulating refrigerant is measured. Measure. Thereafter, a correction value for converting the measured electrical resistance value into the measured temperature of the insulating refrigerant is obtained.
  • FIG. 1 is a plan view schematically showing the configuration of a temperature measurement wafer TW (temperature measurement substrate) as an embodiment of the technology according to the present disclosure.
  • the temperature measurement wafer TW consists of a disk-shaped substrate that has approximately the same shape as a product wafer (product substrate), which is a semiconductor wafer, and has a temperature measurement wafer TW at each position where each semiconductor device of the product wafer is formed.
  • a plurality of patterns 10 made of resistance temperature sensors are formed correspondingly.
  • the temperature measuring resistor of pattern 10 is made of a metal or metal oxide whose electrical resistance value changes depending on temperature, and in this embodiment, platinum is used as an example.
  • Each pattern 10 may be provided on the surface of the temperature measuring wafer TW, or may be embedded in the temperature measuring wafer TW.
  • electrode pads 11a and 11b are arranged at both ends of each pattern 10.
  • the electrode pads 11a and 11b are provided on the surface of the temperature measurement wafer TW, and come into contact with contact probes 22 of a probe card 20, which will be described later.
  • FIG. 2 is a front view schematically showing the configuration of a substrate inspection apparatus 12 for inspecting semiconductor devices formed on a product wafer W.
  • a part is shown as a cross-sectional view to show the internal structure of the board inspection apparatus 12.
  • the board inspection device 12 includes a loader section 13, an inspection section 14, and a device controller 15.
  • the substrate inspection device 12 transports the product wafer W from the loader section 13 to the inspection section 14 under the control of the device controller 15, and inspects a plurality of semiconductor devices (DUTs) formed on the product wafer W. Conduct inspections. Specifically, the board testing device 12 tests the conductivity state of each electrical circuit by passing electricity through the electrical circuit of each DUT.
  • DUTs semiconductor devices
  • the loader section 13 has a cassette storage section 16 and a wafer transport mechanism (not shown).
  • the cassette storage section 16 stores a cassette C containing product wafers W.
  • the cassette C is, for example, a FOUP (Front Opening Unify Pod).
  • the wafer transport mechanism transports a product wafer W between a cassette C stored in the cassette storage section 16 and a stage 17, which will be described later, provided in the inspection section 14.
  • the inspection section 14 is arranged adjacent to the loader section 13.
  • the inspection section 14 includes a stage 17 , a lifting mechanism 18 , an XY drive mechanism 19 , a probe card 20 , and an alignment mechanism 21 .
  • the stage 17 (mounting member) has a substrate adsorption mechanism such as a vacuum chuck or electrostatic chuck, and further has a temperature adjustment mechanism (not shown) such as a Peltier element or heater.
  • the stage 17 places a product wafer W on its upper surface, and the product wafer W is adsorbed by the substrate adsorption mechanism, while the temperature of the stage 17 is adjusted by the temperature adjustment mechanism, thereby adjusting the temperature of the product wafer W by heat transfer.
  • the lifting mechanism 18 is provided at the bottom of the stage 17 and moves the stage 17 up and down (moves in the Z direction in the figure).
  • the XY drive mechanism 19 is provided below the lifting mechanism 18 and fixed to the bottom of the inspection section 14, and moves the stage 17 and the lifting mechanism 18 in two axial directions (X direction and Y direction in the figure).
  • the probe card 20 is placed above the stage 17.
  • a plurality of contact probes 22, which are needle-like bodies, are formed on the stage 17 side of the probe card 20. Further, the probe card 20 is detachably attached to the head plate 23.
  • a tester (not shown) is connected to the probe card 20 via a test head 24.
  • the alignment mechanism 21 includes a camera 25, a guide rail 26, a main bridge 27, and a light source 28.
  • the camera 25 is, for example, a CCD camera or a CMOS camera, and is attached to the center of the main bridge 27 facing downward, and images the stage 17 and the product wafer W.
  • the guide rail 26 supports the main bridge 27 so as to be movable in the horizontal direction (Y direction in the figure).
  • the main bridge 27 is supported by a pair of left and right guide rails 26 and moves along the guide rails 26 in the horizontal direction (Y direction in the figure).
  • the camera 25 moves between the standby position and the position directly below the center of the probe card 20 (hereinafter referred to as "probe center") by the movement of the main bridge 27.
  • the camera 25 images the electrode pads of each DUT on the product wafer W placed on the stage 17, which is located at the probe center and moves in the X and Y directions, from above.
  • the positions of the electrode pads of each DUT can be determined from this captured image.
  • the captured image is displayed on the display device 29.
  • the light source 28 is provided at the lower part of the main bridge 27 and irradiates the stage 17 with light to assist the camera 25 in taking an image of each electrode pad.
  • the inspection section 14 when inspecting the DUT of the product wafer W, the inspection section 14 first adsorbs the product wafer W placed on the stage 17, and then places the product wafer W on the stage 17. The temperature of stage 17 is adjusted to a desired temperature. Next, based on the grasped position of the electrode pad of each DUT, the alignment mechanism 21 cooperates with the XY drive mechanism 19 to align each contact probe 22 of the probe card 20 and the electrode pad of each DUT of the product wafer W. Perform alignment so that they face each other directly.
  • the lifting mechanism 18 raises the stage 17 to bring each contact probe 22 of the probe card 20 into contact with the corresponding electrode pad of each DUT.
  • the device controller 15 tests the conductivity of the electrical circuits of each DUT by passing electricity from the tester through the test head 24 and each contact probe 22 of the probe card 20 to the electrical circuits of each DUT.
  • the equipment controller 15 is provided below the stage 17, and controls the overall operation of the substrate inspection equipment 12.
  • the CPU provided in the equipment controller 15 executes the desired inspection according to the product parameters stored in memory such as ROM and RAM.
  • the product parameters may be stored in a hard disk or semiconductor memory other than ROM or RAM.
  • the product parameters may also be recorded on a computer-readable recording medium such as a CD-ROM or DVD, which is inserted into a predetermined position and read out.
  • the substrate inspection apparatus 12 also checks and adjusts the temperature adjustment capability of the temperature adjustment mechanism of the stage 17 (hereinafter collectively referred to as "stage calibration work"). It will be done.
  • stage calibration work using the temperature measurement wafer TW, it is confirmed whether the temperature of each pattern 10 of the temperature measurement wafer TW can be adjusted to a desired temperature, for example, an inspection temperature by the temperature adjustment mechanism of the stage 17. . That is, the temperature of each pattern 10 on the temperature measuring wafer TW is measured.
  • a temperature measurement probe card 32 (described later) is attached to the head plate 23 instead of the probe card 20, and the temperature measurement wafer TW shown in FIG. 1 is used instead of the product wafer W.
  • the temperature measurement probe card 32 basically has the same configuration as the probe card 20, and includes a plurality of temperature measurement contact probes 33 that contact the electrode pads 11a, 11b of each pattern 10 of the temperature measurement wafer TW. .
  • the inspection unit 14 when performing stage calibration work, the inspection unit 14 first adsorbs the temperature measurement wafer TW placed on the stage 17 to the stage 17 on which the temperature measurement wafer TW is placed. Adjust the temperature to the test temperature. Next, the positions of the electrode pads 11a and 11b of each pattern 10 are determined by imaging with the camera 25. Then, based on the grasped positions of the electrode pads 11a and 11b, the alignment mechanism 21 cooperates with the XY drive mechanism 19 to align each temperature measurement contact probe 33 of the temperature measurement probe card 32 and each pattern 10. Alignment is performed to make the electrode pads 11a and 11b face each other directly.
  • the elevating mechanism 18 raises the stage 17 to bring each temperature measuring contact probe 33 of the temperature measuring probe card 32 into contact with the corresponding electrode pad 11a, 11b of each pattern 10.
  • the device controller 15 measures the electrical resistance value of each pattern 10 by flowing electricity from the tester to each pattern 10 via the test head 24 and each temperature measurement contact probe 33 of the temperature measurement probe card 32. .
  • the measured electrical resistance value is converted into temperature by a tester or device controller 15 based on a correction value for each pattern 10, which will be described later. This confirms whether the temperature adjustment mechanism of the stage 17 is able to adjust the temperature of each pattern 10 of the temperature measurement wafer TW to the test temperature.
  • the difference between the converted temperature and the temperature (test temperature) measured by the temperature sensor built into the stage 17 is recorded as a correction value, and then The temperature of the stage 17 is adjusted by reflecting the recorded correction value on the temperature measurement using the temperature measuring wafer TW.
  • the tester connected to the test head 24 must also be replaced with a tester for the temperature measurement probe card.
  • the temperature measurement probe card 32 is equipped with a wireless communication unit that performs short-range wireless communication with the battery, such as Bluetooth (registered trademark).
  • the measurement results of the electrical resistance values of each pattern 10 are transmitted to a tester different from the tester connected to the test head 24, and temperature conversion is performed using the different tester. This eliminates the need to replace the tester connected to the test head 24 when performing stage calibration work, and improves the efficiency of stage calibration work in the board inspection apparatus 12.
  • the temperature measurement probe card 32 is attached to another component instead of the head plate 23, and the temperature measurement probe card 32 is mounted on the stage without replacing the probe card 20 with the temperature measurement probe card 32. Perform proofreading work.
  • FIG. 3 is a front view schematically showing the configuration of a board inspection device 30 as a modification of the board inspection device 12 in FIG. 2. Also in FIG. 3, a part is shown as a cross-sectional view to show the internal structure of the board inspection apparatus 30. Further, since the configuration of the board inspection apparatus 30 is basically the same as the configuration of the board inspection apparatus 12, only the configuration and operation that are different from the board inspection apparatus 12 will be described below.
  • a card base 31 is attached to the center of the main bridge 27 instead of the camera 25, and a temperature measurement probe card 32 is mounted on the bottom surface of the card base 31 so as to face the stage 17. is installed.
  • the temperature of the stage 17 that adsorbs the temperature measurement wafer TW is adjusted to the test temperature. Thereafter, a camera (not shown) placed on the card base 31 images the electrode pads 11a and 11b of each pattern 10 of the temperature measuring wafer TW from above. The positions of the electrode pads 11a and 11b of each pattern 10 are grasped from this captured image.
  • the alignment mechanism 21 cooperates with the XY drive mechanism 19 to align each temperature measurement contact probe 33 and each temperature measurement wafer TW.
  • the electrode pads 11a and 11b of the pattern 10 are made to directly face each other.
  • the elevating mechanism 18 raises the stage 17 to bring each temperature measuring contact probe 33 of the temperature measuring probe card 32 into contact with the corresponding electrode pads 11a and 11b of each pattern 10, thereby increasing the electrical resistance of each pattern 10. Measure.
  • the board inspection apparatus 30 in FIG. 3 may include a transfer robot 34 for the temperature measurement probe card 32.
  • the transfer robot 34 has a movable main body 35, a multi-jointed arm 36, and a card base 37 attached to the tip of the arm 36.
  • a temperature measuring probe card 32 is attached to the lower surface of the card base 37.
  • the transfer robot 34 When performing stage calibration work using the transfer robot 34, first, the temperature of the stage 17 that adsorbs the temperature measurement wafer TW is adjusted to the test temperature. Thereafter, the transfer robot 34 images the electrode pads 11a and 11b of each pattern 10 of the temperature measurement wafer TW from above using a camera (not shown) disposed on the card base 37. The transport robot 34 grasps the positions of the electrode pads 11a and 11b of each pattern 10 from this captured image.
  • the transfer robot 34 moves the arm 36 based on the position of the electrode pads 11a, 11b of each pattern 10 that has been grasped, so that each temperature measurement contact probe 33 faces the electrode pads 11a, 11b of each pattern 10 on the temperature measurement wafer TW. Furthermore, the arm 36 moves the card base 37 downward, and the lifting mechanism 18 raises the stage 17, so that each temperature measurement contact probe 33 of the temperature measurement probe card 32 contacts the electrode pads 11a, 11b of the corresponding pattern 10. Then, the electrical resistance value of each pattern 10 is measured.
  • the head plate 23 is flipped upward to expose the stage 17 of the inspection section 14.
  • the temperature measurement probe card 32 mounted on the card base 37 of the transfer robot 34 can be attached to the temperature measurement wafer TW adsorbed on the stage 17 without interfering with the probe card 20 mounted on the head plate 23. can be reached.
  • each pattern 10 of the temperature measuring wafer TW is made of platinum, the measured electrical resistance value of each pattern 10 of the temperature measuring wafer TW is changed to temperature based on the temperature resistance characteristics of platinum. If converted, it is considered that the temperature of each pattern 10 can be obtained.
  • the measured electrical resistance value is affected not only by the electrical resistance of the pattern 10 but also by the electrical resistance of each electrode pad 11a, 11b. Therefore, the actual temperature of each pattern 10 cannot be accurately obtained simply by converting the measured electrical resistance value into temperature based on the temperature resistance characteristics of platinum. Therefore, in the temperature measuring wafer TW, a correction value for converting the measured electrical resistance value into an actual temperature is acquired for each pattern 10.
  • correction value calibration work such re-acquisition of correction values for each pattern 10 of the temperature measurement wafer TW is referred to as "correction value calibration work.”
  • Figure 4 is a front view showing the schematic configuration of a substrate inspection device 38 (calibration device) that acquires correction values for each pattern 10 on the temperature measurement wafer TW.
  • a portion of the substrate inspection device 38 is also shown in cross section to show the internal structure.
  • the configuration of substrate inspection device 38 is basically the same as that of substrate inspection device 12, only the configuration and operation that differ from substrate inspection device 12 will be described below.
  • a temperature measurement wafer TW is stored in a cassette C
  • a temperature measurement probe card 32 is attached to the head plate 23 instead of the probe card 20
  • the inspection section 14 has a calibration stage 39 instead of the stage 17.
  • the calibration stage 39 is a roughly disk-shaped mounting base, and like the stage 17, has a temperature adjustment mechanism (not shown) such as a Peltier element or heater, and further has bellows 40 arranged along the periphery that can expand and contract in the vertical direction (Z direction in the figure).
  • the substrate inspection device 38 is configured to be able to communicate with an external information processing device, for example, a server 42, via an information communication network, for example, the Internet 41.
  • FIG. 5 is a process diagram for explaining the correction value calibration work using the board inspection device 38 of FIG. 4.
  • the camera 25 images the electrode pads 11a and 11b of each pattern 10 of the temperature measurement wafer TW placed on the calibration stage 39 located at the probe center from above. The positions of the electrode pads 11a and 11b of each pattern 10 are grasped from this captured image.
  • the alignment mechanism 21 cooperates with the XY drive mechanism 19 to align each temperature measurement contact probe 33 and the electrode pad 11a of each pattern 10. , 11b (FIG. 5(A)). Thereafter, the elevating mechanism 18 raises the stage 17 to bring each temperature measuring contact probe 33 of the temperature measuring probe card 32 into contact with the corresponding electrode pad 11a, 11b of each pattern 10 (FIG. 5(B)).
  • the bellows 40 is extended upward in the figure. At this time, the bellows 40 is extended so that the upper end of the bellows 40 is sufficiently higher than the temperature measuring wafer TW (FIG. 5(C)). Thereafter, an insulating refrigerant 43, such as HFE (hydrofluoroether), is supplied from a refrigerant supply port (not shown) provided in the calibration stage 39 to a space surrounded by a bellows 40 (hereinafter referred to as "refrigerant space"). The temperature measuring wafer TW placed on the calibration stage 39 is immersed in the insulating coolant 43 (FIG. 5(D)).
  • HFE hydrofluoroether
  • the insulating refrigerant 43 supplied to the refrigerant space is circulated between the refrigerant space and an external chiller (temperature adjustment device), and is regulated to a desired temperature by the chiller.
  • this chiller can not only heat the circulating insulating refrigerant 43 but also cool it.
  • the calibration stage 39 uses a temperature adjustment mechanism to adjust the temperature of the calibration stage 39 to maintain the temperature of the insulating refrigerant 43 in the refrigerant space at a desired temperature.
  • the difference between the temperature of the temperature measuring wafer TW and the temperature (desired temperature) of the insulating coolant 43 is almost eliminated as time passes due to heat exchange between the temperature measuring wafer TW and the insulating coolant 43. Thereby, the temperature of the temperature measuring wafer TW is adjusted to a desired temperature.
  • a stirring device and a convection device can be easily placed in the refrigerant space. can do.
  • the insulating refrigerant 43 can be stirred or convected in the refrigerant space, so that the temperature uniformity of the insulating refrigerant 43 can be improved.
  • the temperature of the insulating refrigerant 43 is measured by a high-precision temperature sensor 44 included in the board inspection device 38.
  • the electrical resistance value of each pattern 10 is measured by flowing electricity to each pattern 10 via each temperature measurement contact probe 33 of the temperature measurement probe card 32. At this time, the electrical resistance values of a plurality of patterns 10 may be measured, or only the electrical resistance value of one pattern 10 may be measured.
  • the tester or device controller 15 obtains a correction value for converting the measured electrical resistance value into the temperature of the insulating refrigerant 43 measured by the high-precision temperature sensor 44 for each pattern 10.
  • the acquired correction value is stored in the memory (storage device) of the server 42 in association with the pattern 10 whose electrical resistance value was measured and was used when acquiring the correction value.
  • the acquired correction value is stored in association with the identification number of the corresponding pattern 10. Thereafter, the correction value calibration work is completed.
  • the re-acquired correction values for each pattern 10 are stored in the memory of the server 42, which is different from the board inspection device 38, and the server 42 is connected to the Internet 41. Therefore, by connecting to the Internet 41, the board inspection apparatus 12 and the board inspection apparatus 30 can utilize the reacquired correction values of each pattern 10 stored in the memory of the server 42.
  • the identification number of each pattern 10 of the temperature measurement wafer TW read by imaging with a camera is transmitted to the server 42 via the Internet 41.
  • the server 42 transmits the correction value related to the received identification number of each pattern 10 to the board inspection apparatus 12 and the board inspection apparatus 30.
  • the device controller 15 or tester of the board inspection device 12 or the board inspection device 30 that has received the transmitted correction value of each pattern 10 changes the electrical resistance value of each pattern 10 measured using the received correction value to the temperature. Convert.
  • the board inspection device 12 and the board inspection device 30 can accurately adjust the temperature adjustment capability of the temperature adjustment mechanism of the stage 17 using the correction values of each pattern 10 re-obtained through the correction value calibration work, regardless of the installation location. You can check.
  • the configuration of the substrate inspection device 38 is basically the same as the configuration of the substrate inspection device 12, so that it can be easily applied to the inspection line for product wafers W composed of a plurality of substrate inspection devices 12. can be installed. Thereby, in the inspection line, not only the stage calibration work of each substrate inspection apparatus 12 but also the correction value calibration work of the temperature measurement wafer TW can be performed, so that work efficiency can be improved.
  • the manufacturer of the substrate inspection device 12 uses the substrate inspection device 38 to acquire correction values for each pattern 10 of the temperature measurement wafer TW, and It is conceivable to store the corrected correction values in the memory of the server 42. In this case, by using the correction values stored in the memory of the server 42 at the customer site, it is possible to eliminate the need to acquire the correction values for each pattern 10 after installing the board inspection device 12 at the customer site. Thereby, the board inspection apparatus 12 can be brought into operation quickly at the customer's site.
  • the board inspection device 12 or the board inspection device 30, the board inspection device 38, and the server 42 are connected to each other via the Internet 41 so that they can communicate with each other. Therefore, it can be said that these constitute a substrate temperature measurement system for performing temperature measurement using the temperature measurement wafer TW (evaluation of the temperature adjustment ability of the temperature adjustment mechanism of the stage 17).
  • a calibration stage 39 including a bellows 40 is used, but a calibration stage 46 including a side wall 45 may be used instead of the calibration stage 39 (FIG. 6(A)).
  • the calibration stage 46 is also a substantially disk-shaped mounting table, and like the stage 17, it has a temperature adjustment mechanism (not shown) such as a Peltier element and a heater.
  • the side wall 45 is a wall section erected along the periphery of the calibration stage 46, and the insulating refrigerant 43 is supplied to a space surrounded by the side wall 45 (hereinafter referred to as "refrigerant space").
  • each temperature measurement contact probe 33 of the temperature measurement probe card 32 faces directly the electrode pads 11a, 11b of each pattern 10 of the temperature measurement wafer TW ( Figure 6(A)).
  • each temperature measurement contact probe 33 is brought into contact with the electrode pads 11a and 11b of each corresponding pattern 10, and an insulating coolant 43 is supplied to the coolant space, and the temperature measurement wafer is placed on the calibration stage 46.
  • the TW is immersed in an insulating refrigerant 43 (FIG. 6(B)).
  • the temperature of the insulating coolant 43 is maintained at a desired temperature in the same manner as when using the calibration stage 39, and the temperature of the temperature measuring wafer TW is adjusted to the desired temperature.
  • the temperature of the insulating refrigerant 43 is measured by the high-precision temperature sensor 44 included in the board inspection device 38, and furthermore, the electrical resistance value of each pattern 10 is measured. Thereafter, for each pattern 10, a correction value for converting the measured electrical resistance value into the measured temperature of the insulating refrigerant 43 is acquired.
  • the temperature measurement wafer TW is transferred to the calibration stage 46 in a state where the temperature measurement wafer TW is lifted by the pin 47 so that the temperature measurement wafer TW does not interfere with the side wall 45 (FIG. 6). (C)).
  • the above-described board inspection device 38 was assumed to be installed on the same inspection line as the board inspection device 12, so its configuration is basically the same as that of the board inspection device 12. However, if it is not assumed that it will be installed on the same inspection line as the board inspection device 12, the board inspection device that performs the correction value calibration work may be configured more simply.
  • the substrate inspection device 48 may include a stage 49 on which a temperature measurement wafer TW is placed, and an inspection section 50 disposed above the stage 49.
  • the stage 49 has a concave depression 51 on its upper surface, and the temperature measurement wafer TW is placed at the bottom of the depression 51.
  • the stage 49 has a temperature adjustment mechanism (not shown) such as a Peltier element and a heater.
  • the inspection unit 50 includes a base member 52 disposed to face the recess 51 of the stage 49, a card base 53 provided on the lower surface of the base member 52, and a temperature measurement member mounted on the lower surface of the card base 53. It has a probe card 32. Furthermore, the inspection section 50 has a camera 54 that can move forward and backward between the temperature measurement wafer TW at the bottom of the depression 51 and the temperature measurement probe card 32.
  • the base member 52 is configured to be movable in biaxial directions (X direction and Y direction in the figure), and the card base 53 is configured to be movable in the vertical direction (Z direction in the figure).
  • the board inspection device 48 is also configured to be able to communicate with an external server 42 via the Internet 41.
  • the position of the electrode pads 11a, 11b of each pattern 10 is grasped by capturing an image of the temperature measurement wafer TW from above using the camera 54.
  • the camera 54 exits from between the temperature measuring wafer TW and the temperature measuring probe card 32 at the bottom of the recess 51. Then, based on the determined positions of the electrode pads 11a, 11b of each pattern 10, each temperature measurement contact probe 33 of the temperature measurement probe card 32 and the electrode pad 11a, 11b of each pattern 10 are made to face each other. , the base member 52 moves in two axial directions.
  • the card base 53 moves downward to bring each temperature measurement contact probe 33 of the temperature measurement probe card 32 into contact with the corresponding electrode pad 11a, 11b of each pattern 10.
  • the insulating coolant 43 is supplied to the depression 51 from a coolant supply port (not shown) provided on the stage 49, and the temperature measurement wafer TW placed at the bottom of the depression 51 is immersed in the insulating coolant 43 ( Figure 7(B)).
  • the insulating refrigerant 43 supplied to the recess 51 is circulated between an external chiller and adjusted to a desired temperature.
  • the stage 49 adjusts the temperature of the stage 49 using a temperature adjustment mechanism to maintain the temperature of the insulating refrigerant 43 in the recess 51 at a desired temperature. Thereby, the temperature of the temperature measurement wafer TW is adjusted to a desired temperature.
  • the temperature of the insulating refrigerant 43 is measured by a high-precision temperature sensor 55 included in the board inspection device 48, and further, the electrical resistance value of each pattern 10 is measured. Thereafter, for each pattern 10, a correction value for converting the measured electrical resistance value into the measured temperature of the insulating refrigerant 43 is acquired.
  • the acquired correction value is stored in the memory of the server 42 in association with the pattern 10 in which the electrical resistance value used to acquire the correction value was measured.
  • the temperature measurement wafer TW is used for the stage calibration work, and each temperature measurement contact probe 33 of the temperature measurement probe card 32 is brought into contact with the electrode pads 11a, 11b of each pattern 10, and each pattern is Measure the electrical resistance value of 10.
  • the temperature measurement wafer TW can be transferred between the cassette C and the stage 17 by the wafer transfer mechanism of the loader section 13, so that the efficiency of stage calibration work is improved.
  • the temperature measuring wafer TW by using the temperature measuring wafer TW, it is not necessary to check whether or not a wire breakage occurs, so the frequency of calibration work is reduced to check whether or not a wire breakage occurs. This eliminates the need to increase the height. Furthermore, in the substrate inspection apparatus 38, the temperature measurement wafer TW can be transferred between the cassette C and the calibration stage 39 by the wafer transfer mechanism of the loader section 13, so that the efficiency of the correction value calibration work is improved.
  • the temperature measurement wafer TW is immersed in the insulating coolant 43 during the correction value calibration work, so the temperature measurement wafer TW does not come into contact with the atmosphere, and it is possible to suppress the release of heat from the temperature measurement wafer TW to the atmosphere. As a result, it is also easy to adjust the temperature of the temperature measurement wafer TW during the correction value calibration work. This makes it possible to further improve the efficiency of the correction value calibration work.
  • both the efficiency of the stage calibration work and the efficiency of the correction value calibration work are improved, so the efficiency of temperature measurement by the temperature measurement wafer TW can be improved.
  • the above-described board inspection apparatus 12 is based on the premise that the worker manually replaces the probe card 20 with the temperature measurement probe card 32 for stage calibration work.
  • the temperature measurement can be performed by a probe card transport mechanism (not shown) included in the board inspection device 12, for example, a SACC (Semi Automatic Probe Card Changer).
  • the probe card 32 can be transported and attached to the head plate 23. Thereby, the efficiency of the stage calibration work in the board inspection apparatus 12 can be further improved.
  • the temperature measurement wafer TW in order to adjust the temperature of the temperature measurement wafer TW to a desired temperature in the correction value calibration work, the temperature measurement wafer TW is heated using an insulating coolant whose temperature is adjusted to a desired temperature. 43 is immersed in liquid.
  • the method of adjusting the temperature of the temperature measuring wafer TW in the correction value calibration work is not limited to this, and the temperature of the temperature measuring wafer TW can be adjusted to the desired temperature without immersing the temperature measuring wafer TW in the insulating coolant 43. The temperature may be adjusted.
  • the temperature measurement probe card 32 is mounted on the head plate 23, the temperature measurement wafer TW is placed on the stage 17, and the temperature of the temperature measurement wafer TW is controlled by the temperature adjustment mechanism of the stage 17. may be adjusted to a desired temperature.
  • the temperature of the stage 17 is measured by the high-precision temperature sensor 44, and a correction value for converting the measured electrical resistance value of the pattern 10 into the measured temperature of the stage 17 is obtained. be done.
  • heat is released from the temperature measuring wafer TW to the atmosphere, so there is a disadvantage that it takes time to adjust the temperature of the temperature measuring wafer TW.
  • the correction value calibration work can be performed simply by adding the high precision temperature sensor 44 to the general substrate inspection apparatus 12 that inspects the semiconductor devices of the product wafer W. Therefore, there is an advantage that it is not necessary to use the board inspection device 38 or the board inspection device 48 which has a special configuration because it is specialized for correction value calibration work.
  • stage calibration work is performed using a temperature measurement wafer TW1 shown in FIG. 9 instead of the temperature measurement wafer TW.
  • the temperature measurement wafer TW1 has basically the same configuration as the temperature measurement wafer TW, but heaters 56 (heating elements) are arranged corresponding to each of the plurality of patterns 10. That is, the pattern 10 and the heater 56 form a one-to-one pair, and the heater 56 is arranged adjacent to the corresponding pattern 10. This combination of pattern 10 and heater 56 imitates a GPU or a CPU. Further, the heater 56 is made of, for example, a metal such as tungsten, a nickel-chromium alloy, silicon carbide (SiC), or carbon, and may be provided on the surface of the temperature measuring wafer TW1, or may be provided on the surface of the temperature measuring wafer TW1. It may be buried.
  • a metal such as tungsten, a nickel-chromium alloy, silicon carbide (SiC), or carbon
  • each temperature measurement contact probe 33 of the temperature measurement probe card 32 not only connects to the electrode pads 11a and 11b of a certain pattern 10, but also the electrode pads 57a and 57a of the heater 56 corresponding to the pattern 10. 57b as well. Then, by supplying electricity to the heater 56, the heater 56 generates heat, thereby reproducing the heat generation of the semiconductor device.
  • stage calibration work it is possible to take into account the effect of heat generation of the semiconductor device on the temperature adjustment ability of the stage 17.
  • the plurality of GPUs and CPUs are not inspected all at once, but usually the GPUs and CPUs are inspected one by one. Therefore, in the stage calibration work using the temperature measurement wafer TW1, the electrical resistance value of one pattern 10 is measured, and only the corresponding heater 56 is caused to generate heat.
  • the electrical resistance values of multiple patterns 10 are measured even in the stage calibration work using temperature measurement wafer TW1, and each corresponding heater 56 generates heat. It will be done.
  • the number of heaters 56 arranged corresponding to each pattern 10 is not limited to one; for example, in order to imitate a GPU or CPU with a larger heat output, a plurality of heaters 56, for example, two heaters 56 may be arranged in one pattern 10. (Fig. 10).
  • a correction value was obtained for directly converting the measured electrical resistance value of the pattern 10 into an actual temperature.
  • a correction value may be obtained for converting the temperature converted from the measured electrical resistance value of the pattern 10 based on the temperature resistance characteristics of platinum into the actual temperature.
  • each temperature measurement contact probe 33 of the temperature measurement probe card 32 is brought into contact with the electrode pad 11a, 11b of each corresponding pattern 10.
  • the temperature measurement wafer TW is insulated. It was immersed in refrigerant 43.
  • each temperature measurement contact probe 33 may be brought into contact with the corresponding electrode pad 11a, 11b.
  • the technology disclosed herein has been described as being applied to a single-wafer substrate inspection device that inspects product wafers W one by one.
  • the technology disclosed herein may also be applied to a substrate inspection device with a multi-stage, multi-cell structure that has multiple inspection chambers (cells) and inspects a product wafer W in each inspection chamber, thereby enabling inspection of multiple product wafers W simultaneously.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Temperature Or Quantity Of Heat (AREA)

Abstract

【課題】測温用基板による測温の効率を向上させる。 【解決手段】複数の測温抵抗体を備え、前記複数の測温抵抗体の各々に対応して電極が配置される測温用基板の校正方法は、少なくとも１つの前記測温抵抗体に対応する電極に針状体を接触させる工程と、前記測温用基板を絶縁性冷媒に液浸する工程と、前記針状体によって前記電極を介して前記測温抵抗体の電気抵抗値を測定する工程と、前記絶縁性冷媒の温度を測定する工程と、前記測定された電気抵抗値を、前記測定された絶縁性冷媒の温度に換算するための補正値を取得する工程と、を有する。

Description

測温用基板の校正方法、基板測温システム及び測温用基板
　本開示は、測温用基板の校正方法、基板測温システム及び測温用基板に関する。
　製品用ウエハに形成された複数の半導体デバイスの検査を行うための基板検査装置として、プローバが知られている。プローバは、複数の針状接触端子であるコンタクトプローブを有するプローブカードを備え、載置台に載置された製品用ウエハをプローブカードへ接近させることにより、各コンタクトプローブを半導体デバイスの電極パッドや半田バンプと接触させる。プローバでは、さらに、各コンタクトプローブから半導体デバイスの電気回路へ電気を流すことによって該電気回路の導通状態等を検査する。
　近年、半導体デバイスの検査を行う際の検査条件が複雑化し、特に、高温環境下や低温環境下における半導体デバイスの検査を行うことが求められる。このような高温環境や低温環境は、プローバにおいて、製品用ウエハを載置する載置台のペルチェ素子やヒータによる温度調整によって実現される。そして、製品用ウエハの代わりに測温用ウエハ（例えば、非特許文献１参照）を載置台に載置して載置台の温度を測定することにより、所望の高温環境や低温環境が実現できるか否かの確認、すなわち、載置台の温度調整能力の確認が行われる。
ＫＬＡ　Ｃｏｒｐｏｒａｔｉｏｎ、"Ｐｒｏｃｅｓｓ　ＰｒｏｂｅＴＭ　１５３０／１５３５"、［ｏｎｌｉｎｅ］、［令和４年８月１２日検索］、インターネット＜ＵＲＬ：ｈｔｔｐｓ：／／ｗｗｗ．ｋｌａ．ｃｏｍ／ｐｒｏｄｕｃｔｓ／ｃｈｉｐ－ｍａｎｕｆａｃｔｕｒｉｎｇ／ｉｎ－ｓｉｔｕ－ｐｒｏｃｅｓｓ－ｍａｎａｇｅｍｅｎｔ＞
　本開示に係る技術は、測温用基板による測温の効率を向上させる。
　本開示に係る技術の一態様は、複数の測温抵抗体を備え、前記複数の測温抵抗体の各々に対応して電極が配置される測温用基板の校正方法であって、少なくとも１つの前記測温抵抗体に対応する電極に針状体を接触させる工程と、前記測温用基板を絶縁性冷媒に液浸する工程と、前記針状体によって前記電極を介して前記測温抵抗体の電気抵抗値を測定する工程と、前記絶縁性冷媒の温度を測定する工程と、前記測定された電気抵抗値を、前記測定された絶縁性冷媒の温度に換算するための補正値を取得する工程と、を有する。
　本開示に係る技術によれば、測温用基板による測温の効率を向上させることができる。
本開示に係る技術の一実施の形態としての測温用ウエハの構成を概略的に示す平面図である。 製品用ウエハに形成された半導体デバイスの検査を行うための基板検査装置の一例の構成を概略的に示す正面図である。 製品用ウエハに形成された半導体デバイスの検査を行うための基板検査装置の変形例の構成を概略的に示す正面図である。 測温用ウエハの各パターンの補正値を取得する基板検査装置の一例の構成を概略的に示す正面図である。 図４の基板検査装置を用いる補正値校正作業の一例を説明するための工程図である。 図４の基板検査装置を用いる補正値校正作業の一例を説明するための工程図である。 図４の基板検査装置を用いる補正値校正作業の一例を説明するための工程図である。 図４の基板検査装置を用いる補正値校正作業の一例を説明するための工程図である。 図４の基板検査装置を用いる補正値校正作業の変形例を説明するための工程図である。 図４の基板検査装置を用いる補正値校正作業の変形例を説明するための工程図である。 図４の基板検査装置を用いる補正値校正作業の変形例を説明するための工程図である。 測温用ウエハの各パターンの補正値を取得する基板検査装置の変形例の構成を概略的に示す正面図である。 測温用ウエハの各パターンの補正値を取得する基板検査装置の変形例の構成を概略的に示す正面図である。 図２の基板検査装置を用いる補正値校正作業を説明するための図である。 本開示に係る技術の一実施の形態としての測温用ウエハの変形例の構成を概略的に示す平面図である。 図９の測温用ウエハにおけるヒータの配置の変形例を説明するための図である。
　上述した非特許文献１の技術に係る測温用ウエハでは、複数の測温センサが当該測温ウエハ上に分散して配置されるが、各測温センサの出力を取り出すために、各測温センサから配線が取り回される。したがって、この測温用ウエハには多数の配線が付随するため、取り扱いが容易ではなく、測温用ウエハの取り扱いは作業者による手作業で行う必要がある。
　また、各配線の熱容量が大きくなると、載置台からの熱エネルギーが各配線へ逃げてしまい、実際の検査環境を再現できなくなるため、多くの熱エネルギーが逃げ込まないように各配線は非常に細く形成される。その反面、各配線が断線し易くなるため、各配線の断線の発生の有無の確認も兼ねて測温用ウエハの校正作業の頻度を高くする必要がある。この測温用ウエハの校正作業は、測温用ウエハの温度を制御可能な校正装置にて行われる。
　しかしながら、上述したように、測温用ウエハの取り扱いは作業者による手作業で行う必要があるため、測温用ウエハの校正作業も非常に手間を要する。すなわち、非特許文献１の技術に係る測温用ウエハを用いる場合、非常に手間を要する校正作業を頻繁に行う必要があり、その都度、当該測温用ウエハを用いた載置台の温度調整能力の確認を行うことができなくなる。したがって、当該測温用ウエハによる測温の効率は低くなる。
　これに対応して、本開示に係る技術は、測温用基板の校正作業を行う際、複数の測温抵抗体を備え、複数の測温抵抗体の各々に対応して電極が配置される測温用基板を用い、測温抵抗体に対応する電極に針状体を接触させる。さらに、測温用基板を絶縁性冷媒に液浸させ、針状体から電極を介して測温抵抗体に通電して測温抵抗体の電気抵抗値を測定し、且つ絶縁性冷媒の温度を測定する。その後、測定された電気抵抗値を測定された絶縁性冷媒の温度に換算するための補正値を取得する。
　以下、図面を参照して本開示に係る技術の一実施の形態を説明する。図１は、本開示に係る技術の一実施の形態としての測温用ウエハＴＷ（測温用基板）の構成を概略的に示す平面図である。
　図１において、測温用ウエハＴＷは、半導体ウエハである製品用ウエハ（製品用基板）と略同形状の円板状基板からなり、製品用ウエハの各半導体デバイスが形成される位置のそれぞれに対応して測温抵抗体からなる複数のパターン１０が形成される。パターン１０の測温抵抗体は、温度によって電気抵抗値が変化する金属又は金属酸化物からなり、本実施の形態では、一例として、白金が用いられる。各パターン１０は測温用ウエハＴＷの表面に設けられてもよく、若しくは、測温用ウエハＴＷに埋設されてもよい。
　また、測温用ウエハＴＷにおいて、各パターン１０の両端には電極パッド１１ａ，１１ｂが配置される。電極パッド１１ａ，１１ｂは測温用ウエハＴＷの表面に設けられ、後述するプローブカード２０のコンタクトプローブ２２と接触する。
　図２は、製品用ウエハＷに形成された半導体デバイスの検査を行うための基板検査装置１２の構成を概略的に示す正面図である。図２では、基板検査装置１２の内部構造を示すために一部が断面図として示される。
　図２において、基板検査装置１２は、ローダ部１３と、検査部１４と、装置コントローラ１５とを有する。基板検査装置１２は、装置コントローラ１５の制御の下、ローダ部１３から検査部１４へ製品用ウエハＷを搬送し、製品用ウエハＷに形成された複数の半導体デバイスであるＤＵＴ（Ｄｅｖｉｃｅ　Ｕｎｄｅｒ　Ｔｅｓｔ）の検査を行う。具体的に、基板検査装置１２は、各ＤＵＴの電気回路へ電気を流すことによって該電気回路の導通状態等を検査する。
　ローダ部１３は、カセット収納部１６と、ウエハ搬送機構（不図示）とを有する。カセット収納部１６は、製品用ウエハＷを収容したカセットＣを収納する。カセットＣは、例えばＦＯＵＰ（Ｆｒｏｎｔ　Ｏｐｅｎｉｎｇ　Ｕｎｉｆｙ　Ｐｏｄ）である。ウエハ搬送機構は、カセット収納部１６に収納されたカセットＣと、検査部１４に設けられた後述のステージ１７との間で製品用ウエハＷを搬送する。
　検査部１４は、ローダ部１３に隣接して配置される。検査部１４は、ステージ１７と、昇降機構１８と、ＸＹ駆動機構１９と、プローブカード２０と、アライメント機構２１とを有する。
　ステージ１７（載置部材）は、真空チャックや静電チャック等の基板吸着機構を有し、さらに、ペルチェ素子やヒータ等の温度調整機構（不図示）を有する。また、ステージ１７は上面に製品用ウエハＷを載置し、基板吸着機構によって製品用ウエハＷを吸着するとともに、温度調整機構によって当該ステージ１７の温度を調整することにより、伝熱によって製品用ウエハＷの温度を調整する。
　昇降機構１８は、ステージ１７の下部に設けられてステージ１７を昇降（図中のＺ方向に移動）させる。ＸＹ駆動機構１９は、昇降機構１８の下部に設けられ且つ検査部１４の底部に固定され、ステージ１７及び昇降機構１８を二軸方向（図中のＸ方向及びＹ方向）に移動させる。
　プローブカード２０はステージ１７の上方に配置される。プローブカード２０のステージ１７側には、複数の針状体であるコンタクトプローブ２２が形成される。また、プローブカード２０は、ヘッドプレート２３に着脱可能に取り付けられている。プローブカード２０には、テストヘッド２４を介してテスタ（不図示）が接続される。
　アライメント機構２１は、カメラ２５と、ガイドレール２６と、メインブリッジ２７と、光源２８とを有する。カメラ２５は、例えば、ＣＣＤカメラやＣＭＯＳカメラであり、メインブリッジ２７の中央に下向きに取り付けられ、ステージ１７や製品用ウエハＷを撮像する。
　ガイドレール２６は、メインブリッジ２７を水平方向（図中のＹ方向）に移動可能に支持する。メインブリッジ２７は、左右一対のガイドレール２６によって支持され、ガイドレール２６に沿って水平方向（図中のＹ方向）に移動する。カメラ２５は、メインブリッジ２７の移動によって待機位置とプローブカード２０の中心の真下（以下、「プローブセンタ」という。）との間を移動する。
　後述のアライメントを行う際、カメラ２５は、プローブセンタに位置し、ＸＹ方向に移動するステージ１７に載置された製品用ウエハＷの各ＤＵＴの電極パッドを上方から撮像する。この撮像された画像により、各ＤＵＴの電極パッドの位置が把握される。なお、撮像された画像は表示装置２９に表示される。また、光源２８は、メインブリッジ２７の下部に設けられ、ステージ１７に光を照射し、カメラ２５による各電極パッドの撮像を補助する。
　基板検査装置１２において、製品用ウエハＷのＤＵＴの検査を行う際、検査部１４では、まず、ステージ１７に載置された製品用ウエハＷをステージ１７に吸着させ、製品用ウエハＷを載置するステージ１７の温度を所望の温度に調整する。次いで、把握された各ＤＵＴの電極パッドの位置に基づいて、アライメント機構２１がＸＹ駆動機構１９と協働して、プローブカード２０の各コンタクトプローブ２２と、製品用ウエハＷの各ＤＵＴの電極パッドとを正対させるアライメントを行う。
　次いで、昇降機構１８がステージ１７を上昇させて、プローブカード２０の各コンタクトプローブ２２を対応する各ＤＵＴの電極パッドに接触させる。その後、装置コントローラ１５は、テスタからテストヘッド２４及びプローブカード２０の各コンタクトプローブ２２を介して、各ＤＵＴの電気回路へ電気を流すことによって該電気回路の導通状態等を検査する。
　装置コントローラ１５は、ステージ１７の下方に設けられ、基板検査装置１２の全体の動作を制御する。装置コントローラ１５に設けられたＣＰＵは、ＲＯＭ、ＲＡＭ等のメモリに格納された品種パラメータに従って、所望の検査を実行する。なお、品種パラメータは、ハードディスクやＲＯＭ、ＲＡＭ以外の半導体メモリに記憶されてもよい。また、品種パラメータは、コンピュータにより読み取り可能な、ＣＤ－ＲＯＭ、ＤＶＤ等の記録媒体に記録された状態で所定位置に挿入され、読み出されるようにしてもよい。
　また、基板検査装置１２では、上述した製品用ウエハＷのＤＵＴの検査の他に、ステージ１７の温度調整機構の温度調整能力の確認と調整（以下、まとめて「ステージ校正作業」という。）が行われる。ステージ校正作業では、測温用ウエハＴＷを用い、ステージ１７の温度調整機構によって測温用ウエハＴＷの各パターン１０の温度を所望の温度、例えば、検査温度に調整可能か否かが確認される。すなわち、測温用ウエハＴＷの各パターン１０の温度が測定される。
　ステージ校正作業を行う際には、ヘッドプレート２３へプローブカード２０の代わりに後述の測温用プローブカード３２が装着され、製品用ウエハＷの代わりに図１の測温用ウエハＴＷが用いられる。測温用プローブカード３２は、基本的にプローブカード２０と同様の構成を有し、測温用ウエハＴＷの各パターン１０の電極パッド１１ａ，１１ｂに接触する複数の測温用コンタクトプローブ３３を有する。
　基板検査装置１２において、ステージ校正作業を行う際、検査部１４では、まず、ステージ１７に載置された測温用ウエハＴＷをステージ１７に吸着させ、測温用ウエハＴＷを載置するステージ１７の温度を検査温度に調整する。次いで、カメラ２５による撮像によって各パターン１０の電極パッド１１ａ，１１ｂの位置を把握する。そして、把握された電極パッド１１ａ，１１ｂの位置に基づいて、アライメント機構２１がＸＹ駆動機構１９と協働して、測温用プローブカード３２の各測温用コンタクトプローブ３３と、各パターン１０の電極パッド１１ａ，１１ｂとを正対させるアライメントを行う。
　次いで、昇降機構１８がステージ１７を上昇させて、測温用プローブカード３２の各測温用コンタクトプローブ３３を対応する各パターン１０の電極パッド１１ａ，１１ｂに接触させる。その後、装置コントローラ１５は、テスタからテストヘッド２４及び測温用プローブカード３２の各測温用コンタクトプローブ３３を介して、各パターン１０へ電気を流すことによって各パターン１０の電気抵抗値を測定する。測定された電気抵抗値は後述する各パターン１０の補正値に基づき、テスタや装置コントローラ１５によって温度に換算される。これにより、ステージ１７の温度調整機構が測温用ウエハＴＷの各パターン１０の温度を検査温度に調整できているか否かが確認される。そして、各パターン１０の温度を検査温度に調整できていない場合、換算された温度とステージ１７に内蔵された温度センサによって測定された温度（検査温度）との差分を補正値として記録し、その後の測温用ウエハＴＷを用いた温度測定に記録された補正値が反映されてステージ１７の温度の調整が行われる。
　なお、プローブカード２０を測温用プローブカード３２に交換した場合、テストヘッド２４に接続されるテスタも測温用プローブカード用のテスタに交換する必要がある。しかしながら、測温用プローブカード３２に、バッテリと近距離無線通信、例えば、Ｂｌｕｅｔｏｏｔｈ（登録商標）を行う無線通信部を搭載することが考えられる。この場合、テストヘッド２４に接続されるテスタとは別のテスタに各パターン１０の電気抵抗値の測定結果を送信して別のテスタで温度換算を行う。これにより、ステージ校正作業を行う際にテストヘッド２４に接続されるテスタを交換する必要を無くすことができ、基板検査装置１２におけるステージ校正作業の効率を向上させることができる。
　ところで、上述したステージ校正作業では、プローブカード２０を測温用プローブカード３２に交換する必要があるが、この交換作業を作業者の手作業で行うと、ステージ校正作業の効率を低下させるおそれがある。そこで、基板検査装置１２の変形例では、測温用プローブカード３２をヘッドプレート２３ではなく、他の構成部品に装着し、プローブカード２０の測温用プローブカード３２への交換を行うこと無くステージ校正作業を行う。
　図３は、図２の基板検査装置１２の変形例としての基板検査装置３０の構成を概略的に示す正面図である。図３でも、基板検査装置３０の内部構造を示すために一部が断面図として示される。また、基板検査装置３０の構成は、基本的に基板検査装置１２の構成と同じであるため、以下、基板検査装置１２と異なる構成や動作についてのみ説明する。
　図３において、基板検査装置３０では、メインブリッジ２７の中央へカメラ２５の代わりにカードベース３１が取り付けられ、カードベース３１の下面には、ステージ１７と対向するように、測温用プローブカード３２が装着される。
　カードベース３１に装着された測温用プローブカード３２によってステージ校正作業を行う際、まず、測温用ウエハＴＷを吸着するステージ１７の温度を検査温度に調整する。その後、カードベース３１に配置されたカメラ（不図示）が測温用ウエハＴＷの各パターン１０の電極パッド１１ａ，１１ｂを上方から撮像する。この撮像された画像により、各パターン１０の電極パッド１１ａ，１１ｂの位置が把握される。
　次いで、把握された各パターン１０の電極パッド１１ａ，１１ｂの位置に基づいて、アライメント機構２１がＸＹ駆動機構１９と協働して、各測温用コンタクトプローブ３３と、測温用ウエハＴＷの各パターン１０の電極パッド１１ａ，１１ｂとを正対させる。その後、昇降機構１８がステージ１７を上昇させて、測温用プローブカード３２の各測温用コンタクトプローブ３３を対応する各パターン１０の電極パッド１１ａ，１１ｂに接触させて各パターン１０の電気抵抗値を測定する。
　また、図３の基板検査装置３０は、測温用プローブカード３２用の搬送ロボット３４を備えてもよい。搬送ロボット３４は、移動可能な本体３５と、多関節のアーム３６と、アーム３６の先端に取り付けられたカードベース３７とを有する。カードベース３７の下面には、測温用プローブカード３２が装着される。
　搬送ロボット３４によってステージ校正作業を行う際、まず、測温用ウエハＴＷを吸着するステージ１７の温度を検査温度に調整する。その後、搬送ロボット３４は、カードベース３７に配置されたカメラ（不図示）によって測温用ウエハＴＷの各パターン１０の電極パッド１１ａ，１１ｂを上方から撮像する。搬送ロボット３４は、この撮像された画像により、各パターン１０の電極パッド１１ａ，１１ｂの位置を把握する。
　次いで、搬送ロボット３４は、把握された各パターン１０の電極パッド１１ａ，１１ｂの位置に基づいて、アーム３６を動かし、各測温用コンタクトプローブ３３と、測温用ウエハＴＷの各パターン１０の電極パッド１１ａ，１１ｂとを正対させる。さらに、アーム３６がカードベース３７を下方に移動させるとともに、昇降機構１８がステージ１７を上昇させて、測温用プローブカード３２の各測温用コンタクトプローブ３３を対応する各パターン１０の電極パッド１１ａ，１１ｂに接触させる。そして、各パターン１０の電気抵抗値を測定する。
　なお、搬送ロボット３４によってステージ校正作業を行う際には、ヘッドプレート２３を上方へ跳ね上げて検査部１４のステージ１７を露出させる。これにより、搬送ロボット３４のカードベース３７に装着された測温用プローブカード３２を、ヘッドプレート２３に装着されたプローブカード２０と干渉させること無く、ステージ１７に吸着された測温用ウエハＴＷに到達させることができる。
　図３の基板検査装置３０では、ステージ校正作業を行う際に、ヘッドプレート２３に装着されたプローブカード２０を測温用プローブカード３２に交換する必要がない。したがって、ステージ校正作業の効率を向上させることができる。
　ところで、上述したように、測温用ウエハＴＷの各パターン１０は白金からなるため、白金の温度抵抗特性に基づいて、測定された測温用ウエハＴＷの各パターン１０の電気抵抗値を温度に換算すれば、各パターン１０の温度が得られると考えられる。しかしながら、測定された電気抵抗値には、当該パターン１０の電気抵抗だけで無く各電極パッド１１ａ，１１ｂの電気抵抗も影響する。したがって、測定された電気抵抗値を白金の温度抵抗特性に基づいて温度に換算しただけでは、各パターン１０の実際の温度を正確に得ることはできない。そこで、測温用ウエハＴＷでは、各パターン１０について、測定された電気抵抗値を実際の温度に換算するための補正値が取得される。そして、測温用ウエハＴＷを繰り返して使用する間に、各パターン１０と各電極パッド１１ａ，１１ｂの接続状態の変化等の経年変化が発生する。したがって、以前に取得された補正値を用い続けると、測定された電気抵抗値から正しい実際の温度への換算が困難となることがある。そこで、測温用ウエハＴＷでは、定期的に補正値を取得し直す。本実施の形態では、このような測温用ウエハＴＷの各パターン１０の補正値の再取得を「補正値校正作業」と称する。
　図４は、測温用ウエハＴＷの各パターン１０の補正値を取得する基板検査装置３８（校正装置）の構成を概略的に示す正面図である。図４でも、基板検査装置３８の内部構造を示すために一部が断面図として示される。また、基板検査装置３８の構成は、基本的に基板検査装置１２の構成と同じであるため、以下、基板検査装置１２と異なる構成や動作についてのみ説明する。
　図４において、基板検査装置３８では、カセットＣに測温用ウエハＴＷが収容され、ヘッドプレート２３へプローブカード２０の代わりに測温用プローブカード３２が装着され、検査部１４はステージ１７の代わりに校正用ステージ３９を有する。校正用ステージ３９は略円板状の載置台であり、ステージ１７と同様に、ペルチェ素子やヒータ等の温度調整機構（不図示）を有し、さらに、周縁に沿って配置された上下方向（図中のＺ方向）に伸縮自在なベローズ４０を有する。また、基板検査装置３８は、情報通信網、例えば、インターネット４１を介して外部の情報処理装置、例えば、サーバ４２と通信可能に構成される。
　図５は、図４の基板検査装置３８を用いる補正値校正作業を説明するための工程図である。まず、基板検査装置３８において、カメラ２５が、プローブセンタに位置する校正用ステージ３９に載置された測温用ウエハＴＷの各パターン１０の電極パッド１１ａ，１１ｂを上方から撮像する。この撮像された画像により、各パターン１０の電極パッド１１ａ，１１ｂの位置が把握される。
　次いで、把握された各パターン１０の電極パッド１１ａ，１１ｂの位置に基づいて、アライメント機構２１がＸＹ駆動機構１９と協働して、各測温用コンタクトプローブ３３と、各パターン１０の電極パッド１１ａ，１１ｂとを正対させる（図５（Ａ））。その後、昇降機構１８がステージ１７を上昇させて、測温用プローブカード３２の各測温用コンタクトプローブ３３を対応する各パターン１０の電極パッド１１ａ，１１ｂに接触させる（図５（Ｂ））。
　次いで、ベローズ４０を図中上方へ伸長させる。このとき、測温用ウエハＴＷよりもベローズ４０の上端が十分高くなるように、ベローズ４０を伸長させる（図５（Ｃ））。その後、校正用ステージ３９に設けられた冷媒供給口（不図示）から絶縁性冷媒４３、例えば、ＨＦＥ（ハイドロフルオロエーテル）がベローズ４０で囲われた空間（以下、「冷媒用空間」という。）に供給され、校正用ステージ３９に載置された測温用ウエハＴＷを絶縁性冷媒４３に液浸させる（図５（Ｄ））。
　ここで、冷媒用空間に供給された絶縁性冷媒４３は、冷媒用空間と外部のチラー（温度調整装置）との間で循環され、当該チラーによって所望の温度に調温される。なお、このチラーは、循環する絶縁性冷媒４３を加熱するだけでなく、冷却することもできる。そして、校正用ステージ３９は、温度調整機構により、当該校正用ステージ３９の温度を調整して、冷媒用空間の絶縁性冷媒４３の温度を所望の温度に維持する。測温用ウエハＴＷの温度と絶縁性冷媒４３の温度（所望の温度）の差分は、時間が経過するにつれて、測温用ウエハＴＷと絶縁性冷媒４３との熱交換によってほぼ無くなる。これにより、測温用ウエハＴＷの温度が所望の温度に調整される。
　なお、本実施の形態では、測温用ウエハＴＷに配線が付随せず、冷媒用空間を漂う配線が存在しないため、冷媒用空間に撹拌装置や対流装置（いずれも不図示）を容易に配置することができる。これにより、冷媒用空間において絶縁性冷媒４３を撹拌又は対流することができるため、絶縁性冷媒４３の温度の均一性を高めることができる。
　また、絶縁性冷媒４３の温度は、基板検査装置３８が備える高精度温度センサ４４によって測定される。絶縁性冷媒４３の温度が安定した後、測温用プローブカード３２の各測温用コンタクトプローブ３３を介して、各パターン１０へ電気を流すことによって各パターン１０の電気抵抗値を測定する。このとき、複数のパターン１０の電気抵抗値を測定してもよく、若しくは、１つのパターン１０の電気抵抗値のみを測定してもよい。
　その後、テスタや装置コントローラ１５が、各パターン１０について、測定された電気抵抗値を高精度温度センサ４４によって測定された絶縁性冷媒４３の温度に換算するための補正値を取得する。次いで、取得された補正値を、当該補正値を取得する際に用いられた電気抵抗値が測定されたパターン１０と関連付けて、サーバ４２のメモリ（記憶装置）に記憶させる。例えば、取得された補正値を対応するパターン１０の識別番号と関連付けて記憶させる。その後、補正値校正作業を終了する。
　このように、本実施の形態では、再取得された各パターン１０の補正値が、基板検査装置３８とは異なるサーバ４２のメモリに記憶され、サーバ４２はインターネット４１に接続される。したがって、基板検査装置１２や基板検査装置３０はインターネット４１に接続すれば、サーバ４２のメモリに記憶されている再取得された各パターン１０の補正値を利用することができる。例えば、基板検査装置１２や基板検査装置３０がステージ校正作業を行う際、カメラによる撮像によって読み取った測温用ウエハＴＷの各パターン１０の識別番号をインターネット４１を介してサーバ４２へ送信する。サーバ４２は、受信した各パターン１０の識別番号に関連する補正値を基板検査装置１２や基板検査装置３０へ送信する。送信された各パターン１０の補正値を受け取った基板検査装置１２や基板検査装置３０の装置コントローラ１５やテスタは、該受け取った補正値を用いて測定された各パターン１０の電気抵抗値を温度に換算する。これにより、基板検査装置１２や基板検査装置３０は、設置場所にかかわらず、補正値校正作業によって再取得された各パターン１０の補正値を用いてステージ１７の温度調整機構の温度調整能力を正確に確認することができる。
　また、上述したように、基板検査装置３８の構成は、基本的に基板検査装置１２の構成と同じであるため、複数の基板検査装置１２で構成される製品用ウエハＷの検査ラインに容易に設置することができる。これにより、当該検査ラインで、各基板検査装置１２のステージ校正作業だけでなく、測温用ウエハＴＷの補正値校正作業も行うことができるため、作業効率を向上させることができる。
　さらに、例えば、基板検査装置１２の客先への出荷前に、基板検査装置１２の製造元において基板検査装置３８を用いて測温用ウエハＴＷの各パターン１０の補正値を取得し、該取得された補正値をサーバ４２のメモリに記憶することが考えられる。この場合、客先では、サーバ４２のメモリに記憶された補正値を利用することにより、基板検査装置１２を客先で設置した後に各パターン１０の補正値を取得する必要を無くすことができる。これにより、客先において基板検査装置１２を早く稼働状態に移行させることができる。
　なお、本実施の形態では、基板検査装置１２又は基板検査装置３０と、基板検査装置３８と、サーバ４２は、インターネット４１を介して互いに通信可能に接続される。したがって、これらは、測温用ウエハＴＷによる測温（ステージ１７の温度調整機構の温度調整能力の評価）を行うための、基板測温システムを構成しているとも言える。
　また、基板検査装置３８では、ベローズ４０を備える校正用ステージ３９を用いたが、校正用ステージ３９の代わりに側壁４５を備える校正用ステージ４６を用いてもよい（図６（Ａ））。校正用ステージ４６も略円板状の載置台であり、ステージ１７と同様に、ペルチェ素子やヒータ等の温度調整機構（不図示）を有する。側壁４５は、校正用ステージ４６の周縁に沿って立設された壁部であり、側壁４５で囲われた空間（以下、「冷媒用空間」という。）に絶縁性冷媒４３が供給される。
　校正用ステージ４６を用いる場合、まず、測温用プローブカード３２の各測温用コンタクトプローブ３３と、測温用ウエハＴＷの各パターン１０の電極パッド１１ａ，１１ｂとを正対させるアライメントを行う（図６（Ａ））。
　その後、各測温用コンタクトプローブ３３を対応する各パターン１０の電極パッド１１ａ，１１ｂに接触させ、冷媒用空間に絶縁性冷媒４３を供給して校正用ステージ４６に載置された測温用ウエハＴＷを絶縁性冷媒４３に液浸させる（図６（Ｂ））。ここで、校正用ステージ３９を用いる場合と同様の方法で絶縁性冷媒４３の温度を所望の温度に維持し、測温用ウエハＴＷの温度を所望の温度に調整する。
　このときも、絶縁性冷媒４３の温度は、基板検査装置３８が備える高精度温度センサ４４によって測定され、さらに、各パターン１０の電気抵抗値が測定される。その後、各パターン１０について、測定された電気抵抗値を測定された絶縁性冷媒４３の温度に換算するための補正値が取得される。
　なお、校正用ステージ４６への測温用ウエハＴＷの受け渡しは、測温用ウエハＴＷが側壁４５と干渉しないように、ピン４７によって測温用ウエハＴＷがリフトされた状態で行われる（図６（Ｃ））。
　上述した基板検査装置３８は、基板検査装置１２と同じ検査ラインに設置することを想定していたため、その構成は基本的に基板検査装置１２の構成と同じである。しかしながら、基板検査装置１２と同じ検査ラインに設置することを想定しない場合、補正値校正作業を行う基板検査装置をより簡素に構成してもよい。
　例えば、図７（Ａ）に示すように、基板検査装置４８が、測温用ウエハＴＷを載置するステージ４９と、該ステージ４９の上方に配置される検査部５０とによって構成されてもよい。このとき、ステージ４９は上面に凹状の窪み５１を有し、窪み５１の底に測温用ウエハＴＷが配置される。
　ステージ４９は、ステージ１７と同様に、ペルチェ素子やヒータ等の温度調整機構（不図示）を有する。検査部５０は、ステージ４９の窪み５１と対向するように配置されたベースメンバ５２と、該ベースメンバ５２の下面に設けられたカードベース５３と、カードベース５３の下面に装着された測温用プローブカード３２とを有する。さらに、検査部５０は、窪み５１の底の測温用ウエハＴＷと測温用プローブカード３２の間へ進退自在なカメラ５４を有する。
　検査部５０において、ベースメンバ５２は二軸方向（図中のＸ方向及びＹ方向）に移動可能に構成され、カードベース５３は上下方向（図中のＺ方向）に移動可能に構成される。なお、基板検査装置３８と同様に、基板検査装置４８も、インターネット４１を介して外部のサーバ４２と通信可能に構成される。
　基板検査装置４８において、補正値校正作業を行う場合、まず、カメラ５４によって測温用ウエハＴＷを上方から撮像することにより、各パターン１０の電極パッド１１ａ，１１ｂの位置が把握される。
　次いで、カメラ５４が窪み５１の底の測温用ウエハＴＷと測温用プローブカード３２の間から退出する。その後、把握された各パターン１０の電極パッド１１ａ，１１ｂの位置に基づいて、測温用プローブカード３２の各測温用コンタクトプローブ３３と、各パターン１０の電極パッド１１ａ，１１ｂとを正対させるように、ベースメンバ５２が二軸方向に移動する。
　その後、カードベース５３が下方に移動して、測温用プローブカード３２の各測温用コンタクトプローブ３３を対応する各パターン１０の電極パッド１１ａ，１１ｂに接触させる。
　次いで、ステージ４９に設けられた冷媒供給口（不図示）から絶縁性冷媒４３が窪み５１に供給され、窪み５１の底に配置された測温用ウエハＴＷを絶縁性冷媒４３に液浸させる（図７（Ｂ））。窪み５１に供給された絶縁性冷媒４３は外部のチラーとの間で循環されて所望の温度に調温される。そして、ステージ４９は、温度調整機構により、当該ステージ４９の温度を調整して、窪み５１の絶縁性冷媒４３の温度を所望の温度に維持する。これにより、測温用ウエハＴＷの温度が所望の温度に調整される。
　また、絶縁性冷媒４３の温度は、基板検査装置４８が備える高精度温度センサ５５によって測定され、さらに、各パターン１０の電気抵抗値が測定される。その後、各パターン１０について、測定された電気抵抗値を測定された絶縁性冷媒４３の温度に換算するための補正値が取得される。取得された補正値は、当該補正値を取得する際に用いられた電気抵抗値が測定されたパターン１０と関連付けられて、サーバ４２のメモリに記憶される。
　本実施の形態によれば、ステージ校正作業に測温用ウエハＴＷを用い、測温用プローブカード３２の各測温用コンタクトプローブ３３を各パターン１０の電極パッド１１ａ，１１ｂに接触させて各パターン１０の電気抵抗値を測定する。すなわち、ステージ校正作業に、多数の配線が付随する測温用ウエハを用いる必要が無くなるため、測温用ウエハの取り扱いに作業者の手作業が不要となる。例えば、ローダ部１３のウエハ搬送機構によって測温用ウエハＴＷをカセットＣとステージ１７の間で搬送できるようになるため、ステージ校正作業の効率が向上する。
　また、本実施の形態では、測温用ウエハＴＷを用いることにより、配線の断線の発生の有無の確認が不要となるため、配線の断線の発生の有無の確認のために校正作業の頻度を高くする必要を無くすことができる。また、基板検査装置３８においても、ローダ部１３のウエハ搬送機構によって測温用ウエハＴＷをカセットＣと校正用ステージ３９の間で搬送できるようになるため、補正値校正作業の効率が向上する。
　また、本実施の形態では、補正値校正作業において、測温用ウエハＴＷを絶縁性冷媒４３に液浸させるため、測温用ウエハＴＷが大気に触れず、測温用ウエハＴＷから熱が大気へ放出されるのを抑制することができる。その結果、補正値校正作業中の測温用ウエハＴＷの温度調整も容易に行うことができる。これにより、補正値校正作業の効率をさらに向上させることができる。
　すなわち、本実施の形態では、ステージ校正作業の効率と補正値校正作業の効率のいずれもが向上するため、測温用ウエハＴＷによる測温の効率を向上させることができる。
　なお、上述した基板検査装置１２では、ステージ校正作業を行うためのプローブカード２０の測温用プローブカード３２への交換作業を作業者の手作業で行うことを前提としていた。しかしながら、測温用プローブカード３２の形態をプローブカード２０と同様の形態にすれば、基板検査装置１２が備えるプローブカード搬送機構（不図示）、例えば、ＳＡＣＣ（Ｓｅｍｉ　Ａｕｔｏｍａｔｉｃ　Ｐｒｏｂｅ　Ｃａｒｄ　Ｃｈａｎｇｅｒ）によって測温用プローブカード３２の搬送やヘッドプレート２３への装着を行うことができる。これにより、基板検査装置１２におけるステージ校正作業の効率をさらに向上させることができる。
　以上、本開示の好ましい実施の形態について説明したが、本開示は上述した実施の形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。
　例えば、上述した本実施の形態では、補正値校正作業において、測温用ウエハＴＷの温度を所望の温度に調整するために、測温用ウエハＴＷを所望の温度に調温された絶縁性冷媒４３に液浸させる。しかしながら、補正値校正作業における測温用ウエハＴＷの温度の調整方法はこれに限られず、測温用ウエハＴＷを絶縁性冷媒４３に液浸させずに、測温用ウエハＴＷの温度を所望の温度に調整してもよい。
　例えば、基板検査装置１２を用い、ヘッドプレート２３へ測温用プローブカード３２を装着し、ステージ１７に測温用ウエハＴＷを載置してステージ１７の温度調整機構によって測温用ウエハＴＷの温度を所望の温度に調整してもよい。この場合、図８に示すように、ステージ１７の温度が高精度温度センサ４４によって測定され、測定されたパターン１０の電気抵抗値を測定されたステージ１７の温度に換算するための補正値が取得される。但し、この場合には、上述したように、測温用ウエハＴＷから熱が大気へ放出されるため、測温用ウエハＴＷの温度の調整に時間を要する等の不利益もある。しかしながら、製品用ウエハＷの半導体デバイスの検査を行う一般的な基板検査装置１２に高精度温度センサ４４を加えるだけで補正値校正作業を行うことができるようになる。したがって、補正値校正作業に特化したために特殊な構成を有する基板検査装置３８や基板検査装置４８を用いる必要を無くすことができるという利益がある。
　また、近年の半導体デバイス、例えば、ＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）は集積度が特に高く発熱量が増加しているため、半導体デバイスの検査において当該半導体デバイスの発熱の影響も考慮する必要がある。さらには、ステージ校正作業においても、半導体デバイスの発熱がステージ１７の温度調整能力に与える影響を考慮する必要がある。そこで、ＧＰＵやＣＰＵが形成される製品用ウエハＷの検査を行う基板検査装置では、測温用ウエハＴＷの代わりに、図９に示す、測温用ウエハＴＷ１を用いてステージ校正作業を行う。
　図９に示すように、測温用ウエハＴＷ１は、測温用ウエハＴＷと基本的に同じ構成を有するが、複数のパターン１０の各々に対応してヒータ５６（発熱体）が配置される。すなわち、パターン１０とヒータ５６が一対一の組をなし、ヒータ５６は対応するパターン１０に隣接するように配置される。このパターン１０とヒータ５６の組がＧＰＵやＣＰＵを模する。また、ヒータ５６は、例えば、タングステン等の金属、ニッケル・クロム合金、炭化ケイ素（ＳｉＣ）やカーボンからなり、測温用ウエハＴＷ１の表面に設けられてもよく、若しくは、測温用ウエハＴＷ１に埋設されてもよい。
　また、測温用ウエハＴＷ１において、各ヒータ５６の両端には電極パッド５７ａ，５７ｂ（他の電極）が配置される。電極パッド５７ａ，５７ｂは測温用ウエハＴＷ１の表面に設けられる。ステージ校正作業を行う際、測温用プローブカード３２の各測温用コンタクトプローブ３３は、或るパターン１０の電極パッド１１ａ，１１ｂだけでなく、当該パターン１０に対応するヒータ５６の電極パッド５７ａ，５７ｂにも接触する。そして、ヒータ５６へ電気を供給することにより、当該ヒータ５６を発熱させて半導体デバイスの発熱を再現する。
　これにより、ステージ校正作業において、半導体デバイスの発熱がステージ１７の温度調整能力に与える影響を考慮することができる。なお、製品用ウエハＷに多数のＧＰＵやＣＰＵが形成されていても、複数のＧＰＵやＣＰＵがまとめて検査されることはなく、通常、ＧＰＵやＣＰＵは１つずつ検査される。したがって、測温用ウエハＴＷ１を用いるステージ校正作業では、或る１つのパターン１０の電気抵抗値が測定され、対応するヒータ５６のみが発熱させられる。但し、複数のＧＰＵやＣＰＵがまとめて検査される場合には、測温用ウエハＴＷ１を用いるステージ校正作業においても、複数のパターン１０の電気抵抗値が測定され、対応する各ヒータ５６が発熱させられる。
　また、各パターン１０に対応して配置されるヒータ５６は１つに限られず、例えば、発熱量がより大きいＧＰＵやＣＰＵを模するために、１つのパターン１０に複数、例えば、２つのヒータ５６を配置してもよい（図１０）。
　また、上述した補正値校正作業では、測定されたパターン１０の電気抵抗値をそのまま実際の温度に換算するための補正値が取得された。しかしながら、測定されたパターン１０の電気抵抗値から白金の温度抵抗特性に基づいて換算された温度を、実際の温度に換算するための補正値が取得されてもよい。
　さらに、上述した補正値校正作業では、測温用プローブカード３２の各測温用コンタクトプローブ３３を対応する各パターン１０の電極パッド１１ａ，１１ｂに接触させた後に、測温用ウエハＴＷを絶縁性冷媒４３に液浸させた。しかしながら、測温用ウエハＴＷを絶縁性冷媒４３に液浸させた後に、各測温用コンタクトプローブ３３を対応する各電極パッド１１ａ，１１ｂに接触させてもよい。
　なお、本実施の形態では、本開示に係る技術を製品用ウエハＷの検査を１枚ずつ行う枚葉型の基板検査装置に適用する場合について説明した。しかしながら、本開示に係る技術は、複数の検査室（セル）を備え、各検査室にて製品用ウエハＷを検査することにより、複数の製品用ウエハＷの検査を同時に行うことができる多段マルチセル構造の基板検査装置に適用してもよい。
　本出願は、２０２２年９月２０日に出願された日本国特許出願第２０２２－１４９２０１号に基づく優先権を主張するものであり、当該日本国特許出願に記載された全内容を本出願に援用する。
ＴＷ，ＴＷ１　測温用ウエハ
１０　パターン
１１ａ，１１ｂ　電極パッド
３８，４８　基板検査装置
３２　測温用プローブカード３２
３３　測温用コンタクトプローブ３３
４３　絶縁性冷媒

Claims (14)

  1. 　複数の測温抵抗体を備え、前記複数の測温抵抗体の各々に対応して電極が配置される測温用基板の校正方法であって、
    　少なくとも１つの前記測温抵抗体に対応する電極に針状体を接触させる工程と、
    　前記測温用基板を絶縁性冷媒に液浸する工程と、
    　前記針状体によって前記電極を介して前記測温抵抗体の電気抵抗値を測定する工程と、
    　前記絶縁性冷媒の温度を測定する工程と、
    　前記測定された電気抵抗値を、前記測定された絶縁性冷媒の温度に換算するための補正値を取得する工程と、を有する測温用基板の校正方法。
  2. 　前記絶縁性冷媒の温度を調整することにより、前記絶縁性冷媒に液浸する前記測温用基板の温度を所望の温度に調整する、請求項１に記載の測温用基板の校正方法。
  3. 　前記電極に針状体を接触させた後に、前記測温用基板を絶縁性冷媒に液浸する、請求項１に記載の測温用基板の校正方法。
  4. 　前記取得された補正値を、前記電気抵抗値が測定された測温抵抗体と関連付けて、記憶装置に記憶させる、請求項１に記載の測温用基板の校正方法。
  5. 　前記絶縁性冷媒の温度が安定した後に前記測温抵抗体の電気抵抗値を測定する、請求項１に記載の測温用基板の校正方法。
  6. 　前記絶縁性冷媒を外部の温度調整装置との間で循環させる、請求項１に記載の測温用基板の校正方法。
  7. 　前記絶縁性冷媒を撹拌又は対流させる、請求項１に記載の測温用基板の校正方法。
  8. 　前記測温抵抗体は、温度によって前記電気抵抗値が変化する金属又は金属酸化物からなる、請求項１に記載の測温用基板の校正方法。
  9. 　複数の測温抵抗体を備え、前記複数の測温抵抗体の各々に対応して電極が配置される測温用基板の校正方法であって、
    　前記測温用基板を温度が調整可能な載置部材に載置する工程と、
    　少なくとも１つの前記測温抵抗体に対応する電極に針状体を接触させる工程と、
    　前記針状体によって前記電極を介して前記測温抵抗体の電気抵抗値を測定する工程と、
    　前記載置部材の温度を測定する工程と、
    　前記測定された電気抵抗値を、前記測定された載置部材の温度に換算するための補正値を取得する工程と、を有する測温用基板の校正方法。
  10. 　複数の測温抵抗体及び各前記測温抵抗体に対応する電極を備える測温用基板の各前記測温抵抗体の電気抵抗値を実際の各前記測温抵抗体の温度に換算するための補正値を取得する校正装置と、記憶装置と、製品用基板に形成された半導体デバイスの検査を行う検査装置と、を備える基板測温システムであって、
    　前記校正装置、前記記憶装置及び前記検査装置は互いに情報通信網を介して通信可能に接続され、
    　前記校正装置は、前記取得された補正値を、前記電気抵抗値が測定された測温抵抗体と関連付けて、前記情報通信網を介して前記記憶装置に記憶させ、
    　前記検査装置は、前記製品用基板を載置して前記製品用基板の温度が調整可能な載置部材を有し、前記測温用基板を用いて前記載置部材の温度調整能力を確認する際に、前記記憶装置から前記情報通信網を介して前記補正値を受け取り、該受け取った補正値を用いて各前記測温抵抗体の電気抵抗値に基づき、各前記測温抵抗体の温度を測定する基板測温システム。
  11. 　複数の測温抵抗体を備え、前記複数の測温抵抗体の各々に対応して電極が配置される測温用基板であって、
    　前記複数の測温抵抗体の各々に対応して発熱体が配置される、測温用基板。
  12. 　１つの前記測温抵抗体に対応して複数の前記発熱体が配置される、請求項１１に記載の測温用基板。
  13. 　各前記発熱体の各々に対応して他の電極が配置され、
    　針状体が前記電極及び前記他の電極に接触することにより、各前記測温抵抗体及び各前記発熱体へ電気が供給される、請求項１１に記載の測温用基板。
  14. 　前記測温抵抗体及び当該測温抵抗体に対応して配置される前記発熱体は、
    　半導体ウエハに形成されるＧＰＵ又はＣＰＵを模する、請求項１１に記載の測温用基板。
PCT/JP2023/031710 2022-09-20 2023-08-31 測温用基板の校正方法、基板測温システム及び測温用基板 WO2024062887A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022149201A JP2024043947A (ja) 2022-09-20 2022-09-20 測温用基板の校正方法、基板測温システム及び測温用基板
JP2022-149201 2022-09-20

Publications (1)

Publication Number Publication Date
WO2024062887A1 true WO2024062887A1 (ja) 2024-03-28

Family

ID=90454141

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/031710 WO2024062887A1 (ja) 2022-09-20 2023-08-31 測温用基板の校正方法、基板測温システム及び測温用基板

Country Status (2)

Country Link
JP (1) JP2024043947A (ja)
WO (1) WO2024062887A1 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10160597A (ja) * 1996-11-28 1998-06-19 Fenwall Controls Of Japan Ltd 温度検出装置及びその校正装置
JP2002064050A (ja) * 2000-08-22 2002-02-28 Toshiba Corp パターン描画装置における温度測定方法
US20050054125A1 (en) * 2003-09-04 2005-03-10 Ku Joseph Weiyeh Method and apparatus for thermally assisted testing of integrated circuits
JP2005252225A (ja) * 2004-02-02 2005-09-15 Matsushita Electric Ind Co Ltd ウエハ一括信頼性評価装置及びウエハ一括信頼性評価方法
JP2007187619A (ja) * 2006-01-16 2007-07-26 Tokyo Electron Ltd ウェハ型温度センサ、温度測定装置、熱処理装置および温度測定方法
JP2012231040A (ja) * 2011-04-27 2012-11-22 Tokyo Electron Ltd 温度校正装置及び温度校正方法
JP2020191399A (ja) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 試験用ウエハおよび試験方法
WO2022023336A1 (de) * 2020-07-29 2022-02-03 Ers Electronic Gmbh Kalibrierungsanordnung und entsprechendes kalibrierungsverfahren sowie kalibrierungsvorrichtung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10160597A (ja) * 1996-11-28 1998-06-19 Fenwall Controls Of Japan Ltd 温度検出装置及びその校正装置
JP2002064050A (ja) * 2000-08-22 2002-02-28 Toshiba Corp パターン描画装置における温度測定方法
US20050054125A1 (en) * 2003-09-04 2005-03-10 Ku Joseph Weiyeh Method and apparatus for thermally assisted testing of integrated circuits
JP2005252225A (ja) * 2004-02-02 2005-09-15 Matsushita Electric Ind Co Ltd ウエハ一括信頼性評価装置及びウエハ一括信頼性評価方法
JP2007187619A (ja) * 2006-01-16 2007-07-26 Tokyo Electron Ltd ウェハ型温度センサ、温度測定装置、熱処理装置および温度測定方法
JP2012231040A (ja) * 2011-04-27 2012-11-22 Tokyo Electron Ltd 温度校正装置及び温度校正方法
JP2020191399A (ja) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 試験用ウエハおよび試験方法
WO2022023336A1 (de) * 2020-07-29 2022-02-03 Ers Electronic Gmbh Kalibrierungsanordnung und entsprechendes kalibrierungsverfahren sowie kalibrierungsvorrichtung

Also Published As

Publication number Publication date
JP2024043947A (ja) 2024-04-02

Similar Documents

Publication Publication Date Title
JP4744382B2 (ja) プローバ及びプローブ接触方法
US10557868B2 (en) Wafer inspection device and wafer inspection method
JPH0792479B2 (ja) プローブ装置の平行度調整方法
US11293814B2 (en) Temperature measurement member, inspection apparatus, and temperature measurement method
CN110931390B (zh) 检查装置和检查方法
TW201514503A (zh) 電連接裝置
WO2020246279A1 (ja) 載置台、検査装置および温度校正方法
JP2003344498A (ja) 半導体試験装置
US11313897B2 (en) Testing wafer and testing method
WO2024062887A1 (ja) 測温用基板の校正方法、基板測温システム及び測温用基板
JP7281981B2 (ja) プローバおよびプローブカードのプリヒート方法
US11307223B2 (en) Inspection device and method of controlling temperature of probe card
US11269004B2 (en) Inspection apparatus and inspection method for inspecting electrical characteristic of electronic device
JP7345320B2 (ja) 検査装置及びプローブカードの温度調整方法
JPH07221144A (ja) プローブ装置
JP2022096153A (ja) 電子デバイスの検査装置及び検査方法
KR102676464B1 (ko) 탑재대, 검사 장치 및 검사 방법
US20220128624A1 (en) Placement table, testing device, and testing method
JP2022032473A (ja) 検査方法及び検査装置
JP2007042864A (ja) プローバ及びプロービングテスト方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23868011

Country of ref document: EP

Kind code of ref document: A1