TWI388022B - 測試用晶圓單元以及測試系統 - Google Patents

測試用晶圓單元以及測試系統 Download PDF

Info

Publication number
TWI388022B
TWI388022B TW098116783A TW98116783A TWI388022B TW I388022 B TWI388022 B TW I388022B TW 098116783 A TW098116783 A TW 098116783A TW 98116783 A TW98116783 A TW 98116783A TW I388022 B TWI388022 B TW I388022B
Authority
TW
Taiwan
Prior art keywords
wafer
test
tested
unit
connection
Prior art date
Application number
TW098116783A
Other languages
English (en)
Other versions
TW201001584A (en
Inventor
Yoshio Komoto
Yoshiharu Umemura
Shinichi Hamaguchi
Yasushi Kawaguchi
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201001584A publication Critical patent/TW201001584A/zh
Application granted granted Critical
Publication of TWI388022B publication Critical patent/TWI388022B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

測試用晶圓單元以及測試系統
本發明是關於一種測試用晶圓單元以及具備該測試用晶圓單元的測試系統。本發明特別是關於一種具有對形成有多個半導體晶片的半導體晶圓的溫度分佈進行調整的溫度分佈調整部的測試用晶圓單元、以及具備該測試用晶圓單元的測試系統。
於半導體晶片的測試中，已知有在形成有多個半導體晶片的半導體晶圓的狀態下對各半導體晶片的優劣進行測試的裝置(例如，參照專利文獻1)。該裝置具備可一次性地與半導體晶圓上的多個半導體晶片電性連接的探針卡(probe card)，從而可同時對多個半導體晶片進行測試。
[專利文獻1]日本專利特開2002-222839號公報
當同時對多個半導體晶片已實施測試時，例如於在特定的半導體晶片中產生有過電流的情形時，有時該半導體晶片與周圍的正在測試的半導體晶片相比，溫度會上升。於此情形時，周圍的半導體晶片的溫度亦會上升不少，因此存在無法對該產生有過電流的半導體晶片的周圍的半導體晶片在與其他半導體晶片相同的溫度條件下進行測試的課題。
因此，本發明的目的在於提供一種可解決上述課題的測試用晶圓單元以及具備有該測試用晶圓單元的測試系統。該目的是藉由申請專利範圍中的獨立項所述的特徵的組合而達成。並且，附屬項是對本發明的更有利的具體例進行規定。
為了解決上述課題，於本發明的第1形態中提供一種測試用晶圓單元，與形成於被測試晶圓上的多個被測試晶片電性連接，該測試用晶圓單元包括：連接用晶圓，與被測試晶圓對向配置，且與各被測試晶片電性連接；以及溫度分佈調整部，設置於連接用晶圓上，對被測試晶圓的溫度分佈進行調整。並且，於本發明的第2形態中提供一種測試系統，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試系統包括：測試用晶圓單元，與多個被測試晶片電性連接；以及控制裝置，經由測試用晶圓單元來對各被測試晶片進行測試；其中測試用晶圓單元包括：連接用晶圓，與被測試晶圓對向配置，且與各被測試晶片電性連接；以及溫度分佈調整部，設置於連接用晶圓上，對被測試晶圓的溫度分佈進行調整。
再者，上述發明的概要並未列舉出發明的所有必要特徵，並且該些特徵群的次組合(sub-combination)亦可能成為發明。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下，透過發明的實施形態來對本發明進行說明，但以下的實施形態並非對申請專利範圍的發明進行限定。並且，實施形態中所說明的所有特徵的組合未必是發明的解決手段所必需的。
圖1是表示本發明的一實施形態的測試系統400的概要的圖。測試系統400是對形成有多個半導體晶片的被測試晶圓300上的測試對象即多個半導體晶片(以下稱為「被測試晶片」)進行測試。並且，測試系統400可同時對多個被測試晶圓300進行測試。測試系統400包括控制裝置10、多個腔室20(20-1、20-2、20-3、20-4)、搬送裝置40、以及晶圓盒(wafer cassette)60。
控制裝置10是對測試系統400進行控制。例如，控制裝置10可對腔室20、搬送裝置40以及晶圓盒60進行控制。多個腔室20分別依次接收應測試的被測試晶圓300，並於腔室20的內部對被測試晶圓300進行測試。各腔室20可單獨地對被測試晶圓300進行測試。即，各腔室20可不與其他腔室20同步地對被測試晶圓300進行測試。
晶圓盒60是用於儲存多個被測試晶圓300。搬送裝置40將晶圓盒60所儲存的各被測試晶圓300搬送至空的任一腔室20內。並且，搬送裝置40可將測試結束後的被測試晶圓300自腔室20中搬出而儲存於晶圓盒60中。
圖2是表示本發明的一實施形態的測試系統400的構成例的概略圖。例如，如圖2所示，本實施形態的測試系統400對形成有多個被測試晶片310(310-1、310-2、…)的被測試晶圓300進行測試。該些多個被測試晶片310可例如對被測試晶圓300使用曝光等的半導體製程來形成。
測試用晶圓單元100包括連接用晶圓110以及溫度分佈調整部120。連接用晶圓110與被測試晶圓300對向配置。連接用晶圓110具有設置於與被測試晶圓300上的多個被測試晶片310分別相對應的位置上的多個單位晶胞(unit cell)111(111-1、111-2、…)。因此，例如於設置在測試系統400的腔室20內的下述探針裝置200中，測試用晶圓單元100與被測試晶圓300電性連接時，例如連接用晶圓110中的單位晶胞111-1的端子與被測試晶圓300中的被測試晶片310-1的焊墊(pad)會電性連接。
控制裝置10經由連接用晶圓110來對被測試晶圓300中的各被測試晶片310進行測試。例如，控制裝置10可經由測試用晶圓單元100向各被測試晶片310供給測試訊號。另外，控制裝置10可經由測試用晶圓單元100接收各被測試晶片310根據測試訊號而輸出的響應訊號，並根據響應訊號來判定各被測試晶片310的優劣。
溫度分佈調整部120對被測試晶圓300的溫度分佈進行調整。具體而言，溫度分佈調整部120於藉由下述探針裝置200來對被測試晶圓300的多個被測試晶片310測試優劣時，例如對因特定的被測試晶片310中的過電流或者電流中斷等所引起的被測試晶圓300的局部性的溫度變化進行檢測，且為了使該局部性的溫度變化得到緩和而對被測試晶圓300的溫度分佈進行調整。
此外，溫度分佈調整部120於圖2中是與連接用晶圓110分開來圖示的，但溫度分佈調整部120亦可設置於連接用晶圓110上。溫度分佈調整部120例如可為對應於多個被測試晶片310而設置的下述個別溫度調整部121，並且亦可為對各個別溫度調整部121進行控制的控制電路。亦可於連接用晶圓110上藉由蝕刻等而形成圖案。
圖3是表示連接用晶圓110的單位晶胞111-1、以及被測試晶圓300的被測試晶片310-1的剖面的一例的圖。圖3中是將連接用晶圓110中的單位晶胞111-1、以及被測試晶圓300上的與該單位晶胞111-1對向的被測試晶片310-1抽取出來加以表示。此外，關於圖3所示的單位晶胞111-1以外的單位晶胞111，由於分別具有相同的構成，故而省略說明。並且，關於被測試晶片310-1以外的被測試晶片310，亦由於分別具有相同的構成，故而省略說明。
單位晶胞111-1具有個別溫度調整部121與測試電路130。個別溫度調整部121包括控制電路122、加熱器123、以及溫度感測器124。控制電路122及測試電路130設置於單位晶胞111-1的與被測試晶片310對向的面的背面(以下稱為「單位晶胞111-1的上表面112」)。加熱器123設置於單位晶胞111-1的與被測試晶片310-1對向的面(以下稱為「單位晶胞111-1的下表面113」)上。
於單位晶胞111-1的上表面112上設置有裝置側焊墊114。並且，於單位晶胞111-1的下表面113上，在與設置於被測試晶片310-1的上表面上的端子312相對應的位置上設置有被測試晶圓側焊墊115。此外，於單位晶胞111-1中，設置有自上表面112貫通至下表面113的多個通孔117(117-1、117-2、117-3)。
控制電路122經由圖案配線116及通孔117-3而與加熱器123電性連接。另外，控制電路122經由圖案配線116及通孔117-2而與溫度感測器124電性連接。
測試電路130經由圖案配線116而與裝置側焊墊114電性連接。並且，測試電路130亦經由自裝置側焊墊114貫通單位晶胞111-1而設置的通孔117-1、以及圖案配線116而與設置於單位晶胞111-1的下表面113的被測試晶圓側焊墊115電性連接。
當進行被測試晶圓300的測試時，被測試晶圓側焊墊115與端子312相接近。並且，加熱器123及溫度感測器124的各自的前端與被測試晶片310-1的上表面相接近。然後，利用測試系統400來對包括被測試晶片310-1的多個被測試晶片進行測試。
此處，測試電路130經由端子312而對被測試晶片310-1發送預定的測試訊號，且經由該端子312接收來自被測試晶片310-1的響應訊號。此時，個別溫度調整部121的控制電路122經由被測試晶片310-1的端子312來對與被測試晶片310-1的電力消耗相對應的資訊進行檢測。於本例中，控制電路122可對藉由溫度感測器124而測定的被測試晶片310-1的表面溫度進行檢測。
然後，控制電路122根據所檢測到的被測試晶片310-1的表面溫度來對加熱器123進行控制。例如，控制電路122於所檢測到的被測試晶片310-1的表面溫度低於預定溫度的情形時，藉由加熱器123而對被測試晶片310-1進行加熱，直至被測試晶片310-1的溫度高於該預定溫度為止。此處，預定溫度可為例如作為良品的被測試晶片310於測試過程中藉由因電流所引起的發熱等而達到的溫度的基準值、或者根據該基準值而設定的管理範圍的下限值。
圖4是表示連接用晶圓110的單位晶胞111-1、以及被測試晶圓300的被測試晶片310-1的剖面的另一例的圖。於本例中，與參照圖3所說明的上述例相比，不同的是以下部分。即，控制電路122與加熱器123及測試電路130電性連接。
於本例中，控制電路122根據在測試電路130中流動的電流值，對處於被測試的狀態下的被測試晶片310-1的消耗電流進行檢測。然後，控制電路122根據所檢測到的消耗電流的大小，對加熱器123進行控制。
具體而言，控制電路122於所檢測到的上述消耗電流小於預先設定的值的情形時，藉由加熱器123而對被測試晶片310-1進行加熱。具體而言，控制電路122於例如藉由作為良品的被測試晶片310中所流動的電流而將該被測試晶片310加熱至預定溫度為止的情形時，藉由加熱器123而將已產生電流中斷的被測試晶片310-1的溫度加熱至與該預定溫度大致相等的溫度為止。
另外，控制電路122於所檢測到的上述表面溫度大於預先設定的值時，可對供給至被測試晶片310-1中的電流進行調整。即，於此情形時，藉由使供給至被測試晶片310-1中的電流減小，而將被測試晶片310-1中所流動的電流的大小調整至大致等於或者小於自作為良品的被測試晶片所檢測到的電流的大小的位準。此時，控制電路122可例如對控制裝置10輸出主旨為應減小供給至被測試晶片310-1的電流的訊號，並且亦可對測試電路130輸出該訊號。
圖5是表示連接用晶圓110的單位晶胞111-1、以及被測試晶圓300的被測試晶片310-1的剖面的另一例的圖。於本例中，與參照圖3及圖4所說明的上述各例相比，不同之處在於個別溫度調整部121不包括加熱器123及溫度感測器124。
於本例中，控制電路122根據於測試電路130中流動的電流值，對處於被測試的狀態下的被測試晶片310-1的消耗電流進行檢測。然後，控制電路122根據所檢測到的消耗電流的大小，對供給至被測試晶片310中的電流進行調整。
具體而言，控制電路122可於所檢測到的上述消耗電流小於預先設定的值的情形時，增大供給至被測試晶片310中的電流，藉此將該被測試晶片310中流動的電流的大小調整至與自作為良品的被測試晶片所檢測到的電流的大小大致相等的位準。並且，控制電路122可於所檢測到的上述消耗電流大於預先設定的值的情形時，減小供給至被測試晶片310中的電流，藉此將該被測試晶片310中流動的電流的大小調整至與自作為良品的被測試晶片所檢測到的電流的大小大致相等的位準。
此外，控制電路122例如可對控制裝置10輸出主旨為應調整供給至被測試晶片310中的電流的訊號，並且亦可對測試電路130輸出該訊號。
如上所述，個別溫度調整部121即使於測試時因被測試晶片310-1不佳等而於被測試晶片310-1中產生有過(over)電流或者電流中斷的情形時，亦可對被測試晶片310-1的表面溫度、或供給至被測試晶片310-1中的電流進行調整，以使被測試晶片310-1的溫度變得與作為良品的被測試晶片的溫度大致相等。並且，關於包括被測試晶片310-1在內的被測試晶圓300的其他被測試晶片310，亦與利用個別溫度調整部121而進行的上述溫度調整同樣地，由與各被測試晶片310相對應的個別溫度調整部來實施溫度調整。
因此，對於被測試晶圓300的各被測試晶片310，即使於測試時周圍的多個被測試晶片310-1中產生有過電流或者電流中斷的情形時，亦可幾乎不受溫度變化的影響來實施測試。因此，各被測試晶片310的測試精度得到提昇。
圖6是表示測試電路130的功能構成例的方塊圖。測試電路130包括圖案產生部522、波形成形部530、驅動器532、比較器(comparator)534、時序產生(timing generation)部536、邏輯比較部538、特性測定部540、以及電源供給部542。此外，測試電路130可針對所連接的被測試晶片310的輸入輸出針腳(pin)的每個針腳而具有圖6所示的構成。該些構成可藉由曝光等的半導體製程而形成於連接用晶圓110上。
圖案產生部522生成測試訊號的邏輯圖案。本例的圖案產生部522包括圖案記憶體(pattern memory)524、期望值記憶體526、以及失效記憶體(fail memory)528。圖案產生部522可輸出預先儲存於圖案記憶體524中的邏輯圖案。圖案記憶體524可於測試開始前儲存自控制裝置10所供給的邏輯圖案。並且，圖案產生部522亦可根據預先獲得的演算法(algorithm)生成該邏輯圖案。
波形成形部530根據自圖案產生部522所供給的邏輯圖案，使測試訊號的波形成形。例如，波形成形部530可藉由在每個預定的位元期間輸出與邏輯圖案的各邏輯值相對應的電壓，而使測試訊號的波形成形。
驅動器532輸出與自波形成形部530所供給的波形相對應的測試訊號。驅動器532可根據自時序產生部536所供給的時序訊號，輸出測試訊號。例如，驅動器532可輸出與時序訊號相同週期的測試訊號。驅動器532所輸出的測試訊號經由被測試晶圓側焊墊115等而供給至所對應的被測試晶片310。
比較器534對被測試晶片310所輸出的響應訊號進行測定。例如，比較器534可藉由根據自時序產生部536所供給的選通訊號(strobe signal)依次對響應訊號的邏輯值進行檢測，來對響應訊號的邏輯圖案進行測定。
邏輯比較部538作為判定部而發揮作用，以根據比較器534所測定的響應訊號的邏輯圖案，對所對應的被測試晶片310的優劣進行判定。例如，邏輯比較部538可藉由自圖案產生部522所供給的期望值圖案與比較器534所檢測到的邏輯圖案是否一致，來對被測試晶片310的優劣進行判定。圖案產生部522可將預先儲存於期望值記憶體526中的期望值圖案供給至邏輯比較部538。期望值記憶體526可於測試開始前儲存自控制裝置10所供給的邏輯圖案。並且，圖案產生部522亦可根據預先所供給的演算法而生成該期望值圖案。
失效記憶體528對邏輯比較部538中的比較結果進行儲存。例如，當對被測試晶片310的記憶體區域進行測試時，失效記憶體528可對每個被測試晶片310的位址，儲存邏輯比較部538中的優劣判定結果。控制裝置10可讀取出失效記憶體528所儲存的優劣判定結果。例如，裝置側焊墊114可將失效記憶體528所儲存的優劣判定結果輸出至測試用晶圓單元100的外部，例如輸出至控制裝置10。
並且，特性測定部540對驅動器532所輸出的電壓或電流的波形進行測定。例如，特性測定部540可作為判定部而發揮作用，以根據自驅動器532供給至被測試晶片310的電流或電壓的波形是否滿足預定的規格，來對被測試晶片310的優劣進行判定。
電源供給部542供給對被測試晶片310進行驅動的電源電力。例如，電源供給部542可將與測試過程中自控制裝置10所供給的電力相對應的電源電力供給至被測試晶片310。並且，電源供給部542亦可向測試電路130的各構成要素供給驅動電力。
藉由測試電路130具有上述構成，則可實現一種減小控制裝置10的規模的測試系統。例如，可使用通用的個人電腦等來作為控制裝置10。
圖7是表示設置於測試系統400的腔室20內的探針裝置200的構成例的剖面圖。於本例中，探針裝置200是藉由例如與被測試晶圓300電性連接，並且根據來自控制裝置10的控制訊號，藉由與被測試晶圓300之間來收發訊號，以對被測試晶圓300進行測試。
探針裝置200包括測試用晶圓單元100、晶圓側密封部224、晶圓托盤(tray)226、晶圓平台228、以及減壓部234。測試用晶圓單元100包括連接用晶圓110、配線基板202、支撐部204、裝置側各向異性導電薄片212、裝置側密封部214、晶圓側各向異性導電薄片218、膜片(membrane)222、以及固定環220。
於本例中，作為測試對象的被測試晶圓300可為例如圓盤形狀的半導體基板，更具體而言，可為矽基板、化合物半導體、其他半導體基板。被測試晶圓300在探針裝置200中載置於晶圓托盤226上。並且，被測試晶圓300可於表面上具有多個焊墊。
配線基板202是例如於印刷基板上形成有配線及端子的基板，且於下表面具有多個端子。連接用晶圓110可為具有與被測試晶圓300相對應的形狀的半導體基板，在配線基板202與被測試晶圓300之間與被測試晶圓300對向配置。連接用晶圓110於例如被測試晶圓300為圓盤形狀的半導體基板的情形時，可為具有圓形、半圓形或者扇形等形狀的半導體基板，上述圓形、半圓形或者扇形具有與被測試晶圓300大致相同的直徑、或者較被測試晶圓300更大的直徑。再者，連接用晶圓110的形狀只要為與被測試晶圓300的上表面的至少一部分對向的形狀，則並不限定於此。
於連接用晶圓110的上表面即配線基板202側的面上，在與配線基板202的上述多個端子相對應的位置上設置有焊墊。並且，於連接用晶圓110的下表面即被測試晶圓300側的面上，在與設置在被測試晶圓300的上表面上的焊墊相對應的位置上設置有端子(以下稱為「被測試晶圓側端子」)。再者，於在被測試晶圓300的上表面設置有端子的情形時，較佳的是於連接用晶圓110的下表面設置焊墊來代替上述端子。
裝置側各向異性導電薄片212配置於配線基板202與連接用晶圓110之間。裝置側各向異性導電薄片212中，對於例如已受到預定或預定以上的壓力按壓的部分，由具有導電性的薄片材料來形成。裝置側各向異性導電薄片212藉由受到配線基板202的端子與設置於連接用晶圓110的配線基板202側的面上的焊墊的按壓，而使各端子與焊墊間形成電性連接。
晶圓側各向異性導電薄片218配置於連接用晶圓110的下方。晶圓側各向異性導電薄片218中，對於例如已受到預定或預定以上的壓力按壓的部分，由具有導電性的薄片材料來形成。晶圓側各向異性導電薄片218藉由受到設置於連接用晶圓110的被測試晶圓300側的面上的端子與下述的膜片222的凸塊焊墊(bump pad)的按壓，而使各端子與焊墊間形成電性連接。
膜片222是例如直徑大於連接用晶圓110的直徑的圓盤形狀的半導體基板，配置於晶圓側各向異性導電薄片218與被測試晶圓300之間。膜片222可具有將連接用晶圓110的晶圓側連接端子與被測試晶圓300的焊墊加以電性連接的凸塊焊墊。並且，於膜片222上，設置自晶圓側各向異性導電薄片218側向被測試晶圓300側貫通的貫通孔242。
固定環220為例如環狀的彈性構件，沿著膜片222的下表面上的該膜片222的周緣部而設置。固定環220的外徑可與膜片222的外徑大致相等，其內徑可大於下述晶圓側密封部224及被測試晶圓300的直徑。
支撐部204固定於探針裝置200的框架等上，用以保持該固定環220、膜片222、以及配線基板202。藉此，裝置側各向異性導電薄片212、連接用晶圓110、以及晶圓側各向異性導電薄片218是與膜片222及配線基板202一同保持於規定的位置上。
裝置側密封部214為例如環狀的彈性構件，於配線基板202與膜片222之間以包圍連接用晶圓110的方式而設置。
晶圓側密封部224為例如環狀的彈性構件，於晶圓托盤226的上表面以包圍被測試晶圓300的外周的方式而配置。並且，可形成為晶圓側密封部224的一端固定於晶圓托盤226的上表面，另一端形成為環狀的直徑隨著遠離晶圓托盤226的上表面而變大的唇(lip)狀。晶圓側密封部224於晶圓托盤226被按壓至膜片222上的情形時，上述另一端與膜片222的下表面接觸而彎曲。
晶圓平台228保持該晶圓托盤226。並且，晶圓平台228可使晶圓托盤226至少向鉛直方向即與配線基板202接近或遠離的方向移動。
減壓部234具有減壓器236及減壓器238。減壓器236與密閉空間用的吸氣路徑232連接，該吸氣路徑232於晶圓托盤226的上表面上的未載置有被測試晶圓300的部分形成一方的開口。半導體晶圓用的減壓器238與半導體晶圓用的吸氣路徑230連接，該吸氣路徑230於晶圓托盤226的上表面上的載置有被測試晶圓300的部分形成一方的開口。
於利用具有上述構成的探針裝置200來對載置於晶圓托盤226上的被測試晶圓300進行測試的情形時，首先，晶圓平台228使晶圓托盤226向膜片222側移動，藉此使晶圓側密封部224的上端部密著於膜片222上。此時，於連接用晶圓110及被測試晶圓300的周圍形成由配線基板202、晶圓托盤226、裝置側密封部214、膜片222、以及晶圓側密封部224所圍成的密閉空間。
此處，膜片222是配置於將上述密閉空間加以間隔開的位置上，但如上所述於膜片222中設置有貫通孔242，因此該密閉空間形成為一體的空間。
其次，減壓器236藉由通過密閉空間用的吸氣路徑232來吸氣，而對上述密閉空間的內部進行減壓。此處，如上所述，於膜片222中設置有貫通孔242，因此可高效率地對包括較膜片222更靠近配線基板202側的空間、以及較膜片222更靠近晶圓托盤226側的空間的上述密閉空間的內部進行減壓。
藉由利用減壓器236對上述密閉空間的內部進行減壓，而使測試用晶圓單元100及晶圓托盤226互相接壓，伴隨於此，將被測試晶圓300按壓至膜片222上。然後，一方面膜片222使裝置側密封部214收縮，一方面配線基板202進行移動，而將配線基板202、裝置側各向異性導電薄片212、連接用晶圓110、以及晶圓側各向異性導電薄片218保持為互相抵接的狀態。
藉此，設置於配線基板202的下表面的端子與設置於連接用晶圓110的上表面的焊墊經由裝置側各向異性導電薄片212而電性連接。並且，設置於連接用晶圓110的下表面的端子與設置於被測試晶圓300的上表面的焊墊經由晶圓側各向異性導電薄片218及膜片222的凸塊焊墊而電性連接。
並且，減壓器238以例如與利用減壓器236而進行的上述吸氣動作大致相同的時序來對半導體晶圓用的吸氣路徑230進行吸氣。藉此，被測試晶圓300被吸附於晶圓托盤226上。
藉此，可防止於上述密閉空間的內部的減壓時或複壓時等被測試晶圓300在晶圓托盤226上移動、或者自晶圓托盤226上脫落。探針裝置200於直至利用減壓器236及減壓器238而進行的上述減壓為止已完成的狀態下，對被測試晶圓300實施測試。
圖8是表示測試系統400的另一構成例的概略圖。於本例中，對於與參照圖2等所說明的構成大致相同的構成，標註相同的參照符號並省略說明。
圖8所示的測試用晶圓單元100包括連接用晶圓110、電路用晶圓150、以及溫度分佈調整部120。電路用晶圓150與連接用晶圓110對向設置。電路用晶圓150包括設置於與連接用晶圓110中的多個單位晶胞111(111-1、111-2、…)分別相對應的位置上的多個單位晶胞151(151-1、151-2、…)。因此，於探針裝置200中，如上所述於測試用晶圓單元100與被測試晶圓300電性連接的情形時，電路用晶圓150經由連接用晶圓110而與被測試晶圓300電性連接。
控制裝置10可經由電路用晶圓150及連接用晶圓110而向被測試晶圓300的各被測試晶片310供給測試訊號，藉此對各被測試晶片310進行測試。並且，控制裝置10可經由連接用晶圓110及電路用晶圓150接收各被測試晶片310根據測試訊號而輸出的響應訊號，並根據響應訊號來對各被測試晶片310的優劣進行判定。
圖9是表示電路用晶圓150的單位晶胞151-1、連接用晶圓110的單位晶胞111-1、以及被測試晶圓300的被測試晶片310-1的剖面的一例的圖。圖9中是將各自相互對向配置著的電路用晶圓150的單位晶胞151-1、連接用晶圓110的單位晶胞111-1、以及被測試晶圓300的被測試晶片310-1抽取出來加以表示。此外，於圖9中，對於與參照圖3~圖5等所說明的構成大致相同的構成，標註相同的符號並省略一部分說明。
於本例中，在單位晶胞151-1的與單位晶胞111-1對向的面的背面(以下稱為「單位晶胞151-1的上表面152」)設置控制電路122及測試電路130。並且，在單位晶胞111-1的下表面113、即、在單位晶胞111-1的與單位晶胞151-1對向的面的背面，設置加熱器123及溫度感測器124。
於單位晶胞151-1的上表面152設置裝置側焊墊158。並且，於單位晶胞151-1的下表面153，在與設置於單位晶胞111-1的上表面112的多個電路用晶圓側焊墊118(118-1、118-2、118-3)相對應的位置上設置連接用晶圓側焊墊159(159-1、159-2、159-3)。並且，於單位晶胞111-1的下表面113，在與設置於被測試晶片310-1的上表面的端子312相對應的位置上設置被測試晶圓側焊墊119。
於單位晶胞151-1中設置自上表面152貫通至下表面153的多個通孔157(157-1、157-2、157-3)。並且，於單位晶胞111-1中設置自上表面112貫通至下表面113的多個通孔117(117-1、117-2、117-3)。
當對被測試晶圓300進行測試時，被測試晶圓側焊墊119與端子312相接近。並且，加熱器123及溫度感測器124的各自的前端與被測試晶片310-1的上表面相接近。另外，多個連接用晶圓側焊墊159與各自所對應的電路用晶圓側焊墊118相接近。即，例如晶圓側焊墊159-1與電路用晶圓側焊墊118-1相接近。
此時，控制電路122經由圖案配線156、通孔157-3、連接用晶圓側焊墊159-1、電路用晶圓側焊墊118-1、圖案配線116、以及通孔117-3而與加熱器123電性連接。並且，控制電路122經由圖案配線156、通孔157-2、連接用晶圓側焊墊159-2、電路用晶圓側焊墊118-2、圖案配線116、以及通孔117-2而與溫度感測器124電性連接。
又，測試電路130經由圖案配線156、通孔157-1、連接用晶圓側焊墊159-1、電路用晶圓側焊墊118-1、圖案配線116、以及通孔117-1而與被測試晶片310-1的端子312電性連接。
測試系統400在電路用晶圓150的各單位晶胞151、連接用晶圓110的各單位晶胞111、以及被測試晶圓300的各被測試晶片310以與單位晶胞151-1、單位晶胞111-1、以及被測試晶片310-1相同的方式而電性連接的狀態下，對被測試晶圓300的各被測試晶片310實施測試。並且，於上述測試中，對各被測試晶片310-1的表面溫度進行檢測，並根據該檢測結果對加熱器123進行控制。關於上述表面溫度的檢測及加熱器123的控制，由於與參照圖3所說明的內容相同，因此省略說明。
於本例中，測試用晶圓單元100包括連接用晶圓110、以及相對於連接用晶圓110而配置於與被測試晶圓300相反側的電路用晶圓150。並且，於連接用晶圓110的與被測試晶圓300對向的面上設置加熱器123，並且於電路用晶圓150的遠離被測試晶圓300之側的面上設置控制電路122及測試電路130。藉此，來自加熱器123的放熱難以對控制電路122及測試電路130產生影響。
圖10是表示單位晶胞151-1、單位晶胞111-1、以及被測試晶片310-1的剖面的另一例的圖。於圖10中，關於與參照圖3~圖5及圖9等所說明的構成大致相同的構成，標註相同的符號並省略一部分說明。
於本例中，於被測試晶圓300上的被測試晶片310-1的上表面設置多個端子312(312-1、312-2、312-3)。另外，於電路用晶圓150上的單位晶胞151-1的下表面153，以與上述多個端子312(312-1、312-2、312-3)不同的間距而設置多個連接用晶圓側焊墊159(159-1、159-2、159-3)。
另一方面，於連接用晶圓110的單位晶胞111-1的上表面112，在與上述多個連接用晶圓側焊墊159(159-1、159-2、159-3)相對應的位置上設置多個電路用晶圓側焊墊118(118-1、118-2、118-3)。並且，於單位晶胞111-1的下表面113，在與上述多個端子312(312-1、312-2、312-3)相對應的位置上設置多個被測試晶圓側焊墊119(119-1、119-2、119-3)。
並且，於單位晶胞111-1中，各電路用晶圓側焊墊118與所對應的被測試晶圓側焊墊119電性連接。例如，電路用晶圓側焊墊118-1經由圖案配線116及通孔117-1而與被測試晶圓側焊墊119-1電性連接。
如上所述，即便於設置有控制電路122及測試電路130的電路用晶圓150的焊墊與被測試晶圓300上的端子的間距不同的情形時，亦可藉由在兩者之間設置用以轉換間距的連接用晶圓110，而將該電路用晶圓150及該被測試晶圓300的焊墊與端子間電性連接。又，若如本例般使用了用以轉換間距的連接用晶圓110，則無需針對端子配置不同的每個被測試晶圓300設置電路用晶圓150，因此電路用晶圓150的通用性得到提高。
圖11是表示單位晶胞151-1、單位晶胞111-1、以及被測試晶片310-1的剖面的另一例的圖。於圖11中，關於與參照圖3~圖5、圖9、及圖10等所說明的構成大致相同的構成，標註相同的符號並省略一部分說明。
於本例中，相對於參照圖9所說明的構成，不具有溫度感測器124、以及用以將溫度感測器124與控制電路122加以電性連接的圖案配線、焊墊、通孔等。又，於本例中，控制電路122是經由圖案配線156而與測試電路130電性連接。
於本例中，控制電路122根據於測試電路130中流動的電流值，對處於被實施測試的狀態下的被測試晶片310-1的消耗電流進行檢測。然後，控制電路122根據所檢測到的消耗電流的大小來對加熱器123進行控制。關於上述檢測及控制，由於與參照圖4所說明的上述構成中的檢測及控制相同，因此省略說明。
於本例中，單位晶胞151-1的連接用晶圓側焊墊159與被測試晶片310-1的端子312的位置並未相互對應。即，於使電路用晶圓150與被測試晶圓300對準所對應的單位晶胞151與被測試晶片310的位置而接近的情形時，無法使連接用晶圓側焊墊159與端子312直接連接。然而，藉由在電路用晶圓150與被測試晶圓300之間，設置用以將設置於不同位置上的焊墊與端子間加以連接的連接用晶圓110，而可使連接用晶圓側焊墊159與端子312電性連接。
圖12是表示單位晶胞151-1、單位晶胞111-1、以及被測試晶片310-1的剖面的另一例的圖。於圖12中，關於與圖3~圖5、圖9~圖11等所說明的構成大致相同的構成，標註相同的符號並省略一部分說明。
於本例中，相對於參照圖11所說明的構成，不具有加熱器123、以及用以將加熱器123與控制電路122加以電性連接的圖案配線、焊墊、通孔等。
於本例中，控制電路122根據於測試電路130中流動的電流值，對處於被實施測試的狀態下的被測試晶片310-1的消耗電流進行檢測。然後，控制電路122根據所檢測到的消耗電流的大小來對供給至被測試晶片310的電流進行調整。關於上述檢測及調整，由於與參照圖5所說明的上述構成中的檢測及調整相同，因此省略說明。
於本例中，與參照圖11所說明的構成相同，在電路用晶圓150與被測試晶圓300之間設置用以將設置於不同位置上的焊墊與端子間加以連接的連接用晶圓110，藉此可使連接用晶圓側焊墊159與端子312電性連接。
圖13是表示設置於測試系統400的腔室20內的探針裝置200的另一構成例的剖面圖。於本例中，探針裝置200藉由例如與被測試晶圓300電性連接，並且根據來自控制裝置10的控制訊號，與被測試晶圓300之間收發訊號，而對被測試晶圓300進行測試。
探針裝置200包括測試用晶圓單元100、晶圓側密封部224、晶圓托盤226、晶圓平台228、以及減壓部234。測試用晶圓單元100包括連接用晶圓110、配線基板202、支撐部204、裝置側各向異性導電薄片212、裝置側密封部214、晶圓側各向異性導電薄片218、膜片222、以及固定環220。
圖13是表示使用連接用晶圓110及電路用晶圓150的情形時的探針裝置200的構成例的圖。此外，探針裝置200的被測試晶圓300側的構成與參照圖7所說明的構成相同，因此省略說明。
於電路用晶圓150的上表面，與關聯圖2至圖7所說明的連接用晶圓110相同，設置裝置側各向異性導電薄片212。並且，於連接用晶圓110的下表面，與關聯圖2至圖7所說明的連接用晶圓110相同，設置晶圓側各向異性導電薄片218。
又，於本例的探針裝置200中，在連接用晶圓110與電路用晶圓150之間亦配置各向異性導電薄片252。此外，該些構成是設置於配線基板202與膜片222之間的空間。關於利用本例的探針裝置200來對被測試晶圓300進行測試的情形時的動作，由於與參照圖7所說明的探針裝置200相同，因此省略說明。
以上，使用實施形態對發明進行了說明，但發明的技術範圍並不限定於上述實施形態中所記載的範圍。本領域的技術人員當知，可對上述實施形態加以多種變更或改良。根據申請專利範圍的記載可知，上述加以各種變更或改良後的形態亦可包含於發明的技術範圍內。
10．．．控制裝置
20(20-1~20-4)．．．腔室
40．．．搬送裝置
60．．．晶圓盒
100．．．測試用晶圓單元
110．．．連接用晶圓
111(111-1、111-2、…)、151(151-1、151-2、…)．．．單位晶胞
112、152．．．上表面
113、153．．．下表面
114、158．．．裝置側焊墊
115．．．被測試晶圓側焊墊
116、156．．．圖案配線
117(117-1~117-3)、157(157-1~157-3)．．．通孔
118(118-1~118-3)．．．電路用晶圓側焊墊
119(119-1~119-3)．．．被測試晶圓側焊墊
120．．．溫度分佈調整部
121．．．個別溫度調整部
122．．．控制電路
123．．．加熱器
124．．．溫度感測器
130．．．測試電路
150．．．電路用晶圓
159(159-1~159-3)．．．連接用晶圓側焊墊
200．．．探針裝置
202．．．配線基板
204．．．支撐部
212．．．裝置側各向異性導電薄片
214．．．裝置側密封部
218．．．晶圓側各向異性導電薄片
220．．．固定環
222．．．膜片
224．．．晶圓側密封部
226．．．晶圓托盤
228．．．晶圓平台
230、232．．．吸氣路徑
234．．．減壓部
236、238．．．減壓器
242．．．貫通孔
252．．．各向異性導電薄片
300．．．被測試晶圓
310(310-1、310-2、．．．)．．．被測試晶片
312(312-1~312-3)．．．端子
400．．．測試系統
522．．．圖案產生部
524．．．圖案記憶體
526．．．期望值記憶體
528．．．失效記憶體
530．．．波形成形部
532．．．驅動器
534．．．比較器
536．．．時序產生部
538．．．邏輯比較部
540．．．特性測定部
542．．．電源供給部
圖1是表示本發明的一實施形態的測試系統400的概要的圖。
圖2是表示本發明的一實施形態的測試系統400的構成例的概略圖。
圖3是表示連接用晶圓110的單位晶胞111-1、以及被測試晶圓300的被測試晶片310-1的剖面的一例的圖。
圖4是表示連接用晶圓110的單位晶胞111-1、以及被測試晶圓300的被測試晶片310-1的剖面的另一例的圖。
圖5是表示連接用晶圓110的單位晶胞111-1、以及被測試晶圓300的被測試晶片310-1的剖面的另一例的圖。
圖6是表示測試電路130的功能構成例的方塊圖。
圖7是表示設置於測試系統400的腔室20內的探針裝置200的構成例的剖面圖。
圖8是表示測試系統400的另一構成例的概略圖。
圖9是表示電路用晶圓150的單位晶胞151-1、連接用晶圓110的單位晶胞111-1、以及被測試晶圓300的被測試晶片310-1的剖面的一例的圖。
圖10是表示單位晶胞151-1、單位晶胞111-1、以及被測試晶片310-1的剖面的另一例的圖。
圖11是表示單位晶胞151-1、單位晶胞111-1、以及被測試晶片310-1的剖面的另一例的圖。
圖12是表示單位晶胞151-1、單位晶胞111-1、以及被測試晶片310-1的剖面的另一例的圖。
圖13是表示設置於測試系統400的腔室20內的探針裝置200的其他構成例的剖面圖。
10．．．控制裝置
20-1~20-4．．．腔室
40．．．搬送裝置
60．．．晶圓盒
300．．．被測試晶圓
400．．．測試系統

Claims (12)

  1. 一種測試用晶圓單元，與形成於被測試晶圓上的多個被測試晶片電性連接，該測試用晶圓單元包括：連接用晶圓，與上述被測試晶圓對向配置，上述連接用晶圓包含多個測試焊墊，用以傳送測試訊號給上述被測試晶圓或從上述被測試晶圓接收測試訊號，該些測試焊墊的每一個與上述多個被測試晶片的對應其一者電性連接；溫度分佈調整部，配置以對上述被測試晶圓的溫度分佈進行調整，上述溫度分佈調整部有多個的個別溫度調整部，該些個別溫度調整部的每一個包含加熱器，用以對該些被測試晶片的對應其一者加熱；以及多個測試電路，用以藉由該些測試焊墊的對應其一者以測試該些被測試晶片的對應其一者，其中該些測試焊墊與該些加熱器是配置在上述連接用晶圓的表面，對向上述被測試晶圓，以及該些個別溫度調整部的每一個是基於電流流經上述多個測試電路的對應其一者，用以控制所屬的上述加熱器。
  2. 如申請專利範圍第1項所述之測試用晶圓單元，其中上述連接用晶圓具有與上述被測試晶圓相對應的形狀。
  3. 如申請專利範圍第2項所述之測試用晶圓單元，其中 各上述個別溫度調整部檢測被上述個別溫度調整部的上述加熱器所加熱的上述被測試晶片的電力消耗相對應資訊，並根據檢測結果來對上述被測試晶片的溫度進行調整。
  4. 如申請專利範圍第1項所述之測試用晶圓單元，其中更包括：電路用晶圓，與上述連接用晶圓對向設置，且經由上述連接用晶圓而與上述被測試晶圓形成電性連接，其中該些測試電路設置於上述電路用晶圓上，以對應該些被測試晶片。
  5. 如申請專利範圍第4項所述之測試用晶圓單元，其中該些個別溫度調整部的每一個包含一控制電路，設置於上述電路用晶圓上，對應該些被測試晶片的對應其一者，並根據供給至該些被測試晶片的上述對應其一者的電源電流的檢測結果，來對所對應的上述加熱器進行控制。
  6. 如申請專利範圍第4項所述之測試用晶圓單元，其中上述測試電路設置在上述電路用晶圓上，與上述連接用晶圓反對向的表面。
  7. 如申請專利範圍第6項所述之測試用晶圓單元，其中於上述連接用晶圓中，在與上述電路用晶圓對向的面上形成與各上述測試電路電性連接的多個電路用晶圓側焊 墊。
  8. 如申請專利範圍第7項所述之測試用晶圓單元，其中該些測試焊墊的間隔與該些電路用晶圓側焊墊的間隔不同。
  9. 如申請專利範圍第1項所述之測試用晶圓單元，其中該些個別溫度調整部的每一個包含溫度感應器，設置在上述連接用晶圓上對向該被測試晶圓，該些溫度感應器的每一個用以量測該些被測試晶片的對應其一者的表面溫度；以及該些個別溫度調整部的每一個，根據所屬的上述溫度感應器的量測結果，控制所屬的上述加熱器。
  10. 如申請專利範圍第1項所述之測試用晶圓單元，其中該些測試電路是設置在上述連接用晶圓上，反對向上述被測試晶圓的表面。
  11. 如申請專利範圍第10項所述之測試用晶圓單元，其中該些個別溫度調整部的每一個包含一控制電路，設置於上述連接用晶圓上而反對向上述被測試晶圓的表面上，對應該些被測試晶片的其一者，並根據流經該些被測試晶片的對應其一者的電流，來控制該些個別溫度調整部對應所屬的上述加熱器。
  12. 一種測試系統，對形成於被測試晶圓上的多個被測試晶片進行測試，該測試系統包括： 申請專利範圍第1~11項之任其一所述之測試用晶圓單元，與該些被測試晶片形成電性連接；以及控制裝置，經由上述測試用晶圓單元來測試該些被測試晶片的每一個。
TW098116783A 2008-05-21 2009-05-20 測試用晶圓單元以及測試系統 TWI388022B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/059389 WO2009141906A1 (ja) 2008-05-21 2008-05-21 試験用ウエハユニットおよび試験システム

Publications (2)

Publication Number Publication Date
TW201001584A TW201001584A (en) 2010-01-01
TWI388022B true TWI388022B (zh) 2013-03-01

Family

ID=41339855

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098116783A TWI388022B (zh) 2008-05-21 2009-05-20 測試用晶圓單元以及測試系統

Country Status (5)

Country Link
US (1) US8289040B2 (zh)
JP (1) JP4722227B2 (zh)
KR (1) KR101221079B1 (zh)
TW (1) TWI388022B (zh)
WO (1) WO2009141906A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041422B2 (en) * 2011-03-31 2015-05-26 Intel Mobile Communications GmbH Circuit arrangement with a plurality of on-chip monitor circuits and a control circuit and corresponding methods
JP6782103B2 (ja) * 2016-06-21 2020-11-11 株式会社日本マイクロニクス プローブカード、検査装置および検査方法
WO2019017504A1 (ko) * 2017-07-18 2019-01-24 이상훈 웨이퍼 레벨에서 온도 및 알에프 특성 모니터링이 가능한 알에프 파워 소자
CN113432737A (zh) * 2020-03-19 2021-09-24 长鑫存储技术有限公司 晶圆卡盘温度量测及温度校准的方法和温度量测系统
KR102228317B1 (ko) * 2020-10-26 2021-03-16 주식회사 프로이천 웨이퍼 테스트용 프로브 카드
US11480593B1 (en) * 2021-07-30 2022-10-25 Rohde & Schwarz Gmbh & Co. Kg Measurement system and method of determining an energy usage parameter of an electronic device under test
CN113687206B (zh) * 2021-10-21 2022-01-04 常州欣盛半导体技术股份有限公司 晶片测试板、晶片测试系统和晶片测试方法
US11828795B1 (en) 2022-10-21 2023-11-28 AEM Holdings Ltd. Test system with a thermal head comprising a plurality of adapters for independent thermal control of zones
US11796589B1 (en) 2022-10-21 2023-10-24 AEM Holdings Ltd. Thermal head for independent control of zones
US11828796B1 (en) 2023-05-02 2023-11-28 AEM Holdings Ltd. Integrated heater and temperature measurement
US12013432B1 (en) 2023-08-23 2024-06-18 Aem Singapore Pte. Ltd. Thermal control wafer with integrated heating-sensing elements
US12000885B1 (en) 2023-12-20 2024-06-04 Aem Singapore Pte. Ltd. Multiplexed thermal control wafer and coldplate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5309090A (en) * 1990-09-06 1994-05-03 Lipp Robert J Apparatus for heating and controlling temperature in an integrated circuit chip
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
JP2727408B2 (ja) * 1994-02-25 1998-03-11 エージングテスタ開発協同組合 半導体チップ試験装置
US5600257A (en) * 1995-08-09 1997-02-04 International Business Machines Corporation Semiconductor wafer test and burn-in
US6420884B1 (en) * 1999-01-29 2002-07-16 Advantest Corp. Contact structure formed by photolithography process
US6535003B2 (en) * 1999-01-29 2003-03-18 Advantest, Corp. Contact structure having silicon finger contactor
US6400173B1 (en) * 1999-11-19 2002-06-04 Hitachi, Ltd. Test system and manufacturing of semiconductor device
JP2002222839A (ja) 2001-01-29 2002-08-09 Advantest Corp プローブカード
US6871307B2 (en) * 2001-10-10 2005-03-22 Tower Semiconductorltd. Efficient test structure for non-volatile memory and other semiconductor integrated circuits
US6861860B2 (en) * 2002-05-17 2005-03-01 Stmicroelectronics, Inc. Integrated circuit burn-in test system and associated methods
US6825681B2 (en) * 2002-07-19 2004-11-30 Delta Design, Inc. Thermal control of a DUT using a thermal control substrate
US20040012405A1 (en) * 2002-07-19 2004-01-22 Chipmos Technologies (Bermuda) Ltd. Probe card with full wafer contact configuration
JP2004260188A (ja) * 2004-02-27 2004-09-16 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007121245A (ja) * 2005-10-31 2007-05-17 Toshiba Corp プローブカード
JP2007311712A (ja) * 2006-05-22 2007-11-29 Ricoh Co Ltd 半導体ウエハー試験方法、プログラム、記録媒体、及び半導体ウエハー試験装置
JP5008005B2 (ja) * 2006-07-10 2012-08-22 東京エレクトロン株式会社 プローブカード
US7675306B2 (en) * 2007-05-04 2010-03-09 Qimonda Ag Prober apparatus and operating method therefor

Also Published As

Publication number Publication date
KR101221079B1 (ko) 2013-01-11
JPWO2009141906A1 (ja) 2011-09-29
WO2009141906A1 (ja) 2009-11-26
US8289040B2 (en) 2012-10-16
TW201001584A (en) 2010-01-01
US20110095777A1 (en) 2011-04-28
KR20100126831A (ko) 2010-12-02
JP4722227B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
TWI388022B (zh) 測試用晶圓單元以及測試系統
KR100342016B1 (ko) 반도체 웨이퍼 유지 장치 및 반도체 웨이퍼 수납실
US7576553B2 (en) Integrated circuit probing apparatus having a temperature-adjusting mechanism
US7271604B2 (en) Method and apparatus for testing semiconductor wafers by means of a temperature-regulated chuck device
US7394271B2 (en) Temperature sensing and prediction in IC sockets
TWI388841B (zh) 測試系統以及探針裝置
EP1174723A1 (en) Temperature control apparatus
KR20070114310A (ko) Ｉｃ 소켓의 온도 감지 및 예측
JP2004503924A (ja) 集積化された温度センシングダイオードを用いて試験中のウェハおよびデバイスの温度を制御する装置およびその方法
KR20080009017A (ko) 프로버 및 탐침 접촉 방법
US6130543A (en) Inspection method and apparatus for semiconductor integrated circuit, and vacuum contactor mechanism
JP5294954B2 (ja) プローブカードの製造方法
US9915677B2 (en) Data acquisition method of substrate processing apparatus and sensing substrate
US11313897B2 (en) Testing wafer and testing method
KR102659795B1 (ko) 검사 시스템 및 검사 방법
JPWO2002082528A1 (ja) 半導体装置用コンタクタ装置及び半導体装置の試験方法
KR20070070769A (ko) 반도체 패키지의 테스트 소켓 장치
WO2009130793A1 (ja) 試験システムおよびプローブ装置
JP5368440B2 (ja) 試験システム
KR20070068696A (ko) 온도 센서가 구비된 반도체 장비의 웨이퍼 척
TW201830037A (zh) 晶粒點測設備
US11828794B2 (en) Placement table, testing device, and testing method
JPH11145234A (ja) ウエハ保持体の温度測定装置及びウエハ収納室
JP2022032473A (ja) 検査方法及び検査装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees