TWI388841B - 測試系統以及探針裝置 - Google Patents

Description

測試系統以及探針裝置

本發明是有關於一種測試系統以及探針裝置。本發明特別是有關於一種對形成於半導體晶圓上的多個半導體晶片進行測試的測試裝置、以及與形成於半導體晶圓上的多個半導體晶片電連接的探針裝置。

當對形成於半導體晶圓上的半導體晶片(chip)進行檢查時，已知有一種使用收納該半導體晶圓(wafer)的半導體晶圓收納器的檢查方法(例如參照專利文獻1)。該半導體晶圓收納器是由保持半導體晶圓的保持板、設置著與半導體晶片的端子連接的探針的電路板、以及使保持板與電路板之間密閉的密封材所形成的密閉空間。並且，藉由對密閉空間進行減壓，而使電路板的探針(probe)、與半導體晶片的端子連接。

[專利文獻1]日本專利特開平8-5666號公報

此處，例如當電路板的端子間隔、與半導體晶片的端子間隔不同時，考慮在電路板與半導體晶片之間插入間距變換基板。此時，亦考慮到將間距變換基板固定在電路板上。但是，當間距變換基板與電路板等的熱膨脹係數(coefficient of thermal expansion)不同時，如果將間距變換基板固定在電路板上，則伴隨著溫度變化，間距變換基板以及電路板的固定部分會產生應力(stress)。此外，當不將間距變換基板固定在電路板上時、及當為了更換要測試的半導體晶圓而使保持板移動時，間距變換基板會自電路板上脫落。

如上述，當電路板與被測試晶圓之間插有基板時，應利用何種結構來保持該基板，以避免產生如上所述的問題尚未解決。而且，應利用何種結構來使上述多個基板電連接的問題亦未解決。

因此，本發明的目的在於提供一種能夠解決上述問題的探針裝置以及測試系統。該目的可藉由申請專利範圍中的獨立項所記載的特徵的組合而達成。而且，依附項中規定了本發明的更有利的具體例。

為解決上述問題，本發明的第一形態中提供一種探針裝置，與形成著多個半導體晶片的半導體晶圓電性連接，且包括：電路板，設置著多個端子；晶圓托盤，以與電路板形成密閉空間的方式而設置，於密閉空間側的面上載置半導體晶圓；探針晶圓，設置於電路板與晶圓托盤之間，且使設置於電路板側的面上的裝置側連接端子與電路板的端子電性連接，使設置於晶圓托盤側的面上的多個晶圓側連接端子與各個半導體晶片一併電性連接；裝置側各向異性導電片，設置於電路板與探針晶圓之間，當受到擠壓時，使電路板的端子與裝置側連接端子電性連接；晶圓側各向異性導電片，設置於探針晶圓與半導體晶圓之間，當受到擠壓時，使半導體晶圓的端子與晶圓側連接端子電性連接；以及減壓部，對電路板與晶圓托盤之間的密閉空間進行減壓，藉此，使晶圓托盤靠近電路板，直至到達規定的位置為止，且使電路板與探針晶圓電性連接，使探針晶圓與半導體晶圓電性連接。

本發明的第二形態中提供一種測試系統，對於形成在一個半導體晶圓上的多個半導體晶片進行測試，且包括：多個測試模組，對各個半導體晶片進行測試；以及探針裝置，使對應的測試模組與半導體晶片電性連接，且探針裝置包括：電路板，設置著多個端子；晶圓托盤，以與電路板形成密閉空間的方式而設置，於密閉空間側的面上載置半導體晶圓；探針晶圓，設於電路板與晶圓托盤之間，使設置於電路板側的面上的裝置側連接端子與電路板的端子電性連接，使設置於晶圓托盤側的面上的多個晶圓側連接端子與各個半導體晶片一併電性連接；裝置側各向異性導電片，設置於電路板與探針晶圓之間，當受到擠壓時，使電路板的端子與裝置側連接端子電性連接；晶圓側各向異性導電片，設置於探針晶圓與半導體晶圓之間，當受到擠壓時，使半導體晶圓的端子與晶圓側連接端子電性連接；以及減壓部，對電路板與晶圓托盤之間的密閉空間進行減壓，藉此，使晶圓托盤靠近電路板，直至到達規定的位置為止，且使電路板與探針晶圓電性連接，使探針晶圓與半導體晶圓電性連接。

另外，上述發明的概要中並未列舉出發明的所有必要特徵，上述多個特徵群的次組合(subcombination)亦屬於本發明。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

以下，透過發明的實施形態來說明本發明，但以下的實施形態並非對申請專利範圍的發明進行限定。此外，實施形態中所說明的特徵的組合未必全部都是發明的解決手段所必需的。

圖1是表示一實施形態的測試系統400的概要的示意圖。測試系統400對形成於半導體晶圓300上的多個半導體晶片進行測試。而且，測試系統400可並列地對多個半導體晶圓300進行測試。測試系統400包括控制裝置10、多個腔室20、搬送裝置40、以及晶圓匣(wafer cassette)60。

控制裝置10對測試系統400進行控制。例如，控制裝置10可控制腔室20、搬送裝置40、以及晶圓匣60。腔室20依序接收應測試之半導體晶圓300，且於腔室20內部對半導體晶圓300進行測試。各個腔室20可獨立地對半導體晶圓300進行測試。即，各個腔室20可與其他腔室20不同步地對半導體晶圓300進行測試。

晶圓匣60中儲存多個半導體晶圓300。搬送裝置40將晶圓匣60中所儲存的各個半導體晶圓300搬送至任一個空的腔室20內。此外，搬送裝置40可自腔室20中搬出測試結束後的半導體晶圓300，且將其儲存至晶圓匣60中。

圖2是表示設置於腔室20內的、與半導體晶圓300電性連接的探針裝置200的構成例的剖面圖。本例中的探針裝置200根據來自控制裝置10的控制信號，而與半導體晶圓300之間交付信號。探針裝置200包括電路板202、支撐部204、裝置側各向異性導電片212、裝置側密封部214、探針晶圓100、晶圓側各向異性導電片218、膜片(membrane)222、固定環(securement ring)220、晶圓側密封部224、晶圓托盤(wafer tray)226、晶圓載台(wafer stage)228、以及減壓部234。

本例中的探針裝置200藉由電路板202、晶圓托盤226、裝置側密封部214、以及晶圓側密封部224，而形成供儲存探針晶圓100以及半導體晶圓300的密閉空間。並且，藉由對該密閉空間進行減壓，而使探針晶圓100與半導體晶圓300電性連接，從而對半導體晶圓300進行測試。

電路板202於密閉空間側的下表面上設置著多個端子，且與探針晶圓100電性連接。而且，電路板202可於圖1所示的控制裝置10、與探針晶圓100之間交付信號。控制裝置10可經由電路板202而控制探針晶圓100。電路板202亦可例如是於印刷基板上形成著配線以及端子的基板。

探針晶圓100設置在電路板202與半導體晶圓300之間，且與電路板202以及半導體晶圓300電性連接。例如，探針晶圓100可經由設置在探針晶圓100與電路板202之間的裝置側各向異性導電片212，而與電路板202電性連接。

裝置側各向異性導電片212，當受到擠壓時，使電路板202的端子、與設置在探針晶圓100的電路板側的面上的裝置側連接端子電性連接。探針晶圓100是以如下方式而被支撐，即在密閉空間減壓時、該探針晶圓100能擠壓裝置側各向異性導電片212，使其在電路板202的下面垂直方向上規定範圍內移位從而與電路板202電性連接。

此外，探針晶圓100可經由設置於探針晶圓100與半導體晶圓300之間的晶圓側各向異性導電片218以及膜片222，而與半導體晶圓300電性連接。另外，探針晶圓100與設置於半導體晶圓300上的多個半導體晶片一併電性連接。探針晶圓100的直徑亦可大於半導體晶圓300的直徑。

晶圓側各向異性導電片218設置在探針晶圓100與膜片222之間。晶圓側各向異性導電片218，當受到擠壓時，使設置於探針晶圓100的半導體晶圓側的面上的晶圓側連接端子、與膜片222的凸塊端子(bump terminal)電性連接。

膜片222設置在晶圓側各向異性導電片218與半導體晶圓300之間。膜片222可具有使半導體晶圓300的端子、與探針晶圓100的晶圓側連接端子電性連接的凸塊端子。固定環220使膜片222相對於裝置側密封部214而固定。

例如，固定環220可沿著探針晶圓100的半導體晶圓側的面的周緣部而呈環狀設置。固定環220的內徑可大於晶圓側各向異性導電片218以及半導體晶圓300的直徑。

膜片222具有直徑與固定環220大致相同的圓形狀，且其端部固定在固定環220上。裝置側各向異性導電片212、探針晶圓100、以及晶圓側各向異性導電片218配置在膜片222與電路板202之間，且藉由膜片222，相對於電路板202而保持在規定位置上。如圖2所示，在裝置側各向異性導電片212、探針晶圓100、以及晶圓側各向異性導電片218、與裝置側密封部214之間，可設置間隙。根據如此的結構，由半導體晶圓300來擠壓膜片222，從而能夠使半導體晶圓300與探針晶圓100電性連接。

晶圓托盤226設置成：當配置在規定位置上時，該晶圓托盤226與電路板202之間形成密閉空間。如上所述，本例中的晶圓托盤226與電路板202、裝置側密封部214、以及晶圓側密封部224形成密閉空間。而且，於晶圓托盤226的該密閉空間側的面上載置半導體晶圓300。

裝置側密封部214是沿著膜片222的電路板側的面的周緣部而設置，且使膜片222的電路板側的面的周緣部、與電路板202之間密封。裝置側密封部214可設置在電路板202的下表面、與膜片222的電路板側的面之間。此時，裝置側密封部214可由具有彈性的彈性材料所形成，使得膜片222能夠擠壓裝置側各向異性導電片212以及晶圓側各向異性導電片218而使其等導通。

晶圓側密封部224，沿著與膜片222的周緣部相對應的區域而設置於晶圓托盤226的表面上，且使膜片222的晶圓托盤側的面的周緣部、與晶圓托盤226之間密封。晶圓側密封部224可於晶圓托盤226的表面上形成為環狀。

此外，晶圓側密封部224可形成為如下的突起狀，其環狀直徑會隨著與晶圓托盤226表面的距離的增大而增大。當晶圓側密封部224被擠壓至膜片222上時，該晶圓側密封部224的前端會因擠壓力而彎曲，從而使膜片222與半導體晶圓300的距離接近。而且，晶圓側密封部224形成為，於未擠壓至膜片222上的狀態下，距離晶圓托盤226表面的高度大於半導體晶圓300的高度。

晶圓載台228使晶圓托盤226移動。例如，晶圓載台228使晶圓托盤226移動，從而使得晶圓側密封部224的上端部移動至與膜片222密著的位置為止。藉由如此的結構，由電路板202、晶圓托盤226、裝置側密封部214、以及晶圓側密封部224，可形成供儲存探針晶圓100以及半導體晶圓300的密閉空間。

減壓部234對電路板202與晶圓托盤226之間的密閉空間進行減壓，上述密閉空間是由電路板202、晶圓托盤226、裝置側密封部214、以及晶圓側密封部224所形成。於晶圓載物台228使晶圓托盤226移動而形成上述密閉空間之後，減壓部234對該密閉空間進行減壓。

藉此，減壓部234使晶圓托盤226靠近電路板202，直至到達規定位置為止。藉由將晶圓托盤226配置於該規定的位置，而對裝置側各向異性導電片212以及晶圓側各向異性導電片218施加擠壓力，使電路板202與探針晶圓100電性連接，且使探針晶圓100與半導體晶圓300電性連接。

此外，晶圓側密封部224可於固定環220的內側而與膜片222接觸。此時，藉由膜片222，將密閉空間分割成電路板202側的空間、以及晶圓托盤226側的空間。因此，較好的是，於膜片222上設置使上述多個空間連接的貫通孔242。

而且，較好的是，探針晶圓100、裝置側各向異性導電片212、以及晶圓側各向異性導電片218上，均設置著貫通孔240、貫通孔213、以及貫通孔219。設置於膜片222、探針晶圓100、裝置側各向異性導電片212、以及晶圓側各向異性導電片218上的貫通孔，較好的是大致均等地分散配置於各個面內。藉由如此的結構，於對密閉空間進行減壓的過程中所吸入的空氣可利用多個貫通孔而分散地流動。另外，貫通孔242、貫通孔240、貫通孔213、以及貫通孔219可設置在對應的位置上，亦可設置分別不同的位置上。

因此，於對密閉空間進行減壓的過程中，施加在裝置側各向異性導電片212、以及晶圓側各向異性導電片218上的擠壓力大致均等地分散於各個面內，從而能大幅地減小減壓過程中的應力變形。因此，可以防止探針晶圓100產生破裂、各向異性導電片的變形等。

此外，藉由設置於膜片222上的貫通孔242，利用一個減壓部234便可對電路板202與膜片222之間的空間、以及膜片222與半導體晶圓300之間的空間進行減壓。

而且，減壓部234可使半導體晶圓300吸附在晶圓托盤226上。本例中的減壓部234具有密閉空間用減壓器236、以及半導體晶圓用減壓器238。另外，於晶圓托盤226內形成著密閉空間用吸氣路徑232、以及半導體晶圓用吸氣路徑230。

密閉空間用吸氣路徑232設置成貫通於晶圓托盤226的內部，且一側的開口形成在載置半導體晶圓300的面上，而另一側開口形成在與密閉空間用減壓器236連接的面上。另外，密閉空間用吸氣路徑232的一側開口，位於晶圓托盤226的載置半導體晶圓300的面上，且位於被晶圓側密封部224所包圍的區域的內側、且在載置半導體晶圓300的區域的外側。此外，密閉空間用吸氣路徑232可以在晶圓托盤226的載置半導體晶圓300的面上具有多個開口。

同樣，半導體晶圓用吸氣路徑230設置成貫通於晶圓托盤226的內部，一端開口形成在載置半導體晶圓300的面上，而另一端口形成在與半導體晶圓用減壓器238連接的面上。另外，半導體晶圓用吸氣路徑230的一端開口，形成在晶圓托盤226的密閉空間側的面上，的載置半導體晶圓300的區域內。另外，半導體晶圓用吸氣路徑230可以在晶圓托盤226的載置半導體晶圓300的面上具有多個開口。

密閉空間用減壓器236經密閉空間用吸氣路徑232而吸氣，藉此對晶圓托盤226與膜片222之間的空間進行減壓。如上所述，膜片222上形成著貫通孔242，故藉由對晶圓托盤226與膜片222之間的空間進行減壓，亦可對電路板202與膜片222之間的密閉空間進行減壓。

而且，半導體晶圓用減壓器238經半導體晶圓用吸氣路徑230而吸氣，而使半導體晶圓300吸附在晶圓托盤226上。另外，探針裝置200與藉由搬送裝置40而依序搬送的半導體晶圓300電性連接。因此，晶圓托盤226設置成能夠與膜片222以及探針晶圓100分離，且與搬送裝置40之間依序交付半導體晶圓300。此處，探針晶圓100以及膜片222等設置在電路板202的下表面上。因此，支撐部204對探針晶圓100以及膜片222進行保持，使得於晶圓托盤226已分離的狀態下其等不會脫落。

圖3是表示晶圓托盤226已與膜片222分離的狀態下的探針裝置200的剖面圖。如上所述，支撐部204對膜片222以及探針晶圓100等進行保持，從而即便於該狀態下其等亦不會自電路板202脫落。

例如，支撐部204可藉由支撐固定環220來支撐膜片222。如上所述，膜片222固定在固定環220上。另外，如上所述，由於探針晶圓100以及各向異性導電片配置在電路板202與膜片222之間，因此，支撐部204藉由相對於電路板202來支撐膜片222，從而亦可相對於電路板202來支撐探針晶圓100等。如此，支撐部204對固定環220進行支撐，使得該固定環220不會自電路板202脫落，藉此可防止膜片222等脫落。

另外，如上所述，藉由膜片222對裝置側各向異性導電片212、探針晶圓100、以及晶圓側各向異性導電片218進行擠壓，而使探針晶圓100與電路板202之間、以及膜片222與探針晶圓100之間電性連接，故而，由支撐部204對膜片222進行支撐，而使該膜片222能夠於規定範圍內接近電路板202的下表面。例如，支撐部204可將固定環220的下端支撐在與電路板202的下表面相距規定距離h的位置上，以使固定環220的下端與電路板202的下表面的距離不會超過規定距離h。

本例中的支撐部204具有柱部205及突出部209。柱部205設置於裝置側密封部214的周緣部的更外側，自電路板202的下表面沿垂直方向延伸至固定環220的下端。突出部209設置於柱部205的下端自柱部205沿水平方向突出，且支撐固定環220的下端。

此處，作為自電路板202的下表面起直至突出部209的上表面為止的距離h，較好的是，大於已藉由減壓部234而對密閉空間進行減壓時的裝置側各向異性導電片212、探針晶圓100、晶圓側各向異性導電片218、膜片222、以及固定環220的厚度的總和。藉此，支撐部204能夠支撐膜片222，當密閉空間已減壓時，可藉由膜片222來擠壓裝置側各向異性導電片212以及晶圓側各向異性導電片218。

此外，自電路板202的下表面起直至突出部209的上表面的距離h，亦可小於減壓部234未對密閉空間進行減壓時的裝置側各向異性導電片212、探針晶圓100、晶圓側各向異性導電片218、膜片222、以及固定環220的厚度的總和。藉此，當探針裝置200移動等時，可以防止出現探針晶圓100等過度振動等情況。

例如，減壓部234未對密閉空間進行減壓時的裝置側各向異性導電片212的厚度為0.4mm左右，探針晶圓100的厚度為0.725mm左右，晶圓側各向異性導電片218的厚度為0.17mm左右，膜片222的厚度為0.025mm左右，固定環220的厚度為4.0mm左右。亦即，上述各個部件的厚度總和為5.32mm左右。相對於此，當已藉由減壓部234對密閉空間進行減壓時，各向異性導電片被壓縮，上述各個部件的厚度總和變成5.175mm左右。此時，自電路板202的下表面起直至突出部209的上表面為止的距離h可為5.20～5.30mm左右。

亦即，當減壓部234未對密閉空間進行減壓時，支撐部204對膜片222等向電路板202的下表面的方向施加擠壓力而進行支撐。此外，當已藉由減壓部234而對密閉空間進行減壓時，支撐部204對膜片222等施加的擠壓力大致為0。

另外，支撐部204亦可以如下方式來支撐膜片222等，即，使膜片222等可相對於電路板202的下表面，而可於水平方向上在規定範圍內移位。如圖3所示，裝置側密封部214以及固定環220的側面的位置是根據柱部205的位置而規定。柱部205以能於水平方向上在規定範圍內移動的方式，與電路板202的下表面連接。

例如，柱部205可藉由螺桿而固定於電路板202的下表面。此時，柱部205所形成的螺孔206的直徑可大於電路板202上所形成的螺孔208的直徑。藉由如此的結構，可將膜片222等保持在螺孔206與螺孔208的直徑的差量所對應的範圍內在水平方向移動。藉由如此的結構，即便電路板202與固定環220的熱膨脹係數不同時，亦可減小因熱流動(heat flux)而產生的應力。

藉由如上所述的結構，容易使電路板202與探針晶圓100電性連接。此外，亦容易使探針晶圓100與半導體晶圓300電性連接。

圖4是表示探針晶圓100的電路板側的面的一例的俯視圖。如圖2以及圖3中的說明所示，探針晶圓100上形成著多個貫通孔240。

如上所述，多個貫通孔240可大致均等地分佈於探針晶圓100上。而且，多個貫通孔240可設置於探針晶圓100上未形成電路部的區域中。例如，貫通孔240可形成於各個電路部之間的邊界區域中。

圖5是表示膜片222的構成例的示意圖。圖5表示膜片222的半導體晶圓300側的面。如上所述，膜片222伸展至環狀的固定環220的內側。

而且，貫通孔242可大致均等地分佈於膜片222上。此外，膜片222上設置著使表面背面之間導通的多個凸塊。貫通孔242可設置在上述多個凸塊之間。

另外，支撐部204的突出部209支撐固定環220。支撐部204以規定的等間隔而在固定環220的圓周上設置著多個。

圖6是表示晶圓托盤226的構成例的示意圖。圖6表示晶圓托盤226的載置半導體晶圓300的上表面。如上所述，晶圓托盤226的上表面上設置著晶圓側密封部224。而且，晶圓托盤226的上表面上形成著密閉空間用吸氣路徑232的開口、以及半導體晶圓用吸氣路徑230的開口。

半導體晶圓用吸氣路徑230的開口，可於應載置半導體晶圓300的區域內形成多個。此外，密閉空間用吸氣路徑232的開口，可於應載置半導體晶圓300的區域的外側、且設置著晶圓側密封部224的區域的內側形成多個。

圖7是表示晶圓托盤226的構成例的示意圖。圖7中表示晶圓托盤226的一部分的剖面。如上所述，在晶圓托盤226的內部，形成著密閉空間用吸氣路徑232以及半導體晶圓用吸氣路徑230。此外，在與減壓部234連接的晶圓托盤226的側面，可設置使各個吸氣路徑的開口密封的密封部248以及密封部250。密封部248以及密封部250可以如下方式設置，即，當卸除減壓部234後使各個吸氣路徑的開口密封。

另外，在晶圓托盤226的內部，可形成連接於吸氣路徑230、及直徑大於吸氣路徑230的空氣儲留空間244。而且，在晶圓托盤226的內部，可形成連接於吸氣路徑232、及直徑大於吸氣路徑232的空氣儲留空間246。藉由如此的結構，可增大密閉空間的容積。因此，可減小產生微小漏氣時的密閉空間內壓力的下降程度。

另外，圖1中所說明的搬送裝置40，可於晶圓托盤226上載置著半導體晶圓300的狀態下，將晶圓托盤226搬送至各個腔室20的內部。此時，測試系統400可更具備載置部，該載置部將半導體晶圓300於載置在晶圓托盤226上的狀態下交付至搬送裝置40。

而且，搬送裝置40可自腔室20中搬出載置著測試結束後的半導體晶圓300的晶圓托盤226。並且，上述載置部自搬送裝置40所搬送來的該晶圓托盤226上取下半導體晶圓300，且將下一應測試的半導體晶圓300載置到該晶圓托盤226上。

當將半導體晶圓300載置於晶圓托盤226上進行搬送時，較好的是，使半導體晶圓300吸附在晶圓托盤226上之後，藉由密封部248而使半導體晶圓用吸氣路徑230密閉而進行搬送。藉此，可更安全地搬送半導體晶圓300。

另外，測試系統400可具有比腔室20的數量更多的多個晶圓托盤226。此時，即便在所有腔室20中並列地對半導體晶圓300進行測試，亦存在未儲存在腔室20中的晶圓托盤226。搬送裝置40在任一各個腔室20中對半導體晶圓300進行測試期間，可將下一應測試的半導體晶圓300預先載置到未儲存在任何腔室20中的晶圓托盤226上。藉此，當任一腔室20中半導體晶圓300的測試結束時，可迅速地搬送下一應測試的半導體晶圓300。

圖8是說明探針晶圓100的概要的示意圖。圖8中，同時表示探針晶圓100及半導體晶圓300。半導體晶圓300可例如為圓盤狀的半導體基板。更具體而言，半導體晶圓300可為矽、化合物半導體、及其他半導體基板。而且，由測試系統400進行測試的多個半導體晶片310，可於半導體晶圓300上利用曝光等半導體製程而形成。

探針晶圓100可使半導體晶圓300與控制裝置10電性連接。更具體而言，探針晶圓100配置在與控制裝置10連接的電路板202的各個端子、與形成在半導體晶圓300上的各個端子之間，且使電路板202以及半導體晶圓300上對應的端子電性連接。如圖9所示，本例中的探針晶圓100具有晶圓基板111以及多個晶圓側連接端子112。

控制裝置10經由探針晶圓100，而對半導體晶圓300的各個半導體晶片310進行測試。例如，控制裝置10可經由探針晶圓100而向各個半導體晶片310供給測試信號。另外，控制裝置10可經由探針晶圓100，而接收由各個半導體晶片310根據測試信號所輸出的響應信號(response signal)，且根據響應信號來判定各個半導體晶片310的良否。

圖9中表示探針晶圓100的剖面圖的一例。如圖8以及圖9所示，探針晶圓100具有晶圓基板111、晶圓側連接端子112、裝置側連接端子114、通孔(through hole)116、焊墊(pad)150、以及配線117。

晶圓基板111是由與半導體晶圓300的基板相同的半導體材料而形成。例如，晶圓基板111可為矽基板。另外，晶圓基板111亦可由具有與半導體晶圓300的基板大致相同的熱膨脹係數的半導體材料而形成。而且，如圖9所示，晶圓基板111具有晶圓連接面102、以及形成在晶圓連接面102背面的裝置連接面104。晶圓連接面102在與半導體晶圓300相對向形成，且裝置連接面104在與電路板202相對向形成。

多個晶圓側連接端子112形成在晶圓基板111的晶圓連接面102上。而且，晶圓側連接端子112相對於各個半導體晶片310至少一對一地設置。例如，晶圓側連接端子112可相對於各個半導體晶片310的各個輸入輸出端子而一對一地設置。亦即，當各個半導體晶片310具有多個輸入輸出端子時，晶圓側連接端子112可相對於各個半導體晶片310而設置多個。

各個晶圓側連接端子112，與半導體晶圓300上的各個輸入輸出端子相同的間隔而設置，且與對應的半導體晶片310的輸入輸出端子電性連接。所謂電性連接，是指兩個構件之間能夠傳送電信號的狀態。例如，晶圓側連接端子112與半導體晶片310的輸入輸出端子可透過直接接觸、或者經由其他導體而間接接觸，來電性連接。另外，晶圓側連接端子112與半導體晶片310的輸入輸出端子亦可如電容耦合(capacitive coupling，亦稱作靜電耦合)或者電感耦合(inductive coupling，亦稱作磁耦合)等般，於非接觸的狀態下電性連接。而且，晶圓側連接端子112與半導體晶片310的輸入輸出端子之間的一部分傳送線路亦可為光學傳送線路。

多個裝置側連接端子114形成在晶圓基板111的裝置連接面104上，且與電路板202電性連接。另外，裝置側連接端子114與多個晶圓側連接端子112一對一地設置。此處，裝置側連接端子114與電路板202的端子相同的間隔而設置。因此，如圖9所示，裝置側連接端子114可與晶圓側連接端子112不同的間隔而設置。

通孔116、焊墊150、以及配線117形成在晶圓基板111上，且使對應的晶圓側連接端子112與裝置側連接端子114電性連接。例如，焊墊150設置在裝置連接面104上的與晶圓側連接端子112相對向的位置上。通孔116以一端與晶圓側連接端子112連接、而另一端與焊墊150連接的方式，貫通於晶圓基板111。而且，配線117於裝置連接面104上使焊墊150與裝置側連接端子114電性連接。藉由如此的結構，而使排列間隔不同的裝置側連接端子114與晶圓側連接端子112電性連接。

例如，晶圓側連接端子112為了與半導體晶片310的各個輸入端子電性連接，而與各個輸入端子相同的間隔而配置。因此，例如圖8所示，晶圓側連接端子112在每個半導體晶片310的預定區域上隔著微小間隔而設置。

相對於此，各個裝置側連接端子114可隔著比一個半導體晶片310所對應的多個晶圓側連接端子112之間隔更大的間隔來設置。例如，裝置側連接端子114可於裝置連接面104的面內，以分佈大致均等的方式而等間隔地配置。

本例中的探針晶圓100中，由於晶圓基板111是由與半導體晶圓300的基板相同的半導體材料所形成，故，即便於周圍溫度有變動等時，亦可使探針晶圓100與半導體晶圓300之間維持良好的電性連接。因此，即便對半導體晶圓300加熱而進行測試等時，亦可以良好的精度對半導體晶圓300進行測試。

而且，由於晶圓基板111是由半導體材料所形成，故，可於晶圓基板111上容易地形成多個晶圓側連接端子112等。例如，藉由使用曝光等的半導體製程，容易形成晶圓側連接端子112、裝置側連接端子114、通孔116、以及配線117。因此，於晶圓基板111上，容易形成與多個半導體晶片310相對應的多個晶圓側連接端子112等。另外，探針晶圓100的端子可藉由對導電材料進行電鍍、蒸鍍等而形成於晶圓基板111上。

如此，於探針晶圓100的兩個表面上設置著端子。因此，如圖2至圖7中的說明所示，在探針晶圓100的兩個表面上配置著各向異性導電片，但根據圖2至圖7中所說明的探針裝置200的結構，可以有效率地連接電路板202、探針晶圓100、以及半導體晶圓300。

另外，如圖8所示，可於探針晶圓100上形成多個電路部110。各個電路部110相對於各個半導體晶片310而至少一對一地設置，且對於所對應的半導體晶片310分別進行測試。此時，控制裝置10可與該電路部110交付信號。

圖10是表示電路部110的功能構成例的方塊圖。電路部110包括圖案產生部122、波形成形部130、驅動器(drive)132、比較器(comparator)134、時序產生部136、邏輯比較部138、特性測定部140、以及電源供給部142。另外，電路部110亦可針對所連接的半導體晶片310的輸入輸出接腳(pin)的每個接腳，而具有圖10所示的結構。

圖案產生部122生成測試信號的邏輯圖案。本例中的圖案產生部122包括圖案記憶體124、期望值記憶體126、以及失效記憶體(fail memory)128。圖案產生部122可輸出預先儲存於圖案記憶體124中的邏輯圖案。圖案記憶體124可於測試開始之前儲存由控制裝置10供給的邏輯圖案。另外，圖案產生部122亦可根據預先供給的演算法(algorithm)而生成該邏輯圖案。

波形成形部130根據由圖案產生部122供給的邏輯圖案，而形成測試信號的波形。例如，波形成形部130可藉由每個規定位元(bit)期間輸出與邏輯圖案的各個邏輯值相對應的電壓，而形成測試信號的波形。

驅動器132輸出與由波形成形部130供給的波形相對應的測試信號。驅動器132可根據由時序產生部136供給的時序信號，而輸出測試信號。例如，驅動器132可輸出與時序信號的週期相同的測試信號。驅動器132輸出的測試信號，經由切換部等而被供給至所對應的半導體晶片310。

比較器134對半導體晶片310所輸出的響應信號進行測定。例如，比較器134可藉由根據由時序產生部136供給的選通信號(strobe signal)而依序檢測響應信號的邏輯值，從而來對響應信號的邏輯圖案進行測定。

邏輯比較部138作為判定部而發揮功能，即，根據比較器134所測定出的響應信號的邏輯圖案，來判定所對應的半導體晶片310的良否。例如，邏輯比較部138可根據由圖案產生部122供給的期望值圖案、與比較器134所檢測出的邏輯圖案是否一致，來判定半導體晶片310的良否。圖案產生部122可將預先儲存在期望值記憶體126中的期望值圖案供給至邏輯比較部138。期望值記憶體126可在測試開始之前儲存由控制裝置10供給的邏輯圖案。另外，圖案產生部122亦可根據預先供給的演算法而生成該期望值圖案。

失效記憶體128中儲存邏輯比較部138的比較結果。例如，當對半導體晶片310的記憶體區域進行測試時，失效記憶體128可針對半導體晶片310的每個位址而儲存邏輯比較部138的良否判定結果。控制裝置10可讀出失效記憶體128所儲存的良否判定結果。例如，裝置側連接端子114可將失效記憶體128所儲存的良否判定結果，輸出至探針晶圓100外部的控制裝置10。

此外，特性測定部140對驅動器132所輸出的電壓或者電流的波形進行測定。例如，特性測定部140可作為判定部而發揮功能，即，根據自驅動器132供給至半導體晶片310的電流或者電壓的波形是否滿足規定樣式，來判定半導體晶片310的良否。

電源供給部142供給驅動半導體晶片310的電源電力。例如，電源供給部142可將與測試過程中由控制裝置10供給的電力相對應的電源電力，供給至半導體晶片310。此外，電源供給部142可向電路部110的各個構成要素供給驅動電力。

因電路部110具有如此的結構，故而，可實現縮小了控制裝置10的規模的測試系統400。例如，可使用通用的個人電腦等來作為控制裝置10。

圖11是表示使用2塊探針晶圓100來對半導體晶圓300進行測試時的概要的示意圖。本例中的探針裝置200中，重疊使用了2塊探針晶圓100，來代替圖2至圖7中所說明的結構中的探針晶圓100。此時，探針裝置200中，可於2塊探針晶圓100之間加設各向異性導電片。

第一探針晶圓100-1以及第二探針晶圓100-2，可分別作為圖8至圖10中所說明的探針晶圓100而發揮功能。例如，半導體晶圓300側的第一探針晶圓100-1可作為圖9中所說明的間距變換用探針晶圓100而發揮功能。此外，電路板202側的第二探針晶圓100-2可作為圖10中所說明的具有電路部110的探針晶圓100而發揮功能。藉由如此的結構，例如，對端子間隔不同的多個半導體晶圓300進行內容相同的測試時，只要更換間距變換用探針晶圓100便可進行測試。

圖12是表示使用2塊探針晶圓100時的探針裝置200的構成例的示意圖。另外，由於探針裝置200的半導體晶圓300側的結構與圖2中所說明的結構相同，故而，圖12中省略了半導體晶圓300側的結構。

在第二探針晶圓100-2的上表面上，與圖2至圖7中所說明的探針晶圓100同樣地配置著裝置側各向異性導電片212。此外，在第一探針晶圓100-1的下表面，與圖2至圖7中所說明的探針晶圓100同樣地配置著晶圓側各向異性導電片218。

第一探針晶圓100-1與第二探針晶圓100-2之間亦配置著各向異性導電片252。另外，上述結構是設置在電路板202與膜片222之間的空間內。

此外，第一探針晶圓100-1以及第二探針晶圓100-2上分別形成著貫通孔240，上述貫通孔240使第一探針晶圓100-1與電路板202之間的空間、與第二探針晶圓100-2與晶圓托盤226之間的空間連接。藉由如此的結構，在使用2塊探針晶圓100的探針裝置200中，亦可藉由一個減壓部234來對探針晶圓100與電路板202之間的空間、以及探針晶圓100與晶圓托盤226之間的空間進行減壓。

圖13是表示探針裝置200的其他構成例的示意圖。本例中的探針裝置200與圖2中所說明的探針裝置200的不同點，為使探針晶圓100以及膜片222固定的構成不同。其他結構可與圖2中所說明的探針裝置200相同。

本例中，探針晶圓100的端部是固定在裝置側密封部214與固定環220之間。而且，膜片222的端部可固定在探針晶圓100的端部。此時，由於探針晶圓100等上形成著貫通孔，故而，藉由一個減壓部234，便可對電路板202側的空間、及晶圓托盤226側的空間進行減壓。

以上，使用實施形態對發明進行了說明，但發明的技術範圍並不限定於上述實施形態所揭示的範圍。本領域技術人員應瞭解，可對上述實施形態加以多種變更或者改良。根據申請專利範圍的記載可知，如此經變更或者改良的形態亦屬於發明的技術範圍。

10．．．控制裝置

20．．．腔室

40．．．搬送裝置

60．．．晶圓匣

100．．．探針晶圓

100-1．．．第一探針晶圓

100-2．．．第二探針晶圓

102．．．晶圓連接面

104．．．裝置連接面

110．．．電路部

111．．．晶圓基板

112．．．晶圓側連接端子

114．．．裝置側連接端子

116．．．通孔

117．．．配線

122．．．圖案產生部

124．．．圖案記憶體

126．．．期望值記憶體

128．．．失效記憶體

130．．．波形成形部

132．．．驅動器

134．．．比較器

136．．．時序產生部

138．．．邏輯比較部

140．．．特性測定部

142．．．電源供給部

150．．．焊墊

200．．．探針裝置

202．．．電路板

204．．．支撐部

205．．．柱部

206、208．．．螺孔

209．．．突出部

212．．．裝置側各向異性導電片

213、219、240、242．．．貫通孔

214．．．裝置側密封部

218．．．晶圓側各向異性導電片

220．．．固定環

222．．．膜片

224．．．晶圓側密封部

226．．．晶圓托盤

228．．．晶圓載台

230、232．．．吸氣路徑

234、236、238．．．減壓部

244、246．．．空氣儲留空間

248、250．．．密封部

252．．．各向異性導電片

300．．．半導體晶圓

310．．．半導體晶片

400．．．測試系統

h．．．距離

圖1是表示一實施形態的測試系統400的概要的示意圖。

圖2是表示設置在腔室20內的、與半導體晶圓300電性連接的探針裝置200的構成例的剖面圖。

圖3是表示晶圓托盤226已與膜片222以及探針晶圓100分離的狀態下的探針裝置200的剖面圖。

圖4是表示探針晶圓100的電路板側的面的一例的俯視圖。

圖5是表示膜片222的構成例的示意圖。

圖6是表示晶圓托盤226的構成例的示意圖。

圖7是表示晶圓托盤226的構成例的示意圖。

圖8是說明探針晶圓100的概要的示意圖。

圖9是探針晶圓100的剖面圖的一例。

圖10是表示電路部110的功能構成例的方塊圖。

圖11是表示使用2塊探針晶圓100來對半導體晶圓300進行測試時的概要的示意圖。

圖12是表示第一探針晶圓100-1以及第二探針晶圓100-2的概要的示意圖。

圖13是表示探針裝置200的其他構成例的示意圖。

100．．．探針晶圓

200．．．探針裝置

202．．．電路板

204．．．支撐部

212．．．裝置側各向異性導電片

213、219、240、242．．．貫通孔

214．．．裝置側密封部

218．．．晶圓側各向異性導電片

220．．．固定環

222．．．膜片

224．．．晶圓側密封部

226．．．晶圓托盤

228．．．晶圓載台

230．．．吸氣路徑

232．．．吸氣路徑

234．．．減壓部

236．．．減壓器

238．．．減壓器

300．．．半導體晶圓

Claims (12)

1. 一種探針裝置，與形成著多個半導體晶片的半導體晶圓電性連接，且包括：電路板，設置著多個端子；晶圓托盤，以與上述電路板形成密閉空間的方式而設置，於上述密閉空間側的面上載置上述半導體晶圓；探針晶圓，設置於上述電路板與上述晶圓托盤之間，且使設置於上述電路板側的面上的裝置側連接端子與上述電路板的端子電性連接，使設置於上述晶圓托盤側的面上的多個晶圓側連接端子與各個上述半導體晶片一併電性連接；裝置側各向異性導電片，是各向異性導電材料，設置於上述電路板與上述探針晶圓之間，當受到擠壓時，使上述電路板的端子與上述裝置側連接端子電性連接；晶圓側各向異性導電片，是各向異性導電材料，設置於上述探針晶圓與上述半導體晶圓之間，當受到擠壓時，使上述半導體晶圓的端子與上述晶圓側連接端子電性連接；以及減壓部，對上述電路板與上述晶圓托盤之間的上述密閉空間進行減壓，藉此，使上述晶圓托盤靠近上述電路板，直至到達規定的位置為止，且使上述電路板與上述探針晶圓電性連接，使上述探針晶圓與上述半導體晶圓電性連接。
2. 如申請專利範圍第1項所述之探針裝置，其中上述探針晶圓上形成著貫通孔，該貫通孔使上述晶圓 托盤側的空間與上述電路板側的空間相連接。
3. 如申請專利範圍第2項所述之探針裝置，其更包括膜片，該膜片與上述晶圓側各向異性導電片的上述晶圓托盤側的面相對向地設置，使上述晶圓側各向異性導電片與上述半導體晶圓電性連接，且上述膜片上形成著貫通孔，該貫通孔使上述晶圓托盤側的空間與上述電路板側的空間相連接。
4. 如申請專利範圍第3項所述之探針裝置，其更包括：裝置側密封部，由彈性材料形成，且沿著上述膜片的上述電路板側的面的周緣部而設，使上述膜片的上述電路板側的面的周緣部與上述電路板之間密封；以及晶圓側密封部，由彈性材料形成，且沿著與上述膜片的周緣部所對應的區域而設於上述晶圓托盤的表面上，使上述膜片的上述晶圓托盤側的面的周緣部與上述晶圓托盤之間密封。
5. 如申請專利範圍第4項所述之探針裝置，其中上述晶圓托盤內，形成著對上述晶圓托盤與上述探針晶圓之間的空間進行減壓的吸氣路徑，該吸氣路徑的開口設在載置上述半導體晶圓的面上的、由上述晶圓側密封部包圍的區域的內側、且載置上述半導體晶圓的區域的外側。
6. 如申請專利範圍第5項所述之探針裝置，其中上述晶圓托盤內，更形成著半導體晶圓用吸氣路徑，該半導體晶圓用吸氣路徑的開口，形成在上述密閉空間側的面上的、載置上述半導體晶圓的區域內， 上述減壓部，經由上述半導體晶圓用吸氣路徑，而使上述半導體晶圓吸附於上述晶圓托盤上。
7. 如申請專利範圍第6項所述之探針裝置，其中上述減壓部包括：密閉空間用減壓器，通過密閉空間用吸氣路徑吸氣；以及半導體晶圓用減壓器，通過上述半導體晶圓用吸氣路徑吸氣。
8. 如申請專利範圍第7項所述之探針裝置，其中上述晶圓托盤中，形成著與上述吸氣路徑連接、且直徑大於上述吸氣路徑的空氣儲留空間。
9. 如申請專利範圍第8項所述之探針裝置，其中上述晶圓托盤中，分別對應於上述密閉空間用吸氣路徑及上述半導體晶圓用吸氣路徑而形成著上述空氣儲留空間。
10. 如申請專利範圍第5項所述之探針裝置，其中上述探針裝置包括：第一上述探針晶圓，與上述電路板電性連接；第二上述探針晶圓，設於上述第一探針晶圓與上述半導體晶圓之間，使上述第一探針晶圓與上述半導體晶圓電性連接，且上述第一探針晶圓及上述第二探針晶圓上，分別形成著上述貫通孔，而使上述第一探針晶圓與上述電路板側的空間連接，使上述第二探針晶圓與上述晶圓托盤側的空間 連接。
11. 如申請專利範圍第5項所述之探針裝置，其中上述探針晶圓上設著多個電路部，該些電路部相對於各個上述半導體晶片至少一對一地設置，分別對於對應的上述半導體晶片進行測試。
12. 一種測試系統，對於形成在一個半導體晶圓上的多個半導體晶片進行測試，且包括：多個測試模組，對各個上述半導體晶片進行測試；以及探針裝置，使對應的上述測試模組與上述半導體晶片電性連接，且上述探針裝置包括：電路板，設置著多個端子；晶圓托盤，以與上述電路板形成密閉空間的方式而設置，於上述密閉空間側的面上載置上述半導體晶圓；探針晶圓，設於上述電路板與上述晶圓托盤之間，使設置於上述電路板側的面上的裝置側連接端子與上述電路板的端子電性連接，使設置於上述晶圓托盤側的面上的多個晶圓側連接端子與各個上述半導體晶片一併電性連接；裝置側各向異性導電片，是各向異性導電材料，設置於上述電路板與上述探針晶圓之間，當受到擠壓時，使上述電路板的端子與上述裝置側連接端子電性連接；晶圓側各向異性導電片，是各向異性導電材料，設置於上述探針晶圓與上述半導體晶圓之間，當受到擠壓時， 使上述半導體晶圓的端子與上述晶圓側連接端子電性連接；以及減壓部，對上述電路板與上述晶圓托盤之間的上述密閉空間進行減壓，藉此，使上述晶圓托盤靠近上述電路板，直至到達規定的位置為止，且使上述電路板與上述探針晶圓電性連接，使上述探針晶圓與上述半導體晶圓電性連接。