KR20100123883A - 시험 시스템 및 프로브 장치 - Google Patents

시험 시스템 및 프로브 장치 Download PDF

Info

Publication number
KR20100123883A
KR20100123883A KR1020107021462A KR20107021462A KR20100123883A KR 20100123883 A KR20100123883 A KR 20100123883A KR 1020107021462 A KR1020107021462 A KR 1020107021462A KR 20107021462 A KR20107021462 A KR 20107021462A KR 20100123883 A KR20100123883 A KR 20100123883A
Authority
KR
South Korea
Prior art keywords
wafer
probe
wiring board
semiconductor
tray
Prior art date
Application number
KR1020107021462A
Other languages
English (en)
Other versions
KR101160638B1 (ko
Inventor
요시하루 우메무라
요시오 코모토
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20100123883A publication Critical patent/KR20100123883A/ko
Application granted granted Critical
Publication of KR101160638B1 publication Critical patent/KR101160638B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

복수의 단자가 설치되는 배선 기판과, 배선 기판과 밀폐 공간을 형성하도록 설치되어 반도체 웨이퍼를 재치하는 웨이퍼 트레이와, 배선 기판 및 웨이퍼 트레이의 사이에 설치되어 장치측 접속 단자가 배선 기판의 단자와 전기적으로 접속되어 복수의 웨이퍼측 접속 단자가 각각의 반도체 칩과 일괄하여 전기적으로 접속되는 프로브 웨이퍼와, 배선 기판과 프로브 웨이퍼 사이에 설치되는 장치측 이방성 도전 시트와, 프로브 웨이퍼와 반도체 웨이퍼 사이에 설치되는 웨이퍼측 이방성 도전 시트와, 배선 기판 및 웨이퍼 트레이 사이의 밀폐 공간을 감압하는 것으로, 웨이퍼 트레이를 배선 기판에 대해 소정의 위치까지 접근시켜, 배선 기판 및 프로브 웨이퍼를 전기적으로 접속시켜, 프로브 웨이퍼 및 반도체 웨이퍼를 전기적으로 접속시키는 감압부를 구비한 프로브 장치를 제공한다.

Description

시험 시스템 및 프로브 장치{TEST SYSTEM AND PROBE APPARATUS}
본 발명은 시험 시스템 및 프로브 장치에 관한 것이다. 특히, 본 발명은 반도체 웨이퍼에 형성되는 복수의 반도체 칩을 시험하는 시험 장치, 및 반도체 웨이퍼에 형성되는 복수의 반도체 칩과 전기적으로 접속하는 프로브 장치에 관한 것이다.
반도체 웨이퍼에 형성된 반도체 칩을 검사하는 경우에, 해당 반도체 웨이퍼를 수납하는 반도체 웨이퍼 수납기를 이용하는 검사 방법이 알려져 있다(예를 들면 특허 문헌 1 참조). 해당 반도체 웨이퍼 수납기는, 반도체 웨이퍼를 보관 유지하는 보관 유지판과, 반도체 칩의 단자와 접속되는 프로브가 설치된 배선 기판과, 보관 유지판 및 배선 기판 사이를 밀폐하는 시일재로 형성된다. 그리고, 밀폐 공간을 감압하는 것으로, 배선 기판의 프로브와 반도체 칩의 단자를 접속한다.
[특허 문헌 1] 특개평 8-5666호 공보
여기서, 예를 들면 배선 기판의 단자 간격과, 반도체 칩의 단자 간격이 다른 경우, 배선 기판과 반도체 칩 사이에 피치 변환 기판을 삽입하는 것을 고려할 수 있다. 이 경우, 피치 변환 기판을, 배선 기판에 고정하는 것도 고려할 수 있다. 그러나, 피치 변환 기판과 배선 기판 등의 열팽창률이 다른 경우, 피치 변환 기판을 배선 기판에 고정하면, 온도 변화에 수반하여, 피치 변환 기판 및 배선 기판의 고정 부분에 스트레스가 걸려 버린다. 또한, 피치 변환 기판을 배선 기판에 고정하지 않는 경우, 시험하는 반도체 웨이퍼를 교환할 수 있도록 보관 유지판을 이동시켰을 경우, 피치 변환 기판이 배선 기판으로부터 탈락해 버린다.
이와 같이, 배선 기판과 피시험 웨이퍼 사이에 기판을 삽입했을 경우에, 상술한 바와 같은 문제를 일으키게 하지 않고서, 어떠한 구성으로 해당 기판을 보관 유지해야 하는 과제에 대해서는, 종래 해결되어 있지 않다. 또한, 어떠한 구성으로 이러한 기판을 전기적으로 접속해야할 것인가라고 하는 과제에 대해서도 해결되어 있지 않다.
따라서, 본 발명은 상기의 과제를 해결할 수 있는 프로브 장치 및 시험 시스템을 제공하는 것을 목적으로 한다. 이 목적은 청구의 범위에 있어서의 독립항에 기재의 특징의 편성에 의해 달성된다. 또한 종속항은 본 발명의 한층 더 유리한 구체적인 예를 규정한다.
상기 과제를 해결하기 위해서, 본 발명의 제 1 형태에 대해서는, 복수의 반도체 칩이 형성된 반도체 웨이퍼와 전기적으로 접속하는 프로브 장치에 있어서, 복수의 단자가 설치되는 배선 기판과, 배선 기판과 밀폐 공간을 형성하도록 설치되어 밀폐 공간측의 면에 있어서 반도체 웨이퍼를 재치하는 웨이퍼 트레이와, 배선 기판 및 웨이퍼 트레이 사이에 설치되어 배선 기판측의 면에 설치된 장치측 접속 단자가 배선 기판의 단자와 전기적으로 접속되어 웨이퍼 트레이측의 면에 설치된 복수의 웨이퍼측 접속 단자가 각각의 반도체 칩과 일괄하여 전기적으로 접속되는 프로브 웨이퍼와, 배선 기판과 프로브 웨이퍼 사이에 설치되어 압압되는 것으로 배선 기판의 단자와 장치측 접속 단자를 전기적으로 접속하는 장치측 이방성 도전 시트와, 프로브 웨이퍼와 반도체 웨이퍼 사이에 설치되어 압압되는 것으로 반도체 웨이퍼의 단자와 웨이퍼측 접속 단자를 전기적으로 접속하는 웨이퍼측 이방성 도전 시트와, 배선 기판 및 웨이퍼 트레이 사이의 밀폐 공간을 감압하는 것으로, 웨이퍼 트레이를 배선 기판에 대해 소정의 위치까지 접근시켜, 배선 기판 및 프로브 웨이퍼를 전기적으로 접속시켜, 프로브 웨이퍼 및 반도체 웨이퍼를 전기적으로 접속시키는 감압부를 구비한 프로브 장치를 제공한다.
본 발명의 제 2 형태에 대해서는, 하나의 반도체 웨이퍼에 형성된 복수의 반도체 칩을 시험하는 시험 시스템에 있어서, 각각의 반도체 칩을 시험하는 복수의 시험 모듈과, 대응하는 시험 모듈 및 반도체 칩을 전기적으로 접속하는 프로브 장치를 구비하며, 프로브 장치는, 복수의 단자가 설치되는 배선 기판과, 배선 기판과 밀폐 공간을 형성하도록 설치되어 밀폐 공간측의 면에 있어서 반도체 웨이퍼를 재치하는 웨이퍼 트레이와, 배선 기판 및 웨이퍼 트레이 사이에 설치되어 배선 기판측의 면에 설치된 장치측 접속 단자가 배선 기판의 단자와 전기적으로 접속되어 웨이퍼 트레이측의 면에 설치된 복수의 웨이퍼측 접속 단자가 각각의 반도체 칩과 일괄하여 전기적으로 접속되는 프로브 웨이퍼와, 배선 기판과 프로브 웨이퍼 사이에 설치되어 압압되는 것으로 배선 기판의 단자와 장치측 접속 단자를 전기적으로 접속하는 장치측 이방성 도전 시트와, 프로브 웨이퍼와 반도체 웨이퍼 사이에 설치되어 압압되는 것으로 반도체 웨이퍼의 단자와 웨이퍼측 접속 단자를 전기적으로 접속하는 웨이퍼측 이방성 도전 시트와, 배선 기판 및 웨이퍼 트레이 사이의 밀폐 공간을 감압하는 것으로, 웨이퍼 트레이를 배선 기판에 대해 소정의 위치까지 접근시켜, 배선 기판 및 프로브 웨이퍼를 전기적으로 접속시켜, 프로브 웨이퍼 및 반도체 웨이퍼를 전기적으로 접속시키는 감압부를 갖는 시험 시스템을 제공한다.
아울러, 상기의 발명의 개요는 발명의 필요한 특징의 모두를 열거한 것이 아니고, 이러한 특징군의 서브 콤비네이션도 또한 발명이 될 수 있다.
도 1은 하나의 실시예에 관한 시험 시스템(400)의 개요를 나타내는 도면이다.
도 2는 챔버(20) 내에 설치되어 반도체 웨이퍼(300)와 전기적으로 접속하는 프로브 장치(200)의 구성예를 나타내는 단면도이다.
도 3은 웨이퍼 트레이(226)가 멘브렌(222) 및 프로브 웨이퍼(100)로부터 분리한 상태에 있어서의 프로브 장치(200)를 나타내는 단면도이다.
도 4는 프로브 웨이퍼(100)의 배선 기판측의 면의 일례를 나타내는 상면도이다.
도 5는 멘브렌(222)의 구성예를 나타내는 도면이다.
도 6은 웨이퍼 트레이(226)의 구성예를 나타내는 도면이다.
도 7은 웨이퍼 트레이(226)의 구성예를 나타내는 도면이다.
도 8은 프로브 웨이퍼(100)의 개요를 설명하는 도면이다.
도 9는 프로브 웨이퍼(100)의 단면도의 일례이다.
도 10은 회로부(110)의 기능 구성예를 나타내는 블럭도이다.
도 11은 2매의 프로브 웨이퍼(100)를 이용하여, 반도체 웨이퍼(300)를 시험하는 경우의 개요를 나타내는 도면이다.
도 12는 제 1 프로브 웨이퍼(100-1) 및 제 2 프로브 웨이퍼(100-2)의 개요를 나타내는 도면이다.
도 13은 프로브 장치(200)의 다른 구성예를 나타내는 도면이다.
이하, 발명의 실시예를 통해 본 발명을 설명하지만, 이하의 실시예는 청구의 범위에 따른 발명을 한정하는 것은 아니다. 또한, 실시예 중에서 설명되어 있는 특징의 편성의 모두가 발명의 해결 수단에 필수이다라고는 할 수 없다.
도 1은, 하나의 실시예에 관한 시험 시스템(400)의 개요를 나타내는 도면이다. 시험 시스템(400)은 반도체 웨이퍼(300)에 형성되는 복수의 반도체 칩을 시험한다. 또한, 시험 시스템(400)은 복수의 반도체 웨이퍼(300)를 병렬로 시험해도 좋다. 시험 시스템(400)은 제어 장치(10), 복수의 챔버(20), 반송 장치(40), 및 웨이퍼 카세트(60)를 구비한다.
제어 장치(10)는 시험 시스템(400)을 제어한다. 예를 들면 제어 장치(10)는, 챔버(20), 반송 장치(40), 및 웨이퍼 카세트(60)를 제어해도 좋다. 챔버(20)는, 시험해야 할 반도체 웨이퍼(300)를 순차적으로 받아, 챔버(20)의 내부에서 반도체 웨이퍼(300)를 시험한다. 각각의 챔버(20)는, 독립적으로 반도체 웨이퍼(300)를 시험해도 좋다. 즉, 각각의 챔버(20)는, 다른 챔버(20)와 동기하지 않고, 반도체 웨이퍼(300)를 시험해도 좋다.
웨이퍼 카세트(60)는 복수의 반도체 웨이퍼(300)를 격납한다. 반송 장치(40)는, 웨이퍼 카세트(60)가 격납한 각각의 반도체 웨이퍼(300)를, 비어 있는 어느 챔버(20) 내에 반송한다. 또한, 반송 장치(40)는, 시험이 종료한 반도체 웨이퍼(300)를, 챔버(20)로부터 반출하여 웨이퍼 카세트(60)에 격납해도 좋다.
도 2는 챔버(20) 내에 설치되어 반도체 웨이퍼(300)와 전기적으로 접속하는 프로브 장치(200)의 구성예를 나타내는 단면도이다. 본 예의 프로브 장치(200)는, 제어 장치(10)로부터의 제어 신호에 따라서, 반도체 웨이퍼(300)와 신호를 주고 받는다. 프로브 장치(200)는, 배선 기판(202), 지지부(204), 장치측 이방성 도전 시트(212), 장치측 시일부(214), 프로브 웨이퍼(100), 웨이퍼측 이방성 도전 시트(218), 멘브렌(222), 고정 링(220), 웨이퍼측 시일부(224), 웨이퍼 트레이(226), 웨이퍼 스테이지(228), 및 감압부(234)를 가진다.
본 예의 프로브 장치(200)는, 배선 기판(202), 웨이퍼 트레이(226), 장치측 시일부(214), 및 웨이퍼측 시일부(224)에 의해, 프로브 웨이퍼(100) 및 반도체 웨이퍼(300)를 격납하는 밀폐 공간을 형성한다. 그리고, 해당 밀폐 공간을 감압하는 것으로, 프로브 웨이퍼(100)와 반도체 웨이퍼(300)를 전기적으로 접속하여, 반도체 웨이퍼(300)의 시험을 실시한다.
배선 기판(202)은 밀폐 공간측의 하면에 복수의 단자가 설치되어 프로브 웨이퍼(100)와 전기적으로 접속된다. 또한, 배선 기판(202)은, 도 1에 나타낸 제어 장치(10)와, 프로브 웨이퍼(100) 사이에서 신호를 주고 받아도 좋다. 제어 장치(10)는, 배선 기판(202)을 거쳐, 프로브 웨이퍼(100)를 제어해도 좋다. 배선 기판(202)은, 예를 들면 프린트 기판에 배선 및 단자가 형성된 기판이면 좋다.
프로브 웨이퍼(100)는, 배선 기판(202) 및 반도체 웨이퍼(300) 사이에 설치되어 배선 기판(202) 및 반도체 웨이퍼(300)와 전기적으로 접속된다. 예를 들면 프로브 웨이퍼(100)는, 프로브 웨이퍼(100)와 배선 기판(202) 사이에 설치된 장치측 이방성 도전 시트(212)를 거쳐, 배선 기판(202)과 전기적으로 접속되어도 좋다.
장치측 이방성 도전 시트(212)는 압압되는 것으로, 배선 기판(202)의 단자와 프로브 웨이퍼(100)의 배선 기판측의 면에 설치된 장치측 접속 단자를 전기적으로 접속한다. 프로브 웨이퍼(100)는, 밀폐 공간이 감압되었을 때에, 장치측 이방성 도전 시트(212)를 압압하고, 배선 기판(202)과 전기적으로 접속할 수 있는 정도로, 배선 기판(202)의 하면에 대한 수직방향의 위치가 소정의 범위에서 변위할 수 있도록 지지된다.
또한, 프로브 웨이퍼(100)는, 프로브 웨이퍼(100) 및 반도체 웨이퍼(300) 사이에 설치된 웨이퍼측 이방성 도전 시트(218) 및 멘브렌(222)을 거쳐, 반도체 웨이퍼(300)와 전기적으로 접속되어도 좋다. 또한, 프로브 웨이퍼(100)는, 반도체 웨이퍼(300)에 설치된 복수의 반도체 칩에 대해, 일괄하여 전기적으로 접속된다. 프로브 웨이퍼(100)는, 반도체 웨이퍼(300)보다 직경이 큰 웨이퍼이면 좋다.
웨이퍼측 이방성 도전 시트(218)는 프로브 웨이퍼(100) 및 멘브렌(222) 사이에 설치된다. 웨이퍼측 이방성 도전 시트(218)는 압압되는 것으로, 프로브 웨이퍼(100)의 반도체 웨이퍼측의 면에 설치된 웨이퍼측 접속 단자와 멘브렌(222)의 범프 단자를 전기적으로 접속한다.
멘브렌(222)은 웨이퍼측 이방성 도전 시트(218) 및 반도체 웨이퍼(300) 사이에 설치된다. 멘브렌(222)은, 반도체 웨이퍼(300)의 단자와 프로브 웨이퍼(100)의 웨이퍼측 접속 단자를 전기적으로 접속하는 범프 단자를 가져도 좋다. 고정 링(220)은 멘브렌(222)을 장치측 시일부(214)에 대해 고정한다.
예를 들면 고정 링(220)은, 프로브 웨이퍼(100)에 있어서의 반도체 웨이퍼측의 면의 주연부에 따라 환형으로 설치되어도 좋다. 고정 링(220)의 내경은, 웨이퍼측 이방성 도전 시트(218) 및 반도체 웨이퍼(300)의 직경보다 크면 좋다.
멘브렌(222)은, 고정 링(220)과 대략 동일한 직경의 원형 형상을 가지며, 단부가 고정 링(220)에 고정된다. 장치측 이방성 도전 시트(212), 프로브 웨이퍼(100), 및 웨이퍼측 이방성 도전 시트(218)는 멘브렌(222) 및 배선 기판(202) 사이에 배치되어, 멘브렌(222)에 의해, 배선 기판(202)에 대해 소정의 위치에 보관 유지된다. 도 2에 나타낸 바와 같이, 장치측 이방성 도전 시트(212), 프로브 웨이퍼(100), 및 웨이퍼측 이방성 도전 시트(218)와 장치측 시일부(214) 사이에는, 간극이 설치되어도 좋다. 이러한 구성에 의해, 반도체 웨이퍼(300)로 멘브렌(222)을 압압하는 것으로, 반도체 웨이퍼(300)와 프로브 웨이퍼(100)를 전기적으로 접속할 수 있다.
웨이퍼 트레이(226)는, 소정의 위치에 배치되었을 경우에, 배선 기판(202)과 밀폐 공간을 형성하도록 설치된다. 본 예의 웨이퍼 트레이(226)는, 상술한 바와 같이, 배선 기판(202), 장치측 시일부(214), 및 웨이퍼측 시일부(224)와, 밀폐 공간을 형성한다. 또한, 웨이퍼 트레이(226)는, 해당 밀폐 공간측의 면에, 반도체 웨이퍼(300)를 재치한다.
장치측 시일부(214)는, 멘브렌(222)의 배선 기판측의 면의 주연부를 따라 설치되어, 멘브렌(222)에 있어서의 배선 기판측의 면의 주연부, 및 배선 기판(202) 사이를 시일한다. 장치측 시일부(214)는, 배선 기판(202)의 하면과 멘브렌(222)의 배선 기판측의 면 사이에 설치되어도 좋다. 이 경우, 장치측 시일부(214)는, 멘브렌(222)이 장치측 이방성 도전 시트(212) 및 웨이퍼측 이방성 도전 시트(218)를 압압하여 도통시킬 수 있는 정도로, 탄성을 가지는 탄성 재료로 형성되어도 좋다.
웨이퍼측 시일부(224)는, 웨이퍼 트레이(226)의 표면에 있어서, 멘브렌(222)의 주연부에 대응하는 영역을 따라 설치되어, 멘브렌(222)에 있어서의 웨이퍼 트레이측의 면의 주연부, 및 웨이퍼 트레이(226) 사이를 시일한다. 웨이퍼측 시일부(224)는 웨이퍼 트레이(226)의 표면에 있어서 환형으로 형성되어도 좋다.
또한, 웨이퍼측 시일부(224)는, 웨이퍼 트레이(226)의 표면으로부터의 거리가 커짐에 따라, 환상의 직경이 커지는 립 형상으로 형성되어도 좋다. 웨이퍼측 시일부(224)는, 멘브렌(222)으로 가압되었을 경우에, 그 압압력에 따라 첨단이 튀는 것으로, 멘브렌(222)과 반도체 웨이퍼(300)와의 거리를 접근시킨다. 또한, 웨이퍼측 시일부(224)는, 멘브렌(222)으로 가압되지 않은 상태에 있어서의, 웨이퍼 트레이(226)의 표면으로부터의 높이가, 반도체 웨이퍼(300)의 높이보다 높아지도록 형성된다.
웨이퍼 스테이지(228)는 웨이퍼 트레이(226)를 이동시킨다. 예를 들면 웨이퍼 스테이지(228)는, 웨이퍼측 시일부(224)의 상단부가, 멘브렌(222)으로 밀착하는 위치까지, 웨이퍼 트레이(226)를 이동시킨다. 이러한 구성에 의해, 배선 기판(202), 웨이퍼 트레이(226), 장치측 시일부(214), 및 웨이퍼측 시일부(224)에 의해, 프로브 웨이퍼(100) 및 반도체 웨이퍼(300)를 격납하는 밀폐 공간을 형성할 수 있다.
감압부(234)는, 배선 기판(202), 웨이퍼 트레이(226), 장치측 시일부(214), 및 웨이퍼측 시일부(224)에 의해 형성되는, 배선 기판(202) 및 웨이퍼 트레이(226) 사이의 밀폐 공간을 감압한다. 감압부(234)는, 웨이퍼 스테이지(228)가 웨이퍼 트레이(226)를 이동시켜서, 상술한 밀폐 공간이 형성된 후에, 해당 밀폐 공간을 감압한다.
이에 의해 감압부(234)는, 웨이퍼 트레이(226)를 배선 기판(202)에 대해 소정의 위치까지 접근시킨다. 웨이퍼 트레이(226)는 해당 소정의 위치에 배치되는 것으로, 장치측 이방성 도전 시트(212) 및 웨이퍼측 이방성 도전 시트(218)에 압압력을 인가하고, 배선 기판(202) 및 프로브 웨이퍼(100)를 전기적으로 접속시키는 한편, 프로브 웨이퍼(100) 및 반도체 웨이퍼(300)를 전기적으로 접속시킨다.
또한, 웨이퍼측 시일부(224)는, 고정 링(220)의 내측에 있어서, 멘브렌(222)과 접촉해도 좋다. 이 경우, 멘브렌(222)에 의해, 밀폐 공간이, 배선 기판(202) 측의 공간과, 웨이퍼 트레이(226)측의 공간으로 분단되어 버린다. 이 때문에, 멘브렌(222)에는, 이러한 공간을 접속하는 관통구멍(242)이 설치되는 것이 바람직하다.
또한, 프로브 웨이퍼(100), 장치측 이방성 도전 시트(212), 및 웨이퍼측 이방성 도전 시트(218)에도, 관통구멍(240), 관통구멍(213), 및 관통구멍(219)이 설치되는 것이 바람직하다. 멘브렌(222), 프로브 웨이퍼(100), 장치측 이방성 도전 시트(212), 및 웨이퍼측 이방성 도전 시트(218)에 설치되는 관통구멍은, 각각의 면 내에 있어서 대략 균등하게 분산 배치되는 것이 바람직하다. 이러한 구성에 의해, 밀폐 공간을 감압하는 과정에서 흡기되는 공기는, 다수의 관통구멍에 의해 분산하여 유동한다. 또한, 관통구멍(242), 관통구멍(240), 관통구멍(213), 및 관통구멍(219)은 대응하는 위치에 설치되면 좋고, 또한 각각 다른 위치에 설치되어도 괜찮다.
이 때문에, 밀폐 공간을 감압하는 과정에 있어서, 장치측 이방성 도전 시트(212), 및 웨이퍼측 이방성 도전 시트(218)에 걸리는 압압력이, 각각의 면 내에 있어서 대략 균등하게 분산되어, 감압 과정에 있어서의 응력 변형을 큰 폭으로 저감할 수 있다. 이 때문에, 프로브 웨이퍼(100)의 붕괴, 이방성 도전 시트의 변형 등을 막을 수 있다.
또한, 멘브렌(222)에 관통구멍(242)을 마련하는 것으로, 하나의 감압부(234)로, 배선 기판(202) 및 멘브렌(222) 사이의 공간과, 멘브렌(222) 및 반도체 웨이퍼(300) 사이의 공간을 감압할 수 있다.
또한, 감압부(234)는, 반도체 웨이퍼(300)를 웨이퍼 트레이(226)에 흡착시켜도 좋다. 본 예의 감압부(234)는, 밀폐 공간용 감압기(236)와 반도체 웨이퍼용 감압기(238)을 가진다. 또한, 웨이퍼 트레이(226)에는, 밀폐 공간용 흡기 경로(232)와, 반도체 웨이퍼용 흡기 경로(230)가 형성된다.
밀폐 공간용 흡기 경로(232)는 웨이퍼 트레이(226)의 내부를 관통하여 설치되어, 한편의 통로가 반도체 웨이퍼(300)를 재치하는 면에 형성되고, 다른 한편의 통로가 밀폐 공간용 감압기(236)에 접속하는 면에 형성된다. 또한, 밀폐 공간용 흡기 경로(232)의 한편의 통로는, 웨이퍼 트레이(226)의 반도체 웨이퍼(300)를 재치하는 면에 있어서, 웨이퍼측 시일부(224)에 의해 둘러싸인 영역의 내측인 한편, 반도체 웨이퍼(300)를 재치하는 영역의 외측에 형성된다. 또한, 밀폐 공간용 흡기 경로(232)는, 웨이퍼 트레이(226)의 반도체 웨이퍼(300)를 재치하는 면에 있어서 복수의 통로를 가져도 좋다.
마찬가지로, 반도체 웨이퍼용 흡기 경로(230)는 웨이퍼 트레이(226)의 내부를 관통하여 설치되어, 한편의 통로가 반도체 웨이퍼(300)를 재치하는 면에 형성되고, 다른 한편의 통로가 반도체 웨이퍼용 감압기(238)에 접속하는 면에 형성된다. 또한, 반도체 웨이퍼용 흡기 경로(230)의 한편의 통로는, 웨이퍼 트레이(226)의 밀폐 공간측의 면에 있어서 반도체 웨이퍼(300)가 재치되는 영역에 형성된다. 또한, 반도체 웨이퍼용 흡기 경로(230)는, 웨이퍼 트레이(226)의 반도체 웨이퍼(300)를 재치하는 면에 있어서 복수의 통로를 가져도 좋다.
밀폐 공간용 감압기(236)는, 밀폐 공간용 흡기 경로(232)를 흡기하는 것으로, 웨이퍼 트레이(226) 및 멘브렌(222) 사이의 공간을 감압한다. 상술한 바와 같이, 멘브렌(222)에는, 관통구멍(242)이 형성되므로, 웨이퍼 트레이(226) 및 멘브렌(222) 사이의 공간을 감압하는 것으로, 배선 기판(202) 및 멘브렌(222) 사이의 밀폐 공간도 감압할 수 있다.
또한, 반도체 웨이퍼용 감압기(238)는 반도체 웨이퍼용 흡기 경로(230)를 흡기하는 것으로, 반도체 웨이퍼(300)를 웨이퍼 트레이(226)에 흡착시킨다. 또한, 프로브 장치(200)는, 반송 장치(40)에 의해 순차적으로 반송되는 반도체 웨이퍼(300)와 전기적으로 접속된다. 이 때문에, 웨이퍼 트레이(226)는, 멘브렌(222) 및 프로브 웨이퍼(100)로부터 분리가능하도록 설치되어, 반송 장치(40)와의 사이에 반도체 웨이퍼(300)를 순차적으로 주고 받는다. 여기서, 프로브 웨이퍼(100) 및 멘브렌(222) 등은, 배선 기판(202)의 하면에 설치된다. 이 때문에, 지지부(204)는, 웨이퍼 트레이(226)가 분리한 상태로, 프로브 웨이퍼(100) 및 멘브렌(222) 등이 탈락하지 않게 보관 유지한다.
도 3은 웨이퍼 트레이(226)가 멘브렌(222)으로부터 분리한 상태에 있어서의 프로브 장치(200)를 나타내는 단면도이다. 상술한 바와 같이, 지지부(204)는, 관계되는 상태에 있어서도, 멘브렌(222) 및 프로브 웨이퍼(100) 등이 배선 기판(202)으로부터 탈락하지 않게 보관 유지한다.
예를 들면 지지부(204)는 고정 링(220)을 지지함으로써, 멘브렌(222)을 지지해도 좋다. 상술한 바와 같이 멘브렌(222)은 고정 링(220)에 고정된다. 또한, 프로브 웨이퍼(100) 및 이방성 도전 시트는, 상술한 바와 같이 배선 기판(202) 및 멘브렌(222) 사이에 배치되므로, 지지부(204)는 멘브렌(222)을 배선 기판(202)에 대해 지지하는 것으로, 프로브 웨이퍼(100) 등이나 배선 기판(202)에 대해 지지할 수 있다. 이와 같이, 고정 링(220)이 배선 기판(202)에 대해 탈락하지 않도록, 지지부(204)가 고정 링(220)을 지지하는 것으로, 멘브렌(222) 등이 탈락하는 것을 막을 수 있다.
또한, 상술한 바와 같이, 멘브렌(222)이 장치측 이방성 도전 시트(212), 프로브 웨이퍼(100), 및 웨이퍼측 이방성 도전 시트(218)를 압압하는 것으로, 프로브 웨이퍼(100) 및 배선 기판(202) 사이, 및 멘브렌(222) 및 프로브 웨이퍼(100) 사이가 전기적으로 접속하므로, 지지부(204)는, 멘브렌(222)이 배선 기판(202)의 하면에 대해 소정의 범위에서 접근할 수 있도록, 멘브렌(222)을 지지한다. 예를 들면 지지부(204)는, 고정 링(220)의 하단이, 배선 기판(202)의 하면으로부터 소정의 거리(h) 이상은 될 수 없도록, 배선 기판(202)의 하면으로부터 소정의 거리(h) 만큼 멀어진 위치에서, 고정 링(220)의 하단을 지지해도 좋다.
본 예의 지지부(204)는 주부(205)와 장출부(209)를 가진다. 주부(205)는, 장치측 시일부(214)의 주연부보다 외측에 있어서, 배선 기판(202)의 하면으로부터 고정 링(220)의 하단까지, 수직방향으로 연신하여 설치된다. 장출부(209)는, 주부(205)의 하단에 있어서, 주부(205)로부터 수평방향으로 돌출하여 설치되어, 고정 링(220)의 하단을 지지한다.
여기서, 배선 기판(202)의 하면으로부터 장출부(209)의 상면까지의 거리(h)는, 감압부(234)에 의해 밀폐 공간이 감압되었을 때의, 장치측 이방성 도전 시트(212), 프로브 웨이퍼(100), 웨이퍼측 이방성 도전 시트(218), 멘브렌(222), 및 고정 링(220)의 두께의 합보다 큰 것이 바람직하다. 이에 의해, 지지부(204)는, 밀폐 공간이 감압되었을 때에, 멘브렌(222)에 의해 장치측 이방성 도전 시트(212) 및 웨이퍼측 이방성 도전 시트(218)를 압압할 수 있도록, 멘브렌(222)을 지지할 수 있다.
또한, 배선 기판(202)의 하면으로부터 장출부(209)의 상면까지의 거리(h)는, 감압부(234)에 의해 밀폐 공간이 감압되어 있지 않을 때의, 장치측 이방성 도전 시트(212), 프로브 웨이퍼(100), 웨이퍼측 이방성 도전 시트(218), 멘브렌(222), 및, 고정 링(220)의 두께의 합보다 작으면 좋다. 이에 의해, 프로브 장치(200)의 이동 시 등에 있어서, 프로브 웨이퍼(100) 등이 과도하게 진동하는 것 등을 막을 수 있다.
일례로서, 감압부(234)에 의해 밀폐 공간이 감압되어 있지 않을 때의 장치측 이방성 도전 시트(212)의 두께는 0.4 mm 정도이며, 프로브 웨이퍼(100)의 두께는 0.725 mm 정도이며, 웨이퍼측 이방성 도전 시트(218)의 두께는 0.17 mm 정도이며, 멘브렌(222)의 두께는 0.025 mm 정도이며, 고정 링(220)의 두께는 4.0 mm 정도이다. 즉, 이러한 총합은 5.32 mm 정도이면 좋다. 이에 대해, 감압부(234)에 의해 밀폐 공간이 감압되었을 경우, 이방성 도전 시트가 압축되어, 이러한 두께의 총합은 5.175 mm 정도가 된다. 이 경우, 배선 기판(202)의 하면으로부터 장출부(209)의 상면까지의 거리(h)는 5.20~5.30 mm 정도이면 좋다.
즉, 감압부(234)에 의해 밀폐 공간이 감압되어 있지 않은 경우, 지지부(204)는, 멘브렌(222) 등에 있어서도, 배선 기판(202)의 하면의 방향으로 압압력을 더해 지지한다. 또한, 감압부(234)에 의해 밀폐 공간이 감압되었을 경우, 지지부(204)에 의한 멘브렌(222) 등에 대한 압압력은 대략 제로(0)가 된다.
또한, 지지부(204)는, 배선 기판(202)의 하면에 대해 수평방향에 있어서도, 멘브렌(222) 등의 위치가 소정의 범위에서 변위할 수 있도록, 멘브렌(222) 등을 지지해도 괜찮다. 도 3에 나타낸 바와 같이, 장치측 시일부(214) 및 고정 링(220)의 측면의 위치는, 주부(205)의 위치에 의해 규정된다. 주부(205)는, 수평 방향에 대해 소정의 범위에서 움직일 수 있도록, 배선 기판(202)의 하면에 접속되어 있어도 좋다.
예를 들면, 주부(205)는, 배선 기판(202)의 하면에 나사 고정되어도 좋다. 이때, 주부(205)에 형성되는 나사구멍(206)의 직경은, 배선 기판(202)에 형성되는 나사구멍(208)의 직경보다 크면 좋다. 이러한 구성에 의해, 멘브렌(222) 등을, 나사구멍(206) 및 나사구멍(208)의 직경의 차분에 따른 범위에서 수평방향으로 움직일 수 있는 상태로 보관 유지할 수 있다. 이러한 구성에 의해, 배선 기판(202)과 고정 링(220)의 열팽창률이 다른 경우에도, 열변동에 의해 생기는 스트레스를 저감할 수 있다.
이상과 같은 구성에 의해, 배선 기판(202)과 프로브 웨이퍼(100)를 용이하게 전기적으로 접속할 수 있다. 또한, 프로브 웨이퍼(100)와 반도체 웨이퍼(300)를 용이하게 전기적으로 접속할 수 있다.
도 4는 프로브 웨이퍼(100)의 배선 기판측의 면의 일례를 나타내는 상면도이다. 도 2 및 도 3과 관련하여 설명한 바와 같이, 프로브 웨이퍼(100)에는, 복수의 관통구멍(240)이 형성된다.
상술한 바와 같이, 복수의 관통구멍(240)은, 프로브 웨이퍼(100)에 있어서, 대략 균등하게 분포하도록 형성되어도 좋다. 또한, 복수의 관통구멍(240)은, 프로브 웨이퍼(100)에 대해 회로부가 형성되지 않는 영역에 설치되어도 좋다. 예를 들면, 관통구멍(240)은, 각각의 회로부 사이에 있어서의, 경계의 영역에 형성되어도 좋다.
도 5는 멘브렌(222)의 구성예를 나타내는 도면이다. 도 5는, 멘브렌(222)에 있어서의, 반도체 웨이퍼(300) 측의 면을 나타낸다. 상술한 바와 같이, 멘브렌(222)은 환형의 고정 링(220)의 내측에 걸쳐진다.
또한, 관통구멍(242)은, 멘브렌(222)에 있어서, 대략 균등하게 분포하도록 형성되어도 좋다. 또한, 멘브렌(222)에는 표리면 사이를 도통시키는 복수의 범프가 설치된다. 관통구멍(242)은 이러한 범프 사이에 설치되어도 좋다.
또한, 지지부(204)의 장출부(209)는 고정 링(220)을 지지한다. 지지부(204)는 고정 링(220)의 원주 상에 있어서, 소정의 등간격으로 배치되도록, 복수 개 설치되어도 좋다.
도 6은 웨이퍼 트레이(226)의 구성예를 나타내는 도면이다. 도 6은, 웨이퍼 트레이(226)에 있어서의, 반도체 웨이퍼(300)를 재치하는 상면을 나타낸다. 상술한 바와 같이, 웨이퍼 트레이(226)의 상면에는, 웨이퍼측 시일부(224)가 설치된다. 또한, 웨이퍼 트레이(226)의 상면에는, 밀폐 공간용 흡기 경로(232)의 통로와, 반도체 웨이퍼용 흡기 경로(230)의 통로가 형성된다.
반도체 웨이퍼용 흡기 경로(230)의 통로는, 반도체 웨이퍼(300)를 재치해야 할 영역 내에 복수 개 형성되어도 좋다. 또한, 밀폐 공간용 흡기 경로(232)의 통로는, 반도체 웨이퍼(300)를 재치해야 할 영역의 외측에서, 또한 웨이퍼측 시일부(224)가 설치되는 영역의 내측에, 복수 개 형성되어도 좋다.
도 7은 웨이퍼 트레이(226)의 구성예를 나타내는 도면이다. 도 7은 웨이퍼 트레이(226)의 일부분의 단면을 나타낸다. 상술한 바와 같이, 웨이퍼 트레이(226)의 내부에는, 밀폐 공간용 흡기 경로(232) 및 반도체 웨이퍼용 흡기 경로(230)가 형성된다. 또한, 감압부(234)에 접속되는 웨이퍼 트레이(226)의 측면에는, 각각의 흡기 경로의 통로를 밀봉하는 밀봉부(248) 및 밀봉부(250)가 설치되어도 좋다. 밀봉부(248) 및 밀봉부(250)는, 감압부(234)를 떼어냈을 때에, 각각의 흡기 경로의 통로를 밀봉하도록 설치되어도 좋다.
또한, 웨이퍼 트레이(226)의 내부에는, 흡기 경로(230)에 접속되어 흡기 경로(230)보다 직경이 큰 공기 저장 공간(244)이 형성되어도 좋다. 또한, 웨이퍼 트레이(226)의 내부에는, 흡기 경로(232)에 접속되어 흡기 경로(232)보다 직경이 큰 공기 저장 공간(246)이 형성되어도 좋다. 이러한 구성에 의해, 밀폐되는 공간의 용적을 증대시킬 수 있다. 이 때문에, 미소한 누설이 생겼을 때의 밀폐 공간 내의 압력 저하를 저감할 수 있다.
또한, 도 1과 관련하여 설명한 반송 장치(40)는, 웨이퍼 트레이(226)에 반도체 웨이퍼(300)를 재치한 상태로, 웨이퍼 트레이(226)를 각각의 챔버(20)의 내부에 반송해도 좋다. 이 경우, 시험 시스템(400)은, 반도체 웨이퍼(300)를 웨이퍼 트레이(226)에 재치한 상태로 반송 장치(40)에 주고 받는 재치부를 더 구비해도 좋다.
또한, 반송 장치(40)는, 시험이 종료한 반도체 웨이퍼(300)를 재치한 웨이퍼 트레이(226)를, 챔버(20)로부터 반출해도 좋다. 그리고, 상술한 재치부는, 반송 장치(40)로부터 받은 해당 웨이퍼 트레이(226)로부터 반도체 웨이퍼(300)를 취출하고, 다음에 시험해야 할 반도체 웨이퍼(300)를 해당 웨이퍼 트레이(226)에 재치해도 좋다.
웨이퍼 트레이(226)에 반도체 웨이퍼(300)를 재치하여 반송하는 경우, 반도체 웨이퍼(300)를 웨이퍼 트레이(226)에 흡착시킨 후, 밀봉부(248)에 의해 반도체 웨이퍼용 흡기 경로(230)를 밀폐하여 반송하는 것이 바람직하다. 이에 의해, 반도체 웨이퍼(300)를 더욱 안전하게 반송할 수 있다.
또한, 시험 시스템(400)은, 챔버(20)의 수보다 많은 복수의 웨이퍼 트레이(226)를 가져도 좋다. 이 경우, 모든 챔버(20)에 대해 평행하게 반도체 웨이퍼(300)의 시험을 실시해도, 챔버(20)에 격납되어 있지 않은 웨이퍼 트레이(226)가 존재한다. 반송 장치(40)는, 어느 챔버(20)에서 반도체 웨이퍼(300)를 시험하고 있는 동안에, 다음에 시험해야 할 반도체 웨이퍼(300)를, 어느 챔버(20)에도 격납되어 있지 않은 웨이퍼 트레이(226)에 미리 재치해도 좋다. 이에 의해, 어느 챔버(20)에 대해 반도체 웨이퍼(300)의 시험이 종료했을 때에, 다음에 시험해야 할 반도체 웨이퍼(300)를 신속히 반송할 수 있다.
도 8은 프로브 웨이퍼(100)의 개요를 설명하는 도면이다. 도 8에 대해서는, 프로브 웨이퍼(100)를, 반도체 웨이퍼(300)와 함께 나타내 보인다. 반도체 웨이퍼(300)는, 예를 들면 원반 형상의 반도체 기판이면 좋다. 보다 구체적으로는, 반도체 웨이퍼(300)는 실리콘, 화합물 반도체, 그 외의 반도체 기판이면 좋다. 또한, 시험 시스템(400)에 의해 시험되는 복수의 반도체 칩(310)은, 반도체 웨이퍼(300)에 대해 노광 등의 반도체 프로세스를 이용하여 형성되어도 좋다.
프로브 웨이퍼(100)는 반도체 웨이퍼(300)와 제어 장치(10)를 전기적으로 접속해도 좋다. 보다 구체적으로는, 프로브 웨이퍼(100)는, 제어 장치(10)에 접속되는 배선 기판(202)의 각 단자와, 반도체 웨이퍼(300)에 형성된 각 단자 사이에 배치되어, 배선 기판(202) 및 반도체 웨이퍼(300)에 대해 대응하는 단자를 전기적으로 접속한다. 본 예의 프로브 웨이퍼(100)는, 도 9에 대해 후술하는 바와 같이, 웨이퍼 기판(111) 및 복수의 웨이퍼측 접속 단자(112)를 가진다.
제어 장치(10)는, 프로브 웨이퍼(100)를 거쳐, 반도체 웨이퍼(300)의 각각의 반도체 칩(310)을 시험한다. 예를 들면 제어 장치(10)는, 프로브 웨이퍼(100)를 거쳐, 각각의 반도체 칩(310)에 시험 신호를 공급해도 좋다. 또한, 제어 장치(10)는, 각각의 반도체 칩(310)이 시험 신호에 따라 출력하는 응답 신호를, 프로브 웨이퍼(100)를 거쳐 받고, 응답 신호에 근거하여 각각의 반도체 칩(310)의 불량 여부를 판정해도 좋다.
도 9는 프로브 웨이퍼(100)의 단면도의 일례이다. 도 8 및 도 9에 나타낸 바와 같이, 프로브 웨이퍼(100)는, 웨이퍼 기판(111), 웨이퍼측 접속 단자(112), 장치측 접속 단자(114), 스루홀(116), 패드(150), 및 배선(117)을 가진다.
웨이퍼 기판(111)은, 반도체 웨이퍼(300)의 기판과 동일한 반도체 재료로 형성된다. 예를 들면 웨이퍼 기판(111)은 실리콘 기판이면 좋다. 또한, 웨이퍼 기판(111)은, 반도체 웨이퍼(300)의 기판과 대략 동일한 열팽창률을 갖는 반도체 재료로 형성되어도 괜찮다. 또한, 웨이퍼 기판(111)은, 도 9에 나타낸 바와 같이, 웨이퍼 접속면(102), 및 웨이퍼 접속면(102)의 이면에 형성되는 장치 접속면(104)을 가진다. 웨이퍼 접속면(102)은 반도체 웨이퍼(300)와 대향하게 형성되고, 장치 접속면(104)은 배선 기판(202)과 대향하게 형성된다.
복수의 웨이퍼측 접속 단자(112)는 웨이퍼 기판(111)의 웨이퍼 접속면(102)에 형성된다. 또한, 웨이퍼측 접속 단자(112)는, 각각의 반도체 칩(310)에 대해 적어도 한 개씩 설치된다. 예를 들면 웨이퍼측 접속 단자(112)는, 각각의 반도체 칩(310)의 각각의 입출력 단자에 대해, 한 개씩 설치되어도 좋다. 즉, 각각의 반도체 칩(310)이 복수의 입출력 단자를 가지는 경우, 웨이퍼측 접속 단자(112)는 각각의 반도체 칩(310)에 대해 복수 개씩 설치되어도 좋다.
각각의 웨이퍼측 접속 단자(112)는, 반도체 웨이퍼(300)에 있어서의 각각의 입출력 단자와 동일한 간격으로 설치되어, 대응하는 반도체 칩(310)의 입출력 단자와 전기적으로 접속된다. 또한, 전기적으로 접속한다는 것은, 2개의 부재 간에 전기 신호를 전송가능한 상태를 가리켜도 좋다. 예를 들면, 웨이퍼측 접속 단자(112) 및 반도체 칩(310)의 입출력 단자는, 직접 접촉, 또는 다른 도체를 거쳐 간접적으로 접촉하는 것으로, 전기적으로 접속되어도 좋다. 또한, 웨이퍼측 접속 단자(112) 및 반도체 칩(310)의 입출력 단자는, 용량 결합(정전 결합이라고도 칭한다) 또는 유도 결합(자기 결합이라고도 칭한다) 등과 같이, 비접촉 상태로 전기적으로 접속되어도 괜찮다. 또한, 웨이퍼측 접속 단자(112) 및 반도체 칩(310)의 입출력 단자의 사이의 전송 선로의 일부가, 광학적인 전송 선로에서 만나도 괜찮다.
복수의 장치측 접속 단자(114)는, 웨이퍼 기판(111)의 장치 접속면(104)에 형성되어 배선 기판(202)과 전기적으로 접속된다. 또한, 장치측 접속 단자(114)는, 복수의 웨이퍼측 접속 단자(112)와 일대일로 대응하게 설치된다. 여기서, 장치측 접속 단자(114)는 배선 기판(202)의 단자와 동일한 간격으로 설치된다. 이 때문에 도 9에 나타낸 바와 같이, 장치측 접속 단자(114)는 웨이퍼측 접속 단자(112)와는 다른 간격으로 설치되어도 좋다.
스루홀(116), 패드(150), 및 배선(117)은 웨이퍼 기판(111)에 형성되어, 대응하는 웨이퍼측 접속 단자(112) 및 장치측 접속 단자(114)를 전기적으로 접속한다. 예를 들면, 패드(150)는, 장치 접속면(104)에 있어서, 웨이퍼측 접속 단자(112)와 대향하는 위치에 설치된다. 스루홀(116)은, 일단이 웨이퍼측 접속 단자(112)에 접속되고, 타단이 패드(150)에 접속되도록, 웨이퍼 기판(111)을 관통하여 형성된다. 또한, 배선(117)은, 장치 접속면(104)에 있어서, 패드(150) 및 장치측 접속 단자(114)를 전기적으로 접속한다. 이러한 구성에 의해, 배열 간격이 다른 장치측 접속 단자(114) 및 웨이퍼측 접속 단자(112)를 전기적으로 접속한다.
예를 들면, 웨이퍼측 접속 단자(112)는, 반도체 칩(310)의 각 입력 단자와 전기적으로 접속할 수 있도록, 각 입력 단자와 동일한 간격으로 배치된다. 이 때문에, 웨이퍼측 접속 단자(112)는, 예를 들면 도 8에 나타낸 바와 같이, 반도체 칩(310)마다 미리 정해진 영역에, 미소한 간격으로 설치된다.
이에 대해, 각각의 장치측 접속 단자(114)는, 하나의 반도체 칩(310)에 대응하는 복수의 웨이퍼측 접속 단자(112)의 간격보다 넓은 간격으로 설치되어도 좋다. 예를 들면 장치측 접속 단자(114)는, 장치 접속면(104)의 면 내에 있어서, 장치측 접속 단자(114)의 분포가 대략 균등하게 되도록 등간격으로 배치되어도 좋다.
본 예의 프로브 웨이퍼(100)는, 웨이퍼 기판(111)이, 반도체 웨이퍼(300)의 기판과 동일한 반도체 재료로 형성되므로, 주위 온도가 변동한 것과 같은 경우에도, 프로브 웨이퍼(100)와 반도체 웨이퍼(300) 사이의 전기적인 접속을 양호하게 유지할 수 있다. 이 때문에, 예를 들면 반도체 웨이퍼(300)를 가열하여 시험을 실시하는 경우에도, 반도체 웨이퍼(300)를 정도 좋게 시험할 수 있다.
또한, 웨이퍼 기판(111)이 반도체 재료로 형성되므로, 웨이퍼 기판(111)에 다수의 웨이퍼측 접속 단자(112) 등을 용이하게 형성할 수 있다. 예를 들면, 노광 등을 이용한 반도체 프로세스에 의해, 웨이퍼측 접속 단자(112), 장치측 접속 단자(114), 스루홀(116), 및 배선(117)을 용이하게 형성할 수 있다. 이 때문에, 다수의 반도체 칩(310)에 대응하는 다수의 웨이퍼측 접속 단자(112) 등을, 웨이퍼 기판(111)에 용이하게 형성할 수 있다. 또한, 프로브 웨이퍼(100)의 단자는, 도전재료를 도금, 증착 등을 하는 것으로 웨이퍼 기판(111)에 형성되어도 좋다.
이와 같이, 프로브 웨이퍼(100)의 양면에 단자가 설치된다. 이 때문에 도 2 내지 도 7과 관련하여 설명한 바와 같이, 프로브 웨이퍼(100)의 양면에 이방성 도전 시트가 배치되지만, 도 2 내지 도 7과 관련하여 설명한 프로브 장치(200)의 구성에 의하면, 배선 기판(202), 프로브 웨이퍼(100), 및 반도체 웨이퍼(300)를 효율적으로 접속할 수 있다.
또한, 도 8에 나타낸 바와 같이, 프로브 웨이퍼(100)에는, 복수의 회로부(110)가 형성되어도 좋다. 각각의 회로부(110)는, 각각의 반도체 칩(310)에 대해 적어도 한 개씩 설치되어, 각각 대응하는 반도체 칩(310)을 시험한다. 이 경우, 제어 장치(10)는 해당 회로부(110)와 신호를 주고 받아도 좋다.
도 10은 회로부(110)의 기능 구성예를 나타내는 블럭도이다. 회로부(110)는, 패턴 발생부(122), 파형 성형부(130), 드라이버(132), 콤퍼레이터(134), 타이밍 발생부(136), 논리 비교부(138), 특성 측정부(140), 및 전원 공급부(142)를 가진다. 또한, 회로부(110)는, 접속되는 반도체 칩(310)의 입출력 핀의 핀마다, 도 10에 나타낸 구성을 가져도 좋다.
패턴 발생부(122)는 시험 신호의 논리 패턴을 생성한다. 본 예의 패턴 발생부(122)는, 패턴 메모리(124), 기대치 메모리(126), 및 패일 메모리(fail memory)(128)를 가진다. 패턴 발생부(122)는 패턴 메모리(124)에 미리 격납된 논리 패턴을 출력해도 좋다. 패턴 메모리(124)는, 시험 개시 전에 제어 장치(10)로부터 주어지는 논리 패턴을 격납해도 좋다. 또한, 패턴 발생부(122)는, 미리 주어지는 알고리즘에 근거하여 해당 논리 패턴을 생성해도 괜찮다.
파형 성형부(130)는 패턴 발생부(122)로부터 주어지는 논리 패턴에 근거하여, 시험 신호의 파형을 성형한다. 예를 들면 파형 성형부(130)는, 논리 패턴의 각 논리치에 따른 전압을, 소정의 비트 기간씩 출력하는 것으로, 시험 신호의 파형을 성형해도 좋다.
드라이버(132)는 파형 성형부(130)로부터 주어지는 파형에 따른 시험 신호를 출력한다. 드라이버(132)는, 타이밍 발생부(136)로부터 주어지는 타이밍 신호에 따라서, 시험 신호를 출력해도 좋다. 예를 들면 드라이버(132)는, 타이밍 신호와 동일 주기의 시험 신호를 출력해도 좋다. 드라이버(132)가 출력하는 시험 신호는, 전환부 등을 거쳐, 대응하는 반도체 칩(310)에 공급된다.
콤퍼레이터(134)는 반도체 칩(310)이 출력하는 응답 신호를 측정한다. 예를 들면 콤퍼레이터(134)는, 타이밍 발생부(136)로부터 주어지는 스트로브 신호에 따라 응답 신호의 논리치를 순차적으로 검출하는 것으로, 응답 신호의 논리 패턴을 측정해도 좋다.
논리 비교부(138)는, 콤퍼레이터(134)가 측정한 응답 신호의 논리 패턴에 근거하여, 대응하는 반도체 칩(310)의 불량 여부를 판정하는 판정부로서 기능한다. 예를 들면 논리 비교부(138)는, 패턴 발생부(122)로부터 주어지는 기대치 패턴과, 콤퍼레이터(134)가 검출한 논리 패턴이 일치하는지 아닌지에 의해, 반도체 칩(310)의 불량 여부를 판정해도 좋다. 패턴 발생부(122)는, 기대치 메모리(126)에 미리 격납된 기대치 패턴을, 논리 비교부(138)에 공급해도 좋다. 기대치 메모리(126)는 시험 개시 전에 제어 장치(10)로부터 주어지는 논리 패턴을 격납해도 좋다. 또한, 패턴 발생부(122)는, 미리 주어지는 알고리즘에 근거하여 해당 기대치 패턴을 생성해도 괜찮다.
패일 메모리(128)는 논리 비교부(138)에 있어서의 비교 결과를 격납한다. 예를 들면, 반도체 칩(310)의 메모리 영역을 시험하는 경우, 패일 메모리(128)는, 반도체 칩(310)의 주소마다, 논리 비교부(138)에 있어서의 양부 판정 결과를 격납해도 좋다. 제어 장치(10)는, 패일 메모리(128)가 격납한 양부 판정 결과를 읽어내도 좋다. 예를 들면, 장치측 접속 단자(114)는, 패일 메모리(128)가 격납한 양부 판정 결과를, 프로브 웨이퍼(100)의 외부의 제어 장치(10)에 출력해도 좋다.
또한, 특성 측정부(140)는, 드라이버(132)가 출력하는 전압 또는 전류의 파형을 측정한다. 예를 들면 특성 측정부(140)는, 드라이버(132)로부터 반도체 칩(310)에 공급하는 전류 또는 전압의 파형이, 소정의 사양을 채우는지 아닌지에 근거하여, 반도체 칩(310)의 양부를 판정하는 판정부로서 기능해도 좋다.
전원 공급부(142)는 반도체 칩(310)을 구동하는 전원 전력을 공급한다. 예를 들면 전원 공급부(142)는, 시험 중에 제어 장치(10)로부터 주어지는 전력에 따른 전원 전력을, 반도체 칩(310)에 공급해도 좋다. 또한, 전원 공급부(142)는, 회로부(110)의 각 구성요소에 구동 전력을 공급해도 괜찮다.
회로부(110)가 이러한 구성을 가지는 것으로, 제어 장치(10)의 규모를 저감한 시험 시스템(400)을 실현할 수 있다. 예를 들면 제어 장치(10)로서 범용의 퍼스널 컴퓨터 등을 이용할 수 있다.
도 11은, 2매의 프로브 웨이퍼(100)를 이용하여, 반도체 웨이퍼(300)를 시험하는 경우의 개요를 나타내는 도면이다. 본 예의 프로브 장치(200)는, 도 2 내지 도 7과 관련하여 설명한 구성에 있어서, 프로브 웨이퍼(100)에 대신하여, 2매의 프로브 웨이퍼(100)를 거듭 이용한다. 이 경우, 프로브 장치(200)는, 2매의 프로브 웨이퍼(100) 사이에, 이방성 도전 시트를 더 가져도 좋다.
제 1 프로브 웨이퍼(100-1) 및 제 2 프로브 웨이퍼(100-2)는, 각각 도 8 내지 도 10과 관련하여 설명한 프로브 웨이퍼(100)로서 기능해도 좋다. 예를 들면, 반도체 웨이퍼(300) 측의 제 1 프로브 웨이퍼(100-1)는, 도 9와 관련하여 설명한 피치 변환용 프로브 웨이퍼(100)로서 기능해도 좋다. 또한, 배선 기판(202) 측의 제 2 프로브 웨이퍼(100-2)는, 도 10과 관련하여 설명한, 회로부(110)를 가지는 프로브 웨이퍼(100)로서 기능해도 좋다. 이러한 구성에 의해, 예를 들면 단자 간격이 다른 복수의 반도체 웨이퍼(300)에 대해 동일 내용의 시험을 실시하는 경우, 피치 변환용 프로브 웨이퍼(100)를 교환하는 것만으로 시험을 실시할 수 있다.
도 12는, 2매의 프로브 웨이퍼(100)를 이용하는 경우의, 프로브 장치(200)의 구성예를 나타내는 도면이다. 또한, 프로브 장치(200)의 반도체 웨이퍼(300) 측의 구성은, 도 2와 관련하여 설명한 구성과 동일하므로, 도 12에 있어서는 반도체 웨이퍼(300) 측의 구성을 생략하여 나타낸다.
제 2 프로브 웨이퍼(100-2)의 상면에는, 도 2 내지 도 7과 관련하여 설명한 프로브 웨이퍼(100)와 마찬가지로 장치측 이방성 도전 시트(212)가 배치된다. 또한, 제 1 프로브 웨이퍼(100-1)의 하면에는, 도 2 내지 도 7과 관련하여 설명한 프로브 웨이퍼(100)와 마찬가지로, 웨이퍼측 이방성 도전 시트(218)가 배치된다.
제 1 프로브 웨이퍼(100-1) 및 제 2 프로브 웨이퍼(100-2) 사이에도, 이방성 도전 시트(252)가 배치된다. 또한, 이러한 구성은, 배선 기판(202) 및 멘브렌(222) 사이의 공간에 설치된다.
또한, 제 1 프로브 웨이퍼(100-1) 및 제 2 프로브 웨이퍼(100-2)에는, 각각 관통구멍(240)이 형성되어, 제 1 프로브 웨이퍼(100-1) 및 배선 기판(202) 사이의 공간과, 제 2 프로브 웨이퍼(100-2) 및 웨이퍼 트레이(226) 사이의 공간을 접속한다. 이러한 구성에 의해, 2매의 프로브 웨이퍼(100)를 이용한 프로브 장치(200)에 있어서도, 프로브 웨이퍼(100)와 배선 기판(202) 사이의 공간과, 프로브 웨이퍼(100)와 웨이퍼 트레이(226) 사이의 공간을, 하나의 감압부(234)로 감압할 수 있다.
도 13은 프로브 장치(200)의 다른 구성예를 나타내는 도면이다. 본 예의 프로브 장치(200)는, 도 2와 관련하여 설명한 프로브 장치(200)에 대해, 프로브 웨이퍼(100) 및 멘브렌(222)을 고정하는 구성이 다르다. 다른 구성은, 도 2와 관련하여 설명한 프로브 장치(200)와 동일하면 좋다.
본 예에 있어서, 프로브 웨이퍼(100)의 단부는, 장치측 시일부(214) 및 고정 링(220) 사이에 고정된다. 또한, 멘브렌(222)의 단부는, 프로브 웨이퍼(100)의 단부에 고정되어도 좋다. 이러한 경우에도, 프로브 웨이퍼(100) 등에 관통구멍이 형성되고 있으므로, 하나의 감압부(234)로, 배선 기판(202) 측의 공간과, 웨이퍼 트레이(226) 측의 공간을 감압할 수 있다.
이상, 발명을 실시예를 이용하여 설명했지만, 발명의 기술적 범위는 상기 실시예에 기재의 범위에는 한정되지 않는다. 상기 실시예에, 다양한 변경 또는 개량을 더하는 것이 가능하다라고 하는 것이 당업자에게 분명하다. 그 같은 변경 또는 개량을 더한 형태도 발명의 기술적 범위에 포함될 수 있는 것이 청구의 범위의 기재로부터 분명하다.
10 : 제어 장치 20 : 챔버
40 : 반송 장치 60 : 웨이퍼 카세트
100 : 프로브 웨이퍼 102 : 웨이퍼 접속면
104 : 장치 접속면 110 : 회로부
111 : 웨이퍼 기판 112 : 웨이퍼측 접속 단자
114 : 장치측 접속 단자 116 : 스루홀
117 : 배선 122 : 패턴 발생부
124 : 패턴 메모리 126 : 기대치 메모리
128 : 패일 메모리 130 : 파형 성형부
132 : 드라이버 134 : 콤퍼레이터
136 : 타이밍 발생부 138 : 논리 비교부
140 : 특성 측정부 142 : 전원 공급부
150 : 패드 200 : 프로브 장치
202 : 배선 기판 204 : 지지부
205 : 주부 206 : 나사구멍
208 : 나사구멍 209 : 장출부
212 : 장치측 이방성 도전 시트 214 : 장치측 시일부
218 : 웨이퍼측 이방성 도전 시트 220 : 고정 링
222 : 멘브렌 224 : 웨이퍼측 시일부
226 : 웨이퍼 트레이 228 : 웨이퍼 스테이지
230 : 흡기 경로 232 : 흡기 경로
234 ; 감압부 236 : 감압기
238 : 감압기 240 : 관통구멍
242 : 관통구멍 244 : 공기 저장 공간
246 : 공기 저장 공간 248 : 밀봉부
250 : 밀봉부 252 : 이방성 도전 시트
300 : 반도체 웨이퍼 310 : 반도체 칩
400 : 시험 시스템

Claims (12)

  1. 복수의 반도체 칩이 형성된 반도체 웨이퍼와 전기적으로 접속하는 프로브 장치에 있어서,
    복수의 단자가 설치되는 배선 기판;
    상기 배선 기판과 밀폐 공간을 형성하도록 설치되어, 상기 밀폐 공간측의 면에 있어서 상기 반도체 웨이퍼를 재치하는 웨이퍼 트레이;
    상기 배선 기판 및 상기 웨이퍼 트레이 사이에 설치되어, 상기 배선 기판측의 면에 설치된 장치측 접속 단자가 상기 배선 기판의 단자와 전기적으로 접속되어, 상기 웨이퍼 트레이측의 면에 설치된 복수의 웨이퍼측 접속 단자가 각각의 전기 반도체 칩과 일괄하여 전기적으로 접속되는 프로브 웨이퍼;
    상기 배선 기판과 상기 프로브 웨이퍼 사이에 설치되어, 압압되는 것으로 상기 배선 기판의 단자와 상기 장치측 접속 단자를 전기적으로 접속하는 장치측 이방성 도전 시트;
    상기 프로브 웨이퍼와 상기 반도체 웨이퍼 사이에 설치되어, 압압되는 것으로 상기 반도체 웨이퍼의 단자와 상기 웨이퍼측 접속 단자를 전기적으로 접속하는 웨이퍼측 이방성 도전 시트; 및
    상기 배선 기판 및 상기 웨이퍼 트레이 사이의 상기 밀폐 공간을 감압하는 것으로, 상기 웨이퍼 트레이를 상기 배선 기판에 대해 소정의 위치까지 접근시켜, 상기 배선 기판 및 상기 프로브 웨이퍼를 전기적으로 접속시켜, 상기 프로브 웨이퍼 및 상기 반도체 웨이퍼를 전기적으로 접속시키는 감압부;를 구비하는
    프로브 장치.
  2. 제1항에 있어서,
    상기 프로브 웨이퍼에는, 상기 웨이퍼 트레이측의 공간과, 상기 배선 기판측의 공간을 접속하는 관통구멍이 형성되는 것을 특징으로 하는
    프로브 장치.
  3. 제2항에 있어서,
    상기 웨이퍼측 이방성 도전 시트의 상기 웨이퍼 트레이측의 면에 대향하게 설치되어, 상기 웨이퍼측 이방성 도전 시트와 상기 반도체 웨이퍼를 전기적으로 접속하는 멘브렌을 더 구비하며,
    상기 멘브렌에는, 상기 웨이퍼 트레이측의 공간과, 상기 배선 기판측의 공간을 접속하는 관통구멍이 형성되는 것을 특징으로 하는
    프로브 장치.
  4. 제3항에 있어서,
    상기 멘브렌의 상기 배선 기판측의 면의 주연부에 따라 설치되어, 상기 멘브렌에 있어서의 상기 배선 기판측의 면의 주연부, 및 상기 배선 기판 사이를 시일하는, 탄성 재료로 형성된 장치측 시일부; 및
    상기 웨이퍼 트레이의 표면에 있어서, 상기 멘브렌의 주연부에 대응하는 영역을 따라 설치되어, 상기 멘브렌에 있어서의 상기 웨이퍼 트레이측의 면의 주연부, 및 상기 웨이퍼 트레이 사이를 시일하는, 탄성 재료로 형성된 웨이퍼측 시일부;를 더 구비하는 것을 특징으로 하는
    프로브 장치.
  5. 제4항에 있어서,
    상기 웨이퍼 트레이에는, 상기 반도체 웨이퍼를 재치하는 면에 있어서, 상기 웨이퍼측 시일부에 의해 둘러싸인 영역의 내측인 한편, 상기 반도체 웨이퍼를 재치하는 영역의 외측에 통로를 가지며, 상기 웨이퍼 트레이와 상기 프로브 웨이퍼 사이의 공간을 감압하는 흡기 경로가 형성되는 것을 특징으로 하는
    프로브 장치.
  6. 제5항에 있어서,
    상기 웨이퍼 트레이에는, 상기 밀폐 공간측의 면에 있어서 상기 반도체 웨이퍼가 재치되는 영역에 통로를 가지는 반도체 웨이퍼용 흡기 경로가 더 형성되고,
    상기 감압부는, 상기 반도체 웨이퍼용 흡기 경로를 거쳐, 상기 반도체 웨이퍼를 상기 웨이퍼 트레이에 흡착시키는 것을 특징으로 하는
    프로브 장치.
  7. 제6항에 있어서,
    상기 감압부는,
    밀폐 공간용 흡기 경로를 흡기하는 밀폐 공간용 감압기; 및
    상기 반도체 웨이퍼용 흡기 경로를 흡기하는 반도체 웨이퍼용 감압기;를 갖는 것을 특징으로 하는
    프로브 장치.
  8. 제7항에 있어서,
    상기 웨이퍼 트레이에는, 상기 흡기 경로에 접속되는, 상기 흡기 경로보다 직경이 큰 공기 저장 공간이 형성되는 것을 특징으로 하는
    프로브 장치.
  9. 제8항에 있어서,
    상기 웨이퍼 트레이에는, 상기 밀폐 공간용 흡기 경로와, 상기 반도체 웨이퍼용 흡기 경로의 각각에 대해, 상기 공기 저장 공간이 형성되는 것을 특징으로 하는
    프로브 장치.
  10. 제5항에 있어서,
    상기 프로브 장치는,
    상기 배선 기판에 전기적으로 접속되는 제 1의 상기 프로브 웨이퍼; 및
    상기 제 1 프로브 웨이퍼 및 상기 반도체 웨이퍼 사이에 설치되어, 상기 제 1 프로브 웨이퍼 및 상기 반도체 웨이퍼와 전기적으로 접속되는 제 2의 상기 프로브 웨이퍼;를 구비하며,
    상기 제 1 프로브 웨이퍼 및 상기 제 2 프로브 웨이퍼에는, 각각 상기 관통구멍이 형성되어, 상기 제 1 프로브 웨이퍼에 대해 상기 배선 기판측의 공간과, 상기 제 2 프로브 웨이퍼에 대해 상기 웨이퍼 트레이측의 공간을 접속하는 것을 특징으로 하는
    프로브 장치.
  11. 제5항에 있어서,
    상기 프로브 웨이퍼에는, 각각의 상기 반도체 칩에 대해 적어도 한 개씩 설치되어, 각각 대응하는 상기 반도체 칩을 시험하는 복수의 회로부가 설치되는 것을 특징으로 하는
    프로브 장치.
  12. 하나의 반도체 웨이퍼에 형성된 복수의 반도체 칩을 시험하는 시험 시스템에 있어서,
    각각의 상기 반도체 칩을 시험하는 복수의 시험 모듈; 및
    대응하는 상기 시험 모듈 및 상기 반도체 칩을 전기적으로 접속하는 프로브 장치;를 구비하며,
    상기 프로브 장치는,
    복수의 단자가 설치되는 배선 기판;
    상기 배선 기판과 밀폐 공간을 형성하도록 설치되어, 상기 밀폐 공간측의 면에 있어서 상기 반도체 웨이퍼를 재치하는 웨이퍼 트레이;
    상기 배선 기판 및 상기 웨이퍼 트레이 사이에 설치되어, 상기 배선 기판측의 면에 설치된 장치측 접속 단자가 상기 배선 기판의 단자와 전기적으로 접속되어, 상기 웨이퍼 트레이측의 면에 설치된 복수의 웨이퍼측 접속 단자가 각각의 상기 반도체 칩과 일괄하여 전기적으로 접속되는 프로브 웨이퍼;
    상기 배선 기판과 상기 프로브 웨이퍼 사이에 설치되어, 압압되는 것으로 상기 배선 기판의 단자와 상기 장치측 접속 단자를 전기적으로 접속하는 장치측 이방성 도전 시트;
    상기 프로브 웨이퍼와 상기 반도체 웨이퍼 사이에 설치되어, 압압되는 것으로 상기 반도체 웨이퍼의 단자와 상기 웨이퍼측 접속 단자를 전기적으로 접속하는 웨이퍼측 이방성 도전 시트; 및
    상기 배선 기판 및 상기 웨이퍼 트레이 사이의 상기 밀폐 공간을 감압하는 것으로, 상기 웨이퍼 트레이를 상기 배선 기판에 대해 소정의 위치까지 접근시켜, 상기 배선 기판 및 상기 프로브 웨이퍼를 전기적으로 접속시켜, 상기 프로브 웨이퍼 및 상기 반도체 웨이퍼를 전기적으로 접속시키는 감압부;를 갖는
    시험 시스템.
KR1020107021462A 2008-04-25 2008-04-25 시험 시스템 및 프로브 장치 KR101160638B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/058144 WO2009130794A1 (ja) 2008-04-25 2008-04-25 試験システムおよびプローブ装置

Publications (2)

Publication Number Publication Date
KR20100123883A true KR20100123883A (ko) 2010-11-25
KR101160638B1 KR101160638B1 (ko) 2012-06-28

Family

ID=41216543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107021462A KR101160638B1 (ko) 2008-04-25 2008-04-25 시험 시스템 및 프로브 장치

Country Status (6)

Country Link
US (1) US8410807B2 (ko)
JP (1) JP5113905B2 (ko)
KR (1) KR101160638B1 (ko)
CN (1) CN102017115B (ko)
TW (1) TWI388841B (ko)
WO (1) WO2009130794A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101218874B1 (ko) * 2010-03-29 2013-01-07 히오끼 덴끼 가부시끼가이샤 기판 검사 시스템

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566215B2 (ja) * 2010-07-29 2014-08-06 矢崎総業株式会社 導通検査治具の取付構造
JP5789206B2 (ja) 2011-12-08 2015-10-07 東京エレクトロン株式会社 ウエハ検査用インターフェース及びウエハ検査装置
JP2013251509A (ja) * 2012-06-04 2013-12-12 Tokyo Electron Ltd 基板検査装置
TWI583968B (zh) * 2013-05-30 2017-05-21 旺矽科技股份有限公司 電測設備
CN104103542B (zh) * 2014-08-01 2019-07-09 上海华力微电子有限公司 静态存储器的在线失效分析方法及在线电子束检测设备
JP3214100U (ja) * 2017-10-06 2017-12-21 ワイエイシイガーター株式会社 測定装置、及び分類装置
WO2020052490A1 (en) * 2018-09-11 2020-03-19 Changxin Memory Technologies, Inc. Method and apparatus for controlling tester, medium and electronic device
CN112444723B (zh) * 2019-09-04 2022-12-16 创意电子股份有限公司 测试装置及使用其的测试流程
CN112798922A (zh) * 2019-11-13 2021-05-14 第一检测有限公司 环境控制设备及芯片测试系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3038859B2 (ja) * 1989-09-29 2000-05-08 ジェイエスアール株式会社 異方導電性シート
KR0140034B1 (ko) * 1993-12-16 1998-07-15 모리시다 요이치 반도체 웨이퍼 수납기, 반도체 웨이퍼의 검사용 집적회로 단자와 프로브 단자와의 접속방법 및 그 장치, 반도체 집적회로의 검사방법, 프로브카드 및 그 제조방법
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
JP2925964B2 (ja) 1994-04-21 1999-07-28 松下電器産業株式会社 半導体ウェハ収納器及び半導体集積回路の検査方法
JP3467394B2 (ja) * 1997-10-31 2003-11-17 松下電器産業株式会社 バーンイン用ウェハカセット及びプローブカードの製造方法
JP3865115B2 (ja) * 1999-09-13 2007-01-10 Ｈｏｙａ株式会社 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード
JP3631451B2 (ja) * 2001-02-05 2005-03-23 松下電器産業株式会社 半導体集積回路の検査装置および検査方法
JP3891798B2 (ja) * 2001-06-19 2007-03-14 松下電器産業株式会社 プローブ装置
JP4173306B2 (ja) * 2001-11-30 2008-10-29 東京エレクトロン株式会社 信頼性評価試験装置、信頼性評価試験システム及び信頼性評価試験方法
JP2004053409A (ja) * 2002-07-19 2004-02-19 Matsushita Electric Ind Co Ltd プローブカード
US7446544B2 (en) * 2004-03-31 2008-11-04 Jsr Corporation Probe apparatus, wafer inspecting apparatus provided with the probe apparatus and wafer inspecting method
KR20070033469A (ko) * 2004-07-15 2007-03-26 제이에스알 가부시끼가이샤 회로 기판의 검사 장치 및 회로 기판의 검사 방법
JP2006078351A (ja) * 2004-09-10 2006-03-23 Matsushita Electric Ind Co Ltd プローブカード
FR2902894B1 (fr) 2006-06-27 2010-06-04 Cit Alcatel Systeme de metrologie lateral et longitudinal
JP5008005B2 (ja) * 2006-07-10 2012-08-22 東京エレクトロン株式会社 プローブカード

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101218874B1 (ko) * 2010-03-29 2013-01-07 히오끼 덴끼 가부시끼가이샤 기판 검사 시스템

Also Published As

Publication number Publication date
TWI388841B (zh) 2013-03-11
JPWO2009130794A1 (ja) 2011-08-11
TW200946922A (en) 2009-11-16
CN102017115B (zh) 2012-07-25
WO2009130794A1 (ja) 2009-10-29
JP5113905B2 (ja) 2013-01-09
US8410807B2 (en) 2013-04-02
US20110062979A1 (en) 2011-03-17
KR101160638B1 (ko) 2012-06-28
CN102017115A (zh) 2011-04-13

Similar Documents

Publication Publication Date Title
KR101160638B1 (ko) 시험 시스템 및 프로브 장치
JP4765127B1 (ja) トレーユニットおよび半導体デバイスの検査装置
US20120194213A1 (en) Probe card
KR101148917B1 (ko) 제조 방법 및 시험용 웨이퍼 유닛
KR20020026852A (ko) 반도체 집적 회로 장치의 검사 장치 및 제조 방법
JP5588347B2 (ja) プローブ装置および試験装置
KR102163321B1 (ko) 프로브 카드 및 그 제조 방법
KR102411561B1 (ko) 온도 측정 부재, 검사 장치 및 온도 측정 방법
JP2011091262A (ja) プローバおよびプローブ検査方法
JP2016095141A (ja) 半導体デバイスの検査ユニット
TW522438B (en) Method for producing semiconductor device
WO2009130793A1 (ja) 試験システムおよびプローブ装置
JP5368440B2 (ja) 試験システム
JP5351151B2 (ja) 試験システム
KR20020057364A (ko) 프로브 카드
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
TW201007867A (en) Apparatus measuring pressure of Z-axis for wafer prober
JP6084882B2 (ja) プローブ組立体及びプローブ基板
US20130335108A1 (en) Device and method for testing electronic component devices on a carrier or a substrate
JP5503189B2 (ja) プローブカード
KR20210051687A (ko) 테스트 핸들러
KR20030071191A (ko) 반도체 소자의 전기적 특성 측정용 다중 탐침
KR20120004020A (ko) 프로브카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee