JP2000353728A - ウエハー基板型プローブカード - Google Patents
ウエハー基板型プローブカードInfo
- Publication number
- JP2000353728A JP2000353728A JP11164971A JP16497199A JP2000353728A JP 2000353728 A JP2000353728 A JP 2000353728A JP 11164971 A JP11164971 A JP 11164971A JP 16497199 A JP16497199 A JP 16497199A JP 2000353728 A JP2000353728 A JP 2000353728A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- integrated circuit
- probe card
- wafer substrate
- type probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】多数の接触子と、この多数の接触子に配線を介
して接続した集積回路検査装置との接続端子とを半導体
ウエハー基板に形成して、半導体ウエハーに形成した多
数の集積回路を、一度に検査することができるようにす
るとともに、集積回路が加熱状態においても確実に検査
することができるようにすることを課題とする。 【解決手段】被検査体となる半導体ウエハー上の各集積
回路の各端子に一括接触させることができる多数の接触
子１１と、この多数の接触子１１に配線１２を介して接
続した集積回路検査装置との接続端子１３とを半導体ウ
エハー基板１４に形成するとともに、この半導体ウエハ
ー基板１４の熱膨張係数を、被検査体となる集積回路が
形成された半導体ウエハーの熱膨張係数と同一にしたこ
とを特徴とするウエハー基板型プローブカードとしたも
のである。
して接続した集積回路検査装置との接続端子とを半導体
ウエハー基板に形成して、半導体ウエハーに形成した多
数の集積回路を、一度に検査することができるようにす
るとともに、集積回路が加熱状態においても確実に検査
することができるようにすることを課題とする。 【解決手段】被検査体となる半導体ウエハー上の各集積
回路の各端子に一括接触させることができる多数の接触
子１１と、この多数の接触子１１に配線１２を介して接
続した集積回路検査装置との接続端子１３とを半導体ウ
エハー基板１４に形成するとともに、この半導体ウエハ
ー基板１４の熱膨張係数を、被検査体となる集積回路が
形成された半導体ウエハーの熱膨張係数と同一にしたこ
とを特徴とするウエハー基板型プローブカードとしたも
のである。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体ウエハー上
の各集積回路の各端子に接触させることができる各接触
子を半導体ウエハー基板に有する、集積回路検査装置に
取り付けて使用するウエハー基板型プローブカードに関
するものである。
の各集積回路の各端子に接触させることができる各接触
子を半導体ウエハー基板に有する、集積回路検査装置に
取り付けて使用するウエハー基板型プローブカードに関
するものである。
【０００２】
【従来の技術】従来、半導体ウエハー上の各集積回路を
検査（プローブ）するには、図５に示すように、半導体
ウエハー１上の各集積回路２の各端子（図示しない）に
接触させる多数の接触子３を絶縁基盤４に備え、この接
触子３に接続して絶縁基盤４上に配線した配線５の端に
接続した集積回路検査装置と接続する接続端子６を、絶
縁基盤４上の縁部に設けてプローブカード７を構成し、
このプローブカード７を集積回路検査装置（図示しな
い）に取り付けて、プローブカード７の前記多数の接触
子３を半導体ウエハー１上の各集積回路２の各端子（図
示しない）に接触させることによって、半導体ウエハー
上の各集積回路２を検査していた。
検査（プローブ）するには、図５に示すように、半導体
ウエハー１上の各集積回路２の各端子（図示しない）に
接触させる多数の接触子３を絶縁基盤４に備え、この接
触子３に接続して絶縁基盤４上に配線した配線５の端に
接続した集積回路検査装置と接続する接続端子６を、絶
縁基盤４上の縁部に設けてプローブカード７を構成し、
このプローブカード７を集積回路検査装置（図示しな
い）に取り付けて、プローブカード７の前記多数の接触
子３を半導体ウエハー１上の各集積回路２の各端子（図
示しない）に接触させることによって、半導体ウエハー
上の各集積回路２を検査していた。
【０００３】また、従来、図６に示すように、異方性導
電ゴム基盤８に、半導体ウエハー１上の各集積回路２の
各端子（図示しない）に対向するように多数の電極子９
を植設してプローブカード１０を構成し、このプローブ
カード１０を集積回路検査装置（図示しない）に取り付
けて、このプローブカード１０を集積回路２を形成した
半導体ウエハー１上に接合して、半導体ウエハー上の各
集積回路２を検査していた。なお、前記異方性導電ゴム
基盤８は、これに植設された電極子９が異方性導電ゴム
基盤８の厚み方向に対向する方向には導電性を有するの
で、このプローブカード１０を集積回路２を形成した半
導体ウエハー１上に接合した場合には、集積回路２の各
端子に、前記電極子９が接触したと同じ作用を行う。
電ゴム基盤８に、半導体ウエハー１上の各集積回路２の
各端子（図示しない）に対向するように多数の電極子９
を植設してプローブカード１０を構成し、このプローブ
カード１０を集積回路検査装置（図示しない）に取り付
けて、このプローブカード１０を集積回路２を形成した
半導体ウエハー１上に接合して、半導体ウエハー上の各
集積回路２を検査していた。なお、前記異方性導電ゴム
基盤８は、これに植設された電極子９が異方性導電ゴム
基盤８の厚み方向に対向する方向には導電性を有するの
で、このプローブカード１０を集積回路２を形成した半
導体ウエハー１上に接合した場合には、集積回路２の各
端子に、前記電極子９が接触したと同じ作用を行う。
【０００４】また、従来技術として、特開平７−２３１
０１９号公報に開示されているように、外部電極を有す
る配線基板の上に、プローブ端子としてのバンプを有す
る弾性体からなるフレキシブル基板が設けられてプロー
ブカードが構成されている。さらに、詳しくは、フレキ
シブル基板の周縁部の上には剛性リングが設けられ、前
記フレキシブル基板は、常温から検査時の温度までの温
度範囲内において常に張力歪みを持った状態で、前記配
線基板と剛性リングとに挟持された状態で螺子によって
配線基板および剛性リングに固定されてプローブカード
が構成されている。
０１９号公報に開示されているように、外部電極を有す
る配線基板の上に、プローブ端子としてのバンプを有す
る弾性体からなるフレキシブル基板が設けられてプロー
ブカードが構成されている。さらに、詳しくは、フレキ
シブル基板の周縁部の上には剛性リングが設けられ、前
記フレキシブル基板は、常温から検査時の温度までの温
度範囲内において常に張力歪みを持った状態で、前記配
線基板と剛性リングとに挟持された状態で螺子によって
配線基板および剛性リングに固定されてプローブカード
が構成されている。
【０００５】また、従来技術として、特開平１１−１３
５５８０号公報に開示されているように、プローブカー
ドは、測定・検査装置に電気的に接続されることになる
多層配線基板と、バンプ付きポリイミド薄膜と、前記多
層配線基板とバンプ付きポリイミド薄膜との間に設けら
れた局在形異方性導電ゴムとを少なくとも備えて構成さ
れている。前記局在形異方性導電ゴムは、前記多層配線
基板の電極配線とバンプ付きポリイミド薄膜のバンプと
を電気的に接続する弾性部材である。
５５８０号公報に開示されているように、プローブカー
ドは、測定・検査装置に電気的に接続されることになる
多層配線基板と、バンプ付きポリイミド薄膜と、前記多
層配線基板とバンプ付きポリイミド薄膜との間に設けら
れた局在形異方性導電ゴムとを少なくとも備えて構成さ
れている。前記局在形異方性導電ゴムは、前記多層配線
基板の電極配線とバンプ付きポリイミド薄膜のバンプと
を電気的に接続する弾性部材である。
【０００６】
【発明が解決しようとする課題】前記図５に示すような
プローブカード７を集積回路検査装置に取り付け、プロ
ーブカード７の前記多数の接触子３を半導体ウエハー１
上の各集積回路２の各端子に接触させることによって、
半導体ウエハー上の各集積回路を検査するようにする
と、一度に検査される半導体ウエハー上の集積回路は一
個か数個しか検査することができなく、半導体ウエハー
上の全部の集積回路を検査し終えるには多くの時間がか
かることになる。また、前記絶縁基盤４に取り付ける多
数の接触子３の数を非常に多くすることは難しく、すな
わち、接触子３の数が、一個か数個の集積回路の各端子
の数と同数しか設けることができなく、したがって、前
記のように一度に検査することができる半導体ウエハー
上の集積回路の数が少なくなり、検査時間が多くかかる
といった問題が生じる。
プローブカード７を集積回路検査装置に取り付け、プロ
ーブカード７の前記多数の接触子３を半導体ウエハー１
上の各集積回路２の各端子に接触させることによって、
半導体ウエハー上の各集積回路を検査するようにする
と、一度に検査される半導体ウエハー上の集積回路は一
個か数個しか検査することができなく、半導体ウエハー
上の全部の集積回路を検査し終えるには多くの時間がか
かることになる。また、前記絶縁基盤４に取り付ける多
数の接触子３の数を非常に多くすることは難しく、すな
わち、接触子３の数が、一個か数個の集積回路の各端子
の数と同数しか設けることができなく、したがって、前
記のように一度に検査することができる半導体ウエハー
上の集積回路の数が少なくなり、検査時間が多くかかる
といった問題が生じる。
【０００７】また、図６に示すようなプローブカード１
０を集積回路検査装置に取り付けて、加熱状態の半導体
ウエハー上の集積回路を検査する場合には、前記半導体
ウエハーが熱膨張して、集積回路の各端子が前記異方性
導電ゴム基盤８に植設した多数の電極子９と対向しなく
なり、集積回路の検査が行われなくなるといった問題が
生じる。
０を集積回路検査装置に取り付けて、加熱状態の半導体
ウエハー上の集積回路を検査する場合には、前記半導体
ウエハーが熱膨張して、集積回路の各端子が前記異方性
導電ゴム基盤８に植設した多数の電極子９と対向しなく
なり、集積回路の検査が行われなくなるといった問題が
生じる。
【０００８】また、前記特開平７−２３１０１９号公報
および特開平１１−１３５５８０号公報に開示されたプ
ローブカードは、構成が比較的に複雑で、製造コストが
高くなる問題があり、また、集積回路が形成された半導
体ウエハーを加熱状態で集積回路を検査する場合には、
前記半導体ウエハーが熱膨張して、集積回路の各端子の
間隔が広がり、プローブカードの各バンプ（プローブ接
触子）の間隔と相違して、前記各バンプが集積回路の各
端子と接触しなくなり、集積回路の検査が正確に行われ
なくなるといった問題が生じる。本発明は、このような
問題を無くしたウエハー基板型プローブカードを提供す
ることを目的としたものである。
および特開平１１−１３５５８０号公報に開示されたプ
ローブカードは、構成が比較的に複雑で、製造コストが
高くなる問題があり、また、集積回路が形成された半導
体ウエハーを加熱状態で集積回路を検査する場合には、
前記半導体ウエハーが熱膨張して、集積回路の各端子の
間隔が広がり、プローブカードの各バンプ（プローブ接
触子）の間隔と相違して、前記各バンプが集積回路の各
端子と接触しなくなり、集積回路の検査が正確に行われ
なくなるといった問題が生じる。本発明は、このような
問題を無くしたウエハー基板型プローブカードを提供す
ることを目的としたものである。
【０００９】
【課題を解決するための手段】前記従来の課題を解決す
るための手段として、請求項１に係る発明は、被検査体
となる半導体ウエハー上の各集積回路の各端子に一括接
触させることができる多数の接触子１１と、この多数の
接触子１１に配線１２を介して接続した集積回路検査装
置との接続端子１３とを半導体ウエハー基板１４に有す
ることを特徴とする集積回路検査装置に備えるウエハー
基板型プローブカード１５としたものである。
るための手段として、請求項１に係る発明は、被検査体
となる半導体ウエハー上の各集積回路の各端子に一括接
触させることができる多数の接触子１１と、この多数の
接触子１１に配線１２を介して接続した集積回路検査装
置との接続端子１３とを半導体ウエハー基板１４に有す
ることを特徴とする集積回路検査装置に備えるウエハー
基板型プローブカード１５としたものである。
【００１０】また、請求項２に係る発明は、前記ウエハ
ー基板型プローブカードは、被検査体となる半導体ウエ
ハーと同一の熱膨張係数を有する半導体ウエハー基板１
４を用いて製造したことを特徴とする請求項１に記載の
ウエハー基板型プローブカードとしたものである。ま
た、請求項３に係る発明は、被検査体となる半導体ウエ
ハー上の各集積回路の加熱状態における検査に際して
は、この集積回路を形成した半導体ウエハーと同一温度
になるように、前記ウエハー基板型プローブカードを構
成する半導体ウエハー基板１４を加熱するようにしたこ
とを特徴とする請求項２に記載のウエハー基板型プロー
ブカードとしたものである。
ー基板型プローブカードは、被検査体となる半導体ウエ
ハーと同一の熱膨張係数を有する半導体ウエハー基板１
４を用いて製造したことを特徴とする請求項１に記載の
ウエハー基板型プローブカードとしたものである。ま
た、請求項３に係る発明は、被検査体となる半導体ウエ
ハー上の各集積回路の加熱状態における検査に際して
は、この集積回路を形成した半導体ウエハーと同一温度
になるように、前記ウエハー基板型プローブカードを構
成する半導体ウエハー基板１４を加熱するようにしたこ
とを特徴とする請求項２に記載のウエハー基板型プロー
ブカードとしたものである。
【００１１】また、請求項４に係る発明は、前記多数の
接触子１１と、この多数の接触子１１に配線１２を介し
て接続した集積回路検査装置との接続端子１３と、前記
接触子１１と接続端子１３とを接続する配線１２とを、
半導体ウエハー基板１４上にフォトリソグラフィ技術や
電気めっき技術や真空蒸着技術の薄膜形成技術を組み合
わせて形成したことを特徴とする請求項１乃至請求項３
の何れか一つに記載のウエハー基板型プローブカードと
したものである。
接触子１１と、この多数の接触子１１に配線１２を介し
て接続した集積回路検査装置との接続端子１３と、前記
接触子１１と接続端子１３とを接続する配線１２とを、
半導体ウエハー基板１４上にフォトリソグラフィ技術や
電気めっき技術や真空蒸着技術の薄膜形成技術を組み合
わせて形成したことを特徴とする請求項１乃至請求項３
の何れか一つに記載のウエハー基板型プローブカードと
したものである。
【００１２】
【発明の実施の形態】以下、本発明のウエハー基板型プ
ローブカードの実施の形態を図面を参照して説明する。
図１の（ａ）はこのウエハー基板型プローブカードの表
面の絶縁層を一部切り欠いた平面図で、（ｂ）は正面図
であり、図２はこのウエハー基板型プローブカードと集
積回路が形成された半導体ウエハーとを接合する前の状
態を示す図である。
ローブカードの実施の形態を図面を参照して説明する。
図１の（ａ）はこのウエハー基板型プローブカードの表
面の絶縁層を一部切り欠いた平面図で、（ｂ）は正面図
であり、図２はこのウエハー基板型プローブカードと集
積回路が形成された半導体ウエハーとを接合する前の状
態を示す図である。
【００１３】本発明の請求項１に係るウエハー基板型プ
ローブカード１５は、被検査体となる半導体ウエハー１
６上の各集積回路１７（図２参照）の各端子（図示しな
い）に一括接触させることができる多数の接触子（バン
プ）１１と、この多数の接触子１１に配線１２を介して
接続した集積回路検査装置との接続端子１３とを半導体
ウエハー基板１４に有するように構成したものである。
なお、符号２０は前記多数の接触子１１の先端部と前記
集積回路検査装置との接続端子１３とを露出し、前記多
数の接触子１１と接続端子１３とを接続した配線１２を
覆った絶縁膜である。このようなウエハー基板型プロー
ブカード１５を集積回路検査装置（図示しない）に取り
付けて、このウエハー基板型プローブカード１５と多数
の集積回路１７が形成された半導体ウエハー１６とを接
合することにより、前記ウエハー基板型プローブカード
１５の多数の接触子１１と、半導体ウエハー１６上に形
成された集積回路１７の多数の端子とを一度に接触させ
て、一度に多数の集積回路１７を検査することができ
る。
ローブカード１５は、被検査体となる半導体ウエハー１
６上の各集積回路１７（図２参照）の各端子（図示しな
い）に一括接触させることができる多数の接触子（バン
プ）１１と、この多数の接触子１１に配線１２を介して
接続した集積回路検査装置との接続端子１３とを半導体
ウエハー基板１４に有するように構成したものである。
なお、符号２０は前記多数の接触子１１の先端部と前記
集積回路検査装置との接続端子１３とを露出し、前記多
数の接触子１１と接続端子１３とを接続した配線１２を
覆った絶縁膜である。このようなウエハー基板型プロー
ブカード１５を集積回路検査装置（図示しない）に取り
付けて、このウエハー基板型プローブカード１５と多数
の集積回路１７が形成された半導体ウエハー１６とを接
合することにより、前記ウエハー基板型プローブカード
１５の多数の接触子１１と、半導体ウエハー１６上に形
成された集積回路１７の多数の端子とを一度に接触させ
て、一度に多数の集積回路１７を検査することができ
る。
【００１４】また、本発明の請求項２に係るウェハ基板
型プローブカード１５は、被検査体となる集積回路１７
が形成された半導体ウエハー１６と同一の熱膨張係数を
有する半導体ウエハー基板１４を用いて製造したもので
ある。前記半導体ウエハー基板１４として、集積回路１
７が形成される半導体ウエハー１６と同一の材質のもの
を採用することにより、前記半導体ウエハー基板１４と
半導体ウエハー１６との熱膨張を同一にすることができ
る。また、本発明の請求項３に係るウエハー基板型プロ
ーブカード１５は、被検査体となる半導体ウエハー上の
各集積回路の加熱状態における検査に際しては、この集
積回路を形成した半導体ウエハーと同一温度になるよう
に、前記ウエハー基板型プローブカードを構成する半導
体ウエハー基板１４を加熱するようにしたものである。
型プローブカード１５は、被検査体となる集積回路１７
が形成された半導体ウエハー１６と同一の熱膨張係数を
有する半導体ウエハー基板１４を用いて製造したもので
ある。前記半導体ウエハー基板１４として、集積回路１
７が形成される半導体ウエハー１６と同一の材質のもの
を採用することにより、前記半導体ウエハー基板１４と
半導体ウエハー１６との熱膨張を同一にすることができ
る。また、本発明の請求項３に係るウエハー基板型プロ
ーブカード１５は、被検査体となる半導体ウエハー上の
各集積回路の加熱状態における検査に際しては、この集
積回路を形成した半導体ウエハーと同一温度になるよう
に、前記ウエハー基板型プローブカードを構成する半導
体ウエハー基板１４を加熱するようにしたものである。
【００１５】図３は本発明の請求項２および請求項３に
係るウエハー基板型プローブカードの実施の形態を示す
図であり、被検査体となる集積回路１７を形成した半導
体ウエハー１６を加熱装置１８で加熱し、一方、ウエハ
ー基板型プローブカード１５を構成する半導体ウエハー
基板１４を、集積回路１７を形成した半導体ウエハー１
６の加熱温度と同一温度に加熱する加熱装置１９に接合
して、この加熱状態のウエハー基板型プローブカード１
５と集積回路が形成された半導体ウエハー１６とを図３
の点線で示すように接合して、半導体ウエハー１６上に
形成された集積回路を検査する。
係るウエハー基板型プローブカードの実施の形態を示す
図であり、被検査体となる集積回路１７を形成した半導
体ウエハー１６を加熱装置１８で加熱し、一方、ウエハ
ー基板型プローブカード１５を構成する半導体ウエハー
基板１４を、集積回路１７を形成した半導体ウエハー１
６の加熱温度と同一温度に加熱する加熱装置１９に接合
して、この加熱状態のウエハー基板型プローブカード１
５と集積回路が形成された半導体ウエハー１６とを図３
の点線で示すように接合して、半導体ウエハー１６上に
形成された集積回路を検査する。
【００１６】このようなウエハー基板型プローブカード
１５にすると、図３に示すように、集積回路を加熱状態
で検査するため半導体ウエハー１６を加熱装置１８で加
熱し、一方、ウエハー基板型プローブカード１５を構成
する半導体ウエハー基板１４を加熱装置１９に接合し
て、前記集積回路１７が形成された半導体ウエハー１６
（図２参照）と同一温度に加熱した場合に、両者が同じ
熱膨張を行うので、半導体ウエハー１６上に形成した集
積回路１７の端子（図示しない）と、前記半導体ウエハ
ー基板１４上に形成した接触子１１とが確実に接触する
ことにより、熱膨張して集積回路１７の端子間が広がっ
た状態の半導体ウエハー１６上の集積回路１７も確実に
検査することができる。
１５にすると、図３に示すように、集積回路を加熱状態
で検査するため半導体ウエハー１６を加熱装置１８で加
熱し、一方、ウエハー基板型プローブカード１５を構成
する半導体ウエハー基板１４を加熱装置１９に接合し
て、前記集積回路１７が形成された半導体ウエハー１６
（図２参照）と同一温度に加熱した場合に、両者が同じ
熱膨張を行うので、半導体ウエハー１６上に形成した集
積回路１７の端子（図示しない）と、前記半導体ウエハ
ー基板１４上に形成した接触子１１とが確実に接触する
ことにより、熱膨張して集積回路１７の端子間が広がっ
た状態の半導体ウエハー１６上の集積回路１７も確実に
検査することができる。
【００１７】また、請求項４に係る発明は、前記多数の
接触子１１と、この多数の接触子１１に配線１２を介し
て接続した集積回路検査装置との接続端子１３と、前記
接触子１１と接続端子１３とを接続する配線１４とを、
半導体ウエハー基板１４上にフォトリソグラフィ技術や
電気めっき技術や真空蒸着技術の薄膜形成技術を組み合
わせて形成したことを特徴とする請求項１乃至請求項３
の何れか一つに記載のウエハー基板型プローブカードと
したものである。
接触子１１と、この多数の接触子１１に配線１２を介し
て接続した集積回路検査装置との接続端子１３と、前記
接触子１１と接続端子１３とを接続する配線１４とを、
半導体ウエハー基板１４上にフォトリソグラフィ技術や
電気めっき技術や真空蒸着技術の薄膜形成技術を組み合
わせて形成したことを特徴とする請求項１乃至請求項３
の何れか一つに記載のウエハー基板型プローブカードと
したものである。
【００１８】図４は半導体ウエハー基板１４上に、フォ
トリソグラフィ技術や電気めっき技術や真空蒸着技術の
薄膜形成技術を組み合わせて、接触子（バンプ）１１を
形成する実施の形態を示す図である。先ず、第１工程に
おいて、半導体ウエハー基板１４の上に、フォトリソグ
ラフィ技術や電気めっき技術や真空蒸着技術によって、
縁部が保護膜ａで被覆された接触子１１のめっきベース
となるアルミニウムパットｂを形成する。次に、第２工
程において、前記保護膜ａとアルミニウムパットｂの上
に、スパッター手段で、金膜とチタン・タングステン合
金膜（TiW/Au）ｃを被膜する。次に、第３工程におい
て、金膜とチタン・タングステン合金膜ｃの上にレジス
トｄを成膜する。次に、第４工程において、前記レジス
トｄの上に接触子１１のめっきベースパターンを露光し
て、接触子１１のめっきベースｅを形成する。次に、第
５工程において、めっきベースｅの上に金めっきｆをめ
っきする。次に、第６工程において、前記金めっきｆを
めっきするためにカバーしておいたレジストｄを除去す
る。次に、第７工程において、前記第２工程において成
膜した金膜とチタン・タングステン合金膜（TiW/Au）ｃ
を除去することによって、金の接触子（金バンプ）１１
を形成することができる。なお、前記金の接触子１１に
接続した配線１２と、この配線１２に接続した端子１３
も、前記金の接触子１１を形成する技術に類似したフォ
トリソグラフィ技術や電気めっき技術や真空蒸着技術に
よって形成することができる。
トリソグラフィ技術や電気めっき技術や真空蒸着技術の
薄膜形成技術を組み合わせて、接触子（バンプ）１１を
形成する実施の形態を示す図である。先ず、第１工程に
おいて、半導体ウエハー基板１４の上に、フォトリソグ
ラフィ技術や電気めっき技術や真空蒸着技術によって、
縁部が保護膜ａで被覆された接触子１１のめっきベース
となるアルミニウムパットｂを形成する。次に、第２工
程において、前記保護膜ａとアルミニウムパットｂの上
に、スパッター手段で、金膜とチタン・タングステン合
金膜（TiW/Au）ｃを被膜する。次に、第３工程におい
て、金膜とチタン・タングステン合金膜ｃの上にレジス
トｄを成膜する。次に、第４工程において、前記レジス
トｄの上に接触子１１のめっきベースパターンを露光し
て、接触子１１のめっきベースｅを形成する。次に、第
５工程において、めっきベースｅの上に金めっきｆをめ
っきする。次に、第６工程において、前記金めっきｆを
めっきするためにカバーしておいたレジストｄを除去す
る。次に、第７工程において、前記第２工程において成
膜した金膜とチタン・タングステン合金膜（TiW/Au）ｃ
を除去することによって、金の接触子（金バンプ）１１
を形成することができる。なお、前記金の接触子１１に
接続した配線１２と、この配線１２に接続した端子１３
も、前記金の接触子１１を形成する技術に類似したフォ
トリソグラフィ技術や電気めっき技術や真空蒸着技術に
よって形成することができる。
【００１９】前記のように、フォトリソグラフィ技術や
電気めっき技術や真空蒸着技術の薄膜形成技術を組み合
わせて、半導体ウエハー基板１４上に、多数の接触子１
１と、この多数の接触子１１に配線１２を介して接続し
た集積回路検査装置との接続端子１３と、前記接触子１
１と接続端子１３とを接続する配線１４とを形成するこ
とにより、これらの形成が、集積回路の形成技術を応用
して、それより容易に行うことができる。図１に示す実
施の形態においては、説明を容易にするため、前記接触
子１１の間隔を大きくし、接触子群を四つしか設けてい
ないが、前記のような薄膜形成技術を応用すると、半導
体ウエハー基板１４上に形成する接触子１１の数を、半
導体ウエハー上に形成する多数の集積回路の端子の数と
同数に形成することも可能となり、したがって、半導体
ウエハー基板１４上に形成する接触子１１を、半導体ウ
エハー上に形成する全部の集積回路の端子に一度に接触
させて、一度に半導体ウエハー上の全部の集積回路を検
査することも可能である。
電気めっき技術や真空蒸着技術の薄膜形成技術を組み合
わせて、半導体ウエハー基板１４上に、多数の接触子１
１と、この多数の接触子１１に配線１２を介して接続し
た集積回路検査装置との接続端子１３と、前記接触子１
１と接続端子１３とを接続する配線１４とを形成するこ
とにより、これらの形成が、集積回路の形成技術を応用
して、それより容易に行うことができる。図１に示す実
施の形態においては、説明を容易にするため、前記接触
子１１の間隔を大きくし、接触子群を四つしか設けてい
ないが、前記のような薄膜形成技術を応用すると、半導
体ウエハー基板１４上に形成する接触子１１の数を、半
導体ウエハー上に形成する多数の集積回路の端子の数と
同数に形成することも可能となり、したがって、半導体
ウエハー基板１４上に形成する接触子１１を、半導体ウ
エハー上に形成する全部の集積回路の端子に一度に接触
させて、一度に半導体ウエハー上の全部の集積回路を検
査することも可能である。
【００２０】
【発明の効果】本発明の請求項１に係るウエハー基板型
プローブカードによると、このウエ ハー基板型プロー
ブカードを集積回路検査装置に取り付けて、このウエハ
ー基板型プローブカードと多数の集積回路が形成された
半導体ウエハーとを接合することにより、前記ウエハー
基板型プローブカードの多数の接触子と、半導体ウエハ
ー上に形成された多数の集積回路の多数の端子とを一度
に接触させて、一度に多数の集積回路を検査することが
できる。
プローブカードによると、このウエ ハー基板型プロー
ブカードを集積回路検査装置に取り付けて、このウエハ
ー基板型プローブカードと多数の集積回路が形成された
半導体ウエハーとを接合することにより、前記ウエハー
基板型プローブカードの多数の接触子と、半導体ウエハ
ー上に形成された多数の集積回路の多数の端子とを一度
に接触させて、一度に多数の集積回路を検査することが
できる。
【００２１】また、請求項２または請求項３に係るウエ
ハー基板型プローブカードによると、集積回路を加熱状
態で検査するため半導体ウエハーを加熱し、一方、ウエ
ハー基板型プローブカードを構成する半導体ウエハー基
板を、前記集積回路が形成された半導体ウエハーと同一
温度に加熱した場合に、両者の熱膨張係数が同じで同じ
熱膨張するので、前記半導体ウエハー上に形成した集積
回路の端子と、前記半導体ウエハー基板上に形成した接
触子とが確実に接触することになり、熱膨張して集積回
路の端子間が広がった状態の半導体ウエハー上の集積回
路も確実に検査することができる。
ハー基板型プローブカードによると、集積回路を加熱状
態で検査するため半導体ウエハーを加熱し、一方、ウエ
ハー基板型プローブカードを構成する半導体ウエハー基
板を、前記集積回路が形成された半導体ウエハーと同一
温度に加熱した場合に、両者の熱膨張係数が同じで同じ
熱膨張するので、前記半導体ウエハー上に形成した集積
回路の端子と、前記半導体ウエハー基板上に形成した接
触子とが確実に接触することになり、熱膨張して集積回
路の端子間が広がった状態の半導体ウエハー上の集積回
路も確実に検査することができる。
【００２２】また、請求項４に係るウエハー基板型プロ
ーブカードによると、半導体ウエハー基板上に、多数の
接触子と、この多数の接触子に配線を介して接続した集
積回路検査装置との接続端子と、前記多数の接触子と多
数の接続端子とを接続する配線との形成が、フォトリソ
グラフィ技術や電気めっき技術や真空蒸着技術の薄膜形
成技術を組み合わせた集積回路の形成技術を応用して、
容易に行うことができる。また、ウエハー基板型プロー
ブカードを構成する半導体ウエハー基板上に形成する接
触子の数を、半導体ウエハー上に形成する集積回路の端
子の数と同数に形成することも可能となり、したがっ
て、ウエハー基板型プローブカードを構成する半導体ウ
エハー基板上に形成する接触子を、半導体ウエハー上に
形成する全部の集積回路の端子に一度に接触させて、一
度に半導体ウエハー上の全部の集積回路を検査すること
も可能である。
ーブカードによると、半導体ウエハー基板上に、多数の
接触子と、この多数の接触子に配線を介して接続した集
積回路検査装置との接続端子と、前記多数の接触子と多
数の接続端子とを接続する配線との形成が、フォトリソ
グラフィ技術や電気めっき技術や真空蒸着技術の薄膜形
成技術を組み合わせた集積回路の形成技術を応用して、
容易に行うことができる。また、ウエハー基板型プロー
ブカードを構成する半導体ウエハー基板上に形成する接
触子の数を、半導体ウエハー上に形成する集積回路の端
子の数と同数に形成することも可能となり、したがっ
て、ウエハー基板型プローブカードを構成する半導体ウ
エハー基板上に形成する接触子を、半導体ウエハー上に
形成する全部の集積回路の端子に一度に接触させて、一
度に半導体ウエハー上の全部の集積回路を検査すること
も可能である。
【図１】図１の（ａ）は本発明のウエハー基板型プロー
ブカードの表面の絶縁層を一部切り欠いた平面図で、
（ｂ）は正面図である。
ブカードの表面の絶縁層を一部切り欠いた平面図で、
（ｂ）は正面図である。
【図２】図２は本発明のウエハー基板型プローブカード
と集積回路が形成された半導体ウエハーとを接合する前
の状態を示す図である。
と集積回路が形成された半導体ウエハーとを接合する前
の状態を示す図である。
【図３】本発明の請求項２および請求項３に係るウエハ
ー基板型プローブカードの実施の形態を示す図である。
ー基板型プローブカードの実施の形態を示す図である。
【図４】本発明の請求項４に係るウエハー基板型プロー
ブカードにおける接触子の製造工程を示す図である。
ブカードにおける接触子の製造工程を示す図である。
【図５】従来のプローブカードによる半導体ウエハー上
の各集積回路の検査を示す図である。
の各集積回路の検査を示す図である。
【図６】従来の他のプローブカードによる半導体ウエハ
ー上の各集積回路の検査を示す図である。
ー上の各集積回路の検査を示す図である。
１１ 接触子 １２ 配線 １３ 接続端子 １４ 半導体ウエハー基板 １５ ウエハー基板型プローブカード １６ 半導体ウエハー １７ 集積回路 １８ 加熱装置 １９ 加熱装置
Claims (4)
- 【請求項１】被検査体となる半導体ウエハー上の各集積
回路の各端子に一括接触させることができる多数の接触
子と、 この多数の接触子に配線を介して接続した集積回路検査
装置との接続端子とを半導体ウエハー基板に有すること
を特徴とする集積回路検査装置に備えるウエハー基板型
プローブカード。 - 【請求項２】前記ウェハ基板型プローブカードは、被検
査体となる半導体ウエハーと同一の熱膨張係数を有する
半導体ウエハー基板を用いて製造したことを特徴とする
請求項１に記載のウエハー基板型プローブカード。 - 【請求項３】被検査体となる半導体ウエハー上の各集積
回路の加熱状態における検査に際しては、この集積回路
を形成した半導体ウエハーと同一温度になるように、前
記ウエハー基板型プローブカードを構成する半導体ウエ
ハー基板を加熱するようにしたことを特徴とする請求項
２に記載のウエハー基板型プローブカード。 - 【請求項４】前記多数の接触子と、前記多数の接触子に
配線を介して接続した集積回路検査装置との接続端子
と、この接触子と接続端子とを接続する前記配線とを、
半導体ウエハー基板上にフォトリソグラフィ技術や電気
めっき技術や真空蒸着技術の薄膜形成技術を組み合わせ
て形成したことを特徴とする請求項１乃至請求項３の何
れか一つに記載のウエハー基板型プローブカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11164971A JP2000353728A (ja) | 1999-06-11 | 1999-06-11 | ウエハー基板型プローブカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11164971A JP2000353728A (ja) | 1999-06-11 | 1999-06-11 | ウエハー基板型プローブカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000353728A true JP2000353728A (ja) | 2000-12-19 |
Family
ID=15803371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11164971A Pending JP2000353728A (ja) | 1999-06-11 | 1999-06-11 | ウエハー基板型プローブカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000353728A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009538000A (ja) * | 2006-05-24 | 2009-10-29 | アルカテル−ルーセント | 密閉環境から汚染を除去するための方法および装置 |
-
1999
- 1999-06-11 JP JP11164971A patent/JP2000353728A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009538000A (ja) * | 2006-05-24 | 2009-10-29 | アルカテル−ルーセント | 密閉環境から汚染を除去するための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926029A (en) | Ultra fine probe contacts | |
| US6672876B1 (en) | Probe card with pyramid shaped thin film contacts | |
| TWI292602B (ja) | ||
| US6906539B2 (en) | High density, area array probe card apparatus | |
| US7517707B2 (en) | Manufacturing method of semiconductor integrated circuit device and probe card | |
| US20070103178A1 (en) | Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device | |
| KR20050085387A (ko) | 집적 회로의 검사를 수행하기 위한 소켓을 제조하는 방법및 제조된 소켓 | |
| JPH07113842A (ja) | 半導体装置検査プローブ | |
| JPH08504036A (ja) | エリアアレイ配線チップのｔａｂテスト | |
| US20060046528A1 (en) | Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof | |
| JPH10123174A (ja) | プローブカードおよびプローブカードの製造方法 | |
| JP2004015030A (ja) | 半導体装置の製造方法 | |
| JP4755597B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2002139540A (ja) | プローブ構造体とその製造方法 | |
| JP2000353728A (ja) | ウエハー基板型プローブカード | |
| JPH11154694A (ja) | ウェハ一括型測定検査用アライメント方法およびプローブカードの製造方法 | |
| JP3204146B2 (ja) | コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置 | |
| JP3204102B2 (ja) | コンタクトプローブ | |
| JPH09297154A (ja) | 半導体ウエハの検査方法 | |
| JP3446636B2 (ja) | コンタクトプローブ及びプローブ装置 | |
| JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
| JP3842879B2 (ja) | ウェハ一括型プローブカードおよび半導体装置の検査方法 | |
| JPH1116961A (ja) | 屈曲部を有する金属体およびその成形方法と前記金属体を用いたコンタクトプローブおよびその製造方法 | |
| JP4520689B2 (ja) | コンタクトプローブ、プローブ装置及びコンタクトプローブの製造方法 | |
| JP2001085477A (ja) | 検査用基板及び検査方法 |