JP2002208621A - 半導体装置及びウェハバーンイン方法 - Google Patents

Abstract

(57)【要約】 【課題】ウェハ状態で一括して接触する端子数が多くな
っても、ある程度の位置合わせ精度で信頼性のあるウェ
ハバーンイン試験が実施でき、安価なテストコストで済
む半導体装置及びウェハバーンイン方法を提供する。 【解決手段】図１（ｂ）を参照すると、通常の複数の電
極１１は、チップＣＨＩＰの領域内周囲に配設されてい
る。電気的ストレス印加専用電極１２は、電極１１のう
ちバーンイン試験に利用される各電極に再配線１３を用
いて結線され、チップの中央領域側に導出されている。
この電気的ストレス印加専用電極１２は、チップＣＨＩ
Ｐの領域内周囲に設けられた通常の電極１１より高さの
あるバンプ電極で構成されている。バーンイン試験用の
回路基材との対向接触は、電気的ストレス印加専用電極
１２の方が必然的に他の電極１１より先になる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バーンインスクリ
ーニングのための装置であり、特に半導体ウェハ上の複
数のチップ領域内における集積回路をウェハ状態で一括
して検査する半導体装置及びウェハバーンイン方法に関
する。

【０００２】

【従来の技術】バーンインは、半導体集積回路デバイス
の初期故障、短寿命品などを除去するための一手法であ
る。通常、半導体製品のスクリーニング工程として、半
導体集積回路デバイスを温度及び電圧ストレスを印加
し、ストレスを加速した状況下に置く。これにより、初
期不良品を除去する。

【０００３】近年、試験時間の短縮化、ベアチップ状態
での評価が望まれていることから、バーンインはウェハ
状態で実施する傾向にある。ウェハ状態でのバーンイン
は、半導体装置におけるウェハ工程の全プロセスが終了
し、全ての電極（パッド）部分の保護膜が開口されてい
る状態で実施される。すなわち、ウェハ上全てのパッド
のうち、選択的に電気的ストレス印加が必要なパッドの
みを選択しプロービングによる電気的接触を実施する。

【０００４】プロービングに伴うコンタクター側の導電
部材（ニードル、バンプ、または異方性導電材料、感圧
導電性ゴム等）と、被測定側のパッドとの電気的接触の
達成方法には様々な形態がある。代表的なものは、コン
タクター全体をウェハ側に機械的に加圧し接触を図る形
態である。この形態は特開平２−２５７０７１、特開平
５−２０６２３３などに開示されている。

【０００５】

【発明が解決しようとする課題】電気的ストレス印加が
必要な電極の位置が品種によって変わることが少なくな
い。従って、コンタクター側にはウェハの全電極に対応
するニードルまたはバンプを形成しておく構成のものが
多い。

【０００６】このような構成では、コンタクターにおけ
るウェハへの接触の安定性が劣化する恐れがある。すな
わち、今後、ウェハ状態で一括して接触する端子数が多
くなると、コンタクターとウェハの対向に関し高精度の
位置合わせ、及び接触の安定性がいっそう必要とされる
のである。その技術開発はテストコストをより高価にす
る。

【０００７】本発明は上記のような事情を考慮してなさ
れたもので、ウェハ状態で一括して接触する端子数が多
くなっても、ある程度の位置合わせ精度で信頼性のある
ウェハバーンイン試験が実施でき、安価なテストコスト
で済む半導体装置及びウェハバーンイン方法を提供しよ
うとするものである。

【０００８】

【課題を解決するための手段】本発明に係る半導体装置
は、半導体ウェハから取得されるそれぞれのチップにお
いて、前記チップの領域内に配設される複数の電極のう
ち少なくともバーンイン試験に利用される電極が電気的
ストレス印加専用電極として他の電極より高くして設ら
れていることを特徴としている。

【０００９】上記本発明に係る半導体装置によれば、電
気的ストレス印加専用電極の高さが他の電極より高く構
成されている。これにより、電気的ストレス印加専用電
極におけるバーンイン試験用の回路基材との対向接触
は、必然的に他の電極より先になる。

【００１０】本発明に係るより好ましい第一の実施態様
としての半導体装置は、半導体ウェハから取得されるそ
れぞれのチップにおいて、前記チップの領域内周囲に配
設された複数の電極と、前記チップの中央領域側に設け
られ前記電極のうち少なくともバーンイン試験に利用さ
れる導電部分に結線された前記電極より高さのある電気
的ストレス印加専用電極とを具備したことを特徴とす
る。

【００１１】上記本発明に係る半導体装置によれば、電
気的ストレス印加専用電極はチップの中央領域側に設け
られる。広い面積に配置できるので、サイズ、場所とも
自由度の高い専用電極が構成できる。他の電極より高さ
のある電気的ストレス印加専用電極は、バーンイン試験
用の回路基材との対向接触では必然的に優先されるの
で、高精度の位置合わせ技術はそれほど必要としない。

【００１２】本発明に係るより好ましい第二の実施態様
としての半導体装置は、半導体ウェハから取得されるそ
れぞれのチップにおいて、前記チップの領域内周囲に配
設された複数の電極と、前記複数の電極と同様に前記チ
ップの領域内周囲に配設され、少なくともバーンイン試
験に利用されるための回路配線がチップ内部で施された
前記電極より高さのある電気的ストレス印加専用電極と
を具備したことを特徴とする。

【００１３】上記本発明に係る半導体装置によれば、電
気的ストレス印加専用電極は複数の電極と同様にチップ
の領域内周囲に配設される。下方に集積回路が構成され
る能動面への影響を懸念する場合には有利な構成とな
る。他の電極より高さのある電気的ストレス印加専用電
極は、バーンイン試験用の回路基材との対向接触では必
然的に優先されるので、高精度の位置合わせ技術はそれ
ほど必要としない。

【００１４】本発明に係る半導体装置のウェハバーンイ
ン方法は、半導体ウェハから取得されるそれぞれのチッ
プにおいて、前記チップの領域内に配設される複数の電
極のうち少なくともバーンイン試験に利用される電極を
電気的ストレス印加専用電極として他の電極より高くし
て設けておき、バーンイン試験用の回路基材と前記半導
体ウェハの対向領域の接近によって前記半導体ウェハの
全てのチップ領域における前記電気的ストレス印加専用
電極をそれぞれ対応する前記回路基材の導電部材に一括
して接触させることを特徴とする。

【００１５】上記本発明に係る半導体装置のウェハバー
ンイン方法によれば、電気的ストレス印加専用電極の高
さを他の電極より高く構成しておく。これにより、電気
的ストレス印加専用電極におけるバーンイン試験用の回
路基材との対向接触は、必然的に他の電極より優先され
る。これにより、高精度の位置合わせ技術はそれほど必
要とせずにウェハ全体が一括してバーンインのための接
触を実現する。

【００１６】

【発明の実施の形態】図１（ａ），（ｂ）は、本発明の
第１実施形態に係る半導体装置の構成を示す平面図であ
り、（ａ）は半導体ウェハの概略平面図、（ｂ）は
（ａ）のウェハ中における１チップの拡大図である。こ
の実施形態では、（ａ）のような複数の集積回路チップ
ＣＨＩＰが構成された半導体ウェハＷＦに対し一括して
バーンイン試験を実施する場合において、（ｂ）のよう
なチップ構成を提供する。

【００１７】すなわち、図１（ｂ）を参照すると、チッ
プＣＨＩＰの領域内に配設される複数の電極１１，１２
のうち少なくともバーンイン試験に利用される電極が電
気的ストレス印加専用電極１２として他の電極１１より
高くして設られている。

【００１８】より詳細に説明すると、通常の複数の電極
１１は、チップＣＨＩＰの領域内周囲に配設されてい
る。電気的ストレス印加専用電極１２は、電極１１のう
ちバーンイン試験に利用される各電極に再配線１３を用
いて結線され、チップの中央領域側に導出されている。
この電気的ストレス印加専用電極１２は、チップＣＨＩ
Ｐの領域内周囲に設けられた通常の電極１１より高さの
あるバンプ電極で構成されている。

【００１９】図２は、図１（ａ）のＦ２−Ｆ２線に沿っ
た断面図である。チップ内部の集積回路や配線について
の図示は省略している。半導体装置として製造工程を終
了した半導体ウェハＷＦの個々のチップＣＨＩＰ上に対
し、バーンイン試験に利用される導電部分（選択された
電極１１も含む）に繋がる再配線１３を形成する。再配
線１３は、チップの中央領域側における絶縁膜（保護
膜）１４上及びその下層の絶縁膜に例えばフォトリソグ
ラフィ技術、スパッタ技術等を用いて形成する金属配線
である。さらに、再配線１３上の所定部に電解メッキ法
などでバンプ電極（金バンプ等）を形成し、最上層の絶
縁膜（保護膜）１４を越えるような高さの電気的ストレ
ス印加専用電極１２とする。

【００２０】上記実施形態の構成によれば、電気的スト
レス印加専用電極１２の高さが他の電極１１より高く構
成されている。これにより、電気的ストレス印加専用電
極１２におけるバーンイン試験用の回路基材との対向接
触は、高精度の位置合わせ技術をそれほど必要とせず、
必然的に他の電極１１より先になる。

【００２１】また、電気的ストレス印加専用電極１２は
チップＣＨＩＰの中央領域側に設けられる。よって、広
い面積での配置となるため、サイズ、場所とも自由度の
高い電気的ストレス印加専用電極１２が構成できる。

【００２２】図３は、上記第１実施形態に係る、ウェハ
状態で一括してバーンイン試験を実施するウェハバーン
イン方法に関する１チップ分の要部構成図であり、上記
図２のチップ領域とバーンイン試験用の回路基材（コン
タクター）との対向接触状態を表している。

【００２３】ウェハＷＦは、例えば加熱機構及び移動制
御機構を含むウェハテーブル３１に載置される。バーン
イン試験用のコンタクター３２は、ウェハＷＦとの対向
面側において、ウェハＷＦ全てのチップＣＨＩＰにおけ
る電気的ストレス印加専用電極１２に対応した接触用導
電部材３３が配設されている。コンタクター３２は、図
示しないがテストシステムが構築されたテスター本体と
導電経路を介して接続されている。

【００２４】上述のように、バーンイン試験に利用され
る電気的ストレス印加専用電極１２は、他の電極１１の
高さより高いバンプ電極を構成している。コンタクター
３２とウェハＷＦの対向領域の接近によって、ウェハＷ
Ｆの全てのチップＣＨＩＰにおける電気的ストレス印加
専用電極１２をそれぞれ対応するコンタクター３２の接
触用導電部材３３に一括して接触させる。

【００２５】上記実施形態の方法によれば、電気的スト
レス印加専用電極１２の高さが、他の電極１１より高い
ので、コンタクター３２との対向接触は、電気的ストレ
ス印加専用電極１２の方が必然的に他の電極１１より優
先される。これにより、高精度の位置合わせ技術はそれ
ほど必要とせずにウェハ全体が一括してバーンインのた
めの接触を実現する。

【００２６】また、電気的ストレス印加専用電極１２
は、チップＣＨＩＰの中央領域側の広い面積において配
置されるため、サイズも大きくでき、配置箇所も比較的
自由である。これにより、コンタクター３２側も接触用
導電部材３３として比較的広い接触用導電パターンが構
成できる。この点からも高精度の位置合わせ技術はそれ
ほど必要とせずにウェハ全体が一括してバーンインのた
めの接触が実現される。

【００２７】さらに、電気的ストレス印加が必要な導電
部分（選択された電極１１も含む）が変更になったとし
ても、チップＣＨＩＰにおける再配線１３の形成変更、
または電気的ストレス印加専用電極１２の配置の変更を
任意にでき、容易に対処可能である。電気的ストレス印
加専用電極１２の配置を変えずに再配線１３の形成のみ
変更するようにすれば、コンタクター３２の共有化も可
能である。

【００２８】以上のような各実施形態及びバーンインの
方法によれば、ウェハ状態で一括して接触する端子数が
多くなっても、ある程度の精度の位置合わせ技術があれ
ば、信頼性のあるウェハバーンイン試験の実施が期待で
き、かつ安価なテストコストで済む。

【００２９】図４（ａ），（ｂ）は、本発明の第２実施
形態に係る半導体装置の構成を示す平面図であり、
（ａ）は半導体ウェハの概略平面図、（ｂ）は（ａ）の
ウェハ中における１チップの拡大図である。この実施形
態では、（ａ）のような複数の集積回路チップＣＨＩＰ
が構成された半導体ウェハＷＦに対し一括してバーンイ
ン試験を実施する場合において、（ｂ）のようなチップ
構成を提供する。

【００３０】すなわち、図４（ｂ）を参照すると、チッ
プＣＨＩＰの領域内に配設される複数の電極４１，４２
のうち少なくともバーンイン試験に利用される電極が電
気的ストレス印加専用電極４２として他の電極４１より
高くして設られている。

【００３１】より詳細に説明すると、通常の複数の電極
４１は、チップＣＨＩＰの領域内周囲に配設されてい
る。電気的ストレス印加専用電極４２も電極４１と同様
にチップＣＨＩＰの領域内周囲に配設され、通常の電極
４１より高さのあるバンプ電極で構成されている。電気
的ストレス印加専用電極４２は、少なくともバーンイン
試験に利用されるための回路配線がチップ内部で施され
ている（図示せず）。これは設計の段階で回路配線が組
まれるものである。電気的ストレス印加専用電極４２
は、図示のような配設個所に限定されない。

【００３２】図５は、図４（ａ）のＦ５−Ｆ５線に沿っ
た断面図である。チップ内部の集積回路や配線について
の図示は省略している。半導体装置として製造工程を終
了した半導体ウェハＷＦの個々のチップＣＨＩＰ上に対
し、予めバーンイン試験に利用されるように配設した電
極（パッド）に対しバンプ電極（４２）を形成する。こ
のバンプ電極は例えば電解メッキ法などで形成する金バ
ンプであり、最上層の絶縁膜（保護膜）４４を越えるよ
うな高さの電気的ストレス印加専用電極４２とする。

【００３３】上記実施形態の構成によれば、電気的スト
レス印加専用電極４２の高さが他の電極４１より高く構
成されている。これにより、電気的ストレス印加専用電
極４２におけるバーンイン試験用の回路基材との対向接
触は、高精度の位置合わせ技術をそれほど必要とせず、
必然的に他の電極４１より先になる。

【００３４】また、電気的ストレス印加専用電極４２は
通常の複数の電極４１と同様にチップの領域内周囲に配
設される。この構成は、下方に集積回路が構成される能
動面への影響を特に懸念する場合には有利な構成とな
る。

【００３５】図６は、上記第２実施形態に係る、ウェハ
状態で一括してバーンイン試験を実施するウェハバーン
イン方法に関する１チップ分の要部構成図であり、上記
図５のチップ領域とバーンイン試験用の回路基材（コン
タクター）との対向接触状態を表している。

【００３６】ウェハＷＦは、例えば加熱機構及び移動制
御機構を含むウェハテーブル６１に載置される。バーン
イン試験用のコンタクター６２は、ウェハＷＦとの対向
面側において、ウェハＷＦ全てのチップＣＨＩＰにおけ
る電気的ストレス印加専用電極４２に対応した接触用導
電部材６３が配設されている。コンタクター６２は、図
示しないがテストシステムが構築されたテスター本体と
導電経路を介して接続されている。

【００３７】上述のように、バーンイン試験に利用され
る電気的ストレス印加専用電極４２は、他の電極４１の
高さより高いバンプ電極を構成している。コンタクター
６２とウェハＷＦの対向領域の接近によって、ウェハＷ
Ｆの全てのチップＣＨＩＰにおける電気的ストレス印加
専用電極４２をそれぞれ対応するコンタクター６２の接
触用導電部材６３に一括して接触させる。

【００３８】上記実施形態の方法によれば、電気的スト
レス印加専用電極４２の高さが、他の電極４１より高い
ので、コンタクター６２との対向接触は、電気的ストレ
ス印加専用電極４２の方が必然的に他の電極４１より優
先される。これにより、コンタクター６２側も接触用導
電部材６３として比較的広い接触用導電パターンが構成
できる。この結果、高精度の位置合わせ技術はそれほど
必要とせずにウェハ全体が一括してバーンインのための
接触を実現する。

【００３９】また、電気的ストレス印加専用電極４２
は、図示のような配設個所に限定されないが、決まった
位置に設計配置するようにすれば、品種間でコンタクタ
ー６２が共有できる利点もある。

【００４０】以上のような各実施形態及びバーンインの
方法によれば、ウェハ状態で一括して接触する端子数が
多くなっても、ある程度の精度の位置合わせ技術があれ
ば、信頼性のあるウェハバーンイン試験の実施が期待で
き、かつ安価なテストコストで済む。

【００４１】

【発明の効果】以上説明したように本発明によれば、電
気的ストレス印加専用電極の高さが他の電極より高く構
成され、電気的ストレス印加専用電極におけるバーンイ
ン試験用の回路基材との対向接触は、必然的に他の電極
より先になる。この結果、ウェハ状態で一括して接触す
る端子数が多くなっても、ある程度の位置合わせ精度で
信頼性のあるウェハバーンイン試験が実施でき、安価な
テストコストで済む半導体装置及びウェハバーンイン方
法を提供することができる。

【図面の簡単な説明】

【図１】（ａ），（ｂ）は、本発明の第１実施形態に係
る半導体装置の構成を示す平面図であり、（ａ）は半導
体ウェハの概略平面図、（ｂ）は（ａ）のウェハ中にお
ける１チップの拡大図である。

【図２】図１（ａ）のＦ２−Ｆ２線に沿った断面図であ
る。

【図３】第１実施形態に係る、ウェハ状態で一括してバ
ーンイン試験を実施するウェハバーンイン方法に関する
１チップ分の要部構成図である。

【図４】（ａ），（ｂ）は、本発明の第２実施形態に係
る半導体装置の構成を示す平面図であり、（ａ）は半導
体ウェハの概略平面図、（ｂ）は（ａ）のウェハ中にお
ける１チップの拡大図である。

【図５】図４（ａ）のＦ５−Ｆ５線に沿った断面図であ
る。

【図６】第２実施形態に係る、ウェハ状態で一括してバ
ーンイン試験を実施するウェハバーンイン方法に関する
１チップ分の要部構成図である。

【符号の説明】

１１、４１…電極 １２，４２…電気的ストレス印加専用電極 １３…再配線 １４，４４…絶縁膜 ３１，６１…ウェハテーブル ３２，６２…コンタクター ３３，６３…接触用導電部材

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体ウェハから取得されるそれぞれの
   チップにおいて、前記チップの領域内に配設される複数
   の電極のうち少なくともバーンイン試験に利用される電
   極が電気的ストレス印加専用電極として他の電極より高
   くして設られていることを特徴とした半導体装置。
2. 【請求項２】 半導体ウェハから取得されるそれぞれの
   チップにおいて、 前記チップの領域内周囲に配設された複数の電極と、 前記チップの中央領域側に設けられ前記電極のうち少な
   くともバーンイン試験に利用される導電部分に結線され
   た前記電極より高さのある電気的ストレス印加専用電極
   と、を具備したことを特徴とする半導体装置。
3. 【請求項３】 半導体ウェハから取得されるそれぞれの
   チップにおいて、 前記チップの領域内周囲に配設された複数の電極と、 前記複数の電極と同様に前記チップの領域内周囲に配設
   され、少なくともバーンイン試験に利用されるための回
   路配線がチップ内部で施された前記電極より高さのある
   電気的ストレス印加専用電極と、を具備したことを特徴
   とする半導体装置。
4. 【請求項４】 半導体ウェハから取得されるそれぞれの
   チップにおいて、前記チップの領域内に配設される複数
   の電極のうち少なくともバーンイン試験に利用される電
   極を電気的ストレス印加専用電極として他の電極より高
   くして設けておき、 バーンイン試験用の回路基材と前記半導体ウェハの対向
   領域の接近によって前記半導体ウェハの全てのチップ領
   域における前記電気的ストレス印加専用電極をそれぞれ
   対応する前記回路基材の導電部材に一括して接触させる
   ことを特徴とするウェハバーンイン方法。