KR20020047019A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020047019A
KR20020047019A KR1020010079578A KR20010079578A KR20020047019A KR 20020047019 A KR20020047019 A KR 20020047019A KR 1020010079578 A KR1020010079578 A KR 1020010079578A KR 20010079578 A KR20010079578 A KR 20010079578A KR 20020047019 A KR20020047019 A KR 20020047019A
Authority
KR
South Korea
Prior art keywords
circuit board
wiring
semiconductor chip
water outlet
protective
Prior art date
Application number
KR1020010079578A
Other languages
English (en)
Other versions
KR100452252B1 (ko
Inventor
도따요시히사
다마끼가즈오
사자야스유끼
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20020047019A publication Critical patent/KR20020047019A/ko
Application granted granted Critical
Publication of KR100452252B1 publication Critical patent/KR100452252B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

반도체 장치는 반도체칩이 접착수지층을 통해 장착되고, 수분 배출구가 형성되는 회로기판을 포함한다. 수분 배출구의 직경보다 더 넓은 폭을 갖는 구멍부분이 수분 배출구에서 노출되는 접착수지층의 부분에 형성된다. 이 때문에, 반도체 장치가 리플로우잉에 의해 또 다른 팩키징 기판에 장착될 때, 반도체 장치는 수분을 외부로 적절히 배출할 수 있다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체칩이 수지를 통하여 회로기판에 장착되는 BGA (Ball Grid Array), CSP (Chip Scale Package) 와 같은 팩키지를 갖는 반도체 장치 및 그 반도체 장치 제조방법에 관한 것이다.
전자 장치들이 더 가볍고, 더 작아지는 최근의 경향에 따라 반도체 장치들은 더 가볍고, 더 작을 것이 점점 더 요구된다. 이 경향에 따라, 밀봉 수지를 이용하는 BGA 또는 CSP형 반도체 장치들이 널리 이용되어 왔다.
도 8 (a) 는 배선 본딩형 CSP의 예를 도시한다. 이 반도체 장치는 반도체칩 (51) 이 접착 필름 또는 접착수지 페이스트 층 (53) 을 이용하여 회로기판 (52) 에 고정되도록 구성된다. 반도체칩 (51) 은 배선 (55) 에 의해 (배선 본딩) 회로기판 (52) 의 상부 표면에 형성된 금속 배선 (54) 에 연결되고, 금속 배선 (54) 는 회로기판 (52) 를 통해 형성된 천공 (57) 을 통하여 회로기판 (52) 의 하부 표면에 형성된 땜납 볼 (56) 에 연결된다. 이 반도체 장치는 반도체칩이 장착되는 회로기판 (52) 의 표면이 반도체칩 (51) 및 배선 (55) 를 보호하기 위해 수지 몰드 층 (resin mold layer) (58) 으로 코팅되도록 구성된다.
도 8 (b) 은 종래의 플립칩형 CSP의 예를 나타낸다. 이 반도체 장치는 반도체칩 (51) 이 접착수지층(53) 을 이용함으로써 회로기판 (52) 의 상부 표면에 고정되도록 구성된다. 접착수지층(53) 은 절연 또는 이방성 도전성 페이스트 또는 시트로부터 제조된다. 반도체칩 (51) 의 전극 (도면에 미도시) 에 형성된 각 돌출 전극 (59) 은 회로기판 (52) 의 전극에 연결되고, 회로기판 (52) 상의 금속 배선 (54) 은 또한 회로기판 (52) 상에 형성된 천공 (57) 을 통하여 회로기판 (52) 의 하부 표면에 제공된 땜납 볼 (56) 에 연결된다.
플립 칩 연결에 의해 반도체칩 (51) 을 회로기판 (52) 상에 장착하는 또 다른 방법으로서, 플립칩 연결에 의해 반도체칩 (51) 이 회로기판 (52) 에 연결된 후에, 유동성 밀봉 수지를 반도체칩 (51) 과 회로기판 (52) 사이의 접촉면으로 주입하는 방법이 있다. 이 플립칩 연결들의 경우에 있어, 수지 몰드 층 (58) 이 반드시 필요한 것은 아니다.
도 8 (a) 및 (b) 에 나타난 반도체 장치들이 이용될 때. 장치가 리플로우잉 (reflowing) 에 의해 또 다른 팩키징 기판에 장착된다. 그러나, 회로기판 (52) 를 형성하는 기초 재료 및 수지와 같은 반도체 장치의 구성 성분은 공기중에서 수분을 흡수한다. 리플로우잉에 의한 장착시 수분이 증발되어 온도가 상승함에 따라 팽창하고, 따라서, 이것은 반도체 내부에서의 팽창과 저하를 일으키는 소위 팝콘 현상 (popcorn phenomenon) 야기한다. 따라서, 반도체 장치에서의 수분이 문제가 된다.
따라서, 도 9 (a) 에서 나타나듯이, 일본 특개평 9-121002/1997 호 (도쿠카이헤이 9-121002; 1997년 5월 6일 발행) 의 기술 (제 1 종래기술) 은 회로기판 (52) 을 관통하는 작은 구멍, 즉 수분 배출구 (60) 가 접착수지층(53) 이 노출되는 회로기판 (52) 의 영역에 형성되도록 구성된다.
한편, 도 9 (b) 에서 나타나듯이, 일본 특개평 11-243160/1999 호 (도쿠카이헤이 11-243160; 1999년 9월 7일 발행) 의 기술 (제 2 종래기술) 은 회로기판 (52) 의 하부면으로부터 회로기판 (52) 및 접착수지층을 통과하는 작은 구멍, 즉 수분 배출구가 수분 배출구 (61) 을 통해 수분을 배출하는 것이 용이하도록 형성되는 구성를 제안한다.
그러나, 종래의 반도체 장치들은 다음과 같은 문제점들을 갖는다. 제 1 종래기술은 수분 배출구 (60) 이 반도체칩 (51) 이 회로기판 (52) 에 장착되기 전에 형성되도록 구성된다. 이 종류의 구성에서, 가열시 일시적으로 그 단단함을 잃고, 유동적으로 되는 페이스트 또는 수지와 같은 유동성 접착제들은 반도체 기판 (51) 을 회로기판 (52) 에 장착하기 위한 접착수지층 (53) 을 위한 재료들로서 이용될 수 있다. 이것은 접착제 또는 수지가 수분 배출구 (60) 를 통해 샐수 있기 때문이거나 또는 구멍 (60) 이 누설제 (leaking agent) 에 의해 차단될 수 있기 때문이다. 같은 이유로, 플립칩의 경우에서, 에어로트로픽 (aerotropic) 도전성 접착 필름/페이스트, 열경화성 접착제 ,또는 언더필 에이전트 (underfill agent) 는 접착수지층 (53) 으로서 이용될 수 있다. 결과적으로, 유용한 재료들 및 다양한 제조 공정이 심하게 제한되었다.
한편, 반도체칩 (51) 이 회로기판 (52) 에 장착된 후에 제 2 종래기술은 수분 배출구 (61) 가 회로기판 (52) 및 접착수지층 (53) 을 통해 형성되도록 구성함으로써 이 문제들을 해결하게 된다.
그러나, 수분 배출구 (61) 가 드릴 또는 레이저빔을 이용하여 회로기판 (52) 의 하부면으로부터 형성될 때, 이 경우에 천공작업에서 종료점을 결정하는 것은 어렵다. 즉, 반도체 장치가 도 9 (b) 에 나타난 배선 본딩형이라면, 한 편, 반도체칩 (51) 의 비연결면이 회로기판 (52) 에 면하기 때문에, 레이저빔이 반도체칩 (51) 의 후방에 도달할 때, 천공작업이 종료되는 종료점을 설정하는 것이 가능하다. 다른 한편, 반도체 (51) 의 연결면이 회로기판 (52) 에 면하기 때문에, 플립칩형 반도체 장치의 경우 레이저빔이 반도체칩 (51) 의 연결면 (상부 표면) 에 도달할 때, 레이저빔은 반도체 장치의 특성들을 해하지 않는다. 또한, 반도체칩 (51) 의 연결면이 수분 배출구 (61) 를 통해 외부 공기로 노출되기 때문에 반도체칩 (51) 의 수분 레지스트이 감소된다.
양 종래기술들 모두에서, 반도체 장치로부터 수분 배출의 성능은 수분 배출구들 (60) 및 (61) 의 직경에 의존하므로, 직경이 크면 클수록, 수분 배출 실시는 더 잘 이루어진다. 예를 들면, 작업을 효율적으로 행할 수 있는 레이저빔이 이용될 때, 더 큰 직경을 갖는 빔을 만드는 것은 어렵고, 따라서, 수분 배출구 (60) 및 (61) 이 더 큰 직경을 만드는 것이 또한 어렵게 된다. 한편, 수분 배출구 (60) 및 (61) 의 직경은 구멍 (60) 및 (61) 을 형성하는 레이저빔 또는 드릴의 직경에 따라 결정된다. 한편, 드릴을 이용하면, 수분 배출구과 회로기판 (52) 에 형성된 배선 패턴 (금속 배선 54) 사이의 절충등의 관계들이 고려되기 때문에, 그 자체가 큰 직경을 갖는 수분 배출구들 (60) 및 (61) 을 만드는 것은 용이한 반면, 수분 배출구들 (60) 및 (61) 의 직경을 적절히 크게함으로써 적절히 수분을 배출하는 것은 어렵다.
따라서, 본 발명의 목적은 반도체 장치를 또 다른 장착 기판에 장착하기 위한 리플로우잉의 순간에, 회로기판을 통해 형성된 수분 배출구을 통하여 장치로부터 수분을 효율적으로 배출할 수 있는 반도체 장치를 제공하는 것이다. 또한, 본 발명의 목적은:
반도체칩이 회로기판을 통하여 수분 배출구를 형성하는 천공작업으로부터 보호되고; 및
반도체칩이 회로기판에 장착될 때, 회로기판과 반도체칩 사이에 위치한 접착수지층과 같은 중간층들의 재료들이 회로 배출구의 수분 배출구를 통해 누설되는 것을 방지할 수 있는 반도체 장치 제조방법을 제공하는 것이다.
도 1 (a) 는 본 발명의 실시예의 반도체 장치의 구성을 도시하는 도면.
도 1 (b) 는 도 1 (a) 에서 나타난 반도체 장치의 수분 배출구의 확대도.
도 2 (a) 는 도 1에 나타난 반도체 장치 제조방법으로서, 회로기판상에 땜납 볼을 장착하기 위한 천공을 형성하는 공정을 나타내는 종단면도.
도 2 (b) 는 도 1 에 나타난 반도체 장치 제조방법으로서, 회로기판상에 구멍부분을 형성하는 공정을 도시하는 종단면도.
도 2 (c) 는 도 1 에 나타난 반도체 장치 제조방법으로서, 회로기판상에 반도체칩을 장착하는 공정을 도시하는 종단면도.
도 2 (d) 는 도 1 에 나타난 반도체 장치 제조방법으로서, 반도체칩 및 회로기판의 전극을 연결하고, 접착수지층을 형성하는 공정들을 도시하는 종단면도.
도 2 (e) 는 도 1 에 나타난 반도체 장치 제조방법으로서, 접착수지층에 의해 반도체칩을 밀봉하고, 회로기판상에 수분 배출구를 형성하는 공정들을 도시하는 종단면도.
도 3 (a) 는 도 2 의 공정들 이 후의 반도체 장치의 제조 공정으로서, 땜납 볼을 장착하는 공정을 도시하는 종단면도.
도 3 (b) 는 도 2 의 공정들 이 후의 반도체 장치의 제조 공정으로서, 물을 배출하기 위한 구멍부분을 형성하는 공정을 도시하는 공정을 도시하는 종단면도.
도 4 는 본 발명의 또 다른 실시예의 반도체 장치의 구성을 도시하는 종단면도.
도 5 (a) 는 도 4 에 나타난 반도체 장치 제조방법으로서, 땜납 볼 및 수분 배출구를 회로기판을 통해 장착하기 위한 천공을 형성하는 공정을 도시하는 종단면도.
도 5 (b) 는 도 4 에 나타난 반도체 장치 제조방법으로서, 금속 배선 및 보호용 가배선을 회로기판상에 형성하는 공정을 도시하는 종단면도.
도 5 (c) 는 도 4 에 나타난 반도체 장치 제조방법으로서, 제 1 반도체칩을 회로기판상에 장착하는 공정을 도시하는 종단면도.
도 5 (d) 는 도 4 에 나타난 반도체 장치 제조방법으로서, 제 2 반도체칩을 제 1 반도체칩상에 장착함으로써 제조되는 제 2 반도체를 도시하는 종단면도.
도 6 은 본 발명의 또 다른 실시예의 반도체 장치의 구성을 도시하는 종단면도.
도 7 (a) 는 도 6 에 나타난 반도체 장치 제조방법으로서, 회로기판상에 금속 배선, 보호용 가배선, 랜드 (land), 땜납층을 형성하는 공정을 도시하는 종단면도.
도 7 (b) 는 도 6 에 나타난 반도체 장치 제조방법으로서, 반도체칩을 회로기판상에 장착하고, 수지 몰딩 공정을 도시하는 종단면도.
도 7 (c) 는 도 6 에 나타난 반도체 장치 제조방법으로서, 수분 배출구 및 구멍부분을 형성함으로써 제조되는 반도체 장치를 도시하는 종단면도.
도 8 (a) 는 종래의 배선 본딩 CSP형 반도체 장치를 도시하는 종단면도.
도 8 (b) 는 종래의 플립칩 CSP형 반도체 장치를 도시하는 종단면도.
도 9 (a) 는 8 (a) 에 나타난 반도체 장치의 회로기판을 관통하여 형성되는 수분 배출구를 도시하는 종단면도.
도 9 (b) 는 8 (a) 에 나타난 반도체 장치의 회로기판 및 접착수지층을 관통하여 형성되는 수분 배출구를 도시하는 종단면도.
*도면중 주요부분에 대한 부호의 설명
1 : 반도체칩
5 : 땜납 볼
7 : 수분 배출구
9 : 돌출 전극
11 : 보호용 가배선
54 : 금속 배선
상기 문제를 해결하기 위해, 본 발명의 반도체 장치는:
수분 배출구의 직경보다 더 큰 폭을 갖는 구멍부분이 수분 배출구에 면하고 있는 중간층의 부분에 형성되고, 수분 배출구가 형성되고 및 중간층 (예를 들면, 반도체칩을 회로기판상에 고정시키기 위한 접착수지층 또는 땜납 레지스트층과 같은 수지층) 을 통하여 반도체칩이 장착된 회로기판을 포함한다.
이 구성에 따라, 예를 들면, 반도체 장치가 리플로우잉에 의해 또 다른 패키징 기판에 장착될 때, 예를 들면,
반도체칩을 밀봉하는 몰드 수지층;
접착수지층 또는 땜납 레지스트층, 회로기판상의 반도체칩을 고정하는, 회로기판과 반도체칩 사이에 있는 중간층; 및
반도체칩이 장착되는 회로기판에 포함된 수분은, 예를 들면 수증기로서 중간층을 통해 형성된 구멍부분을 통하여 배출된다.
이 경우, 중간층에 형성된 구멍부분의 폭이 회로기판을 통해 형성된 수분 배출구의 직경보다 더 넓기 때문에, 수분 배출구의 직경을 확장하지 않고, 구멍부분의 폭 수분 배출구의 직경만큼 될 때의 경우와 비교하여 수분을 효율적으로 배출시킬 수 있다. 예를 들면, 이것은 반도체 장치 내부를 리플로우잉의 공정에서 발생된 수증기의 팽창에 의해 중간층 또는 몰드 수지가 회로기판으로부터 벗겨지는 것을 적절히 방지할 수 있다.
수분 배출구가 회로기판을 통해 형성되는 중간층 (예를 들면, 회로기판상에 반도체칩을 고정시키기 위한 접착수지층 및 땜납 레지스트층과 같은 수지층) 을 통하여 회로기판의 표면에 반도체칩이 구성되도록 하기 위해 구성된 본 발명의 반도체 장치 제조방법은:
(a) 수분 배출구가 형성되는 표면의 영역상에 개구된 수분 배출구의 입구를 커버링하기 위한 보호용 가배선을 형성하는 단계;
(b) 단계 (a) 후에, 중간층을 통해 반도체칩을 표면에 장착하는 단계;
(c) 단계 (a) 후에, 회로기판을 통해 표면의 반대쪽으로부터 수분 배출구를 형성하는 단계; 및
(d) 단계 (b) 후에, 수분 배출구를 통해 보호용 가배선을 제거하는 단계를 포함한다.
이 구성에 의하면, 단계 (a) 에서, 표면에 개구된 수분 배출구의 입구를 커버링하는 보호용 가배선이 수분 배출구가 형성되는 표면의 영역에 형성되고, 그 후, 단계 (a) 후의 단계 (b) 에서, 반도체칩이 중간층을 통하여 표면에 장착된다. 그 후, 단계 (a) 후의 단계 (c) 에서, 수분 배출구가 회로기판의 표면의 반대쪽으로부터 형성된다. 수분 배출구가 레이저빔을 이용하여 형성되고, 그 형성이 레이저빔이 회로기판을 통과하여 보호용 가배선에 도달할 때 끝난다. 그 후, 단계 (b) 후의 단계 (d) 에서, 보호용 가배선이 수분 배출구를 통해 제거된다. 이것은 예를 들면, 에칭에 의해 수분 배출구를 통해 행해진다. 수분 배출구들과 연결되고, 보호용 가배선처럼 형성된 이 구멍부분은 이 단계들의 결과로서 형성된다.
결과적으로, 단계 (b) 에서 중간층에 포함된 재료들, 예를 들면 회로기판상에 반도체칩을 고정하는 접착수지층 및 땜납 레지스트과 같은 접착 재료들이 수분 배출구를 통해 흘러나오는 것을 방지한다.
또한, 작업이 레이저빔이 회로기판을 통과하여 보호용 가배선에 도달할 때 끝날 것이기 때문에, 단계 (c) 에서 레이저빔이 회로기판에 있는 수분 배출구를 형성하는데 이용될 때, 천공작업의 종료점을 결정하는 것은 용이하다. 이것은 반도체칩이 손상되는 것을 방지하고, 기판상에 레이저빔의 조사에 기인하여 그 특성들이 열악해지는 것을 방지한다. 또한, 외부 공기에 대한 노출에 기인한 반도체칩의 수분 레지스트의 열화를 방지할 수 있다.
또한, 보호용 가배선을 제거함으로써 형성된 구멍부분이 수분 배출구의 직경보다 넓은 폭을 갖도록 보호용 가배선이 반도체칩을 장착하기 위한 표면상에 개구된 수분 배출구 입구의 커버링을 위해 형성된다. 따라서, 이것은 구멍부분의 폭이 수분 배출구의 직경만큼 되는 경우와 비교하여, 수분 배출구의 직경을 확장하지 않고 구멍부분 및 반도체 장치의 수분 배출구를 통해 효율적으로 수분을 배출하는 것을 가능하게 한다. 그따라서, 이것은, 예를 들면 중간층, 또는 반도체 장치 내부를 리플로우잉 공정에서 발생된 증기의 확장에 의해 몰드 수지가 회로기판으로부터 벗겨지는 것을 적절히 방지하는 것을 방지한다.
수분 배출구가 형성되고, 표면상에 중간층 (예를 들면, 반도체칩을 회로기판에 고정하는 접착수지층이 제공된 회로기판 또는 땜납 레지스트층과 같은 수지층) 을 통해 반도체칩이 장착된 회로기판을 포함하는 본 발명에 따른 반도체 장치 제조방법은,
(a) 표면에 수분 배출구를 형성하는 단계;
(b) 단계 (a) 후에, 표면에 개구된 수분 배출구 입구의 커버링을 위한 보호용 가배선을 표면에 형성하는 단계;
(c) 단계 (b) 후에, 중간층을 통해 반도체칩을 표면에 장착하는 단계; 및
(d) 단계 (c) 후에, 수분 배출구를 통해 보호용 가배선을 제거하는 단계를 포함한다.
이 구성에 의하면, 단계 (c) 에서, 보호용 가배선이 표면상에 개구된 수분 배출구의 입구를 커버링하기 때문에, 중간층에 포함된 재료들 예를 들면, 반도체칩을 회로기판상에 고정하는 접착수지층 및 땜납 레지스트과 같은 수지 재료들이 수분 배출구를 통해 흘러나오는 것을 방지하는 것이 가능하다.
또한, 예를 들어, 레이저빔을 이용하여 수분 배출구가 형성될 때, 단계 (c) 전에 단계 (a) 를 실행하는 것은 회로기판상의 레이저빔 조사에 기인하여 반도체칩이 손상되고 그 특성들이 열악해지는 것을 방지한다. 또한, 외부 공기에 대한 노출에 기인한 반도체칩의 수분 레지스트의 저하를 방지하는 것이 가능하다.
또한, 보호용 가배선을 제거하기 위해 수분 배출구의 직경보다 넓은 폭을 갖도록 보호용 가배선이 반도체칩을 장착하기 위한 표면상에 개구된 수분 배출구의 입구를 커버링을 위해 형성된다. 따라서, 구멍부분의 폭이 수분 배출구의 직경만큼 되는 경우에 비하여 수분 배출구의 직경을 확장하지 않고 구멍부분 및 반도체 장치의 수분 배출구를 통하여 효율적으로 수분을 배출하는 것이 가능하다. 이것은 예를 들면, 반도체 장치의 내부의 리플로우잉 공정에서 발생된 수증기의 확장에 기인하는 중간층 또는 몰드 수지가 회로기판으로부터 벗겨지는 것을 적절히 방지하는 것을 가능하게 한다.
수분 배출구가 형성되고, 중간층 (예를 들면, 반도체칩을 회로기판상에 고정시키기 위한 접착수지층 또는 땜납 레지스트층과 같은 수지층) 을 통해 표면상에 반도체칩이 장착되는 회로기판을 포함하는 본 발명의 반도체 장치 제조방법은 다음 단계를 포함한다.
(a) 보호용 가배선 및 수분 배출구를 형성하는 단계로서, 상기 보호용 가배선은 상기 표면상에 개구된 수분 배출구의 입구를 커버링하기 위해 형성되고, 상기 수분 배출구는 회로기판을 통해 형성되는 단계;
(b) 단계 (a) 후에, 중간층을 통해 반도체칩을 표면에 장착하는 단계; 및
(c) 단계 (b) 후에, 수분 배출구를 통해 보호용 가배선을 제거하는 단계를 포함한다.
이 구성에 의하면, 보호용 가배선이 표면에 있는 입구의 코팅을 위해 형성되고, 수분 배출구가 회로기판을 통해 형성된다. 단계 (a) 에서, 보호용 가배선의 형성 또는 수분 배출구의 형성이 다른 부분의 형성 전에 행해질 수 있다. 그 후, 단계 (a) 후의 단계 (b) 에서, 반도체칩이 중간층을 통해 표면상에 장착될 수 있고, 단계 (b) 후의 단계 (c) 에서, 보호용 가배선이 예를 들면 에칭에 의해 수분 배출구를 통하여 제거될 수 있다.
결과적으로, 보호용 가배선이 표면상에 개구된 수분 배출구의 입구를 커버링하기 때문에, 단계 (b) 에서 중간층에 포함된 재료들 예를 들면 회로기판상에 반도체칩을 고정하는 접착수지층 및 땜납 레지스트과 같은 접착 재료들이 수분 배출구를 통해 흘러나오는 것을 방지할 수 있다.
또한, 예를 들어, 레이저빔을 이용하여 수분 배출구가 형성될 때, 단계 (b) 전에 단계 (a) 를 실행하는 것은 회로기판상의 레이저빔 조사에 기인하여 반도체칩이 손상되고 그 특성들이 열악해지는 것을 방지한다.
또한, 보호용 가배선을 제거하기 위해 수분 배출구의 직경보다 넓은 폭을 갖도록 보호용 가배선이 반도체칩을 장착하기 위한 표면상에 개구된 수분 배출구의 입구를 덮기 위해 형성된다. 따라서, 구멍부분의 폭이 수분 배출구의 직경만큼 되는 경우에 비하여 수분 배출구의 직경을 확장하지 않고 구멍부분 및 반도체 장치의 수분 배출구를 통하여 효율적으로 수분을 배출하는 것이 가능하다. 이것은 예를 들면, 반도체 장치의 내부의 리플로우잉 공정에서 발생된 수증기의 확장에 기인하는 중간층 또는 몰드 수지가 회로기판으로부터 벗겨지는 것을 적절히 방지하는 것을 가능하게 한다.
첨부 도면을 통하여 본 발명의 특징과 이점들을 설명한다.
실시예 1
도 1 내지 3 에 따라, 본 발명의 실시예가 이하에서 설명된다.
도 1 (a) 가 나타내는 바와 같이, 본 발명의 반도체 장치는 반도체칩 1 이 접착수지층 (중간층) (3) 이 회로기판 (2) 의 상부 표면에 고정되도록 구성된다. 특정 배선 패턴을 갖는 금속 배선 (4) 이 회로기판 (2) 의 상부 표면에 형성되고, 회로기판의 하부 표면에 많은 땜납 볼 (5) 들이 출력 단자들로써 제공된다. 각 땜납 볼 (5) 은 회로기판 (2) 에 형성된 천공 (6) 을 통해 해당 금속 배선 (4) 에 연결된다. 땜납 볼들 (5) 은 반도체칩 (1) 의 하부 표면의 모서리를 따라 제공된다.
또한, 다수의 수분 배출구들 (7) (천공들) 이 회로기판 (2) 을 통해 제공된다. 수분 배출구 (7) 의 입구의 직경보다 넓은 구멍부분 (8) 이 접착수지층 (3) 이 수분 배출구 (7) 에 드러나는 부분에 형성된다. 구멍부분 (8) 이 홈처럼 형성되고, 다수의 수분 배출구들 (7) 을 연결한다. 수분 배출구 (7) 가 회로기판 (2) 즉, 반도체칩 (1)의 중심에 또는 그 주변에 형성되고, 땜납 볼 (5) 에 연결된 금속 배선 (4) (랜드) 이 중심에 제공된다면, 수분 배출구 (7) 가 금속 배선들 (4) (랜드) 사이에 형성된다.
이 반도체 장치는 플립칩 연결을 채택하고, 따라서, 반도체의 연결면이 회로기판 (2) 에 면하게 된다. 전극 (도면에 미도시) 이 연결면상에 제공되고, 전극상에 형성된 돌출 전극 (9) 이 회로기판 (2) 의 전극에 연결된다. 또한, 반도체칩 (1) 이 회로기판 (2) 의 상부 표면에 제공된 수지 몰드 층 (10) 으로 코팅되고, 그것에 의해 보호된다.
상기와 같이 구성된 반도체 장치 제조방법이 개시된다.
우선, 도 2 (a) 가 나타내는 바와 같이, 땜납 (5) 을 장착하기 위한 천공 (6) 이 회로기판 (2) (회로기판 (2) 에 대한 기초 재료) 상에 형성된다.
그 후, 도 2 (b) 가 나타내는 바와 같이, 금속 배선 (4) 및 구멍부분 (8) 을 형성하기 위한 보호용 가배선 (11) 이 회로기판 (2) (회로기판 (2) 에 대한 기초 재료) 의 반도체칩 (1) 의 탑재면 (상부 표면) 상에 형성된다. 금속 배선 (4) 이 땜납 볼 (5) 를 장착하기 위한 천공 (6) 을 코팅하도록 형성된다. 보호용 가배선 (11) 이 이 후의 공정에서 수분 배출구 (7) 가 형성되는 영역을 코팅하기 위해 형성된다. 통상, 금속 배선 (4) 및 보호용 가배선 (11) 은 구리로 제조된다.
그 후, 도 2 (c) 가 나타내는 바와 같이, 접착층 (3) 이 되는 이방성의 (anisotropy) 도전성 접착수지층 (12) 이 회로 기판 (2) 에 제공된다. 이 이방성의 도전성 접착수지 (12) 는 통상 시트 또는 페이스트의 형태로 제공된다. 시트의 형태로 제공될 때, 수지 (12) 는 가열 도구에 의해 회로기판 (2) 에 의해 압축-본딩된다. 페이스트로 제공될 때, 수지층 (12) 이 분배 (dispensing) 또는 프린팅에 의해 회로기판 (2) 에 제공된다. 도면은 시트의 형태로 제공될 때의 경우를 나타낸다.
다음, 도 2 (d) 가 나타내는 바와 같이, 반도체칩 (1) 의 전극상에 형성된 돌출 전극 (9) 이 회로기판 (2) 의 전극과 함께 정렬되고, 그 후, 이 둘은 서로 접하도록 되고, 가열되어 접착수지층 (3) 이 되는 이방성의 도전성 접착수지 (12) 를 경화시킨다.
돌출 전극 (9) 의 회로기판 (2) 전극과의 연결은 돌출 전극 (9) 를 회로기판 (2) 의 전극에 압축-본딩함으로써 행해질 수 있고, 돌출 전극 (9) 이 금으로 제조된다면, 접착수지층 (3) 을 가열시키고, 그에 따라 경화시킴으로써 행해질 수 있다. 돌출 전극 (9) 이 납으로 제조된다면, 상기 연결은 납을 녹여 전극 (9) 을 회로기판 (2) 의 전극에 납땜함으로써 행해질 수 있다. 부수적으로, 상기 연결을 위해 어떤 종류의 연결 방법을 이용하는 것이 가능하다. 그러나, 접착수지층 (3) 이 상기와 같이 플립칩 연결을 확립하기 위해 이용되지 않는다면, 수지가 반도체칩 (1) 과 회로기판 (2) 사이의 갭에 삽입되어야 하고, 이들 둘이 연결된 후에 경화된다.
그 후, 도 2 (e) 에서 나타나는 바와 같이, 수지 몰드 층 (10) 이 반도체칩 (1) 이 장착되는 회로기판 (2) 의 표면 (상부 표면) 을 수지를 이용하여 밀봉함으로써 형성된다. 이 수지 몰드 층 (10) 은 필요한 기초상에 형성된다. 트랜스퍼 몰딩 (transfer molding) 과 같은 종래의 방법들 및 유동성 수지를 프린팅함으로써 경화시키는 방법이 수지 몰딩의 방법으로써 이용될 수 있다.
그 후, 도 2 (e) 가 나타내는 바와 같이, 수분 배출구 (7) 가 레이저빔을 회로기판의 이면으로부터 조사함으로써 보호용 가배선 (11) 이 형성되는 회로기판 (2) 의 하부 표면의 영역에 형성된다. 레이저빔의 조사는 레이저빔이 회로기판 (2) 의 기초 재료를 제거하고, 보호용 가배선 (11) 에 도달할 때에 중지된다.
그 후, 도 3 (a) 가 나타내는 바와 같이, 땜납 볼 (5) 이 땜납 볼 (5) 을 장착하기 위한 랜드 (금속 배선 (4)) 에 장착된다. 즉, 땜납 볼 (5) 이 천공 (6) 에 제공되고, 땜납 볼 (5) 은 천공 (6) 을 통해 랜드 (금속 배선 (4)) 에 연결된다. 그런데, 이 실시예에서, 땜납 볼 (5) 은 수분 배출구 (7) 가 형성된 후에 장착되지만, 이 공정은 수분 배출구 (7) 가 형성되기 전에 수행된다.
그 후, 도 3 (b) 가 나타내듯이, 수분 배출구 (7) 를 통해 보호용 가배선 (11) 을 제거함으로써 구멍부분 (8) 이 형성된다. 상기에 언급한 바와 같이, 보호용 가배선 (11) 이 구리로 만들어지기 때문에, Yamatoya & Co.,Ltd에 의해 제조된 알카에치 (Alcaetch; 상품명), Meltex Inc.에 의해 제조된 Aprocess (상품명) 등이 땜납 볼 (5) 을 용융시키지 않고 보호용 가배선 (11) 을 에칭하는데 이용될 수 있다.
도 1 (a) 에 나타난 반도체 장치가 상기 공정에 의해 얻어진다. 비록 수지 몰드 층 (10), 접착수지층 (3) 및 회로기판 (2) 에 포함된 수분은 증기가 되어 팽창되지만, 반도체 장치는 리플로우잉에 의해 또 다른 팩키징된 기판에 장착될 때, 구멍부분 (8) 및 수분 배출구 (7) 를 통해 을 통해 적절히 수분을 배출할 수 있다.
이 실시예에서, 회로기판 (2) 에 형성된 수분 배출구 (7) 의 직경보다 더 넓은 폭을 갖는 접착수지층 (3) 에 형성된 구멍부분 (8) 이 수분 배출구 (7) 의 직경만큼의 폭을 갖는 구멍부분 (8) 보다 수분을 더 적절히 배출할 수 있다. 따라서, 수분이 적절히 배출될 수 있고, 이것은 예를 들면, 접착수지층 (3) 또는 수지몰드 층 (10) 이 회로기판 (2) 으로부터 벗겨지는 것을 적절히 방지할 수 있다. 또한, 반도체칩 (1) 의 표면이 외부에 노출되는 접착수지층 (3) 으로 코팅되어 있기 때문에 반도체칩 (1) 의 수분 레지스트가 저하되지 않는다.
또한, 레이저빔이 보호용 가배선 (11) 에 도달할 때, 작업이 종료될 것이기 때문에, 효율적으로 상기 작업을 수행할 수 있는 회로기판 (2) 의 수분 배출구 (7) 를 형성하는데 이용될 때, 레이저빔에 의한 천공작업의 종료점을 결정하는 것이 용이하다. 또한, 보호용 가배선 (11) 때문에 레이저빔이 종료점으로부터 더 진행할 수 없기 때문에, 레이저빔의 조사로부터 반도체칩 (1) 을 보호하는 것이 가능하다.
따라서, 반도체칩 (1) 의 연결면이 회로기판 (2) 에 면하게 되는 플립칩형 연결을 이용하는 반도체 장치를 제조하는 방법에 특히 이용되는 것이 바람직하다.
부수적으로, 상기 제조방법은 바람직하게는, 단지, 땜납 볼 (5) 을 장착하기 위한 랜드의 장착 표면이 땜납 볼 (5) 을 장착하는 순간에 흡수성 (wettability) 를 개선하기 위해 니켈 및 금으로 도금되도록 구성된다. 이 후에 개시되는 실시예 2 는 수분 배출구 (7) 가 회로기판 (2) 에 미리 형성되는 방법을 예시한다. 이 경우, 구리로 제조된 금속 배선 (4) 이 니켈 및 금으로 도금된다면, 수분 배출구 (7) 에서 노출된 금속 배선 (4) 의 부분이 또한 도금되고, 이것은 이 후의 공정에서 금속 배선 (4) 의 에칭을 방해한다. 따라서, 수분 배출구 (7) 에서 노출된 구리가 도금되지 않도록 처리할 필요가 있다. 한편, 수분 배출구 (7) 가 마지막 공정에서 (정확히는 구멍부분 (8) 을 형성하는 공정 전에) 형성될 수 있는 본발명에서와 같은 제조방법에서 금속 배선 (4) 의 특별한 처리가 반드시 필요한 것은 아니다.
실시예 2
도 4 및 5 에 따라, 본 발명의 또 다른 실시예가 설명된다.
도 4 가 나타내는 바와 같이, 본 발명의 반도체 장치가, 상부 반도체가 (21), 하부 반도체가 (22) 인 두개의 층으로 된 반도체칩이 제공되도록 구성된다. 반도체칩 (21) 이 반도체칩 (1) 의 경우와 같이 플립칩 연결을 이용함으로써 회로기판 (2) 에 제공되고, 반도체칩 (22) 이 그것의 비연결면을 하방으로 향하게 한 상태로 반도체칩 (21) 에 제공된다. 반도체칩 (21) 및 (22) 는 내부 칩 접착층 (23) 에 의해 서로 부착된다. 반도체칩 (22) 은 다수의 전극들 (24) 을 그 상부 표면에 갖고, 이 전극들 (24) 의 각각은 배선 (25) 를 이용하는 배선 본딩에 의해 회로기판 (2) 상의 금속 배선 (4) 에 연결된다. 회로기판 (2) 에 제공된 수분 배출구 (7), 구멍부분 (8) 을 포함하는 접착수지층 (3) 등과 같은 이 반도체 장치의 다른 부분의 구성은 도 1 (a) 에 나타난 상기의 반도체 장치의 구성과 동일하다.
상기와 같이 구성된 반도체 장치 제조방법이 설명된다. 부수적으로, 이하의 제조방법이 단지 반도체칩 (21) 즉, 도 1 (a) 에 나타난 반도체 장치를 포함하는 반도체 장치에 응용될 수 있다.
우선, 도 5 (a) 에 나타나는 바와 같이, 땜납 볼 (5) 을 장착하기 위한 천공 (6) 및 수분 배출구 (7) 가 회로기판 (2) (회로기판 (2) 의 기초재료) 상에 형성된다. 드릴 또는 레이저빔으로, 또는 다이 (die) 등을 이용하여 펀칭함으로써 천공 (6) 및 수분 배출구 (7) 를 형성하는 것이 가능하다.
회로기판 (2) (회로기판 (2) 가 되는 기초재료) 가 구리 필름의 적층구조로 (laminated) 되고, 그 후, 도 5 (b) 에 나타나는 바와 같이, 구리 필름이 에칭되어, 금속 배선 (4) 및 보호용 가배선 (11) 이 반도체 장치 (1) 를 장착하기 위한 회로기판 (2) 의 표면에 형성된다. 금속 배선 (4) 이 땜납 볼 (5) 을 장착하기 위한 랜드에 연결된다. 회로기판 (2) 에서, 회로기판 (2) 의 상부 표면의 금속 배선 (4) 이 천공을 코팅하도록 형성되고, 보호용 가배선 (11) 이 수분 배출구 (7) 를 코팅하도록 상부 표면에 형성된다. 또한, 하나 이상의 보호용 가배선 (11) 이 다수의 수분 배출구 (7) 를 연결하도록 형성된다.
통상, 금속 배선 (4) 및 보호용 가배선 (11) 이 구리로 제조된다. 또한, 금속 배선 (4) 이 필요한 기초상에서 니켈 및 금으로 도금되고, 보호용 가배선 (11) 은 금속 배선 (4) 의 도금 공정에서 도금되지 않도록 처리된다. 그런데, 플립칩 연결에서 레지스트의 가능한 감소를 위해 금속 배선 (4) 의 상부 표면은 바람직하게는 금으로 된 층이다.
그 후, 도 5 (c) 에 나타나듯이, 접착수지층 (3) 이 되는 이방성의 도전성 접착수지층 (12) 이 도 2 (c) 에서 나타난 상기의 공정에서처럼 회로기판 (2) 상에 제공된다.
그 후, 반도체칩 (21) 의 전극상에 형성된 돌출 전극 (9) 회로기판 (2) 의 전극과 함께 배열되고, 그 후, 이 둘은 서로 접촉되고 가열되어 이방성의 도전성접착수지층 (12) 를 경화시켜 접착수지층 (3) 을 형성한다. 돌출 전극 (9) 및 회로기판 (2) 의 전극 사이의 연결은 실시예 1 에 개시된바와 같다.
그 후, 도 5 (d) 에 나타나는 바와 같이, 칩 (22) 의 비연결면은 하부로 향한 상태로 반도체칩 (22) 이 반도체칩 (21) 의 상부 표면 (비연결면) 에 장착되고, 이 둘은 내부 칩 접착층 (23) 에 의해 서로 부착한다. 접착시트 또는 페이스트가 내부 칩 접착층 (23) 으로 이용된다.
그 후, 반도체 (22) 의 전극 (24) 이 배선 (25) 를 이용하는 배선 본딩에 의해 회로기판 (2) 에 연결된다.
그 후, 반도체칩을 장착하기 위한 회로기판 (2) 의 표면이 수지 몰드 층 (10) 으로 코팅된다.
그 후, 땜납 볼 (5) 이 상기의 공정에서와 같이 장착되고, 동시에 구멍부분 (8) 이 수분 배출구 (7) 를 통한 에칭을 통해 보호용 가배선 (11) 을 제거함으로써 형성된다.
도 4 에서 나타난 반도체 장치가 상기 공정에 의해 얻어진다. 이 반도체 장치는 수분 배출구 (7) 및 구멍부분 (8) 에 의해, 상기의 반도체 장치만큼이나 효율적으로 수분을 배출한다. 또한, 레이저빔 등을 이용하여 수분 배출구 (7) 를 형성하는 때에, 이 방법에 의해 제조된 반도체칩 (21) 이 상기의 제조방법의 반도체에서와 같이, 보호용 가배선 (11) 에 의해 보호된다.
실시예 3
도 6 및 7 에 따라, 본 발명의 또 다른 실시예가 설명된다.
도 6 에서 나타내는 바와 같이 본 실시예의 반도체 장치가 2개의 면을 가진 회로기판 (31) 이 제공되고, 배선 본딩형 반도체칩 (32) 이 또한 그 위에 장착되도록 구성된다.
도면은 땜납 레지스트 (34) 가 2개의 면을 가진 회로기판 (31) 상에 형성되는 것을 나타내지만, 이것이 항상 필요한 것은 아니다. 예를 들면, 부수적으로, 땜납 레지스트 (34) 가 형성되지 않을 때, 접착수지층 (3) 이 또한 땜납 레지스트 (34) 가 형성되기로 예정되었던 영역에 형성되고, 구멍부분 (8) 이 접착수지층 (3) 에 형성된다.
금속 배선 (4) 이 2개의 면을 가진 회로기판 (31) 의 상부 표면 (반도체칩 (32) 을 장착하기 위한 표면) 및 하부 표면에 형성되고, 출력 단자인 땜납 볼 (5) 을 장착하기 위한 랜드 (33) 가 형성된다. 부수적으로, 여기에 설명된 구성이, 상부 표면 및 하부 표면이 회로 패턴 (금속 배선 (4), 랜드 (33)) 층을 갖는, 반도체 장치가 2개의 면을 가진 회로기판 (31) 을 포함하는 경우이긴 하지만, 반도체 장치는 2개의 면을 갖는 회로기판 (31) 대신에 3개 이상의 회로 패턴층을 갖는 다수의 층을 갖는 기판이 제공되도록 구성될 수 있다.
본 발명의 반도체 장치에서 금속 배선 (4) 이 2개의 면을 가진 회로 기판 (31) 의 상부 표면에 형성되고, 또한, 땜납 레지스트층 (중간층) (34) 가 형성된다. 랜드 (33) 가 2개의 면을 가진 회로기판 (31) 의 하부 표면에 형성되고, 땜납 레지스트층 (35) 이 랜드 (33) 들 사이에 형성된다.
수분 배출구 (7) 가 2개의 면을 가진 회로기판 (31) 에 형성되고, 또한, 구멍부분 (8) 이 기판 (31) 의 땜납 레지스트층 (34) 에 형성된다.
또한, 반도체칩 (32) 이 접착수지층 (3) 을 통해 2개의 면을 가진 회로기판 (31) 에 장착되고, 반도체칩 (32) 의 전극 (24) 이 배선 (25) 에 의해 (배선 본딩) 2개의 면을 가진 회로기판 (31) 에 연결된다.
상기와 같이 구성된 본 발명의 제조방법이 이하에서 설명된다.
도 7 (a) 에서 나타나는 바와 같이, 우선, 2개의 면을 가진 회로기판 (31) (2개의 면을 가진 회로기판 (31) 의 기초 재료) 상부 표면상에, 금속 배선 (4) 이 형성되고, 동시에 보호용 가배선 (11) 이 형성되어 수분 배출구 (7) 가 이후의 공정에서 형성되는 영역을 코팅한다. 2개의 면을 가진 회로기판 (31) (2개의 면을 가진 회로기판 (31) 의 기초 재료) 의 하부 표면상에, 땜납 볼 (5) 을 장착하기 위한 랜드 (33) 가 형성된다. 금속 배선 (4) 및 랜드 (33) 는 통상 구리로 제조된다.
그 후, 2개의 면을 가진 회로기판 (31) 의 상부 표면에서, 땜납 레지스트층 (34) 가 금속 배선 (4) 및 보호용 가배선 (11) 상에 형성되고, 2개의 면을 가진 회로기판 (31) 의 하부 표면에서, 땜납 레지스트 (35) 가 랜드들 (33) 사이에 형성된다.
금속 배선 (4) 이 니켈 및 금으로 코팅된다. 배선 본딩을 수행하기 위해, 금속 배선 (4) 의 상부 표면은 바람직하게는 금으로 된 층이다. 니켈 및 금 코팅은 땜납 레지스트층 (34) 및 (35) 이 형성된 후에 행해진다. 이로 인해, 구리로 제조된 보호용 가배선 (11) 이 이후의 공정에서 에칭될 때, 니켈과 금이 땜납 레지스트층 (34) 에 남지 않게 되기 때문에, 보호용 가배선 (11) 이 도금되지 않고, 따라서, 수분이 적절히 배출될 수 있다.
그 후, 도 7 (b) 에서 예시되는 바와 같이, 접착수지층 (3) 의 (통상 시트 또는 페이스트로 제공되는) 접착제가 2개의 면을 가진 회로기판 (31) 에 제공된다. 그 제공 방법은 상기와 같다.
그 후, 반도체칩 (32) 이 접착수지층 (3) 에 장착되고, 반도체칩 (32) 의 전극 (24) 및 2개의 면을 가진 회로기판 (31) 이 배선 (25) 에 의해 (배선 본딩) 연결된다.
그 후, 수지 몰드 층 (10) 이 반도체칩 (32) 을 장착하기 위한 2개의 면을 가진 회로기판 (31) 의 표면상에 형성되고, 반도체칩 (32) 및 배선 (25) 가 코팅된다. 수지 몰드 층 (10) 을 형성하는 방법은 상기와 같다.
그 후, 도 7 (c) 에서 나타나듯이, 수분 배출구 (7) 가 레이저빔을 이용함으로써 형성된다. 수분 배출구 (7) 를 형성하는 방법은 상기와 같다.
그 후, 보호용 가배선 (11) 이 수분 배출구 (7) 를 통한 에칭에 의해 제거되고, 구멍부분 (8) 이 형성된다. 이 공정에서 유용한 에칭 용액의 유형은 상기와 같다.
도 6 에서 나타난 반도체 장치는 상기 공정에 의해 얻어진다. 이 반도체 장치를 팩키징하는 방법은 랜드 그리드 어레이 팩키지 (land grid array package) 로 불려진다. 이 반도체 장치는 수분 배출구 (7) 및 구멍부분 (8) 에 의해 상기의 반도체 장치만큼이나 효율적으로 수분을 배출한다. 또한, 레이저 등을 이용하여 수분 배출구 (7) 를 형성하는 순간에, 이 방법에 의해 제조된 반도체칩 (32) 은 상기의 제조방법의 반도체칩에서와 같이 보호용 가배선 (11) 에 의해 보호된다.
본 발명의 반도체 장치는 수분 배출구들이 형성되어 구멍부분이 형성되어 그것을 연결하도록 구성될 수 있다.
이 구성에 의하면, 회로기판을 통해 형성된 배출구들이 중간층에서 형성된 구멍부분에 의해 연결되기 때문에, 반도체 장치는 구멍부분 및 배출구들을 통해 효율적으로 수분을 배출할 수 있다.
본 발명의 반도체 장치는 반도체칩이 몰드 수지층으로 코팅되도록 구성될 수 있다.
이 구성에 의하면, 반도체칩이 몰드 수지층으로 코팅되지만, 반도체 장치가 구멍부분 및 수분 배출구들을 통해 적절히 수분을 배출할 수 있다.
반도체 장치 제조방법은 보호용 가배선 및 수분 배출구를 형성하는 단계에서, 수분 배출구들이 형성되고, 보호용 가배선이 형성되어 그것을 연결하도록 구성될 수 있다.
이 구성에 의하면, 회로기판을 통해 형성된 수분 배출구들이 보호용 가배선에 연결되기 때문에, 보호용 가배선을 제거함에 의해 중간층에 형성된 구멍부분은 수분 배출구들을 연결한다. 이로 인하여, 반도체 장치는 구멍부분 및 수분 배출구들을 통해 효율적으로 수분을 배출할 수 있다.
본 발명의 반도체 장치 제조방법은 수분 배출구가 레이저빔을 이용하여 형성되도록 구성될 수 있다.
이 구성에 의하면, 보호용 가배선을 형성하는 단계는 회록기판을 형성하는 단계에 포함될 수 있다. 이로 인하여, 공정의 수의 증가를 피할 수 있다.
본 발명의 반도체 장치의 제조방법은 레이저빔을 이용하여 수분 배출구가 형성될 수 있도록 구성될 수 있다.
즉, 반도체 장치 제조방법은 작업을 효율적으로 수행하는 레이저빔을 이용하여 수분 배출구를 형성하는 구성에 적합하고, 제조방법은 반도체칩 상의 레이저빔 조사에 기인하여 반도체칩이 손상되고, 그 특성들이 열악해지는 것을 방지할 수 있다.
본 발명의 반도체 장치 제조방법은 반도체칩이 플립칩이도록 구성될 수 있다.
즉, 반도체 장치 제조방법은 회로기판의 연결면을 회로기판에 면하도록 함 (플립칩) 으로써 반도체칩을 회로기판에 장착하는 구성에 적합하고, 수분 배출구를 형성하는 단계에서 제조방법은 반도체칩의 연결면이 손상되는 것 등을 확실히 방지한다.
본 발명은, 리플로우잉할 때에 확실하고 효율적으로 수분을 외부로 배출할 수 있는 반도체 장치를 제공하고 유동성이 큰 접착제들을 이용하여 다양한 연결 방법들 및 그 제조방법을 제공한다.
금속 배선들은 회로기판의 표면에 장착되고, 또한, 몇몇 배선들은 이후의 단계에서 형성된 수분 배출구를 코팅하도록 형성된다. 땜납 볼을 장착하기 위한천공이 이후의 단계에서 형성될 수 있다. 또한, 연결 단자와 떨어져서, 땜납 레지스트층이 반도체칩이 장착되는, 필요한 기초상의 회로기판의 표면의 배선상에 형성될 수 있다.
접착시트 또는 페이스트가 중간층과 같은 회로기판상에 제공되고, 그 후, 배선 본딩의 경우에 다이 본드 페이스트 및 다이 본드 시트를 이용하여, 또는 플립칩의 경우에는 이방성의 도전성 접착제 또는 절연 접착제를 이용하여 반도체칩이 장착된다. 또는, 반도체칩이 이 접착제들을 이용하지 않고, 플립칩 연결에 의해 장착될 때, 언더필 에이전트라 불리는 유동성 밀봉 수지가 회로기판과 반도체칩 사이의 경계면에 삽입되어 경화될 수 있다. 연결 방법들 및 재료들은 여기에 나타난 것들에 한하지 않는다.
그 후, 필요한 기초상에, 표면이 수지로 몰딩되고, 땜납 볼이 땜납 볼을 장착하기 위한 회로기판의 부분에 장착된다.
그 후, 수분 배출구가 제거될 곳에서 보호용 가배선이 레이저빔 및 드릴을 이용하여 회로기판을 통해 형성된다. 보호용 가배선이 회로기판의 표면에 형성되기 때문에, 레이저빔은 단지 회로기판을 통과하고, 보호용 가배선에서 중지된다.
그 후, 보호용 가배선이 에칭에 의해 수분 배출구를 통해 제거된다. 이로 인하여, 중간층에서, 레이저빔 또는 드릴을 이용하여 생성된 구멍의 직경보다 더 큰 직경을 갖는 수분 배출구를 형성하는 것이 가능하고, 따라서, 리플로우잉시에 수분을 외부로 효율적으로 배출하는 것이 가능하다. 또한, 반도체칩의 표면이 외부 공기에 노출되지 않기 때문에 반도체 장치의 신뢰도를 유지하는 것이 가능하다.
또한, 보호용 가배선이 형성되어 수분 배출구들을 연결한다면, 중간층에서 구멍부분이 운하처럼 형성될 수 있고, 따라서, 리플로우잉시에 수분을 효율적으로 배출할 수 있다. 또한, 에칭 후의 워싱 (washing) 이 더 용이하게 행해질 수 있다.
또는, 땜납 볼을 장착하기 위한 천공 및 수분 배출구가 회로기판을 통해 미리 형성된다. 이 구멍들은 드릴링, 레이저빔의 조사 또는 펀칭 등에 의해 형성될 수 있다. 그 후, 구리 필름과 같은 필름이 회로기판에 접착되어 회로기판에 필요한 보호용 가배선 및 특정 배선 패턴을 형성할 수 있다. 이 공정에서, 보호용 가배선은 회로기판의 표면상에 개구된 수분 배출구의 입구를 커버링해야 한다. 그 후, 반도체칩이 회로기판에 장착되고, 반도체칩이 장착되는 회로기판의 표면 필요한 기초상에서 수지로 몰딩된다. 이들은 배선 본딩 및 플립칩 기술과 같은 반도체칩 장착 방법이고, 접착수지층시트 또는 액체 (중간층) 가 플립칩 구조에서 역시 이용될 수 있다. 그 후, 출력 단자를 형성하기 위해, 출력 단자에 대한 땜납 볼이 출력 단자가 될 특정 장소에 형성될 수 있다. 그 후, 보호용 가배선이 에칭에 의해 수분 배출구를 통하여 제거될 수 있다.
상기 공정들에 의해, 리플로우잉시에 수분을 효율적으로 배출하는 것을 가능하게 하는 수분 배출구 및 구멍부분을 형성하는 것이 가능하고, 또한, 유동성이 큰 접착수지를 중간층으로서 이용하는 반도체 장치의 장착 방법을 채택하는 것을 가능하게 한다.
회로기판의 금속 배선은 플립칩 연결 방법으로 연결시 그 레지스턴스를 감소시키고, 배선 본딩이 가능하도록 통상 니켈 및 금으로 도금된다. 그러나, 보호용 가배선이 이후의 단계에서 에칭되기 때문에, 땜납을 장착하기 위한 표면상에 개구된 수분 배출되는 노출되는 보호용 가배선의 부분은 바람직하게는 도금되지 않는다.
따라서, 회로기판을 통해 미리 수분 배출구를 형성하는 경우에 있어, 수분 배출구에서 노출되는 가배선을 처리하는 것 예를 들면, 레지스트에 의해 그 부분을 코팅하고, 도금 후에 그 가배선의 부분을 제거하여 그 부분이 도금 공정에서 도금되는 것을 방지하는 것이 바람직하다.
또한, 에칭에 의하여 수분 배출구를 통해 제거되는 보호용 가배선의 폭이 수분 배출구의 폭보다 넓거나 또는 보호용 가배선의 면적을 크게 하기 때문에, 수분을 배출하는 통로는 클수록 배출이 용이하게 된다. 또한, 보호용 가배선이 수분 배출구들을 연결하도록 형성되고, 그 후에, 배선이 에칭에 의해 제거되기 때문에, 구멍부분에 면해 있는 중간층의 영역이 더 크게 된다. 결과적으로, 수분도 더 용이하게 배출할 수 있다.
따라서, 개시된 발명으로부터, 동일한 발명이 여러 가지 방법으로 변경될 수 있다는 것이 분명하다. 그 변경들은 발명의 본질 및 범위로부터 벗어나는 것으로 간주되지 않고, 당업자들에게 자명한 그런 모든 수정들은 이 후의 청구범위내에 포함되는 것이다.
본 발명의 반도체 장치에 의하면 반도체 장치를 또 다른 장착 기판에 장착하기 위한 리플로우잉의 순간에, 회로기판을 통해 형성된 수분 배출구를 통하여 장치로부터 수분을 효율적으로 배출할 수 있고,
본 발명의 반도체 장치 제조방법에 의하면 회로기판을 통하여 수분 배출구를 형성하는 천공작업으로부터 반도체칩이 보호되고, 반도체칩이 회로기판에 장착될 때, 회로기판과 반도체칩 사이에 위치한 접착수지층과 같은 중간층들의 재료들이 회로 배출구의 수분 배출구를 통한 누설되는 것을 방지할 수 있다.

Claims (18)

  1. 하나 이상의 수분 배출구가 형성되고, 중간층을 통하여 반도체칩이 장착되는 회로기판을 구비하고,
    하나 이상의 수분 배출구의 직경보다 큰 폭을 갖는 구멍부분이 하나 이상의 수분 배출구와 면하는 중간층의 부분에 형성되는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 구멍부분은 하나 이상의 수분 배출구를 연결하도록 형성되는 것을 특징으로 하는 반도체 장치.
  3. 제 1 항에 있어서,
    상기 반도체칩은 몰드 수지층으로 코팅되는 것을 특징으로 하는 반도체 장치.
  4. 제 1 항에 있어서,
    상기 반도체칩이 플립칩인 것을 특징으로 하는 반도체 장치.
  5. 하나 이상의 수분 배출구가 형성되고, 중간층을 통해 표면상에 장착된 반도체칩이 장착된 회로기판을 포함하는 반도체 장치의 제조방법으로서,
    (a) 하나 이상의 수분 배출구가 형성되는 표면의 영역상에 개구된 하나 이상의 수분 배출구의 입구를 커버링하기 위한 보호용 가배선을 형성하는 단계;
    (b) 단계 (a) 후에, 중간층을 통해 표면에 반도체칩을 장착하는 단계;
    (c) 단계 (a) 후에, 회로기판을 통해 표면의 반대쪽으로부터 수분 배출구를 형성하는 단계; 및
    (d) 단계 (b) 후에, 상기 하나 이상의 수분 배출구를 통해 보호용 가배선을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  6. 제 5 항에 있어서,
    단계 (a) 및 (c) 에서 보호용 가배선은 하나 이상의 수분 배출구를 연결하도록 형성되는 것을 특징으로 하는 반도체 장치 제조방법.
  7. 제 5 항에 있어서,
    보호용 가배선은 단일 단계에서 또 다른 배선과 공통된 재료로 그 다른 배선과 함께 형성되는 것을 특징으로 반도체 장치 제조방법.
  8. 제 5 항에 있어서,
    레이저빔을 이용하여 하나 이상의 수분 배출구가 형성되는 것을 특징으로 반도체 장치 제조방법.
  9. 제 5 항에 있어서,
    상기 반도체칩은 플립칩인 것을 특징으로 반도체 장치 제조방법.
  10. 하나 이상의 수분 배출구가 형성되고, 중간층을 통해 표면상에 반도체칩이 장착된 회로 기판을 포함하는 반도체 장치 제조방법으로서,
    (a) 상기 표면상에 하나 이상의 수분 배출구를 형성하는 단계;
    (b) 단계 (a) 후에, 상기 표면상에 개구된 하나 이상의 수분 배출구의 입구를 커버링하기 위한 보호용 가배선을 상기 표면상에 형성하는 단계;
    (c) 단계 (b) 후에, 중간층을 통해 반도체칩을 상기 표면상에 장착하는 단계; 및
    (d) 단계 (c) 후에, 하나 이상의 수분 배출구를 통해 보호용 가배선을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  11. 제 10 항에 있어서,
    단계 (a) 및 (b) 에서, 보호용 가배선은 하나 이상의 수분 배출구를 연결하도록 형성되는 것을 특징으로 하는 것을 특징으로 하는 반도체 장치 제조방법.
  12. 제 10 항에 있어서,
    레이저빔을 이용하여 하나 이상의 수분 배출구가 형성되는 것을 특징으로 하는 반도체 장치 제조방법.
  13. 제 10 항에 있어서,
    상기 반도체칩은 플립칩인 것을 특징인 것을 특징으로 하는 반도체 장치 제조방법.
  14. 하나 이상의 수분 배출구 형성되고, 중간층을 통해 표면상에 장착되는 반도체칩이 형성된 회로기판을 포함하는 본 발명의 반도체 장치 제조방법으로서,
    (a) 보호용 가배선 및 하나 이상의 수분 배출구를 형성하는 단계로서, 상기 보호용 가배선은, 표면에 개구된 하나 이상의 수분 배출구의 입구를 커버링하기 위해 형성되고, 상기 하나 이상의 수분 배출구는 회로기판을 통해 형성되는 단계;
    (b) 단계 (a) 후에, 중간층을 통해 반도체칩을 표면에 장착하는 단계; 및
    (c) 단계 (b) 후에, 하나 이상의 수분 배출구를 통해 보호용 가배선을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
  15. 제 14 항에 있어서,
    단계 (a) 에서, 상기 보호용 가배선은 하나 이상의 수분 배출구를 연결하도록 형성되는 것을 특징으로 하는 반도체 장치 제조방법.
  16. 제 14 항에 있어서,
    보호용 가배선은 단일 단계에서 또 다른 배선과 공통된 재료로 그 다른 배선과 함께 형성되는 것을 특징으로 반도체 장치 제조방법.
  17. 제 14 항에 있어서,
    하나 이상의 수분 배출구는 레이저빔을 이용하여 형성하는 것을 특징으로 하는 반도체 장치 제조 방법.
  18. 제 14 항에 있어서,
    상기 반도체칩은 플립칩인 것을 특징으로 하는 반도체 장치 제조방법.
KR10-2001-0079578A 2000-12-14 2001-12-14 반도체 장치 및 그 제조방법 KR100452252B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000380860A JP3866033B2 (ja) 2000-12-14 2000-12-14 半導体装置の製造方法
JPJP-P-2000-00380860 2000-12-14

Publications (2)

Publication Number Publication Date
KR20020047019A true KR20020047019A (ko) 2002-06-21
KR100452252B1 KR100452252B1 (ko) 2004-10-08

Family

ID=18848977

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0079578A KR100452252B1 (ko) 2000-12-14 2001-12-14 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6518090B2 (ko)
JP (1) JP3866033B2 (ko)
KR (1) KR100452252B1 (ko)
TW (1) TW518727B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007921A (ja) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP3642765B2 (ja) * 2002-04-19 2005-04-27 沖電気工業株式会社 半導体装置、その製造方法、及び半導体装置の位置測定方法
US6919508B2 (en) * 2002-11-08 2005-07-19 Flipchip International, Llc Build-up structures with multi-angle vias for chip to chip interconnects and optical bussing
US20080150159A1 (en) * 2004-02-11 2008-06-26 Irwin Aberin Semiconductor Package with Perforated Substrate
KR100632257B1 (ko) * 2004-11-09 2006-10-11 삼성전자주식회사 액정 디스플레이 구동용 탭 패키지의 배선 패턴 구조
JP2008084959A (ja) * 2006-09-26 2008-04-10 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US7906860B2 (en) * 2007-10-26 2011-03-15 Infineon Technologies Ag Semiconductor device
CN101944492A (zh) * 2008-10-20 2011-01-12 联合科技公司 板上收缩封装
US9082438B2 (en) 2008-12-02 2015-07-14 Panasonic Corporation Three-dimensional structure for wiring formation
US9070393B2 (en) 2009-01-27 2015-06-30 Panasonic Corporation Three-dimensional structure in which wiring is provided on its surface
US8482137B2 (en) 2009-01-27 2013-07-09 Panasonic Corporation Method of mounting semiconductor chips, semiconductor device obtained using the method, method of connecting semiconductor chips, three-dimensional structure in which wiring is provided on its surface, and method of producing the same
US8397380B2 (en) * 2009-06-01 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling warpage in BGA components in a re-flow process
US8319339B2 (en) * 2009-07-10 2012-11-27 Stmicroelectronics (Tours) Sas Surface-mounted silicon chip
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8522426B2 (en) * 2010-06-05 2013-09-03 Raytheon Company Vent blocking on vented ball grid arrays to provide a cleaner solution barrier
US9036355B2 (en) * 2012-03-29 2015-05-19 Hamilton Sundstrand Corporation Printed wiring board (PWB) for high amperage circuits
KR20130123682A (ko) * 2012-05-03 2013-11-13 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612576A (en) * 1992-10-13 1997-03-18 Motorola Self-opening vent hole in an overmolded semiconductor device
JPH08293524A (ja) * 1995-04-21 1996-11-05 Toshiba Corp 半導体装置およびその製造方法
US5721450A (en) * 1995-06-12 1998-02-24 Motorola, Inc. Moisture relief for chip carriers
JP3176542B2 (ja) 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
TW345710B (en) * 1996-07-31 1998-11-21 Hitachi Chemical Co Ltd Chip supporting substrate for semiconductor package, semiconductor package and process for manufacturing semiconductor package
US6331729B1 (en) * 1996-10-30 2001-12-18 Hitachi Chemical Company, Ltd. Chip supporting substrate for semiconductor package, semiconductor device, and method for manufacturing them
JPH11186294A (ja) * 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法
JP3481117B2 (ja) * 1998-02-25 2003-12-22 富士通株式会社 半導体装置及びその製造方法
JP2000340695A (ja) * 1999-05-28 2000-12-08 Hitachi Chem Co Ltd 半導体パッケージ用チップ支持基板の製造方法及び半導体パッケージ

Also Published As

Publication number Publication date
JP3866033B2 (ja) 2007-01-10
TW518727B (en) 2003-01-21
US6518090B2 (en) 2003-02-11
KR100452252B1 (ko) 2004-10-08
US20020076858A1 (en) 2002-06-20
JP2002184905A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
KR100452252B1 (ko) 반도체 장치 및 그 제조방법
US5798285A (en) Method of making electronic module with multiple solder dams in soldermask window
US6338985B1 (en) Making chip size semiconductor packages
KR100702018B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
CN101283450B (zh) 3d直通硅体系结构的集成微通道
US7422978B2 (en) Methods of manufacturing interposers with flexible solder pad elements
US6594891B1 (en) Process for forming multi-layer electronic structures
US6476331B1 (en) Printed circuit board for semiconductor package and method for manufacturing the same
US6475833B2 (en) Bumpless flip chip assembly with strips and via-fill
US7151050B2 (en) Method for fabricating electrical connection structure of circuit board
KR100298897B1 (ko) 인쇄회로기판제조방법
KR100298985B1 (ko) 반도체장치
KR20100061462A (ko) 도금에 의해 형성되는 포스트를 갖는 상호접속 소자
KR19980042929A (ko) 전자부품의 제조방법
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
JP2008288489A (ja) チップ内蔵基板の製造方法
US7714417B2 (en) Substrate for mounting semiconductor element and method of manufacturing the same
JPH11260954A (ja) 半導体装置およびその製造方法
JP3055669B2 (ja) 樹脂封止型ｂｇａおよびｂｇａ用樹脂封止金型
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
KR20000053570A (ko) 비.지.에이.용 테이프 캐리어 및 그것을 이용한 반도체장치
JP2007012714A (ja) 半導体装置
JP2001332642A (ja) 半導体装置及び半導体装置の製造方法
WO2003100850A1 (fr) Substrat, tableau de connexions, substrat pour boitier a semi-conducteur, boitier a semi-conducteur et leurs procedes de production
KR100237330B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판의 솔더볼 랜드 형성 방법 및 그 구조를 포함하는 인쇄 회로 기판과 볼 그리드 어레이 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee