JP4251104B2 - Ｒｆｉｄタグの製造方法 - Google Patents

Ｒｆｉｄタグの製造方法 Download PDF

Info

Publication number
JP4251104B2
JP4251104B2 JP2004102112A JP2004102112A JP4251104B2 JP 4251104 B2 JP4251104 B2 JP 4251104B2 JP 2004102112 A JP2004102112 A JP 2004102112A JP 2004102112 A JP2004102112 A JP 2004102112A JP 4251104 B2 JP4251104 B2 JP 4251104B2
Authority
JP
Japan
Prior art keywords
metal foil
resin layer
rfid tag
semiconductor chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004102112A
Other languages
English (en)
Other versions
JP2005286269A (ja
Inventor
尚哉 諫田
円 皆川
康介 井上
博 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2004102112A priority Critical patent/JP4251104B2/ja
Priority to TW094104682A priority patent/TWI314293B/zh
Priority to US11/075,798 priority patent/US7190072B2/en
Priority to KR1020050020902A priority patent/KR100739374B1/ko
Priority to DE602005014702T priority patent/DE602005014702D1/de
Priority to EP05005649A priority patent/EP1587029B1/en
Priority to CNB2005100554272A priority patent/CN100414678C/zh
Publication of JP2005286269A publication Critical patent/JP2005286269A/ja
Application granted granted Critical
Publication of JP4251104B2 publication Critical patent/JP4251104B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds

Description

本発明は、個体識別情報（ID情報）がメモリに格納されたＲＦＩＤチップがアンテナに電気的に結合されているＲＦＩＤタグに関する。
従来のＲＦＩＤタグの製造方法の一つが特許文献１（特開２００３−２０３９４６号公報）に記載されている。
特許文献１に記載された製造方法は、まず、ＰＥＴ（ポリエチレンテレフタレート）フィルムの片面にウレタン系樹脂接着剤を介して硬質アルミ箔を重ね、これを１５０℃、５ｋｇ／平方センチメートルの条件で熱ラミネートを経て積層接着させることにより金属箔積層材を製造する。さらに、その熱可塑性樹脂接着剤で金属箔積層材の上を覆う。また、金バンプを備えた半導体ベアチップに超音波を付与し、さらに１５０℃に加熱して、その半導体ベアチップを熱可塑性樹脂接着剤で覆った金属箔積層材の金属箔に接合することが記載されている。
また、一般的なアルミ箔は、圧延ロールによって圧延して製造する。この圧延ロールと接する面は、摩擦により光沢を帯びることが知られている。また、より薄く圧延する場合には、複数枚のアルミ箔を重ね合わせ、その後圧延して製造するが、この製造工程を経たアルミ箔は、圧延ロールに接する面が光沢の度合いが高いブライト面（光沢面）となり、アルミ箔同士が接する面が光沢の度合いが低いマット面（非光沢面）となることが知られている。
特開２００３−２０３９４６号公報
特許文献１に記載された製造方法によるＲＦＩＤタグは、どのようなアルミ箔を使用するのか好ましいのか配慮がされていなかった。
本発明者らは、超音波加振によって摩擦し、金属間の混合層を形成する際に、アルミ系材料を圧延する際に生じた光沢面よりも非光沢面に対する方が印加加重を低くすることができることがわかった。
つまり、本発明の目的は、印加（負荷）荷重を小さくしてＲＦＩＤチップにダメージを与えにくくすることにより、信頼性を向上することにある。
上記目的を達成するための手段を複数含むものであるが、代表的なものが次の通りである。
（１）半導体チップの金バンプを金属箔の非光沢面に押し当て、超音波を印加することによって接合した構造
（２）半導体チップの金バンプを金属箔の圧延条痕の浅い面に押し当て、超音波を印加することによって接合した構造
これらの構造は、負荷荷重が小さくても接合が可能になるので、ＲＦＩＤチップにダメージを与えにくくなるので、信頼性を向上することができる。
特に、上記課題はポリエチレンテレフタレートやポリエチレンナフタレートなどの樹脂フィルムをアンテナとなる金属箔を支持する基材として用いた場合、加重を低減でき、超音波加振時間を短縮できるので生産性の観点から有効である。
本発明によれば、ＲＦＩＤチップにダメージを与えにくくすることにより、信頼性を向上することができる。
以下に、この発明に係るＲＦＩＤタグを製造するのに好適な実施形態を説明する。
図１に、ＲＦＩＤタグの斜視図を示す。
このＲＦＩＤタグ１は、半導体チップ２と、金属箔積層体１０と、保護層兼エッチングレジストとなる樹脂層１１を有する。
半導体チップ２は、４００μｍ角の大きさで、機能面に３００μｍピッチで半径６３μｍの４つの円形の金バンプを備えている。
金属箔積層体３は、２．４５ＧＨｚの周波数の電波を送受信できる形状に加工された金属箔（アルミ箔）１２が、この金属箔の基材となるＰＥＴフィルム１３（ポリエチレンテレフタレートを延伸して形成したフィルム）上に接着されている。また、金属箔１２の形状は、長方形にＬ字状の間隙部を設けた構造である。
図４に、この接合状況を示すが、金バンプは金属箔と電気的に接合され、樹脂層１１は半導体チップの金バンプの廻りを囲む構造となっている。
図２及び図３にこのＲＦＩＤタグの製造フローを示す。
図１のＲＦＩＤタグは、（Ａ）金属箔積層体の製造工程、（Ｂ）樹脂層形成工程、（Ｃ）アンテナパターン製造工程、（Ｄ）超音波実装工程、（Ｅ）インレット個片化工程の順に行うことで製造する。
（Ａ）金属箔積層体の製造工程
まず、２０μｍ厚のアルミ箔１２と、２５μｍ厚のＰＥＴフィルム１３を基材として用意する。
ＰＥＴフィルム１３の片面（図では上面）に、接着剤を介して２０μｍ厚のアルミ箔１２を配置し、１５０℃、圧力５ｋｇ／ｃｍ２の条件でアルミ箔１２の光沢面とＰＥＴフィルム１３とを熱ラミネートすることにより、樹脂層であるＰＥＴフィルムに金属箔が接着され、非光沢面が表面に出た積層体である金属箔積層体１０を形成する。
（Ｂ）樹脂層形成工程
工程（Ａ）で製造した金属箔積層材１０のアルミ箔１２の表面に所要アンテナパターン形状に加工した４〜６μｍ程度の樹脂層１１をグラビア印刷で形成する。この樹脂層１１は次の工程でアルミ箔１２をエッチングにより形成する際に、レジストとして機能する材料を用いる。
この樹脂層１１は、グラビア印刷で形成するだけでなく、金属箔積層材１０のアルミ箔１２の表面にパターン加工せずに光硬化性樹脂を塗布し、マスクを用いて光硬化樹脂を特定のパターンに硬化させ、特定のパターン以外を除去する、所謂一般的なフォトエッチング技術により形成してもよい。この塗布厚は、搭載されるチップのバンプサイズ乃至形状に応じて調整する。
なお、本実施態様では採用していないが、ＰＥＴフィルム１３に樹脂層１１のアンテナパターンを挟み込むようにスプロケット穴を設けるか、予め設けておいてその間に樹脂層１１のパターンを形成するようにしておけば、リールｔｏリールによる生産も可能となる。なお、この工程でスプロケット穴を設ける場合、ＰＥＴフィルム１３にアンテナパターンとは独立した２列の樹脂層１１を樹脂層１１のパターンを挟み込むように形成しておき、パンチャーで樹脂層１１側から金属箔積層体１０を打ち抜くことにより形成することが好ましい。これは、樹脂層１１がパンチャーの刃の潤滑材として機能するからである。
（Ｃ）アンテナパターン製造工程
次に、樹脂層１１のアンテナパターンのレジストから露出する部分のアルミ箔の領域をエッチング処理で除去する。このエッチングによりアンテナが形成される。このエッチングは、エッチングレジストパターン７から露出するアルミ箔の領域を、例えば、エッチング液である塩化第二鉄水溶液に温度５０℃の条件にて晒すことによって行う。
（Ｄ）超音波実装工程
金属箔１２のアンテナパターンが基材となるＰＥＴフィルム１３上に形成された金属箔積層体１０と樹脂層１１とが積層されたものに対して、ＲＦＩＤチップ２を搭載予定位置に位置合わせを行う。
本実施態様では、金属箔１２と樹脂層１１に形成したＬ字の間隙部１４の角が半導体チップ２の中心にくるように配置する。つまり、４つの金バンプ３で間隙部１４を挟み込む構造をしている。この配置は、斜め方向に信号用バンプを配置した場合に、間隙部に２辺が囲まれた金バンプ３の接合領域に一方の信号用バンプを配置することで、他方の信号用バンプが多少ずれても電気的な接続を確保できるので、位置決めの自由度を向上させることができるものである。
次に、金バンプ３を樹脂層１１に圧力をかけて押し付け、ＲＦＩＤチップ２の上面に５００μｍ角のホーン４を当て、金バンプの被搭載面に超音波５を付与する。
この超音波の振動により、金バンプ４は樹脂層１１を押しのけ、アルミ箔１２と接触し、接合する。この際の温度設定は、ＰＥＴフィルム１３のガラス転移点よりも低い温度である室温で行う。また、超音波は、負荷加重０．２ｋｇで、振動数６３．５ｋＨｚ、出力２Ｗで０．５秒程度加える。
なお、本実施形態では室温で超音波を印加したが、ガラス転移点以下であれば、加熱しても構わない。
（Ｅ）インレット個片化工程
次に、樹脂層１１や金属箔１２のパターン、つまりアンテナパターンとほぼサイズで、下端が鋭利な刃となっている金属枠２０を樹脂層１１の上方から下降させることにより、半導体チップ２を搭載したＲＦＩＤタグ（インレット）を個片化する。
尚、上記の実施形態では、積層材１を構成する樹脂基材としてＰＥＴフィルム１３を使用したが、ＰＥＴフィルム１３の代わりにＰＥＮフィルム（ポリエチレンナフタレートを延伸したフィルム）やこれらの混合フィルム（ＰＥＴとＰＥＮの混合材料を延伸したフィルム）を使用することもできる。その場合、一般的なポリエチレンナフタレートのガラス転移点は、１００℃〜１２０℃程度であるので、この温度よりも低い温度とする。
以上の実施形態から次のことがわかる。
（１）圧延ロールにより圧延された金属箔に対して金バンプを備えた半導体チップを押し当て、超音波を印加することにより該金バンプと該金属箔が接合されたＲＦＩＤタグにおいては、金属箔の光沢度の低いマット面と半導体チップの金バンプとを接合した構造とすると、金属箔に対して半導体チップを押し当てるために印加する力を小さくすることができるので、ＲＦＩＤチップにダメージが与えられにくくなる。
また、金属箔として光沢度の高いブライト面を備えている場合に、マット面を選択的に使用する必要があり、より顕著な効果を得ることができる。
（２）圧延ロールにより圧延された金属箔に対して金バンプを備えた半導体チップを押し当て、超音波を印加することにより該金バンプと該金属箔が接合されたＲＦＩＤタグにおいて、金属箔の圧延条痕の浅い面と半導体チップの金バンプとが接合された構造としても、金属箔に対して半導体チップを押し当てるために印加する力を小さくすることができるので、ＲＦＩＤチップにダメージが生じにくくなる。
また、金属箔として、圧延条痕の深い面を備えている場合に、圧延条痕の浅い面を選択的に使用する必要があり、より顕著な効果を得ることができる。
（１）や（２）の構造に好ましい態様としては次の事項がある。
ａ．金属箔の半導体チップの非搭載面上に樹脂層を備えている場合、接合を樹脂層のガラス転移点以下の温度で超音波を印加することによりなすようにすると、樹脂層の変形を抑制できるようになるので、金バンプと金属箔との接合信頼性が向上する。
ｂ．ａ．の接合は、室温の環境下でなされたものとすれば、温度制御が不要になるので、製造上好ましい。
ｃ．金属箔として、アルミニウム若しくはアルミニウム系合金を用いるようにすると、接合に必要な温度を著しく低温にできる。
ｄ．ａ．の樹脂層として、ポリエチレンテレフタレートまたはポリエチレンナフタレートを用いるようにすると、従来の樹脂層の大きな変形を抑制できるので、好ましい。
ｅ．金属箔の半導体チップの搭載面上に樹脂層１１を形成した場合でも、同様の効果がある。
ｆ．金属箔の半導体チップの搭載面上に樹脂層１１を印刷方法によって形成し、金属箔上にアンテナ（または拡大電極）の形状に形成する場合、ブライト面、言い換えると、圧延条痕が濃い面に対して印刷を行うと該アルミ系金属箔を形成する際に生じた圧延条痕に沿って樹脂層１１がにじみ、形状精度が保つことが困難となるので、非光沢面上に樹脂層１１を印刷することによって、樹脂層１１のにじみの方向性が減少するため、形状精度を保ち易くなる。
図５及び図６に他の実施例を示す。
実施例１の工程（Ｃ）では、アンテナパターンの樹脂層１１を残したままにしたが、この態様では図５及び図６に示すように、樹脂層１１を除去する。除去の方法は通常のフォトエッチング工程で用いる方法により行う。この方法により、図1の樹脂層11だけが存在しない構造を製造することができる。
従って、実施例１の製造工程（Ｃ）〜（Ｅ）が（Ｃ‘）〜（Ｅ’）のように変わる。
（Ｃ‘）アンテナパターン製造工程
樹脂層１１のアンテナパターンのレジストから露出する部分のアルミ箔の領域をエッチング処理で除去する。このエッチングによりアンテナが形成される。このエッチングは、エッチングレジストパターン７から露出するアルミ箔の領域を、例えば、エッチング液である塩化第二鉄水溶液に温度５０℃の条件にて晒すことによって行う。
この後、レジストとして機能させた樹脂層１１のパターンをレジスト除去剤により除去する。
金属箔１２のアンテナパターンが基材となるＰＥＴフィルム１３上に形成された金属箔積層体１０に対して、半導体チップ２を搭載予定位置に位置合わせを行う。
本実施態様では、金属箔１２に形成したＬ字の間隙部１４の角がＲＦＩＤチップ２の中心にくるように配置する。つまり、４つの金バンプ３で間隙部１４を挟み込む構造をしている。この配置は、斜め方向に信号用バンプを配置した場合に、間隙部に２辺が囲まれた金バンプ３の接合領域に一方の信号用バンプを配置することで、他方の信号用バンプが多少ずれても電気的な接続を確保できるので、位置決めの自由度を向上させることができるものである。
次に、金バンプ３を金属箔１２に圧力をかけて押し付け、ＲＦＩＤチップ２の上面に５００μｍ角のホーン４を当て、金バンプの非搭載面に超音波５を付与する。
この超音波の振動により、金バンプ４は樹脂層１１を押しのけ、アルミ箔１２と接触し、接合する。この際の温度設定は、ＰＥＴフィルム１３のガラス転移点よりも低い温度である室温で行う。また、超音波は、負荷圧０．２ｋｇで、振動数６３．５ｋＨｚ、出力２Ｗで0.5秒程度加える。
なお、本実施形態では室温で超音波を印加したが、ガラス転移点以下であれば、加熱しても構わない。
（Ｅ‘）インレット個片化工程
次に、金属箔１２のパターン、つまりアンテナパターンとほぼサイズで、下端が鋭利な刃となっている金属枠２０を金属箔１２の上方から下降させることにより、半導体チップ２を搭載したＲＦＩＤタグ（インレット）を個片化する。
図６に、半導体チップ搭載部におけるＲＦＩＤタグの拡大図を示す。
図２の工程（Ｃ）で樹脂層が除去されているので、半導体チップ２と金属箔１２との間には隙間がある。接合信頼性を高める必要がある場合、この隙間に樹脂を充填してもよい。
なお、実施例２は実施例１と、金属箔と半導体チップとの間に樹脂が除去された場合の構造であり、樹脂層を介さずに金属箔に直接金バンプを押し当てること以外は、実施例１と同じである。
実施例１及び２では、ＰＥＴ（ポリエチレンテレフタレート）フィルムやＰＥＮ（ポリエチレンネフタレート）フィルムを採用していたが、これらの変わりに、紙を用いる。
実施例１及び２のＰＥＴフィルム１３を紙に変更する以外は、全く同じである。
ただし、紙にはガラス転移点は存在しないが、紙と金属箔の接着剤が変形や劣化が生じない温度とする。従って、特別な加熱装置が不要な点を考慮すれば、室温であることが好ましい。
ＲＦＩＤタグの構造を示す図である。 製造フローを示す図である。 製造フローを示す図である。 半導体チップ搭載部におけるＲＦＩＤタグの拡大図である。 製造フローを示す図である。 半導体チップ搭載部におけるＲＦＩＤタグの拡大図である。
符号の説明
１…ＲＦＩＤタグ、２…半導体チップ、３…金バンプ、４…ホーン、５…超音波、１０…
金属箔積層材、１１…樹脂層、１２…金属箔、１３…ＰＥＴフィルム

Claims (4)

  1. 樹脂基材に接着された金属箔のアンテナに半導体チップの金バンプを接合して成るＲＦＩＤタグの製造方法であって、
    前記金属箔は圧延により形成され且つ圧延条痕の浅い第１面と該第１面に比べて圧延条痕の深い第２面とを備え、
    前記樹脂基材に前記第２面で接着された前記金属箔の前記第１面上にレジストとして機能する樹脂層からなるアンテナパターンを形成する第１工程と、
    前記金属箔の前記樹脂層から露出された部分をエッチングで除去して、該金属箔の前記アンテナパターンの形状に加工する第２工程と、
    前記アンテナパターンに加工された金属箔の前記第１面に前記金バンプを備えた半導体チップを押し当て、且つ超音波の印加で該第１面に形成された前記樹脂層を該金バンプで押しのけながら該金バンプと該金属箔の該第１面とを接合させる第３工程とを順次行い、
    前記第３工程において、前記超音波を前記樹脂基材のガラス転移点以下の温度で印加することを特徴とするＲＦＩＤタグの製造方法。
  2. 前記第３工程における前記半導体チップの金バンプと前記金属箔の第１面との接合は、前記ガラス転移点の温度よりも低い室温の環境下で行なわれることを特徴とする請求項１に記載のＲＦＩＤタグの製造方法。
  3. 前記金属箔として、アルミニウム若しくはアルミニウム系合金を用いることを特徴とする請求項１に記載のＲＦＩＤタグの製造方法。
  4. 前記樹脂基材は、ポリエチレンテレフタレートまたはポリエチレンナフタレートで構成されていることを特徴とする請求項１に記載のＲＦＩＤタグの製造方法。
JP2004102112A 2004-03-31 2004-03-31 Ｒｆｉｄタグの製造方法 Expired - Fee Related JP4251104B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004102112A JP4251104B2 (ja) 2004-03-31 2004-03-31 Ｒｆｉｄタグの製造方法
TW094104682A TWI314293B (en) 2004-03-31 2005-02-17 Rfid-tag
US11/075,798 US7190072B2 (en) 2004-03-31 2005-03-10 RFID-chip having RFID-tag or magnifying electrode
KR1020050020902A KR100739374B1 (ko) 2004-03-31 2005-03-14 Rfid 태그
DE602005014702T DE602005014702D1 (de) 2004-03-31 2005-03-15 RFID-Etikett
EP05005649A EP1587029B1 (en) 2004-03-31 2005-03-15 RFID-tag
CNB2005100554272A CN100414678C (zh) 2004-03-31 2005-03-17 Rfid标签及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004102112A JP4251104B2 (ja) 2004-03-31 2004-03-31 Ｒｆｉｄタグの製造方法

Publications (2)

Publication Number Publication Date
JP2005286269A JP2005286269A (ja) 2005-10-13
JP4251104B2 true JP4251104B2 (ja) 2009-04-08

Family

ID=34934289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004102112A Expired - Fee Related JP4251104B2 (ja) 2004-03-31 2004-03-31 Ｒｆｉｄタグの製造方法

Country Status (7)

Country Link
US (1) US7190072B2 (ja)
EP (1) EP1587029B1 (ja)
JP (1) JP4251104B2 (ja)
KR (1) KR100739374B1 (ja)
CN (1) CN100414678C (ja)
DE (1) DE602005014702D1 (ja)
TW (1) TWI314293B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046404B4 (de) * 2005-09-28 2008-12-24 Infineon Technologies Ag Verfahren zur Minderung von Streuungen in der Durchbiegung von gewalzten Bodenplatten und Leistungshalbleitermodul mit einer nach diesem Verfahren hergestellten Bodenplatte
US8786510B2 (en) * 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
CN101728289B (zh) * 2008-10-10 2011-12-28 哈尔滨工业大学深圳研究生院 一种面阵封装电子元件的室温超声波软钎焊方法
EP2580057B1 (en) 2010-06-14 2019-05-22 Avery Dennison Corporation Method of manufacturing a radio frequency identification device
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
CN102013034A (zh) * 2010-12-23 2011-04-13 温州格洛博电子有限公司 一种防撕揭的rfid电子标签及其制备方法
FI125720B (fi) 2011-05-19 2016-01-29 Tecnomar Oy Rullalta rullalle -massavalmistukseen soveltuva sähköisten siltojen valmistusmenetelmä
JP5987493B2 (ja) * 2012-06-22 2016-09-07 株式会社リコー パターン形成方法とそれにより形成されたパターン及びデバイス
CN103971590B (zh) * 2013-02-01 2017-02-22 比亚迪股份有限公司 一种防伪商标及其制造方法
EP3163611B1 (en) * 2015-11-02 2021-06-30 ABB Schweiz AG Power electronic assembly
CN110570751B (zh) * 2019-07-30 2021-08-06 温州华邦安全封条股份有限公司 一种防偷换外壳的铅封电子标签

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3928682B2 (ja) * 1999-06-22 2007-06-13 オムロン株式会社 配線基板同士の接合体、配線基板同士の接合方法、データキャリアの製造方法、及び電子部品モジュールの実装装置
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
JP2003258154A (ja) * 2002-03-05 2003-09-12 Fujitsu Ltd 半導体素子の実装構造
JP3584404B2 (ja) 2003-01-17 2004-11-04 オムロン株式会社 半導体チップの実装方法

Also Published As

Publication number Publication date
KR20060044349A (ko) 2006-05-16
TWI314293B (en) 2009-09-01
US20050230791A1 (en) 2005-10-20
TW200532577A (en) 2005-10-01
JP2005286269A (ja) 2005-10-13
EP1587029A3 (en) 2007-04-25
EP1587029B1 (en) 2009-06-03
DE602005014702D1 (de) 2009-07-16
EP1587029A2 (en) 2005-10-19
CN1677632A (zh) 2005-10-05
CN100414678C (zh) 2008-08-27
US7190072B2 (en) 2007-03-13
KR100739374B1 (ko) 2007-07-16

Similar Documents

Publication Publication Date Title
US7190072B2 (en) RFID-chip having RFID-tag or magnifying electrode
JP4438558B2 (ja) Ｒｆｉｄタグの製造方法
JP4557186B2 (ja) 無線ｉｃデバイスとその製造方法
JP5042305B2 (ja) フィルムアンテナ及びその製造方法
JP2010250467A (ja) デュアルインターフェイスｉｃカードの製造方法及びアンテナ内蔵カード
JP2008140293A (ja) アンテナシート、ｉｃカード及びｉｃカードの製造方法
JP2000090226A (ja) Ｉｃモジュールの製造方法およびｉｃカードの製造方法
JP2003162701A (ja) 非接触ｉｃカードのアンテナ形成方法
JP2010117833A (ja) インレイ及びその製造方法並びに非接触型情報媒体
JP4712373B2 (ja) 電子タグ用インレットの製造方法および電子タグ用インレット
JP6040732B2 (ja) Ｉｃカードの製造方法
JP2023124487A (ja) Ｒｆｉｄインレイの製造方法及びｒｆｉｄインレイ
JP4529216B2 (ja) Ｉｃカード及びその製造方法
JP5441333B2 (ja) 非接触ｉｃカード
JP2001160123A (ja) 非接触通信媒体及びその製造方法
JP2000182018A (ja) 耐熱性ｉｃカードの製造方法
JP2007005344A (ja) 回路形成用材料、回路形成用材料の製造方法およびプリント基板の製造方法
JP2002216094A (ja) Ｉｃカードの製造方法
JPH1173484A (ja) Ｉｃカードおよびその製造方法
JP2007164229A (ja) インターポーザー付シート、非接触通信媒体の製造方法および非接触通信媒体
JP2001202490A (ja) Ｉｃカード及びその製造方法
JP2007220978A (ja) Ｉｃチップ保持体及びｉｃチップの接合方法
JP2007149117A (ja) 非接触データキャリアとその製造方法
JPH08153972A (ja) 多層回路板の製法
JP2009075863A (ja) 非接触型データキャリア用導電部材の製造方法および装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees