KR100739374B1 - Rfid 태그 - Google Patents

Rfid 태그 Download PDF

Info

Publication number
KR100739374B1
KR100739374B1 KR1020050020902A KR20050020902A KR100739374B1 KR 100739374 B1 KR100739374 B1 KR 100739374B1 KR 1020050020902 A KR1020050020902 A KR 1020050020902A KR 20050020902 A KR20050020902 A KR 20050020902A KR 100739374 B1 KR100739374 B1 KR 100739374B1
Authority
KR
South Korea
Prior art keywords
metal foil
rfid tag
resin layer
semiconductor chip
metal
Prior art date
Application number
KR1020050020902A
Other languages
English (en)
Other versions
KR20060044349A (ko
Inventor
나오야 간다
마도까 미나가와
고오스께 이노우에
히로시 혼마
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20060044349A publication Critical patent/KR20060044349A/ko
Application granted granted Critical
Publication of KR100739374B1 publication Critical patent/KR100739374B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81395—Bonding interfaces outside the semiconductor or solid-state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Laminated Bodies (AREA)
  • Credit Cards Or The Like (AREA)
  • Wire Bonding (AREA)
  • Waveguide Aerials (AREA)
  • Details Of Aerials (AREA)

Abstract

압연된 금속박 등으로 이루어지는 안테나에 반도체 칩(RFID 칩)을 초음파 접합하여 RFID 태그를 형성할 때에, 반도체 칩에 인가되는 압력을 억제하여 상기 반도체 칩의 손상을 회피한다. 이로 인해 본 발명은, 반도체 칩에 설치된 금속 범프를 안테나 부재로 밀어 붙이고 초음파를 인가함으로써 상기 금속 범프와 상기 금속박이 접합된 RFID 태그이며, 상기 금속박에 광택도가 낮은 매트면을 형성하거나 또는 상기 금속박에 압연 조흔이 얕은 면을 형성하여, 이 면과 상기 금속 범프가 접합되는 RFID 태그를 제공한다.

Description

RFID 태그{RFID TAG}
본 발명은, 개체 식별 정보(ID 정보)가 메모리에 저장된 RFID 칩(Radio Frequency Identification Chip)이 안테나에 전기적으로 결합되어 있는 RFID 태그에 관한 것이다.
종래의 RFID 태그의 제조 방법 중 하나가 특허 문헌 1(일본 특허 공개 제2003-203946호 공보)에 기재되어 있다.
특허 문헌 1에 기재된 제조 방법은, 우선 PET(폴리에틸렌테레프탈레이트) 필름의 한 쪽면에 우레탄계 수지 접착제를 거쳐서 경질 알루미늄박을 포개고, 이것을 150 ℃, 5 kg/㎠의 조건으로 열 라미네이트를 경유하여 적층 접착시킴으로써 금속박 적층재를 제조한다. 또한, 그 열가소성 수지 접착제로 금속박 적층재의 위를 덮는다. 또한, 금속 범프를 구비한 반도체 베어 칩에 초음파를 부여하고, 다시 150 ℃로 가열하여 그 반도체 베어 칩을 열가소성 수지 접착제로 덮은 금속박 적층재의 금속박에 접합하는 것이 기재되어 있다.
또한, 일반적인 알루미늄박은 압연롤에 의해 압연하여 제조한다. 이 압연롤과 접하는 면은 마찰에 의해 광택을 띠는 것이 알려져 있다. 또한, 보다 얇게 압연하는 경우에는 복수매의 알루미늄박을 포개고 그 후 압연하여 제조하지만, 이 제조 공정을 거친 알루미늄박은 압연롤에 접하는 면이 광택의 정도가 높은 브라이트면(광택면)이 되고, 알루미늄박끼리가 접하는 면이 광택의 정도가 낮은 매트면(비광택면, 예를 들어 상기 광택면보다 거친 면)이 되는 것이 알려져 있다.
[특허 문헌 1]
일본 특허 공개 제2003-203946호 공보
[문헌 1] 일본 특허 공개 제2003-203946호 공보
특허 문헌 1에 기재된 제조 방법에 따른 RFID 태그는, 어떠한 알루미늄박을 사용하는 것이 바람직한지의 배려가 되어 있지 않았다.
본 발명자들은 초음파 가진(加振)에 의해 마찰하여 금속간의 혼합층을 형성할 때에, 알루미늄계 재료를 압연할 때에 발생된 광택면보다도 비광택면에 대한 쪽이 인가 가중을 낮출 수 있는 것을 알 수 있었다.
즉, 본 발명의 목적은 인가(부하) 하중을 작게 하여 RFID 칩에 손상을 주는 것을 어렵게 함으로써 신뢰성을 향상시키는 데 있다.
상기 목적을 달성하기 위한 수단을 복수개 포함하는 것이지만, 대표적인 것은 다음과 같다.
(1) 반도체 칩의 금속 범프를 금속박의 비광택면으로 밀어 붙이고 초음파를 인가함으로써 접합한 구조
(2) 반도체 칩의 금속 범프를 금속박의 압연 조흔이 얕은 면으로 밀어 붙이고 초음파를 인가함으로써 접합한 구조
이들 구조는 부하 하중이 작아도 접합이 가능해지기 때문에, RFID 칩에 손상을 주는 것이 어려워지므로 신뢰성을 향상시킬 수 있다.
특히, 상기 과제는 폴리에틸렌테레프탈레이트나 폴리에틸렌나프탈레이트 등의 수지 필름을 안테나가 되는 금속박을 지지하는 기재로서 이용한 경우 가중을 저감시킬 수 있고, 초음파 가진 시간을 단축할 수 있으므로 생산성의 관점으로부터 유효하다.
본 발명에 따르면, RFID 칩에 손상을 주는 것을 어렵게 함으로써 신뢰성을 향상시킬 수 있다.
이하에, 본 발명에 관한 RFID 태그를 제조하는 데 적합한 실시 형태를 설명한다.
<제1 실시예>
도1에 RFID 태그의 사시도를 도시한다.
이 RFID 태그(1)는 반도체 칩(2)과, 금속박 적층체(10)와, 보호층겸 에칭 레지스트가 되는 수지층(11)을 갖는다.
반도체 칩(2)은 400 ㎛를 한 변으로 하는 정사각형의 크기이며, 기능면에 300 ㎛ 피치로 반경 63 ㎛의 4개의 원형 금속 범프를 구비하고 있다.
금속박 적층체(3)는 2.45 GHz 주파수의 전파를 송수신할 수 있는 형상으로 가공된 금속박(알루미늄박)(12)이, 이 금속박의 기재가 되는 PET 필름(13)(폴리에틸렌테레프탈레이트를 연신하여 형성한 필름) 상에 접착되어 있다. 또한, 금속박(12)의 형상은 직사각형에 L자 형상의 간극부를 마련한 구조이다.
도4에 이 접합 상황을 도시하지만, 금속 범프는 금속박과 전기적으로 접합되고, 수지층(11)은 반도체 칩의 금속 범프의 주위를 둘러싸는 구조로 되어 있다.
도2 및 도3에 이 RFID 태그의 제조 흐름을 도시한다.
도1의 RFID 태그는 (A) 금속박 적층체의 제조 공정, (B) 수지층 형성 공정, (C) 안테나 패턴 제조 공정, (D) 초음파 실장 공정, (E) 인렛 개편화(個片化) 공정 순으로 행함으로써 제조한다.
(A) 금속박 적층체의 제조 공정
우선, 20 ㎛ 두께의 알루미늄박(12)과 25 ㎛ 두께의 PET 필름(13)을 기재로서 준비한다.
PET 필름(13)의 한 쪽면(도면에서는 상면)에 접착제를 거쳐서 20 ㎛ 두께의 알루미늄박(12)을 배치하고, 150 ℃, 압력 5 kg/㎠의 조건으로 알루미늄박(12)의 광택면과 PET 필름(13)을 열 라미네이트함으로써 수지층인 PET 필름에 금속박이 접착되고, 비광택면이 표면으로 나온 적층체인 금속박 적층체(10)를 형성한다.
(B) 수지층 형성 공정
공정 (A)에서 제조한 금속박 적층재(10)의 알루미늄박(12)의 표면에 소요 안테나 패턴 형상으로 가공한 4 내지 6 ㎛ 정도의 수지층(11)을 그라비어(요판) 인쇄로 형성한다. 이 수지층(11)은 다음 공정에서 알루미늄박(12)을 에칭에 의해 형성할 때에, 레지스트로서 기능하는 재료를 이용한다.
이 수지층(11)은 그라비어 인쇄로 형성할 뿐만 아니라, 금속박 적층재(10)의 알루미늄박(12)의 표면에 패턴 가공하지 않고 광경화성 수지를 도포하고, 마스크를 이용하여 광경화 수지를 특정한 패턴으로 경화시켜 특정한 패턴 이외를 제거하는, 이른바 일반적인 포토 에칭 기술에 의해 형성해도 좋다. 이 도포 두께는 탑재되는 칩의 범프 사이즈 내지 형상에 따라서 조정한다.
또한, 본 실시 형태에서는 채용하지 않았지만 PET 필름(13)에 수지층(11)의 안테나 패턴을 끼워 넣도록 스프로킷 구멍을 마련하거나, 미리 마련해 두고 그 사이에 수지층(11)의 패턴을 형성하도록 해 두면 릴 : 릴에 의한 생산도 가능해진다. 또한, 이 공정에서 스프로킷 구멍을 마련하는 경우, PET 필름(13)에 안테나 패턴과는 독립된 2열의 수지층(11)을 수지층(11)의 패턴을 끼워 넣도록 형성해 두고, 펀쳐(puncher)로 수지층(11)측으로부터 금속박 적층체(10)를 펀칭함으로써 형성하는 것이 바람직하다. 이는 수지층(11)이 펀쳐 날의 윤활재로서 기능하기 때문이다.
(C) 안테나 패턴 제조 공정
다음에, 수지층(11)의 안테나 패턴의 레지스트로부터 노출되는 부분의 알루미늄박의 영역을 에칭 처리로 제거한다. 이 에칭에 의해 안테나가 형성된다. 이 에칭은 에칭 레지스트 패턴(7)으로부터 노출되는 알루미늄박의 영역을, 예를 들어 에칭액인 염화제2철 수용액에 온도 50 ℃의 조건으로 노출시킴으로써 행한다.
(D) 초음파 실장 공정
금속박(12)의 안테나 패턴이 기재가 되는 PET 필름(13) 상에 형성된 금속박 적층체(10)와 수지층(11)이 적층된 것에 대해, RFID 칩(2)을 탑재 예정 위치로 위치 맞춤을 행한다.
본 실시 형태에서는 금속박(12)과 수지층(11)에 형성된 L자의 간극부(14)의 모서리가 반도체 칩(2)의 중심에 오도록 배치한다. 즉, 4개의 금속 범프(3) 사이에 간극부(14)를 끼워 넣는 구조를 하고 있다. 이 배치에서는, 경사 방향에 신호용 범프를 배치한 경우에 간극부에 2변이 둘러싸인 금속 범프(3)의 접합 영역에 한 쪽 신호용 범프를 배치함으로써, 다른 쪽 신호용 범프가 다소 어긋나도 전기적인 접속을 확보할 수 있으므로 위치 결정의 자유도가 향상된다.
다음에, 금속 범프(3)를 수지층(11)에 압력을 가하여 압박하고, RFID 칩(2)의 상면에 500 ㎛를 한 변으로 하는 정사각형의 혼(Horn)(4)을 맞대어 금속 범프의 피탑재면에 초음파(5)를 부여한다.
이 초음파의 진동에 의해, 금속 범프(3)는 수지층(11)을 밀어 젖히고 알루미늄박(12)과 접촉하여 접합한다. 이 때의 온도 설정은 PET 필름(13)의 유리 전이점보다도 낮은 온도인 실온으로 행한다. 또한 초음파는, 부하 가중 0.2 kg, 진동수 63.5 kHz, 출력 2 W로 0.5초 정도 가한다.
또한, 본 실시 형태에서는 실온으로 초음파를 인가하였지만, 유리 전이점 이하이면 가열해도 상관없다.
(E) 인렛 개편화 공정
다음에, 수지층(11)이나 금속박(12)의 패턴, 즉 안테나 패턴과 대략 동일한 사이즈이며 하단부가 예리한 날로 되어 있는 금속 프레임(20)을 수지층(11)의 상방으로부터 하강시킴으로써, 반도체 칩(2)을 탑재한 RFID 태그(인렛)를 개편화한다. 인렛이라 함은, 반도체 칩(2)에 상술한 바와 같이 안테나[금속박(12)의 패턴]가 부착된 형태를 가리키고, PET 필름(13)의 주요면 상에 복수개 형성된 상기 형태를 하나 하나 나누는 것이 본 공정이다.
또한, 상기한 실시 형태에서는 적층재(1)를 구성하는 수지 기재로서 PET 필름(13)을 사용하였지만, PET 필름(13) 대신에 PEN 필름(폴리에틸렌나프탈레이트를 연신한 필름)이나 이들 혼합 필름(PET와 PEN의 혼합 재료를 연신한 필름)을 사용할 수도 있다. 그 경우, 일반적인 폴리에틸렌나프탈레이트의 유리 전이점은 100 ℃ 내지 120 ℃ 정도이므로, 이 온도보다도 낮은 온도로 한다.
이상의 실시 형태로부터 다음의 것을 알 수 있다.
(1) 압연롤에 의해 압연된 금속박에 대해 금속 범프를 구비한 반도체 칩을 밀어 붙이고, 초음파를 인가함으로써 상기 금속 범프와 상기 금속박이 접합된 RFID 태그에 있어서는, 금속박의 광택도가 낮은 매트면과 반도체 칩의 금속 범프를 접합한 구조로 하면, 금속박에 대해 반도체 칩을 밀어 붙이기 위해 인가하는 힘을 작게 할 수 있으므로 RFID 칩이 손상을 받기 어려워진다.
또한, 금속박으로서 광택도가 높은 브라이트면을 구비하고 있는 경우에, 매트면을 선택적으로 사용할 필요가 있어 보다 현저한 효과를 얻을 수 있다.
(2) 압연롤에 의해 압연된 금속박에 대해 금속 범프를 구비한 반도체 칩을 밀어 붙이고, 초음파를 인가함으로써 상기 금속 범프와 상기 금속박이 접합된 RFID 태그에 있어서, 금속박의 압연 조흔이 얕은 면과 반도체 칩의 금속 범프가 접합된 구조로 해도 금속박에 대해 반도체 칩을 밀어 붙이기 위해 인가하는 힘을 작게 할 수 있으므로, RFID 칩이 손상을 받기 어려워진다.
또한, 금속박으로서 압연 조흔이 깊은 면을 구비하고 있는 경우에, 압연 조흔이 얕은 면을 선택적으로 사용할 필요가 있어 보다 현저한 효과를 얻을 수 있다.
(1)이나 (2)의 구조에 바람직한 태양으로서는 다음 사항이 있다.
a. 금속박의 반도체 칩의 비탑재면 상에 수지층을 구비하고 있는 경우, 접합을 수지층의 유리 전이점 이하의 온도로 초음파를 인가함으로써 이루도록 하면, 수지층의 변형을 억제할 수 있게 되므로 금속 범프와 금속박과의 접합 신뢰성이 향상된다.
b. 상기 사항 a의 접합이 실온의 환경 하에서 이루어지면, 온도 제어가 불필요해지므로 제조상 바람직하다.
c. 금속박으로서 알루미늄 혹은 알루미늄계 합금을 이용하도록 하면, 접합에 필요한 온도를 현저하게 저온으로 할 수 있다.
d. 상기 사항 a의 수지층으로서 폴리에틸렌테레프탈레이트 또는 폴리에틸렌나프탈레이트를 이용하도록 하면, 종래의 수지층의 큰 변형을 억제할 수 있으므로 바람직하다.
e. 금속박의 반도체 칩의 탑재면 상에 수지층(11)을 형성한 경우라도, 동일한 효과가 있다.
f. 금속박의 반도체 칩의 탑재면 상에 수지층(11)을 인쇄 방법에 의해 형성하고, 금속박 상에 안테나(또는 확대 전극) 형상으로 형성하는 경우, 브라이트면, 환언하면 압연 조흔이 깊은 면에 대해 인쇄를 행하면 상기 알루미늄계 금속박을 형성할 때에 발생된 압연 조흔에 따라서 수지층(11)이 번져 형상 정밀도를 유지하는 것이 곤란해진다. 이에 반해, 비광택면 상에 수지층(11)을 인쇄하면 수지층(11)의 번짐의 방향성이 감소하기 때문에, 형상 정밀도를 유지하기 쉬워진다.
<제2 실시예>
도5 및 도6에 다른 실시예를 나타낸다.
제1 실시예의 공정 (C)에서는 안테나 패턴의 수지층(11)을 그대로 남겼지만, 이 형태에서는 도5 및 도6에 도시한 바와 같이 수지층(11)을 제거한다. 제거 방법은, 통상의 포토 에칭 공정에서 이용하는 방법에 의해 행한다. 이 방법에 의해, 도1의 수지층(11)만이 존재하지 않는 구조를 제조할 수 있다.
따라서, 제1 실시예의 제조 공정 (C) 내지 (E)가 (C') 내지 (E')와 같이 바뀐다.
(C') 안테나 패턴 제조 공정
수지층(11)의 안테나 패턴의 레지스트로부터 노출되는 부분인 알루미늄박의 영역을 에칭 처리로 제거한다. 이 에칭에 의해 안테나가 형성된다. 이 에칭은 에칭 레지스트 패턴(7)으로부터 노출되는 알루미늄박의 영역을, 예를 들어 에칭액인 염화제2철 수용액에 온도 50 ℃ 조건으로 노출시킴으로써 행한다.
이 후, 레지스트로서 기능시킨 수지층(11)의 패턴을 레지스트 제거제에 의해 제거한다.
금속박(12)의 안테나 패턴이 기재가 되는 PET 필름(13) 상에 형성된 금속박 적층체(10)에 대해, 반도체 칩(2)을 탑재 예정 위치에 위치 정렬을 행한다.
본 실시 형태에서는, 금속박(12)에 형성된 L자의 간극부(14)의 모서리가 RFID 칩(2)의 중심에 오도록 배치한다. 즉, 4개의 금속 범프(3) 사이에 간극부(14)를 끼워 넣는 구조로 하고 있다. 이 배치는 경사 방향에 신호용 범프를 배치한 경우에, 간극부에 2변이 둘러싸인 금속 범프(3)의 접합 영역에 한 쪽 신호용 범프를 배치함으로써, 다른 쪽 신호용 범프가 다소 어긋나도 전기적인 접속을 확보할 수 있으므로 위치 결정의 자유도를 향상시킬 수 있는 것이다.
다음에, 도5의 (D')에 도시한 바와 같이 금속 범프(3)를 금속박(12)에 압력을 가하여 압박하고, RFID 칩(2)의 상면에 500 ㎛를 한 변으로 하는 정사각형의 혼(4)을 맞대어 금속 범프의 비탑재면에 초음파(5)를 부여한다.
이 초음파의 진동에 의해, 금속 범프(4)는 수지층(11)을 밀어 젖히고 알루미늄박(12)과 접촉하여 접합한다. 이 때의 온도 설정은, PET 필름(13)의 유리 전이점보다도 낮은 온도인 실온으로 행한다. 또한 초음파는, 부하압 0.2 kg, 진동수 63.5 kHz, 출력 2 W로 0.5초 정도 가한다.
또한, 본 실시 형태에서는 실온으로 초음파를 인가하였지만, 유리 전이점 이하이면 가열해도 상관없다.
(E') 인렛 개편화 공정
다음에 금속박(12)의 패턴, 즉 안테나 패턴과 대략 동일한 사이즈이며 하단부가 예리한 날로 되어 있는 금속 프레임(20)을 금속박(12)의 상방으로부터 하강시킴으로써, 반도체 칩(2)을 탑재한 RFID 태그(인렛)를 개편화한다. 이에 의해, 예를 들어 도5의 (E')에 도시한 바와 같이 PET 필름(13)에 형성된 금속박(12)의 패턴은 그 각각에 반도체 칩(2)이 탑재된 2개의 RFID 태그로 나눌 수 있다.
도6에 반도체 칩 탑재부에 있어서의 RFID 태그의 확대도를 도시한다.
도2의 공정 (C)에서 수지층이 제거되어 있으므로, 반도체 칩(2)과 금속박(12)의 사이에는 간극이 있다. 접합 신뢰성을 높일 필요가 있는 경우, 이 간극에 수지를 충전해도 된다.
또한 제2 실시예는, 금속박과 반도체 칩 사이에 수지가 제거된 경우의 구조이고, 수지층을 거치지 않고 금속박에 직접 금속 범프를 밀어 붙이는 것 이외는 제1 실시예와 동일하다.
<제3 실시예>
제1 실시예 및 제2 실시예에서는, PET(폴리에틸렌테레프탈레이트) 필름이나 PEN(폴리에틸렌나프탈레이트) 필름을 채용하였지만, 이들 대신에 종이를 이용한다.
제1 실시예 및 제2 실시예의 PET 필름(13)을 종이로 변경하는 것 이외는, 완전히 동일하다.
단, 종이에는 유리 전이점은 존재하지 않지만, 종이와 금속박의 접착제가 변형이나 열화가 발생되지 않는 온도로 한다. 따라서, 특별한 가열 장치가 불필요한 점을 고려하면 실온인 것이 바람직하다.
본 발명을 따라 몇몇 실시예를 도시 및 설명하였지만, 이에 한정되는 것은 아니며 당해 분야의 숙련자들이 알 수 있는 바와 같이 다양한 변형 및 변경이 있을 수 있으므로, 본원에 개시된 상세한 설명에 제한되지 않고 첨부된 청구항의 범위 내에서 이러한 모든 변형 및 변경을 포함하는 것을 의도한다.
본 발명의 RFID 태그 또는 확대 전극을 구비한 RFID 칩에 따르면, 인가(부하) 하중을 작게 하여 RFID 칩에 손상을 주는 것을 어렵게 함으로써 신뢰성을 향상시킬 수 있다.
도1은 RFID 태그의 구조를 도시한 도면.
도2는 상기 RFID 태그의 제조 흐름을 나타낸 도면.
도3은 상기 RFID 태그의 제조 흐름을 나타낸 도면.
도4는 반도체 칩 탑재부에 있어서의 RFID 태그의 확대도.
도5는 RFID 태그의 제조 흐름을 나타낸 도면.
도6은 반도체 칩 탑재부에 있어서의 RFID 태그의 확대도.
<도면의 주요 부분에 대한 부호의 설명>
1 : RFID 태그
2 : 반도체 칩
3 : 금속 범프
4 : 혼
10 : 금속박 적층체
11 : 수지층
12 : 금속박
13 : PET 필름
14 : 간극부
20 : 금속 프레임

Claims (15)

  1. 압연된 금속박에 대해 금속 범프를 구비한 반도체 칩을 밀어 붙이고, 초음파를 인가함으로써 상기 금속 범프와 상기 금속박이 접합된 RFID 태그에 있어서,
    상기 금속박이 광택도가 낮은 매트면을 구비하고 있는 경우에, 상기 금속 범프와 매트면이 접합되어 있는 것을 특징으로 하는 RFID 태그.
  2. 제1항에 있어서, 상기 금속박이 광택도가 높은 브라이트면을 구비하고 있는 것을 특징으로 하는 RFID 태그.
  3. 삭제
  4. 제1항에 있어서, 상기 금속박이 압연 조흔이 깊은 면을 구비하고 있는 것을 특징으로 하는 RFID 태그.
  5. 제1항에 있어서, 상기 금속박의 상기 반도체 칩의 비탑재면 상에 수지층을 구비하고,
    상기 접합은, 상기 수지층의 유리 전이점 이하의 온도로 초음파를 인가함으로써 이루어진 것을 특징으로 하는 RFID 태그.
  6. 제5항에 있어서, 상기 접합은 실온의 환경 하에서 이루어진 것을 특징으로 하는 RFID 태그.
  7. 제1항에 있어서, 상기 금속박은 알루미늄 혹은 알루미늄계 합금인 것을 특징으로 하는 RFID 태그.
  8. 제1항에 있어서, 상기 수지층은 폴리에틸렌테레프탈레이트 또는 폴리에틸렌나프탈레이트로 구성되어 있는 것을 특징으로 하는 RFID 태그.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제1항에 있어서, 상기 금속박의 상기 반도체 칩의 비탑재면 상에 수지층을 구비하고,
    상기 접합은 상기 수지층의 유리 전이점 이하의 온도로 초음파를 인가함으로써 이루어진 것을 특징으로 하는 RFID 태그.
  14. 제13항에 있어서, 상기 접합은 실온의 환경 하에서 이루어진 것을 특징으로 하는 RFID 태그.
  15. 삭제
KR1020050020902A 2004-03-31 2005-03-14 Rfid 태그 KR100739374B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00102112 2004-03-31
JP2004102112A JP4251104B2 (ja) 2004-03-31 2004-03-31 Ｒｆｉｄタグの製造方法

Publications (2)

Publication Number Publication Date
KR20060044349A KR20060044349A (ko) 2006-05-16
KR100739374B1 true KR100739374B1 (ko) 2007-07-16

Family

ID=34934289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050020902A KR100739374B1 (ko) 2004-03-31 2005-03-14 Rfid 태그

Country Status (7)

Country Link
US (1) US7190072B2 (ko)
EP (1) EP1587029B1 (ko)
JP (1) JP4251104B2 (ko)
KR (1) KR100739374B1 (ko)
CN (1) CN100414678C (ko)
DE (1) DE602005014702D1 (ko)
TW (1) TWI314293B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046404B4 (de) * 2005-09-28 2008-12-24 Infineon Technologies Ag Verfahren zur Minderung von Streuungen in der Durchbiegung von gewalzten Bodenplatten und Leistungshalbleitermodul mit einer nach diesem Verfahren hergestellten Bodenplatte
US8786510B2 (en) * 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
CN101728289B (zh) * 2008-10-10 2011-12-28 哈尔滨工业大学深圳研究生院 一种面阵封装电子元件的室温超声波软钎焊方法
CN102947093B (zh) 2010-06-14 2017-04-05 艾利丹尼森公司 制造射频识别器件的方法
JP5644286B2 (ja) * 2010-09-07 2014-12-24 オムロン株式会社 電子部品の表面実装方法及び電子部品が実装された基板
CN102013034A (zh) * 2010-12-23 2011-04-13 温州格洛博电子有限公司 一种防撕揭的rfid电子标签及其制备方法
FI125720B (fi) 2011-05-19 2016-01-29 Tecnomar Oy Rullalta rullalle -massavalmistukseen soveltuva sähköisten siltojen valmistusmenetelmä
JP5987493B2 (ja) * 2012-06-22 2016-09-07 株式会社リコー パターン形成方法とそれにより形成されたパターン及びデバイス
CN103971590B (zh) * 2013-02-01 2017-02-22 比亚迪股份有限公司 一种防伪商标及其制造方法
EP3163611B1 (en) * 2015-11-02 2021-06-30 ABB Schweiz AG Power electronic assembly
CN110570751B (zh) * 2019-07-30 2021-08-06 温州华邦安全封条股份有限公司 一种防偷换外壳的铅封电子标签

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1104017A2 (en) * 1999-11-24 2001-05-30 Omron Corporation Method of flip-chip mounting a semiconductor chip to a circuit board
US6523734B1 (en) * 1999-06-22 2003-02-25 Omron Corporation Method for joining wiring boards and manufacturing data carrier and device for mounting electronic component modules
US6798072B2 (en) * 2000-11-10 2004-09-28 Hitachi, Ltd. Flip chip assembly structure for semiconductor device and method of assembling therefor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707671B2 (en) * 2001-05-31 2004-03-16 Matsushita Electric Industrial Co., Ltd. Power module and method of manufacturing the same
JP2003258154A (ja) * 2002-03-05 2003-09-12 Fujitsu Ltd 半導体素子の実装構造
JP3584404B2 (ja) 2003-01-17 2004-11-04 オムロン株式会社 半導体チップの実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6523734B1 (en) * 1999-06-22 2003-02-25 Omron Corporation Method for joining wiring boards and manufacturing data carrier and device for mounting electronic component modules
EP1104017A2 (en) * 1999-11-24 2001-05-30 Omron Corporation Method of flip-chip mounting a semiconductor chip to a circuit board
US6406990B1 (en) * 1999-11-24 2002-06-18 Omron Corporation Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US6798072B2 (en) * 2000-11-10 2004-09-28 Hitachi, Ltd. Flip chip assembly structure for semiconductor device and method of assembling therefor

Also Published As

Publication number Publication date
KR20060044349A (ko) 2006-05-16
CN1677632A (zh) 2005-10-05
CN100414678C (zh) 2008-08-27
EP1587029A2 (en) 2005-10-19
JP2005286269A (ja) 2005-10-13
US20050230791A1 (en) 2005-10-20
DE602005014702D1 (de) 2009-07-16
JP4251104B2 (ja) 2009-04-08
US7190072B2 (en) 2007-03-13
TWI314293B (en) 2009-09-01
EP1587029A3 (en) 2007-04-25
TW200532577A (en) 2005-10-01
EP1587029B1 (en) 2009-06-03

Similar Documents

Publication Publication Date Title
KR100739374B1 (ko) Rfid 태그
US8162231B2 (en) Noncontact IC tag label and method of manufacturing the same
JP4438558B2 (ja) Ｒｆｉｄタグの製造方法
WO2009104303A1 (ja) トランスポンダ及び冊子体
KR20120032390A (ko) Ｒｆｉｄ 인렛, ｒｆｉｄ 태그 및 이들의 제조 방법
JP2005340773A (ja) 非接触型データキャリア用導電部材とその製造方法及び装置
JP3953775B2 (ja) 非接触データキャリア用多面付け基材と多面付けされた非接触データキャリア
JP2005122352A (ja) 非接触通信媒体及びその製造方法
JP2004094502A (ja) アンテナ配線パターンの形成方法
JP2003162701A (ja) 非接触ｉｃカードのアンテナ形成方法
JP2003187201A (ja) Ｒｆ−ｉｄメディア
JP4693295B2 (ja) 回路の形成方法
JP4910344B2 (ja) 非接触型ｉｃタグとその製造方法
JP2010117833A (ja) インレイ及びその製造方法並びに非接触型情報媒体
JP2009032071A (ja) 非接触型データキャリア用導電部材の製造方法及び装置
JP4580944B2 (ja) 非接触データキャリアとその製造方法
JP2001160123A (ja) 非接触通信媒体及びその製造方法
JP2023124487A (ja) Ｒｆｉｄインレイの製造方法及びｒｆｉｄインレイ
JP2004223783A (ja) カードエンボス加工文字及びそのエンボス加工文字の形成方法
JP2005339509A (ja) 非接触型データキャリア用導電部材とその製造方法及び装置
JP2005284813A (ja) Ｒｆ−ｉｄメディアの製造方法
JP2007005344A (ja) 回路形成用材料、回路形成用材料の製造方法およびプリント基板の製造方法
JP2003288566A (ja) Ｒｆ−ｉｄメディア及びその製造方法
JP2009075863A (ja) 非接触型データキャリア用導電部材の製造方法および装置
JPH10157356A (ja) 情報記録媒体

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee