JP7222827B2 - 半導体装置、および、その製造方法 - Google Patents

半導体装置、および、その製造方法 Download PDF

Info

Publication number
JP7222827B2
JP7222827B2 JP2019115549A JP2019115549A JP7222827B2 JP 7222827 B2 JP7222827 B2 JP 7222827B2 JP 2019115549 A JP2019115549 A JP 2019115549A JP 2019115549 A JP2019115549 A JP 2019115549A JP 7222827 B2 JP7222827 B2 JP 7222827B2
Authority
JP
Japan
Prior art keywords
metal pattern
electrode
substrate
semiconductor device
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019115549A
Other languages
English (en)
Other versions
JP2021002589A (ja
Inventor
正樹 小田原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2019115549A priority Critical patent/JP7222827B2/ja
Priority to CN202010522621.1A priority patent/CN112117360A/zh
Priority to US16/899,100 priority patent/US11508879B2/en
Publication of JP2021002589A publication Critical patent/JP2021002589A/ja
Application granted granted Critical
Publication of JP7222827B2 publication Critical patent/JP7222827B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Description

本発明は、発光素子等の半導体素子を基板に実装した半導体装置に関し、特に、未硬化の封止樹脂やダイアタッチ剤を基板上に塗れ広がらせて硬化させる工程を用いて製造される半導体装置に関する。
ＬＥＤ（発光素子）を基板に実装し、ＬＥＤの周囲を樹脂で封止したＬＥＤパッケージが知られている。例えば、平面状の基板にＬＥＤを実装し、ＬＥＤの上から未硬化の樹脂を滴下し、未硬化の樹脂の表面張力を利用して未硬化樹脂を半球状に盛り上げ、その形状を保ったまま硬化させることによりＬＥＤを封止したパッケージが特許文献１に開示されている。
このようなＬＥＤパッケージでは、未硬化樹脂が、基板上の意図していない領域まで濡れ広がるのを防ぐために、ＬＥＤの周囲にリング状の金属パターンを設け、金属パターンの縁の段差における未硬化樹脂の表面張力によって樹脂がそれよりも外側に濡れ広がらないようにする構成が用いられる。
特に、青色ＬＥＤを使用するＬＥＤパッケージでは、封止樹脂を軟質のシリコーン樹脂と硬質のシリコーン樹脂の２層構造としたものが用いられる。内側に軟質のシリコーン樹脂を配置することにより、封止樹脂にクラックが発生しにくく、外側に硬質のシリコーン樹脂を配置することにより、軟質のシリコーン樹脂の変形を抑制することができる。これにより、青色ＬＥＤパッケージの長寿命化を図っている。
２層構造の封止樹脂を形成する場合、濡れ広がりを制限するリング状の金属パターンを同心円状に二重に設ける必要がある。
特開2003－258313号公報
２層構造の封止樹脂を形成する場合、例えば図１０（ａ）や図１０（ｂ）のように二重のリング状の金属パターン１０１，１０２を形成し、それぞれの金属パターン１０１，１０２の周縁と基板１０４との段差によって、2種類の樹脂がそれ以上外側に濡れ広がらないようにする。このため、金属パターン１０１，１０２には、樹脂を留めることのできる程度の段差を生じさせる膜厚が必要であるため、厚い膜を形成できる電解めっきによって形成されるのが一般的である。
ここで、電解めっきでリング状の金属パターンを形成する場合、一旦、別の手法で薄い金属膜を成膜し、リング状の金属パターン１０１，１０２の形状に加工した後、基板１０４を電解液に浸し、リング状の金属パターン１０１，１０２に給電することにより、電解液中の金属を金属パターン１０１，１０２の表面に析出させる。そのため、リング状の金属パターン１０１，１０２に給電する配線が必要である。
例えば図１０（ａ）のように、給電用の配線１０３を基板１０４の表面に配置する構造が考えられる。この給電用配線１０３は、基板１０４の端部まで延びており、製造工程においては、多数個取りのできる集合基板上にて、隣接配置される半導体装置用の基板１０４と一括して金属パターン１０１、１０２へめっきを施すことができる。
しかし、リング状の金属パターン１０１と給電配線１０３が接続されている部分には段差がないため、接続部分から未硬化の樹脂が給電配線へ向かって流れ出てしまうおそれがあるという問題がある。
一方、図１０（ｂ）のようにリング状の金属パターンの直下に、基板をその厚さ方向に貫通する電極（ビア）を設け、基板の裏面側からビアを介してリング状の金属パターンに給電する構成も考えられる。しかしながら、図１０（ｂ）に示すように、ビア１０５の径よりもリング状の金属パターン１０１の幅を大きくする必要があり、リング状の金属パターン１０１の占める面積が増加し、ＬＥＤパッケージの小型化の妨げになるという問題がある。具体的には例えば、実用的なビア１０５の最小径が０．１ｍｍであるとすると、ビア１０５が直下に配置されるリング状金属パターン１０１の幅は、設計公差（０．２ｍｍ程度）を考慮すると、０．３ｍｍ以上必要となる。また、ビア径が０．１ｍｍの場合、ビア１０５を形成するために基板１０４の厚みを０．１ｍｍ以下にする必要があり、基板１０４の厚みが制限されるという問題も生じる。
また、厚い金属層を基板全体に形成した後、金属層の厚さ方向の途中までエッチング（ハーフエッチング）することにより、二重のリング状の金属パターンを形成することも考えられるが、ハーフエッチングをコントロールするために、金属パターン（例えば銅パターン）を厚く（例えば７０μｍ以上）する必要があり、成膜に時間がかかる。また、厚い銅パターンをエッチングするためには、内側のリング状の金属パターンと外側のリング状との間の間隙幅を広くする必要がある。さらに、ハーフエッチングは、パターンサイズを安定させることが難しい等の問題がある。
また、このように問題は、封止樹脂の濡れ広がりを制御するリング状の金属パターンに限った問題ではなく、種々の目的で、基板上の所定領域内に隣接した金属パターンを配置する場合に生じる。例えば、ＬＥＤを基板上の金属パターンに固定する際に用いるダイアタッチ剤や半田を所望の領域から外側への濡れ広がりを制御する構造においても生じる。
本発明の目的は、基板上の所定領域内に複数の金属パターンを備える半導体装置であって、該金属パターン間の間隔を小さくして小型な半導体装置を提供することにある。特に未硬化の樹脂や接着剤を基板上に塗れ広がらせて硬化させる工程を用いて製造される半導体装置であって、未硬化の樹脂や接着剤を所望の領域にとどめる構造を備えながら、小型な半導体装置を提供することにある。
上記目的を達成するために、本発明の半導体装置は、半導体素子を搭載した基板と、基板上に形成された金属パターンとを有する。金属パターンは、基板上に離間して設けられた第１の金属パターンと第２の金属パターンと、第１の金属パターンと第２の金属パターンとの間に配置され、基板を厚さ方向に貫通する貫通電極とを備える。第１の金属パターンと第２の金属パターンは、少なくとも一部が貫通電極の上面と接している。第１の金属パターン、第２の金属パターン、および、貫通電極の上には、連続しためっき層が配置され、このめっき層により、第１の金属パターン、第２の金属パターン、および、貫通電極は電気的に接続されている。
本発明によれば、貫通電極により基板の裏面側から第１および第２の金属パターンの両方に給電して第１および第２の金属パターンをめっきにより形成することができる。よって、未硬化の樹脂や接着剤を所望の領域にとどめる構造をめっきにより形成可能であり、しかも小型な半導体装置を提供できる。
（ａ）は、実施形態１の半導体装置の基板の上面図、（ｂ）は、半導体装置全体の上面図、（ｃ）は、半導体装置のＡ－Ａ’断面図、（ｄ）は、半導体装置の下面図、（ｅ）は半導体装置のＢ－Ｂ’断面図。 （ａ）は、実施形態１の半導体装置の上面図、（ｂ）は、貫通電極１３の近傍の拡大断面図。 （ａ）～（ｆ）実施形態１の半導体装置の製造工程を示す断面図。 （ａ）～（ｃ）実施形態１の半導体装置の製造工程を示す断面図。 （ａ）は、実施形態２の半導体装置の上面図、（ｂ）は、貫通電極１３の近傍の拡大断面図。 （ａ）は、実施形態３の半導体装置の上面図、（ｂ）は、貫通電極１３の近傍の拡大断面図。 （ａ）は、実施形態４の半導体装置を製造する工程において、素子搭載用電極（金属パターン）１５が形成された段階の基板の断面図、（ｂ）は、完成した基板の断面図。実施形態４の半導体装置の基板の断面図。 （ａ）実施形態４の比較例の半導体装置の上面図、（ｂ）その断面図 （ａ）実施形態５の半導体装置の上面図、（ｂ）断面図、（ｃ）下面図。 （ａ）従来の基板表面にめっき給電用の配線を備えた半導体装置の上面図、（ｂ）めっき給電用貫通電極（ビア）を備えた半導体装置の上面図。
本発明の一実施形態の半導体装置について図面を用いて説明する。
＜＜実施形態１＞＞
実施形態１の半導体装置を図１等を用いて説明する。図１（ａ）は、実施形態１の半導体装置の基板の上面図であり、図１（ｂ）は、半導体装置全体の上面図、図１（ｃ）は、半導体装置のＡ－Ａ’断面図、図１（ｄ）は、半導体装置の下面図、（ｅ）は、半導体装置のＢ－Ｂ’断面図である。
図１に示すように、実施形態１の半導体装置は、半導体素子１７を搭載した基板１０と、基板１０上に形成された金属パターン１１、１２，１５と、半導体素子１７を二重に封止する第１の封止樹脂２１および第２の封止樹脂２２を備えて構成されている。
半導体素子１７は、金属パターン１１，１２，１５のうち中央に配置された素子搭載用金属パターン１５に固定されている。ここでは、半導体素子１７は、発光素子であり、極性の異なる上面電極と裏面電極とを備え、裏面電極が半田等により素子搭載用金属パターン１５に接合されることにより固定されている。
金属パターン１１（以下、第１の金属パターンとも呼ぶ）は、素子搭載用金属パターン１５を取り囲むように配置され、金属パターン１２（以下、第２の金属パターンとも呼ぶ）は、金属パターン１１を取り囲むように配置されている。金属パターン１１の外側の周縁は、円形であり、金属パターン１２は、ほぼリング状である。金属パターン１１の外側の周縁と、金属パターン１２の内側及び外側の周縁は、ほぼ同心円を描いている。
第１の金属パターン１１の外側の周縁と、第２の金属パターン１２の内側の周縁とは、離間しており、その間は、基板１０の表面が露出した領域１４となっている。また、第２の金属パターン１２の外側も、基板１０の表面が露出されている。
これにより、第１の金属パターン１１の外側の周縁と基板１０の上面との間には、第１の金属パターン１２の厚さ分だけ段差が形成されている。未硬化の第１の封止樹脂２１を製造工程において濡れ広がらせると、この段差に到達したときの表面張力によって留まり、第１の金属パターン１２よりも外側には広がらない。よって、第１の封止樹脂２１は、図１（ｃ）、（ｅ）のように、第１の金属パターン１１の外側の周縁よりも内側領域で半導体素子１７を封止している。
また、第２の金属パターン１２の外側の周縁と基板１０の上面との間にも、第２の金属パターン１２の厚さ分だけ段差が形成されている。これにより、未硬化の第２の封止樹脂２２を製造工程において濡れ広がらせると、この段差に到達したときの表面張力によって留まり、第２の金属パターン１２よりも外側には広がらない。よって、第２の封止樹脂２２は、図１（ｃ）、（ｅ）のように、第２の金属パターン１２の外側の周縁よりも内側領域で、第１の封止樹脂２１および半導体素子１７を封止している。
すなわち、第１の金属パターン１１と、第２の金属パターン１２の外側の周縁は、それぞれ、いわゆる未硬化の樹脂を留める樹脂ダムとして機能する。
第１の金属パターン１１と第２の金属パターン１２の間の領域１４の一部に、基板を厚さ方向に貫通する貫通電極１３が配置されている。貫通電極１３は、第１の金属パターン１１と第２の金属パターン１２を跨ぐように配置され、第１の金属パターン１１と第２の金属パターン１２は、一部が貫通電極１３の上面と接している。
図２（ａ）、（ｂ）に半導体装置の上面の拡大図と、貫通電極１３の近傍の拡大断面図を示す。図２（ｂ）のように、第１の金属パターン１１、第２の金属パターン１２、および、貫通電極１３の上には、連続しためっき層２０４ａが配置され、このめっき層２０４により、第１の金属パターン１１、第２の金属パターン１２、および、貫通電極１３は電気的に接続されている。
このように、第１及び第２の金属パターン１１，１２を跨ぐように貫通電極１３を配置することにより、基板１０の裏面から貫通電極１３を介して第１及び第２の金属パターン１１，１２に給電することが可能になる。よって、電解めっきによって第１及び第２の金属パターン１１，１２の表面にめっき層２０４を析出させて厚膜化することができる。これにより、樹脂ダムとして機能できる段差を基板１０との境に形成することのできる厚膜の第１及び第２の金属パターン１１，１２を成膜できる。
また、貫通電極１３を第１及び第２の金属パターン１１，１２を跨ぐように配置することにより、第１及び第２の金属パターン１１，１２のリングの幅を、貫通電極１３の直径よりも狭くすることができる。すなわち、貫通電極１３として形成可能な最小径よりも、第１及び第２の金属パターン１１、１２のリングの幅を狭くすることが可能になるため、第１及び第２の金属パターン１１，１２の専有面積を小さくできる。よって、この構成によれば、小型の半導体装置を提供することができる。
なお、貫通電極１３には、第１の金属パターン１１および第２の金属パターン１２の間の領域に、溝１３１が設けられている。これにより、第１の金属パターン１１の外側の周縁は、貫通電極１３が配置されている領域においても溝１３１により段差を備えているため、樹脂ダムとして機能する。よって、第１の金属パターン１１は、貫通電極１３の位置においても、未硬化の第１の封止樹脂を流れ出させず、第１の封止樹脂２１の形状をドーム状に盛り上げることができる。なお、めっき層は、溝１３１の内壁も覆っている。
なお、溝１３１の幅（貫通電極１３上の第１の金属パターン１１と第２の金属パターン１２の間隔）は、図１（ａ）、（ｂ）および図２（ａ）に示すように、貫通電極１３が配置されていない領域における第１の金属パターン１１と第２の金属パターン１２の間隔よりも狭くなるように設計されている。これにより、後述する製造工程において、溝１３１の深さが深くなりすぎないように制御している。
基板１０には、素子搭載用金属パターン１５の下部に、第２の貫通電極１６が備えられている。半導体素子１７の上面電極は、２本のボンディングワイヤ１７１により第１の金属パターン１１に接続されている。
基板１０の裏面側には、貫通電極１３の位置に配置された裏面電極３１と、貫通電極１６の位置に配置された裏面電極３２と、裏面電極３１と３２にそれぞれ接続された配線３３ａ，３３ｂとが備えらえている。
これにより、半導体素子１７の上面電極には、ボンディングワイヤ１７１、第１の金属パターン１１、貫通電極１３、裏面電極３３、配線３３ａ、が電気的に接続されている。また、半導体素子１７の下面電極には、素子搭載用パターン１５、貫通孔１６、裏面電極３２、配線３３ｂが電気的に接続されている。よって、基板１０の裏面の配線３３ａ，３３ｂ間に電流を供給することにより、半導体素子１７に貫通電極１３，１６、第１の金属パターン１１等を介して電流を供給することができ、発光させることができる。発せられた光は、第１及び第２の封止樹脂２１，２２を通って、外部に出射される。
また、第１及び第２の封止樹脂は、半導体素子１７を封止し、湿気や衝撃から保護する。
＜製造方法＞
実施形態１の半導体装置の製造方法を図３および図４を用いて説明する。
なお、以下においては、説明を容易にするため、基板１０上で１つの半導体装置が製造される工程として説明するが、複数の半導体装置を製造するよう基板１０が多数個取りが可能な状態で準備されるものとしてもよい。
図３（ａ）のように、基板１０の厚さ（例えば、厚さ１００～４００μｍ程度）の銅板２０１を用意し、裏面に支持層２０２を貼り付け、エッチングにより貫通電極１３，１６の形状に加工する。銅板２０１は、圧延加工されたバルク銅から構成される。
図３（ｂ）のように、絶縁層（ここでは樹脂層）１０ａ両面にＣｕ箔１０ｂ、１０ｃが貼りつけられた基板１０を用意し、貫通電極１３，１６の位置に貫通孔を設ける。貫通孔に貫通電極１３が挿入されるように、貫通電極１３，１６の支持層２０２に基板１０をかぶせる。
図３（ｃ）のように、貫通孔と貫通電極１３，１６の隙間に樹脂１３２，１６２を充填し、硬化させる。必要に応じて、基板１０の表面から突出している貫通電極１３，１６を研磨等により除去し、基板１０の表面を平坦にする。貫通電極１３，１６の支持層２０２を除去する。
図３（ｄ）のように、無電解めっきにより基板１０の両面全体にＣｕめっき層２０３ａ、２０３ｂを形成した後、形成したＣｕめっき層に電流を供給して、電解めっきにより厚膜（例えば、厚さ１５～１００μｍ程度）にＣｕめっき層２０３ａ、２０３ｂを成長させる。
図３（ｅ）のように、基板１０の上面の素子搭載用金属パターン１５、第１及び第２の金属パターン１１，１２となる領域、ならびに、基板１０の裏面の裏面電極３１，３２及び配線３３ａ、３３ｂとなる領域を残し、他の部分のＣｕめっき層２０３ａ，２０３ｂおよびＣｕ箔１０ｂ，１０ｃをエッチングにより除去する。この際に、貫通電極１３上における第１の金属パターン１１と第２の金属パターン１２との間に溝１３１が形成される。エッチング工程において、素子搭載用金属パターン１５、裏面電極３１，３２及び配線３３ａ、３３ｂのパターニングのため、エッチング領域においては、Ｃｕめっき層２０３ａ、２０３ｂ、Ｃｕ箔１０ａ、１０ｂが確実に除去されてガラスエポキシ基板１０ａの表面が露出するよう、オーバーエッチ気味に行われる。その結果、貫通電極１３の表面の一部がエッチングされ、溝内壁においても貫通電極１３が露出する。
なお、貫通電極１３は、本実施形態のようにバルク銅から構成されるものに限らず、めっき銅で充填した構成をとることも可能であるが、めっき銅と比較してエッチング速度の遅いバルク銅とすることで、エッチング量の管理が容易となり、信頼性の高い半導体装置を提供することができる。
このとき、溝１３１の幅を、貫通電極１３が配置されていない領域における第１の金属パターン１１と第２の金属パターン１２の間隔よりも狭くなるように設計しているため、溝１３１の深さが深くなりすぎず、かつ、貫通電極１３が配置されていない領域における第１の金属パターン１１と第２の金属パターン１２の間の領域１４において基板１０の絶縁層１０ａが露出されるように、容易にエッチング時間を設定することができる。
図３（ｆ）のように、基板１０の裏面の配線３３ａ，３３ｂ、裏面電極３２，３１および貫通電極１３，１６を介して、第１及び第２の金属パターン１１，１２および素子搭載用金属パターン１５のＣｕめっき層２０３ａに電流を供給し、電解めっきにより、Ｎｉ層（例えば、厚さ３～１５μｍ程度）およびＡｕ層（例えば、厚さ０．０５～０．３μｍ程度）を順に形成することにより、めっき層２０４ａ，２０４ｂを両面に形成する。めっき層２０４ａは、貫通電極１３の上部では、第１及び第２の金属パターン１１，１２と貫通電極１３の上部に連続するように形成されるため、これらはめっき層２０４ａにより電気的に接続される。
つぎに、図４（ａ）のように、素子搭載用金属パターン１５上に半導体素子１７を搭載し、半田層１７２により半導体素子１７の裏面電極を素子搭載用金属パターン１５に接合する。また、半導体素子１７の上面電極をボンディングワイヤ１７１により、第１の金属パターン１１と接続する。
図４（ｂ）のように、未硬化の第１の封止樹脂（硬化後に軟質となるシリコーン樹脂）２１を半導体素子１７上に滴下（ポッティング）する。未硬化の第１の封止樹脂２１は、濡れ広がって、第１の金属パターン１１の外側の周縁における、第１の金属パターン１１と基板１０との段差、および、第１の金属パターン１１と溝１３１との段差において生じる表面張力によって留まり、ドーム状となる。その状態で、第１の封止樹脂２１を硬化させる。
図４（ｃ）のように、未硬化の第２の封止樹脂（硬化後に第１の封止樹脂２１よりも硬質となるシリコーン樹脂）２２を第１の封止樹脂２１の上に滴下（ポッティング）する。未硬化の第２の封止樹脂２２は、濡れ広がって、第２の金属パターン１２の外側の周縁における、第２の金属パターン１２と基板１０との段差において生じる表面張力によって留まり、半球状となる。その状態で、第２の封止樹脂２２を硬化させる。
以上の工程によって、本実施形態の半導体装置を製造することができる。
実施形態１によれば、貫通電極１３により基板１０の裏面側から第１および第２の金属パターン１１，１２の両方に給電して第１および第２の金属パターン１１，１２を電解めっきにより形成することができる。このため、未硬化の樹脂２１，２２を所望の領域にとどめる樹脂ダム構造をめっきにより形成可能である。しかも、第１及び第２の金属パターン１１，１２の幅を（本実施形態では第２の金属パターン１２の幅のみ）、貫通電極１３の直径よりも小さくすることができる。また、貫通電極１３が、第２の金属パターン１２の外側にはみ出さない構造にできる。これにより、基板１０を小型化でき、小型な半導体装置を提供できる。
本実施形態では、貫通電極１３，１６を、銅板２０１をエッチングして作成した銅コアにより構成しているため、貫通電極１３，１６の熱伝導率が高い。よって、半導体素子１７の熱を効率よく、基板１０の裏面側に伝導して排熱することができる。
また、本実施形態では、Ｎｉ層とＡｕ層を順に形成しためっき層２０４ａ，２０４ｂにより、Ｃｕめっき層２０３ａ，２０３ｂおよびＣｕ箔１０ｂ，１０ｃの上面のみならず側面も覆うことができる。このため、第１及び第２の封止樹脂２１，２２にＣｕめっき層２０３ａ，２０３ｂおよびＣｕ箔１０ｂ，１０ｃが接触せず、Ｃｕの腐食を防いで信頼性を向上させることができる。
＜＜実施形態２＞＞
実施形態２の半導体装置を図５を用いて説明する。
第２の実施形態の半導体装置は、実施形態１の半導体装置と同様の構成であるが、貫通電極１３をＣｕコアではなく、図５（ａ）、（ｂ）のように、ドリル加工等により貫通孔１１３ａを設け、その内壁をＣｕめっき層２０３ｃで覆って、樹脂１１３ｂで貫通孔１１３ａを充填したスルーホール構造とする点で第１の実施形態とは異なっている。めっき層２０４ａは、貫通電極１１３の上面の一部を覆っている。Ｃｕめっき層２０３ａの一部は、貫通電極１３の上面、特に貫通孔１１３ａの内壁に形成されたＣｕめっき層２０３ｃに接している。つまり、第１の金属パターン１１と第２の金属パターン１２の一部は、貫通電極１３に接している。
めっき層２０４ａおよびＣｕめっき層２０３ａは、貫通孔１１３ａの内壁に形成したＣｕめっき層２０３ｃと電気的に接続されている。つまり、第１の金属パターン１１と第２の金属パターン１２とは、貫通孔１１３ａ内壁に形成されたＣｕめっき層２０３ｃと電気的に接続している。
第１の金属パターン１１と第２の金属パターン１２との間の領域には、めっき層２０４ａから樹脂１１３ｂが露出した溝が形成されている。溝は、貫通電極の上面を覆うＣｕめっき層２０３ａを形成した後、当該領域をエッチング等により部分的に除去し、その後、Ｎｉめっき層上にＡｕめっき層を積層しためっき層２０４ａ形成するなどにより形成することができる。
第２の実施形態の半導体装置も、第１の実施形態と同様に、貫通電極１３が第１及び第２の金属パターン１１，１２と電気的に接続されるため、第１の実施形態と同様の効果が得られる。
また、第２実施形態の半導体装置においても、第１の実施形態と同様に、溝１３１は、溝１３１との段差における第１および第２の金属パターン１１、１２の端部において、未硬化の第１の封止樹脂２１を留める効果を有する。
＜＜実施形態３＞＞
実施形態３の半導体装置を図６を用いて説明する。
実施形態１では、溝１３１が貫通電極１３にエッチングによって形成される深さを制御するため、溝１３１の幅を狭める構成であったが、本実施形態では、図６（ａ）、（ｂ）のように溝を形成せず、レジスト層６１を配置する。
すなわち、図３（ｃ）の工程の後、図３（ｄ）の工程の前に、溝１３１が形成される領域にのみレジスト層６１を配置する。その後、図３（ｄ）以降の工程を、実施形態１と同様に行う。これにより、図６（ａ）、（ｂ）のように、貫通電極１３上でレジスト層６１により分離された第１及び第２のパターン１１，１２を形成できる。
図６（ａ）、（ｂ）の構造は、実施形態１で必要であった溝１３１の深さの制御の必要がなく、製品の形状のばらつきを低減できるというメリットがある。
なお、図６（ａ），（ｂ）の構成において、めっき層２０３ａ，２０４ａの厚さ分の段差が、第１の金属パターン１１の外側周縁に形成されるため、第１の封止樹脂２１の濡れ広がりを第１の金属パターン１１上においても留めることができる。
＜＜実施形態４＞＞
実施形態４の半導体装置を図７（ａ）および図７（ｂ）を用いて説明する。
実施形態４の半導体装置は、貫通電極１６近傍以外については、実施形態１乃至３のいずれかと同様の構成とすることができる。
従って、図７（ａ）および図７（ｂ）はいずれも貫通電極１６近傍のみを示しており、左右両側の構成を省略している。
図７（ａ）は、実施形態４の半導体装置を製造する工程において、素子搭載用金属パターン（以下、素子搭載用電極とよぶ）１５が形成された段階を示す図であり、図７（ｂ）は、半導体素子１７を搭載用の基板が完成した段階を示す図である。
実施形態４の半導体装置は、実施形態１乃至実施形態３のいずれかに組み合わせて適用することができる。
実施形態４の半導体装置は、実施形態１乃至実施形態３の半導体装置と同様、第１の金属パターン１１、第２の金属パターン１２、貫通電極１３（または１１３）の構成を備える。
つまり、実施形態１乃至実施形態３と同様、貫通電極１３上に第１の金属パターン１１および第２の金属パターン１２の一部を配置して、第１の金属パターン１１、第２の金属パターン１２、貫通電極１３を連続して覆うめっき層２０４ａを備えている。そのため、第１の金属パターン１１と第２の金属パターン１２を近接して配置した小型の半導体装置を提供することができる。
さらに、実施形態４の半導体装置は、素子搭載用電極１５を貫通電極１６より小さな所望の範囲とすることができ、それに伴い、貫通電極１６を大きくすることができる構成である。
また、実施形態４の半導体装置は、半導体素子１７を、素子搭載用電極１５の上に半田層１７２により固定する際に、溶融状態の半田層１７２の濡れ広がりの範囲を半導体素子底面とほぼ等しい面積で制御することのできる構成である。
すなわち、半導体素子１７より貫通電極１６が大きく、半導体素子１７とほぼ同じサイズの素子搭載用電極１５（ＡｕＳｎの張力でセルフアライメント可能なパターン）に、半田層１７２（ＡｕＳｎ）で半導体素子１７を実装する半導体装置である。
このとき、貫通電極１６の素子搭載用電極１５から露出する領域、ならびに、露出領域と基板１０との境界を覆うように、レジスト層７１が配置されている。
このような構造とすることにより、溶融した半田層１７２がレジスト層７１までは濡れ広がらないため、正確に半導体素子１７を素子搭載用電極１５の位置に実装できる。また、半導体素子１７より大きい貫通電極１６を基板１０に埋め込むことができる。よって、大きな貫通電極１６によって半導体素子１７の熱を良好に放熱することが可能である。
比較例を図８（ａ）、（ｂ）に示す。比較例は、コア（貫通電極１６）をエッチングすると、エッチングオーバーによりコア１６を貫通する可能性がある。また、コア１６を使用した基板１０では半導体素子１７の位置決めを正確に行うために、コア１６を素子より小さくして図８（ａ）、（ｂ）のような構造していた。このため、効率の良い放熱ができなかった。
これに対し、実施形態４の図７の構成は、コア（貫通電極１６）を大きくできるため、良好な放熱を行うことができる。
実施形態４の半導体装置は、実施形態１の半導体装置の製造工程における図３（ｃ）の工程の後、図３（ｄ）の工程の前に、図７に示すようにコア（貫通電極１６）上にレジスト層７１を成膜することで、製造することができる。また、このレジスト層７１は、実施形態３の半導体装置におけるレジスト層６１の成膜と同時に形成することができる。その後、図３（ｄ）以降の工程を、実施形態１と同様に行う。
＜＜実施形態５＞＞
実施形態５の半導体装置を図９（ａ）～（ｃ）を用いて説明する。
実施形態５の半導体装置は、半導体素子１７を、素子搭載用電極１５の上にダイアタッチ剤または半田層１７２により固定する際に、未硬化のダイアタッチ剤または溶融状態の半田層１７２の濡れ広がりの範囲を制御する構造である。
図９（ａ）～（ｂ）のように、実施形態５の半導体装置は、３つの半導体素子１７ａ，１７ｂ，１７ｃを搭載した基板１０と、基板１０上に形成された金属パターン９１，９２、９３ａ～９３ｃとを有する。第１の金属パターン９１、第２の金属パターン９２、および第３の金属パターン９３は、基板１０上に離間して配置されている。第１の金属パターン９１と、第２の金属パターン９２、および第３の金属パターン９３との間には、基板１０を厚さ方向に貫通する貫通電極９４が備えられている。半導体素子１７ａ～１７ｃを搭載する第３の金属パターン９３ａ～９３ｃは、貫通電極９４の上に配置されている。
第１の金属パターン９１、第２の金属パターン９２、および第３の金属パターン９３は、一部が貫通電極９４の上面と接している。
第１の金属パターン９１、第２の金属パターン９２、第３の金属パターン９３ａ～９３ｃ、および、貫通電極９４の上には、連続しためっき層９５が配置されている。めっき層９５により、第１の金属パターン９１、第２の金属パターン９２、および、貫通電極９４は電気的に接続されている。
貫通電極９４の上面には、第１の金属パターン９１に隣接する溝部９６と、第２の金属パターン９２に隣接する溝部９７が配置されている。溝部９６，９７の内壁は、めっき層９５で覆われている。
これにより、溝部９６と溝部９７との間に位置する金属パターン９３ａ～９３ｃ上のめっき層９５の上に、半導体素子１７ａ～１７ｃを搭載する際に、ダイアタッチ剤や半田層を用いる場合であっても、溝部９６，９７の段差において生じる表面張力により、ダイアタッチ剤や溶融半田層が留まる。よって、第１及び第２の金属パターン９１，９２上まで、ダイアタッチ剤や溶融半田層が流れ込まず、第１及び第２の金属パターン９１，９２と第３の金属パターン９３ａ～９３ｃを接近させて配置することができる。
例えば、基板１０はガラスエポキシ基板から構成し、第１の金属パターン９１と第２の金属パターン９２は、Ｃｕ箔上とＣｕめっき層との積層構造、めっき層９５は、Ｎｉめっき層とＡｕめっき層との積層構造から構成することができる。
第３の金属パターン９３ａ上のめっき層９５の上に、ダイアタッチ剤または半田により半導体素子１７ａを搭載した場合にも、ダイアタッチ剤または半田は第１の金属パターン９１上、および第３の金属パターン９３ｂ上にまでおよぶことがないため、第１の金属パターン９１上、および第３の金属パターン９３ｂ上をダイアタッチ剤または半田により汚染することがない。これにより、半導体素子１７ａと第１の金属パターン９１とを電気的に接続する給電ワイヤ８４の接合を妨げることがない。
また、第１および第２の金属パターン９１、９２にそれぞれツェナーダイオード８１、８２をダイアタッチ剤または半田層によって固定する場合であっても、溝部９６，９７による段差によって、ツェナーダイオード８１、８２を固定する工程において未硬化のダイアタッチ剤または溶融半田層が、第１および第２の金属パターン９１、９２の縁で留まる。よって、半導体素子１７ａ～１７ｃとツェナーダイオード８１，８２を接近させて配置することができる。これにより、小型の半導体装置を提供することができる。
なお、基板１０の裏面には、貫通電極９４と接続された裏面電極８５を配置する。裏面電極８５から貫通電極９４を介して、金属パターン９１、９２、および９３ａ～９３ｃに対して、同極性の電位を供給する。
また、半導体素子１７ａ、１７ｂ、１７ｃのそれぞれの間にも、溝部９８ａ，９８ｂを形成することにより、各素子ごとのダイアタッチ剤や溶融半田層が隣接する素子まで到達しないため、各素子を近接配置することが可能になる。
また、第１および第２の金属パターン９１、９２、９３ａ～９３ｃの周囲にこれらとは逆極性の電極となる金属パターン９９を１以上（ここでは３つ）配置し、半導体素子１７ａ～１７ｃやツェナーダイオード８１，８２とボンディングワイヤ８４により接続してもよい。この場合、金属パターン９９の直下に貫通電極８２を設け、金属パターン９９に対して、基板１０の裏面に配置した裏面電極８６から電位を供給することにより、基板１０を小型化することができる。
また、図９（ａ）のように、第３の金属パターン９３ｃの下に、補助的な貫通電極８３をさらに配置してもよい。
なお、本実施形態の図９（ａ）～（ｃ）の半導体装置は、実施形態１の図３および図４の製造工程と同様の工程で製造することができる。このとき、溝９６，９７，９８ａ，９８ｂは、図３（ｅ）の工程において、適切な深さに形成すればよい。
上述してきた各実施形態の半導体装置は、ＬＥＤ照明装置等として用いることができる。
１０…基板、１０ａ…絶縁層、１０ｂ、１０ｃ…銅箔、１１…第１の金属パターン、１２…第２の金属パターン、１３…貫通電極、１４…間隙の領域、１５…素子搭載用金属パターン（電極）、１７…半導体素子、１８…ツェナーダイオード、２１…第１の封止樹脂、２２…第２の封止樹脂、３１…裏面電極、３２…裏面電極、３３ａ,３３ｂ…配線、９１、９２，９３ａ，９３ｂ，９３ｃ…金属パターン、９６，９７、９８ａ，９８ｂ…溝部、１３１…溝、１３２…樹脂、１６２…樹脂、１７１…ボンディングワイヤ、２０１…銅板、２０２…支持層、２０３ａ、２０３ｂ…Ｃｕめっき層、２０４ａ、２０４ｂ…めっき層

Claims (9)

  1. 半導体素子を搭載した基板と、前記基板上に形成された金属パターンとを有し、
    前記金属パターンは、前記基板上に離間して設けられた第１の金属パターンと第２の金属パターンと、前記第１の金属パターンと第２の金属パターンとの間に配置され、前記基板を厚さ方向に貫通する貫通電極とを備え、
    前記第１の金属パターンと前記第２の金属パターンは、一部が前記貫通電極の上面と接し、前記第１の金属パターン、前記第２の金属パターン、および、前記貫通電極は電気的に接続されていることを特徴とする半導体装置。
  2. 前記第１の金属パターン、前記第２の金属パターン、および、前記貫通電極の上には、連続しためっき層が配置され、前記めっき層により、前記第１の金属パターン、前記第２の金属パターン、および、前記貫通電極は電気的に接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の金属パターンおよび前記第２の金属パターン間の前記貫通電極には、溝が設けられ、前記めっき層は、前記溝の内壁も覆っていることを特徴とする請求項１に記載の半導体装置。
  4. 前記溝の幅は、前記貫通電極が配置されていない領域の前記第１の金属パターンおよび前記第２の金属パターンの間隔よりも狭いことを特徴とする請求項３に記載の半導体装置。
  5. 前記第１の金属パターンおよび前記第２の金属パターン間の前記貫通電極上には、レジスト層が成膜されていることを特徴とする請求項１に記載の半導体装置。
  6. 前記第１の金属パターンは、前記半導体素子を囲む形状にて形成され、
    前記第２の金属パターンは、前記第１の金属パターンを囲む形状にて形成されていることを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置。
  7. 前記基板上の前記第１の金属パターンの外側の周縁よりも内側の領域を封止する第１の封止樹脂と、前記第２の金属パターンの外側の周縁よりも内側の領域を封止す第２の封止樹脂とをさらに有することを特徴とする請求項６に記載の半導体装置。
  8. 前記第１及び第２の金属パターンは、Ｃｕ層を含み、前記めっき層は、前記Ｃｕ層の上面及び側面を覆っていることを特徴とする請求項７に記載の半導体装置。
  9. 厚さ方向に貫通する貫通電極を備えた基板の表面全体に金属層を形成する工程と、
    前記金属層を、前記貫通電極の上で所定の幅で離間しつつ、前記貫通電極にいずれも接触する第１の金属パターンと第２の金属パターンの形状にエッチングするとともに、前記離間している第１の金属パターンと第２の金属パターンの間隙の下の前記貫通電極の上部に溝を形成する工程と、
    前記基板の裏面側から前記貫通電極を介して前記第１の金属パターンと第２の金属パターンに同時に電流を供給して、電解めっきにより、前記第１の金属パターンと前記第２の金属パターンの上と前記溝の内壁を覆うめっき層を形成する工程とを有することを特徴とする半導体装置の製造方法。
JP2019115549A 2019-06-21 2019-06-21 半導体装置、および、その製造方法 Active JP7222827B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019115549A JP7222827B2 (ja) 2019-06-21 2019-06-21 半導体装置、および、その製造方法
CN202010522621.1A CN112117360A (zh) 2019-06-21 2020-06-10 半导体装置及其制造方法
US16/899,100 US11508879B2 (en) 2019-06-21 2020-06-11 Semiconductor device and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019115549A JP7222827B2 (ja) 2019-06-21 2019-06-21 半導体装置、および、その製造方法

Publications (2)

Publication Number Publication Date
JP2021002589A JP2021002589A (ja) 2021-01-07
JP7222827B2 true JP7222827B2 (ja) 2023-02-15

Family

ID=73798955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019115549A Active JP7222827B2 (ja) 2019-06-21 2019-06-21 半導体装置、および、その製造方法

Country Status (3)

Country Link
US (1) US11508879B2 (ja)
JP (1) JP7222827B2 (ja)
CN (1) CN112117360A (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862985B1 (ko) 2002-03-05 2008-10-13 로무 가부시키가이샤 발광다이오드칩을 사용한 발광장치 및 그 제조방법
JP2009503888A (ja) 2005-08-04 2009-01-29 クリー インコーポレイテッド 調合された封止剤を用いた半導体発光デバイス用パッケージとそれをパッケージする方法
US20120235190A1 (en) 2011-03-18 2012-09-20 Cree, Inc. Encapsulant with index matched thixotropic agent
WO2012157644A1 (ja) 2011-05-16 2012-11-22 日亜化学工業株式会社 発光装置及びその製造方法
JP2013055172A (ja) 2011-09-02 2013-03-21 Ushio Inc Ｌｅｄ光源装置
JP2013143517A (ja) 2012-01-12 2013-07-22 Citizen Electronics Co Ltd 電子部品素子搭載用基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4893708B2 (ja) * 2008-08-04 2012-03-07 パナソニック株式会社 洗濯機

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862985B1 (ko) 2002-03-05 2008-10-13 로무 가부시키가이샤 발광다이오드칩을 사용한 발광장치 및 그 제조방법
JP2009503888A (ja) 2005-08-04 2009-01-29 クリー インコーポレイテッド 調合された封止剤を用いた半導体発光デバイス用パッケージとそれをパッケージする方法
US20120235190A1 (en) 2011-03-18 2012-09-20 Cree, Inc. Encapsulant with index matched thixotropic agent
WO2012157644A1 (ja) 2011-05-16 2012-11-22 日亜化学工業株式会社 発光装置及びその製造方法
JP2013055172A (ja) 2011-09-02 2013-03-21 Ushio Inc Ｌｅｄ光源装置
JP2013143517A (ja) 2012-01-12 2013-07-22 Citizen Electronics Co Ltd 電子部品素子搭載用基板

Also Published As

Publication number Publication date
CN112117360A (zh) 2020-12-22
US11508879B2 (en) 2022-11-22
JP2021002589A (ja) 2021-01-07
US20200403125A1 (en) 2020-12-24

Similar Documents

Publication Publication Date Title
JP5729126B2 (ja) 半導体装置の製造方法
KR102210072B1 (ko) 발광 소자 패키지 및 발광 소자 탑재용 패키지
JP6335619B2 (ja) 配線基板及び半導体パッケージ
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
US7540969B2 (en) High thermal conducting circuit substrate and manufacturing process thereof
JP2010114387A (ja) 発光装置及びその製造方法、並びに、発光モジュール
JP4516320B2 (ja) Ｌｅｄ基板
JP2000188358A (ja) 半導体装置
JP2009081196A (ja) 発光モジュールおよびその製造方法
EP2587533A1 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
JP2018520500A (ja) リード・フレームを機械加工するための方法およびリード・フレーム
JP5401025B2 (ja) 発光モジュールおよびその製造方法
JP2015050342A (ja) 配線基板、発光装置及び配線基板の製造方法
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
JP6279921B2 (ja) 配線基板及び半導体パッケージ
JP5039474B2 (ja) 発光モジュールおよびその製造方法
JP7222827B2 (ja) 半導体装置、および、その製造方法
JP4592333B2 (ja) 回路装置およびその製造方法
JP6877010B2 (ja) 実装基板及びその製造方法
JP2008277595A (ja) 半導体装置およびその製造方法
WO2023204073A1 (ja) 発光装置及び発光装置の製造方法
KR20130135500A (ko) 실리콘 기판을 이용한 발광다이오드 패키징 및 그 제조방법
JP2008041922A (ja) 発光装置
JP2006114696A (ja) 半導体装置
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230203

R150 Certificate of patent or registration of utility model

Ref document number: 7222827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150