CN112117360A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN112117360A
CN112117360A CN202010522621.1A CN202010522621A CN112117360A CN 112117360 A CN112117360 A CN 112117360A CN 202010522621 A CN202010522621 A CN 202010522621A CN 112117360 A CN112117360 A CN 112117360A
Authority
CN
China
Prior art keywords
metal pattern
electrode
semiconductor device
substrate
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010522621.1A
Other languages
English (en)
Inventor
小田原正树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN112117360A publication Critical patent/CN112117360A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Abstract

本发明提供一种半导体装置及其制造方法，是使用将未固化的树脂或接合剂涂布在基板上使其扩展并使其固化的工序制造的半导体装置，具备将未固化的树脂或接合剂停留在所希望的区域的结构，并且小型化。具有搭载有半导体元件的基板和形成在基板上的金属图案。金属图案具备在基板上分离设置的第1金属图案和第2金属图案、以及配置在第1金属图案和第2金属图案之间并在厚度方向上贯通基板的贯通电极。

Description

半导体装置及其制造方法
技术领域
本发明涉及将发光元件等半导体元件安装在基板上的半导体装置，特别涉及使用在基板上涂布未固化的密封树脂或芯片接合剂使其扩展并固化的工序所制造的半导体装置。
背景技术
已知有将LED(发光元件)安装在基板上，并用树脂将LED的周围密封的LED封装。例如，在专利文献1中公开了如下的封装：即，在平面状的基板上安装LED，从LED的上方滴下未固化的树脂，利用未固化的树脂的表面张力使未固化树脂隆起为半球状，在保持该形状的状态下使其固化，由此密封LED。
在这样的LED封装中，为了防止未固化树脂润湿扩展直至基板上的非期望的区域，使用如下的结构：在LED的周围设置环状的金属图案，通过金属图案的边缘的台阶上的未固化树脂的表面张力，使树脂不会向其外侧润湿扩展。
特别是在使用蓝色LED的LED封装中，使用密封树脂为软质的硅树脂和硬质的硅树脂的2层结构的封装。通过在内侧配置软质的硅树脂，密封树脂中不易产生裂纹，通过在外侧配置硬质的硅树脂，能够抑制软质的硅树脂的变形。由此，实现蓝色LED封装的长寿命化。
在形成两层结构的密封树脂的情况下，需要以同心圆状双重地设置限制润湿扩展的环状的金属图案。
现有技术文献
专利文献
专利文献1：日本特开2003－258313号公报
发明内容
[发明要解决的问题]
在形成2层结构的密封树脂的情况下，例如如图10的(a)或图10的(b)所示，形成双重的环状的金属图案101、102，通过各个金属图案101、102的周缘与基板104之间的台阶，使两种树脂不会进一步向外侧润湿扩展。因此，由于金属图案101、102的膜厚需要产生能够留住树脂的程度的台阶的厚度，所以一般通过能够形成厚膜的电解电镀来形成。
在此，在通过电解电镀形成环状的金属图案的情况下，暂时用其他方法成膜薄的金属膜，加工成环状的金属图案101、102的形状后，将基板104浸渍在电解液中，通过对环状的金属图案101、102供电，使电解液中的金属在金属图案101、102的表面析出。因此，需要向环状的金属图案101、102供电的布线。
例如如图10的(a)所示，考虑将供电用布线103配置在基板104的表面的结构。该供电用布线103延伸直至基板104的端部，在制造工序中，能够在能够取得许多个的集合基板上，与相邻配置的半导体装置用的基板104一起对金属图案101、102实施电镀。
但是，由于环状的金属图案101和供电布线103连接的部分没有台阶，所以存在未固化的树脂有可能从连接部分向供电布线流出的问题。
另一方面，如图10的(b)所示，也可以考虑在环状的金属图案的正下方设置沿基板的厚度方向贯通基板的电极(通孔)，从基板的背面侧经由通孔向环状的金属图案供电的结构。但是，如图10的(b)所示，需要使环状的金属图案101的宽度大于通孔105的直径，环状的金属图案101所占的面积增加，存在妨碍LED封装的小型化的问题。具体而言，例如若实用性的通孔105的最小直径为0.1mm，则当考虑到设计公差(0.2mm左右)时，在正下方配置通孔105的环状金属图案101的宽度需要为0.3mm以上。另外，在通孔直径为0.1mm的情况下，为了形成通孔105，需要使基板104的厚度为0.1mm以下，还产生基板104的厚度受到限制的问题。
另外，也可以考虑在基板整体上形成厚的金属层后，通过蚀刻(半蚀刻)直至金属层的厚度方向的中途，形成双重的环状的金属图案，但为了控制半蚀刻，需要将金属图案(例如铜图案)加厚(例如70μm以上)，成膜需要时间。另外，为了蚀刻厚的铜图案，需要扩大内侧的环状的金属图案与外侧的环状间的间隙宽度。而且，半蚀刻存在难以使图案尺寸稳定等问题。
另外，这样的问题不是限于控制密封树脂的润湿扩展的环状的金属图案的问题，而是在出于各种目的而在基板上的规定区域内配置相邻的金属图案的情况下会产生的问题。例如，在控制将LED固定于基板上的金属图案时所使用的芯片接合剂或焊料从期望的区域向外侧的润湿扩展的结构中也会产生这样的问题。
本发明的目的在于提供一种在基板上的规定区域内具备多个金属图案的半导体装置，减小该金属图案间的间隔而变得小型。特别是提供一种使用将未固化的树脂或接合剂涂布在基板上使其扩展并使其固化的工序所制造的半导体装置，具备使未固化的树脂或接合剂停留在所希望的区域的结构、并且小型化。
[用于解决问题的手段]
为了实现上述目的，本发明的半导体装置具有搭载有半导体元件的基板和形成在基板上的金属图案。金属图案具备在基板上分离地设置的第1金属图案和第2金属图案、以及配置在第1金属图案和第2金属图案之间并在厚度方向上贯通基板的贯通电极。第1金属图案和第2金属图案的至少一部分与贯通电极的上表面接触。在第1金属图案、第2金属图案以及贯通电极上配置有连续的镀层，通过该镀层，第1金属图案、第2金属图案以及贯通电极电连接。
[发明效果]
根据本发明，能够通过贯通电极从基板的背面侧向第1和第2金属图案双方供电，通过电镀形成第1和第2金属图案。因此，能够通过电镀形成使未固化的树脂或接合剂停留在所希望的区域的结构，而且能够提供小型的半导体装置。
附图说明
图1的(a)是实施方式1的半导体装置的基板的俯视图，(b)是半导体装置整体的俯视图，(c)是半导体装置的A-A’剖视图，(d)是半导体装置的仰视图，(e)是半导体装置的B-B’剖视图。
图2的(a)是实施方式1的半导体装置的俯视图，(b)是贯通电极13附近的放大剖视图。
图3的(a)～(f)是示出实施方式1的半导体装置的制造工序的剖视图
图4的(a)～(c)是表示实施方式1的半导体装置的制造工序的剖面图。
图5的(a)是实施方式2的半导体装置的俯视图，(b)是贯通电极13的附近的放大剖视图。
图6的(a)是实施方式3的半导体装置的俯视图，(b)是贯通电极13的附近的放大剖视图。
图7的(a)是在制造实施方式4的半导体装置的工序中形成有元件搭载用电极(金属图案)15的阶段的基板的剖面图，(b)是完成的基板的剖面图，是实施方式4的半导体装置的基板的剖视图。
图8的(a)是实施方式4的比较例的半导体装置的俯视图，(b)是其剖视图。
图9的(a)是实施方式5的半导体装置的俯视图，(b)是剖视图，(c)是仰视图。
图10的(a)是现有的在基板表面具备电镀供电用布线的半导体装置的俯视图，(b)是具备电镀供电用贯通电极(通孔)的半导体装置的俯视图。
标号说明
10…基板，10a…绝缘层，10b、10c…铜箔，11…第1金属图案，12…第2金属图案，13…贯通电极，14…间隙区域，15…元件搭载用金属图案(电极)，17…半导体元件，18…齐纳二极管，21…第1密封树脂，22…第2密封树脂，31…背面电极，32…背面电极，33a、33b…布线，91、92、93a、93b、93c…金属图案，96、97、98a、98b、93c…槽部，131…槽，132…树脂，162…树脂，171…接合线，201…铜板，202…支承层，203a、203b…铜镀层，204a、204b…镀层
具体实施方式
下面，利用附图对本发明的一个实施方式进行说明
<<实施方式1>>
使用图1等说明实施方式1的半导体装置。图1的(a)是实施方式1的半导体装置的基板的俯视图，图1的(b)是半导体装置整体的俯视图，图1的(c)是半导体装置的A-A’剖视图，图1的(d)是半导体装置的仰视图，(e)是半导体装置的B-B’剖视图。
如图1所示，实施方式1的半导体装置构成为具有搭载有半导体元件17的基板10、形成在基板10上的金属图案11、12、15、将半导体元件17双重地密封的第1密封树脂21和第2密封树脂22。
半导体元件17固定在金属图案11、12、15中的配置在中央的元件搭载用金属图案15上。在此，半导体元件17是发光元件，具备极性不同的上表面电极和背面电极，背面电极通过焊料等与元件搭载用金属图案15接合而被固定。
金属图案11(以下也称为第1金属图案)配置成包围元件搭载用金属图案15，金属图案12(以下也称为第2金属图案)配置成包围金属图案11。金属图案11的外侧的周缘为圆形，金属图案12大致为环状。金属图案11的外侧的周缘与金属图案12的内侧及外侧的周缘大致形成同心圆。
第1金属图案11的外侧的周缘与第2金属图案12的内侧的周缘分离，其间成为基板10的表面露出的区域14。另外，在第2金属图案12的外侧，基板10的表面也露出。
由此，在第1金属图案11的外侧的周缘与基板10的上表面之间，形成有与第1金属图案12的厚度相当的台阶。若在制造工序中使未固化的第1密封树脂21润湿扩展，则由于到达该台阶时的表面张力而使得未固化的第1密封树脂21停留，不会扩展到第1金属图案12的外侧。因此，如图1的(c)、(e)所示，第1密封树脂21在比第1金属图案11的外侧的周缘靠内侧的区域对半导体元件17进行密封。
另外，在第2金属图案12的外侧的周缘与基板10的上表面之间，也形成有与第2金属图案12的厚度相当的台阶。由此，若在制造工序中使未固化的第2密封树脂22润湿扩展，则由于到达该台阶时的表面张力而使未固化的第2密封树脂22停留，不会扩展到第2金属图案12的外侧。因此，如图1的(c)、(e)所示，第2密封树脂22在比第2金属图案12的外侧的周缘靠内侧的区域对第1密封树脂21及半导体元件17进行密封。
即，第1金属图案11和第2金属图案12的外侧的周缘分别作为阻挡所谓未固化的树脂的树脂坝发挥作用。
在第1金属图案11与第2金属图案12之间的区域14的一部分配置有沿厚度方向贯通基板的贯通电极13。贯通电极13以跨越第1金属图案11和第2金属图案12的方式配置，第1金属图案11和第2金属图案12有一部分与贯通电极13的上表面接触。
图2的(a)、(b)表示半导体装置的上表面的放大图和贯通电极13的附近的放大剖视图。如图2的(b)所示，在第1金属图案11、第2金属图案12及贯通电极13上配置有连续的镀层204a，通过该镀层204，第1金属图案11、第2金属图案12及贯通电极13电连接。
这样，通过以跨越第1及第2金属图案11、12的方式配置贯通电极13，能够从基板10的背面经由贯通电极13向第1及第2金属图案11、12供电。因此，能够通过电解电镀在第1及第2金属图案11、12的表面析出镀层204而使其厚膜化。由此，能够成膜厚膜的第1及第2金属图案11、12，其中该第1及第2金属图案11、12能够在与基板10的边界形成能够作为树脂坝发挥功能的台阶。
另外，通过以跨越第1及第2金属图案11、12的方式配置贯通电极13，能够使第1及第2金属图案11、12的环的宽度比贯通电极13的直径窄。即，由于能够使第1及第2金属图案11、12的环的宽度比能够形成为贯通电极13的最小直径窄，因此能够减小第1及第2金属图案11、12的专有面积。因此，根据该结构，能够提供小型的半导体装置。
另外，在贯通电极13上，在第1金属图案11和第2金属图案12之间的区域设置有槽131。由此，第1金属图案11的外侧的周缘在配置有贯通电极13的区域中，也因槽131而具有台阶，因此作为树脂坝发挥功能。因此，第1金属图案11即使在贯通电极13的位置，也不会使未固化的第1密封树脂流出，能够使第1密封树脂21的形状隆起为圆顶状。另外，镀层还覆盖槽131的内壁。
另外，如图1的(a)、(b)及图2的(a)所示，槽131的宽度(贯通电极13上的第1金属图案11与第2金属图案12之间的间隔)被设计成比未配置贯通电极13的区域中的第1金属图案11与第2金属图案12之间的间隔窄。由此，在后述的制造工序中，控制成使得槽131的深度不会变得过深。
在基板10上，在元件搭载用金属图案15的下部具备第2贯通电极16。半导体元件17的上表面电极通过两根接合线(bonding wire)171与第1金属图案11连接。
在基板10的背面侧具备：配置在贯通电极13的位置处的背面电极31、配置在贯通电极16的位置处的背面电极32、分别与背面电极31和32连接的布线33a、33b。
由此，在半导体元件17的上表面电极上电连接有接合线171、第1金属图案11、贯通电极13、背面电极33、布线33a。另外，在半导体元件17的下表面电极上电连接有元件搭载用图案15、贯通孔16、背面电极32、布线33b。因此，通过在基板10的背面的布线33a、33b之间供给电流，能够经由贯通电极13、16、第1金属图案11等向半导体元件17供给电流，能够使其发光。发出的光通过第1及第2密封树脂21、22向外部射出。
另外，第1及第2密封树脂将半导体元件17密封，保护半导体元件17不受湿气或冲击的影响。
<制造方法>
使用图3及图4说明实施方式1的半导体装置的制造方法。
另外，以下，为了便于说明，作为在基板10上制造一个半导体装置的工序进行说明，但也可以在能够取得许多个基板10的状态下准备制造多个半导体装置。
如图3的(a)所示，准备基板10的厚度(例如厚度100～400μm左右)的铜板201，在背面粘贴支承层202，通过蚀刻而加工成贯通电极13、16的形状。铜板201由轧制加工过的大块(bulk)铜构成。
如图3的(b)所示，准备在绝缘层(在此为树脂层)10a两面粘贴有铜(Cu)箔10b、10c的基板10，在贯通电极13、16的位置设置贯通孔。以将贯通电极13插入到贯通孔中的方式，将基板10覆盖在贯通电极13、16的支承层202上。
如图3的(c)所示，在贯通孔与贯通电极13、16的间隙中填充树脂132、162，使其固化。根据需要，通过研磨等除去从基板10的表面突出的贯通电极13、16，使基板10的表面平坦。除去贯通电极13、16的支承层202。
如图3的(d)所示，通过无电解电镀在基板10的两面整体上形成铜镀层203a、203b后，向形成的铜镀层供给电流，通过电解电镀使铜镀层203a、203b生长为厚膜(例如厚度15～100μm左右)。
如图3的(e)所示，保留基板10的上表面的成为元件搭载用金属图案15、第1及第2金属图案11、12的区域、以及基板10的背面的成为背面电极31、32及布线33a、33b的区域，通过蚀刻除去其他部分的铜镀层203a、203b及铜箔10b、10c。此时，在贯通电极13上的第1金属图案11和第2金属图案12之间形成槽131。在蚀刻工序中，为了对元件搭载用金属图案15、背面电极31、32及布线33a、33b进行图案形成，在蚀刻区域中，进行过蚀刻，以可靠地除去铜镀层203a、203b、铜箔10a、10b，使玻璃环氧基板10a的表面露出。其结果是，贯通电极13的表面的一部分被蚀刻，在槽内壁贯通电极13也露出。
另外，贯通电极13不限于如本实施方式那样由大块铜构成，也可以采用通过镀铜进行填充的结构，但通过采用与镀铜相比蚀刻速度慢的大块铜，蚀刻量的管理变得容易，能够提供可靠性高的半导体装置。
此时，由于将槽131的宽度设计为比未配置贯通电极13的区域中的第1金属图案11与第2金属图案12的间隔窄，因此槽131的深度不会过深，且能够容易地设定蚀刻时间，使得基板10的绝缘层10a在未配置有贯通电极13的区域中的第1金属图案11与第2金属图案12之间的区域14中露出。
如图3的(f)所示，经由基板10的背面的布线33a、33b、背面电极32、31及贯通电极13、16，向第1及第2金属图案11、12及元件搭载用金属图案15的铜镀层203a供给电流，通过电解电镀，依次形成镍(Ni)层(例如厚度3～15μm左右)及金(Au)层(例如厚度0.05～0.3μm左右)，由此在两面形成镀层204a、204b。镀层204a在贯通电极13的上部形成为与第1及第2金属图案11、12和贯通电极13的上部连续，因此它们通过镀层204a电连接。
接着，如图4的(a)所示，在元件搭载用金属图案15上搭载半导体元件17，通过焊料层172将半导体元件17的背面电极接合到元件搭载用金属图案15。另外，通过接合线171将半导体元件17的上表面电极与第1金属图案11连接。
如图4的(b)所示，将未固化的第1密封树脂(固化后成为软质的硅树脂)21滴下(灌封(potting))到半导体元件17上。未固化的第1密封树脂21润湿扩展，通过在第1金属图案11的外侧的周缘上的、第1金属图案11与基板10之间的台阶、及第1金属图案11与槽131之间的台阶处产生的表面张力而停留，成为圆顶状。在该状态下，使第1密封树脂21固化。
如图4的(c)所示，将未固化的第2密封树脂(固化后比第1密封树脂21硬质的硅树脂)22滴落(灌封)在第1密封树脂21之上。未固化的第2密封树脂22润湿扩展，通过在第2金属图案12的外侧的周缘的、第2金属图案12与基板10之间的台阶而产生的表面张力而停留，成为半球状。在该状态下，使第2密封树脂22固化。
能够通过上述工序制造本实施方式的半导体装置。
根据实施方式1，能够通过贯通电极13从基板10的背面侧向第1和第2金属图案11、12双方供电，通过电解电镀形成第1和第2金属图案11、12。因此，能够通过电镀形成使未固化的树脂21、22停留在期望的区域的树脂坝结构。而且，能够使第1及第2金属图案11、12的宽度(在本实施方式中仅为第2金属图案12的宽度)比贯通电极13的直径小。另外，能够形成贯通电极13不超出到第2金属图案12的外侧的结构。由此，能够使基板10小型化，能够提供小型的半导体装置。
在本实施方式中，由对铜板201进行蚀刻而制成的铜芯构成贯通电极13、16，因此贯通电极13、16的热传导率高。因此，能够高效地将半导体元件17的热传导至基板10的背面侧而进行排热。
另外，在本实施方式中，通过依次形成Ni层和Au层的镀层204a、204b，不仅能够覆盖铜镀层203a、203b以及铜箔10b、10c的上表面，还能够覆盖侧面。因此，铜镀层203a、203b及铜箔10b、10c不与第1及第2密封树脂21、22接触，能够防止铜的腐蚀而提高可靠性。
<<实施方式2>>
使用图5说明实施方式2的半导体装置。
第2实施方式的半导体装置是与实施方式1的半导体装置相同的结构，但与第1实施方式的不同点在于，不是使贯通电极13为铜芯，而是如图5的(a)、(b)所示，通过钻孔加工等设置贯通孔113a，用铜镀层203c覆盖其内壁，用树脂113b填充贯通孔113a，而成为通孔结构。镀层204a覆盖贯通电极113的上表面的一部分。铜镀层203a的一部分与形成在贯通电极13的上表面、特别是贯通孔113a的内壁的铜镀层203c接触。即，第1金属图案11及第2金属图案12的一部分与贯通电极13接触。
镀层204a及铜镀层203a与在贯通孔113a的内壁形成的铜镀层203c电连接。即，第1金属图案11及第2金属图案12与形成于贯通孔113a内壁的铜镀层203c电连接。
在第1金属图案11与第2金属图案12之间的区域形成有树脂113b从镀层204a露出的槽。可以通过在形成覆盖贯通电极的上表面的铜镀层203a后，通过蚀刻等部分地除去该区域，然后，形成在Ni镀层上层叠了Au镀层的镀层204a等来形成槽。
第2实施方式的半导体装置也与第1实施方式同样，贯通电极13与第1及第2金属图案11、12电连接，因此能够得到与第1实施方式同样的效果。
另外，在第2实施方式的半导体装置中，也与第1实施方式同样，槽131具有使未固化的第1密封树脂21停留在与槽131之间的台阶处的第1及第2金属图案11、12的端部的效果。
<<实施方式3>>
使用图6说明实施方式3的半导体装置。
在实施方式1中，由于控制通过蚀刻在贯通电极13上形成槽131的深度，而使槽131的宽度变窄，但在本实施方式中，如图6的(a)、(b)所示，不形成槽，而配置抗蚀剂层61。
即，在图3的(c)的工序之后，在图3的(d)的工序之前，仅在形成槽131的区域配置抗蚀剂层61。然后，与实施方式1同样地进行从图3的(d)开始的后面的工序。由此，如图6的(a)、(b)所示，能够在贯通电极13上形成由抗蚀剂层61分离开的第1及第2图案11、12。
图6的(a)、(b)的结构不需要实施方式1中所需要的槽131的深度的控制，具有能够降低产品的形状的偏差的优点。
另外，在图6的(a)、(b)的结构中，在第1金属图案11的外侧周缘形成与镀层203a、204a的厚度相当的台阶，因此也能够在第1金属图案11上停止第1密封树脂21的润湿扩展。
<<实施方式4>>
使用图7的(a)及图7的(b)说明实施方式4的半导体装置。
实施方式4的半导体装置除了贯通电极16附近以外，可以采用与实施方式1至3中的任意一个相同的结构。
因此，图7的(a)及图7的(b)均仅示出贯通电极16附近，省略左右两侧的结构。
图7的(a)是表示在制造实施方式4的半导体装置的工序中形成了元件搭载用金属图案(以下称为元件搭载用电极)15的阶段的图，图7的(b)是表示搭载半导体元件17用的基板完成的阶段的图。
实施方式4的半导体装置能够与实施方式1至实施方式3中的任意一个组合应用。
实施方式4的半导体装置与实施方式1至实施方式3的半导体装置同样，具备第1金属图案11、第2金属图案12、贯通电极13(或113)的结构。
即，与实施方式1至实施方式3相同，在贯通电极13上配置第1金属图案11及第2金属图案12的一部分，具备连续地覆盖第1金属图案11、第2金属图案12、贯通电极13的镀层204a。因此，能够提供将第1金属图案11和第2金属图案12接近配置的小型的半导体装置。
进而，实施方式4的半导体装置构成为，能够将元件搭载用电极15设为比贯通电极16小的期望的范围，伴随于此，能够增大贯通电极16。
另外，实施方式4的半导体装置构成为，在利用焊料层172将半导体元件17固定在元件搭载用电极15上时，能够以与半导体元件底面大致相等的面积控制熔化状态的焊料层172的润湿扩展的范围。
即，是如下的半导体装置：在贯通电极16比半导体元件17大、与半导体元件17大致相同尺寸的元件搭载用电极15(在AuSn的张力下能够自对准的图案)上，利用焊料层172(AuSn)安装半导体元件17。
此时，以覆盖贯通电极16从元件搭载用电极15露出的区域、及露出区域与基板10的边界的方式配置抗蚀剂层71。
通过采用这样的结构，熔化的焊料层172不会润湿扩展直至抗蚀剂层71，因此能够正确地将半导体元件17安装到元件搭载用电极15的位置。另外，能够将比半导体元件17大的贯通电极16埋入到基板10。因此，能够利用大的贯通电极16良好地散热半导体元件17的热。
比较例如图8的(a)、(b)所示。在比较例中，当对芯(贯通电极16)进行了蚀刻时，有可能因蚀刻过度而将芯16贯穿。另外，在使用了芯16的基板10中，为了正确地进行半导体元件17的定位，使芯16比元件小，形成图8的(a)、(b)那样的结构。因此，不能进行高效率的散热。
与此相对，实施方式4的图7的结构能够增大芯(贯通电极16)，因此能够进行良好的散热。
实施方式4的半导体装置能够通过在实施方式1的半导体装置的制造工序中的图3的(c)的工序之后、图3的(d)的工序之前，如图7所示那样在芯(贯通电极16)上形成抗蚀剂层71来制造。另外，能够与实施方式3的半导体装置中的抗蚀剂层61的成膜同时形成该抗蚀剂层71。然后，与实施方式1同样地进行从图3的(d)开始的后面的工序。
<<实施方式5>>
使用图9的(a)～(c)说明实施方式5的半导体装置。
实施方式5的半导体装置是如下结构：在利用芯片接合剂或焊料层172将半导体元件17固定到元件搭载用电极15上时，控制未固化的芯片接合剂或熔化状态的焊料层172的润湿扩展的范围。
如图9的(a)～(b)所示，实施方式5的半导体装置具有搭载了3个半导体元件17a、17b、17c的基板10和形成在基板10上的金属图案91、92、93a～93c。第1金属图案91、第2金属图案92以及第3金属图案93在基板10上分离地配置。在第1金属图案91、第2金属图案92以及第3金属图案93之间具备在厚度方向上贯通基板10的贯通电极94。搭载半导体元件17a～17c的第3金属图案93a～93c配置在贯通电极94上。
第1金属图案91、第2金属图案92和第3金属图案93的一部分与贯通电极94的上表面接触。
在第1金属图案91、第2金属图案92、第3金属图案93a～93c以及贯通电极94上配置有连续的镀层95。第1金属图案91、第2金属图案92和贯通电极94通过镀层95电连接。
在贯通电极94的上表面配置有与第1金属图案91相邻的槽部96和与第2金属图案92相邻的槽部97。槽部96、97的内壁被镀层95覆盖。
由此，在位于槽部96与槽部97之间的金属图案93a～93c上的镀层95上搭载半导体元件17a～17c时，即使在使用芯片接合剂或焊料层的情况下，由于在槽部96、97的台阶处产生的表面张力，芯片接合剂或熔化焊料层也会停留。因此，芯片接合剂或熔化焊料层不会流入至第1及第2金属图案91、92上，能够使第1及第2金属图案91、92与第3金属图案93a～93c接近地配置。
例如，基板10可以由玻璃环氧基板构成，第1金属图案91和第2金属图案92可以由铜箔上和铜镀层的层叠结构构成，镀层95可以由Ni镀层和Au镀层的层叠结构构成。
即使通过芯片接合剂或焊料在第3金属图案93a上的镀层95上搭载了半导体元件17a的情况下，芯片接合剂或焊料也不会到达至第1金属图案91上和第3金属图案93b上，因此第1金属图案91上和第3金属图案93b上不会被芯片接合剂或焊料污染。由此，不会妨碍将半导体元件17a和第1金属图案91电连接的供电线84的接合。
另外，即使在分别通过芯片接合剂或焊料层将齐纳二极管81、82固定到第1及第2金属图案91、92上的情况下，由于因槽部96、97而实现的台阶，在固定齐纳二极管81、82的工序中未固化的芯片接合剂或熔化焊料层也会在第1及第2金属图案91、92的边缘停留。因此，能够使半导体元件17a～17c和齐纳二极管81、82接近地配置。由此，能够提供小型的半导体装置。
另外，在基板10的背面配置与贯通电极94连接的背面电极85。从背面电极85经由贯通电极94对金属图案91、92及93a～93c供给相同极性的电位。
另外，通过在半导体元件17a、17b、17c各自之间也形成槽部98a、98b，每个元件各自的芯片接合剂或熔化焊料层不会到达至相邻的元件，因此能够将各元件接近地配置。
另外，也可以在第1及第2金属图案91、92、93a～93c的周围配置1个以上(在此为3个)作为与它们相反极性的电极的金属图案99，通过接合线84与半导体元件17a～17c、齐纳二极管81、82连接。在该情况下，通过在金属图案99的正下方设置贯通电极82，从配置在基板10的背面的背面电极86对金属图案99供给电位，能够使基板10小型化。
另外，如图9的(a)所示，也可以在第3金属图案93c的下方进一步配置辅助的贯通电极83。
另外，本实施方式的图9的(a)～(c)的半导体装置能够通过与实施方式1的图3及图4的制造工序相同的工序来制造。此时，在图3的(e)的工序中将槽96、97、98a、98b形成为适当的深度即可。
上述各实施方式的半导体装置可以用作LED照明装置等。

Claims (9)

1.一种半导体装置，其特征在于，
该半导体装置具有搭载有半导体元件的基板、和形成在所述基板上的金属图案，
所述金属图案具备：在所述基板上分离地设置的第1金属图案和第2金属图案、以及配置在所述第1金属图案和第2金属图案之间并在厚度方向上贯通所述基板的贯通电极，
所述第1金属图案和所述第2金属图案的一部分与所述贯通电极的上表面接触，所述第1金属图案、所述第2金属图案及所述贯通电极电连接。
2.根据权利要求1所述的半导体装置，其特征在于，在所述第1金属图案、所述第2金属图案以及所述贯通电极上配置有连续的镀层，通过所述镀层，所述第1金属图案、所述第2金属图案以及所述贯通电极电连接。
3.根据权利要求1所述的半导体装置，其特征在于，在所述第1金属图案和所述第2金属图案之间的所述贯通电极上设有槽，所述镀层还覆盖所述槽的内壁。
4.根据权利要求3所述的半导体装置，其特征在于，所述槽的宽度比未配置所述贯通电极的区域的所述第1金属图案和所述第2金属图案之间的间隔窄。
5.根据权利要求1所述的半导体装置，其特征在于，在所述第1金属图案和所述第2金属图案之间的所述贯通电极上，成膜有抗蚀剂层。
6.根据权利要求1至5中的任一项所述的半导体装置，其特征在于，
所述第1金属图案形成为包围所述半导体元件的形状，
所述第2金属图案形成为包围所述第1金属图案的形状。
7.根据权利要求6所述的半导体装置，其特征在于，所述半导体装置还具有：第1密封树脂，其密封所述基板上的比所述第1金属图案的外侧的周缘靠内侧的区域；以及第2密封树脂，其密封比所述第2金属图案的外侧的周缘靠内侧的区域。
8.根据权利要求7所述的半导体装置，其特征在于，所述第1金属图案和第2金属图案包含铜层，所述镀层覆盖所述铜层的上表面及侧面。
9.一种半导体装置的制造方法，其特征在于，具备如下工序：
在基板的整个表面上形成金属层，该基板具备在厚度方向上贯通的贯通电极；
将所述金属层蚀刻成在所述贯通电极上以规定宽度分离且均与所述贯通电极接触的第1金属图案和第2金属图案的形状，并且在分离的所述第1金属图案和第2金属图案的间隙的下方的所述贯通电极的上部形成槽；以及
从所述基板的背面侧经由所述贯通电极向所述第1金属图案和第2金属图案同时供给电流，通过电解电镀，形成覆盖所述第1金属图案、所述第2金属图案之上和所述槽的内壁的镀层。
CN202010522621.1A 2019-06-21 2020-06-10 半导体装置及其制造方法 Pending CN112117360A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019115549A JP7222827B2 (ja) 2019-06-21 2019-06-21 半導体装置、および、その製造方法
JP2019-115549 2019-06-21

Publications (1)

Publication Number Publication Date
CN112117360A true CN112117360A (zh) 2020-12-22

Family

ID=73798955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010522621.1A Pending CN112117360A (zh) 2019-06-21 2020-06-10 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US11508879B2 (zh)
JP (1) JP7222827B2 (zh)
CN (1) CN112117360A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3801931B2 (ja) * 2002-03-05 2006-07-26 ローム株式会社 Ｌｅｄチップを使用した発光装置の構造及び製造方法
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
JP4893708B2 (ja) * 2008-08-04 2012-03-07 パナソニック株式会社 洗濯機
US10147853B2 (en) * 2011-03-18 2018-12-04 Cree, Inc. Encapsulant with index matched thixotropic agent
JP5983603B2 (ja) * 2011-05-16 2016-08-31 日亜化学工業株式会社 発光装置及びその製造方法
JP5737083B2 (ja) * 2011-09-02 2015-06-17 ウシオ電機株式会社 Ｌｅｄ光源装置
JP2013143517A (ja) * 2012-01-12 2013-07-22 Citizen Electronics Co Ltd 電子部品素子搭載用基板

Also Published As

Publication number Publication date
US11508879B2 (en) 2022-11-22
JP7222827B2 (ja) 2023-02-15
US20200403125A1 (en) 2020-12-24
JP2021002589A (ja) 2021-01-07

Similar Documents

Publication Publication Date Title
JP6244130B2 (ja) 発光素子搭載用パッケージ及び発光素子パッケージ
JP6335619B2 (ja) 配線基板及び半導体パッケージ
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
CN107799475B (zh) 引线框架和电子部件装置
JP4516320B2 (ja) Ｌｅｄ基板
US9257354B2 (en) Wiring substrate, light emitting device, and method for manufacturing wiring substrate
CN104779225B (zh) 配线基板及其制造方法、以及半导体封装
US10096539B2 (en) Lead frame and electronic component device
JP2015050342A (ja) 配線基板、発光装置及び配線基板の製造方法
JP2007317803A (ja) 発光装置およびその製造方法
JP6392163B2 (ja) 配線基板及びその製造方法、半導体装置
US10699991B2 (en) Packaged light emitting devices including electrode isolation structures and methods of forming packaged light emitting devices including the same
JP2009081194A (ja) 発光モジュールおよびその製造方法
CN112117360A (zh) 半导体装置及其制造方法
JP2008198916A (ja) 半導体装置及びその製造方法
JP2007012716A (ja) 半導体装置
JP4283240B2 (ja) 半導体装置の製造方法
JP2018056309A (ja) 半導体装置
JP6327427B1 (ja) 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JP2008041922A (ja) 発光装置
JP6732586B2 (ja) Ｌｅｄパッケージ
JP2009152372A (ja) プリント基板、半導体装置、及びこれらの製造方法
JP2015015265A (ja) 発光装置およびその製造方法
JP4743764B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination