JP2005505140A - ビーム放射型半導体チップ、該半導体チップの製造法並びにビーム放射型構成エレメント - Google Patents
ビーム放射型半導体チップ、該半導体チップの製造法並びにビーム放射型構成エレメント Download PDFInfo
- Publication number
- JP2005505140A JP2005505140A JP2003533356A JP2003533356A JP2005505140A JP 2005505140 A JP2005505140 A JP 2005505140A JP 2003533356 A JP2003533356 A JP 2003533356A JP 2003533356 A JP2003533356 A JP 2003533356A JP 2005505140 A JP2005505140 A JP 2005505140A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor chip
- multilayer structure
- window layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Led Devices (AREA)
Abstract
ビーム放射型半導体チップ及びその製法及びビーム放射型構成エレメント。
本発明はビーム放射型半導体チップであって、ビーム放射するアクティブな層（１０）を有する多層構造（１００）と、前記アクティブな層（１０）から発せられたビームのために透過性であり、半導体構成エレメントの主放射方向で多層構造（１００）の後ろに配置された窓層（２０）とを有するものに関する。半導体チップはトップダウン取付けのためにチップケーシング内に挿入され、窓層（２０）は少なくとも１つの環状の側面（２１）を有し、該側面（２１）は多層構造（１００）に向いた第１の主面（２２）から、多層構造（１００）とは反対側の第２の主面（２２）への経過にまず、窓層が第１の主面（２２）の大きさに対し拡大するように傾斜させられた又は湾曲させられた又は段付けされた第１の側面領域（２４）を有している。多層構造（１００）の環状の側面（１１）と傾斜させられた又は湾曲させられた又は段付けされた第１の側面領域（２４）の少なくとも１部は、一貫した電気的絶縁層（３０）で被覆されている。さらに本発明はこのようなチップを有するビーム放射する構成エレメント並びにこのようなチップを多数同時に製作する方法にも関する。
本発明はビーム放射型半導体チップであって、ビーム放射するアクティブな層（１０）を有する多層構造（１００）と、前記アクティブな層（１０）から発せられたビームのために透過性であり、半導体構成エレメントの主放射方向で多層構造（１００）の後ろに配置された窓層（２０）とを有するものに関する。半導体チップはトップダウン取付けのためにチップケーシング内に挿入され、窓層（２０）は少なくとも１つの環状の側面（２１）を有し、該側面（２１）は多層構造（１００）に向いた第１の主面（２２）から、多層構造（１００）とは反対側の第２の主面（２２）への経過にまず、窓層が第１の主面（２２）の大きさに対し拡大するように傾斜させられた又は湾曲させられた又は段付けされた第１の側面領域（２４）を有している。多層構造（１００）の環状の側面（１１）と傾斜させられた又は湾曲させられた又は段付けされた第１の側面領域（２４）の少なくとも１部は、一貫した電気的絶縁層（３０）で被覆されている。さらに本発明はこのようなチップを有するビーム放射する構成エレメント並びにこのようなチップを多数同時に製作する方法にも関する。
Description
【技術分野】
【０００１】
本発明は請求項１の上位概念のビーム放射型半導体チップに関する。さらに本発明はこのような半導体チップを製造する方法及びこのような半導体チップを有するビーム放射型構成エレメントに関する。
【０００２】
本発明は特にＳｉＣをベースとした成長基板の上に施されたＮｉｔｒｉｄをベースとした、ビームを放射するアクティブな多層構造を有するビーム放射型半導体チップと、このようなビーム放射型半導体エレメントを備えたビーム放射型の光学構成エレメントとに関する。
【０００３】
典型的な形式で、ビーム放射型の光学的構成エレメント、特にルミネセンスダイオード構成エレメントのためには今日では、ほぼもっぱら正方形のビーム放射型半導体チップが実地において使用される。この半導体チップは通常は透明の注型材料に埋設される。この場合の大きな困難は光学的な半導体エレメントの一般的な半導体材料（ｎ＞２．５）と従来提供されている注型材料（例えばエポキシ樹脂；ｎＥｐｏｘｙ≒１．５）との屈折率の大きな差である。したがって半導体と注型材料との間の境界面における全反射の限界角度はきわめて小さい。これは、チップ表面における全反射に基づき、アクティブゾーンにて発生した光のかなりの部分が半導体から出射されずに半導体内で失われる原因となる。したがって光を発するために半導体構成エレメントを通過する所定の電流下での構成エレメントの明るさが制限される。
【０００４】
ＧａＮをベースとした光ダイオードチップであって、エピタキシ積層が基板（例えばシリコンカーバイト基板）の上に配置され、基板がエポキシ積層よりも高い屈折率を有している形式のものにおいては、一般的なこのような正方形のチップ幾何学的形状により、基板側面から放射されたビーム部分が基板側面に対しきわめて鋭角な角度でチップ裏面に向かって放射されるという特別な問題が発生する。したがってこのビームはきわめて急勾配の角度でかつチップのきわめて近くを通って、チップが固定されているケーシング取付け面に当たる。これは第１には鋭角である入射角に基づきビームの大きな部分がチップ取付け面に吸収され、第２にはビームのある程度の部分がチップの固定のために通常使用される導電接着剤に当たり、これによって吸収されるという欠点をもたらす。
【０００５】
ＤＥ１９８０７７５８Ａ１号明細書によればビーム放射型の半導体であって、光活用度を高めるために、半導体放射方向でいわゆる一次的な窓層をアクティブゾーンのあとに配置し、その一貫した側方表面が多層のヘテロ構造の延在面と鈍角を成しているものが提案されている。一貫した側方表面はアクティブなゾーンの平面と１１０°と１４０°との間の鈍角を形成する。この場合、１次窓層は成長基板又はこの成長基板の上に別個に成長するエピタキシアン層により形成されている。
【０００６】
付加的にＤＥ１９８０７７５８Ａ１号明細書の半導体は別の、いわゆる２次窓層を有している。この２次窓層はアクティブなゾーンの、１次窓層とは反対側に、つまり半導体の下面に、エピタキシ又はウェーハボンドで取付けられ、その一貫した側方表面はアクティブゾーンの平面との間に４０°と７０°の角度を形成する。したがって半導体は上側面から下側面に向かって一貫して傾斜したチップ側面を有している。
【０００７】
このチップ幾何学的形状は第１に、アクティブゾーンに対し平行に延びるチップ表面をアクティブゾーンよりも大きくし、１次窓の傾斜した側壁にあたる光を、予定の放射方向に向かって完全に内部へ反射させることを達成するために役立つ。
【０００８】
２次的な前記窓層は付加的に、アクティブゾーンから後方へ、つまり半導体の取付け面に向かって放射された光を、２次的な窓層の傾斜した側面を介し半導体から外へ放射させるという課題を充たす。
【０００９】
光が後方へ出射されることを回避し、この光が有利にはすでに半導体内にて前面へ変向されるようにするためには、傾斜したチップ側面全体の反射するコーティングが提案されている。
【００１０】
まず第１に前面を介する光放射の改善を目差した前記公知のチップ幾何学的形状は特に以下の問題（ｉ）、（ii）、（iii）、（iv）、（ｖ）、（vi）を有している。
【００１１】
（ｉ）傾斜した側面を製作する場合に、ウェーハの上に存在するアクティブなエピタキシ積層のかなりの面部分が失われる。なぜならば前記傾斜面はアクティブなゾーンの側方からのＶ字形の溝の形成により製作されるからである。
【００１２】
（ii）２次的な窓層の厚さは強く制限され、
−光ダイオードケーシング内へチップを取付ける場合にチップが傾かず、
−できるだけアクティブゾーン全体に対する電流の拡がりが保証され、
−アクティブなゾーンからの十分な放熱が保証され、
−チップが十分な機械的な安定性を有する
のに十分に大きいチップ取付け面が維持されない。したがって２次的な窓層の厚さは有利にはアクティブゾーンの側方幅の１０〜４０％である。
【００１３】
（iii）傾斜した側面は光ダイオードケーシングのチップ取付け面と協働して楔形のギャップを形成する。このギャップは従来のプラスチックＬＥＤケーシングの場合には通常は透明の充填材料で充たされていなければならない。例えば自動車に使用した場合のように、運転中にかつ／又は環境温度の上昇に基づき構成エレメント温度が上昇すると、一般的な充填材料の高い熱膨張に基づき著しい機械的な力がチップに作用し、これによりケーシングのチップ取付け面からチップが剥離する危険は正方形のチップに比較して著しく上昇する。
【００１４】
（iv）２次的な窓層の製作にはかなりの費用がかかる。なぜならばこの窓層は付加的に別個に成長させられるか又はウェーハボンドで付加的に取付けられなければならないからである。
【００１５】
（ｖ）取付け面を成すチップ下面は半導体の最小の面であって、この面の上に拡く張出す上方の窓領域が配置されている。したがって従来チップ取付けに使用されている自動的なチップ取付け技術、通常はピックアンドプレイス（Pick−and Place）法では、チップが傾き、ひいては該当する光ダイオード構成エレメントの放射軸の傾倒が発生する危険がある。この危険は１次的な窓層だけが存在しかつ２次的な窓層が存在していない場合にしか減退されない。
【００１６】
（vi）場合によって存在する下方の窓層は先きに（ii）と（ｖ）で述べた理由からできるだけわずかに保たれなければならない。しかしこれは、この窓がかなりの部分、光ダイオードを取付けるために通常使用される接着剤で覆われ、ひいては光放射に完全には関与しなくなるか又は全く関与しなくなるという結果を伴う。
【００１７】
点（ii）と（ｖ）は唯一のウェーハからのできるだけ大きなチップ活用に関して絶えず望まれるチップ縁長さの減少、つまりアクティブゾーンの横断面の縮小と共に有意性が増大している。なぜならば縁長さが小さくなるほど、提案されたチップ幾何学的形状で与えられるチップ取付け面は小さくなるからである。したがって下方の窓層はできるだけ薄く構成するか又は省略されている。
【００１８】
ＤＥ１９８０７７５８Ａ１号明細書によって公知である、チップ幾何学的形状は概して、特に提案された下方の窓層を実現しかつ同時にアクティブゾーンのほぼ全体に亘る電流の拡がりを達成できるために十分に導電的である両方の導体タイプの厚い層をエピタキシで生ぜしめることができるＧａＰをベースとした材料系のためにしか実地において有意義ではない。
【００１９】
Nitridをベースとした半導体材料系、特にＧａＮ、ＩｎＮ及びＡｌＮ及びＧａＮ、ＩｎＮ及びＡｌＮをベースとしたあらゆる３元及び４元の混晶、例えばＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ及びＡｌＧａＩｎＮを含む半導体材料系においては特にｐ導電形にドーピングされた層は、それが比較的に薄い場合にしか十分にわずかな電気的な抵抗を有しない。したがって上記配置に相応する厚い下方の窓は、特に従来使用されているＧａＮをベースとしたアクティブな積層の場合、つまり下方の窓層がｐ導電側に配置されるであろう積層の場合には、上記困難を甘受してウェーハボンドを介してしか実現されない。これは技術的に高い費用に継がる。
【００２０】
ＵＳ５，２３３，２０４号明細書からは、ＩｎＧａＡｌＰをベースとした光放射型半導体が公知である。この光放射型半導体においては、吸収する基板とアクティブな層構造との間には厚い透明なエピタキシ層が配置されている。このエピタキシ層はＧａＰ、ＧａＡｓＰ又はＡｌＧａＡｓから成っている。厚い透明なエピタキシ層の側面はアクティブな層構造に対して傾斜して延在し、ホッパ形状の層が形成されている。これによりアクティブな層構造から基板に向かって放射されたビームのより多くが全反射角よりも小さい角度で透明な層の側面に当たるようになる。
【００２１】
しかし、ＵＳ５，２３３，２０４号明細書に提案されたチップ幾何学的形状では著しい光損失が発生する。その１つはアクティブな層構造から厚い透明なエピタキシ層への境界面における全反射（屈折率アクティブ層＞屈折率窓）とアクティブな積層における以後の吸収とに基づく。もう１つはビームを吸収する成長基板における吸収に基づく。その上、厚い透明なエピタキシ層として製作された窓層の製作は付加的に著しい技術的な費用を必要とする。
【００２２】
光放射を改善するためには別の個所にて、半導体構成エレメントを例えば３角形状の又は平行４辺形状の側方横断面で形成することが提案されている。これについては公開文献Song Jae Lee, Seog Won Song:"Efficiency Improvement in Light-Emitting Diodes Based on Geometrically Deformed Chips", SPIE Conference on Light-Emiting Diodes, San Jose, California, January 1999, ２３７〜２４８ページを参照。この配置ではチップにおける反射は高められる。なぜならば反射角がしばしば変化するからである。しかし同時にビーム発生層、接触部又は半導体の他の層はできるだけわずかな光を吸収するように構成されていなければならない。
【００２３】
本発明の課題は、ルミネセンス構成エレメントの大量生産に適したビーム放射型の半導体チップであって、冒頭に述べた形式のチップの光放射を改善し、さらに唯一のウェーハからの高いチップ活用を保証し、従来のルミネセンスダイオードケーシングへの取付けを半導体技術で使用された従来の自動的なチップ取付け設備を用いて行なうのに適した半導体チップを提供することである。
【００２４】
さらに本発明は前記の如き半導体を製造する方法の提供も目的としている。
【００２５】
さらに本発明の別の課題は改善されたビーム放射型の光学構成エレメントを提供することでもある。
【００２６】
これらの課題は請求項１の特徴を有する半導体構成エレメント、請求項１３の特徴を有する光学的な構成エレメントもしくは請求項１７の特徴を有する方法によって解決された。
【００２７】
本発明の有利な構成と変化実施例は従属請求項２から１２、１４から１６もしくは１８から２１に記載されている。
【００２８】
以下「Nitrid−ベースとした」とは特に２元、３元及び４元の窒素を有するすべての半導体混晶、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ及びＡｌＩｎＧａＮが含まれるものとする。
【００２９】
又、「ＳｉＣ−ベースとした」にはその主要な特性が構成部分Ｓｉ及びＣにより付与されているあらゆる混晶が含まれる。
【００３０】
成長基板とは以下、アクティブな積層の最初の層のエピタキシ成長のための根底を成す基板と解されるべきである。
【００３１】
さらに以下、半導体の前面又は上面とはアクティブな多層積層に構成エレメントの放射方向で後置された半導体面のことである。背面又は下面とは以後、半導体の前面とは反対の面のことである。
【００３２】
冒頭に述べた形式の半導体においては本発明によれば透明な窓層は多層構造から見て多層構造から離れる方向へ窓層の第１の層厚さ区分を介して傾斜させられて又は湾曲させられて又は段状に形成されてエピタキシ層の成長平面に対し垂直に位置する半導体中心軸から遠ざかって延びる少なくとも１つの側壁を有している。
【００３３】
有利な実施例では側壁は多層構造からさらに離れる経過にて窓層の第２の層厚さ区分を介して傾斜させられて又は湾曲させられて又は段状に形成させられてエピタキシ層の成長平面に対して垂直に延びる半導体中心軸に向かって延びている。
【００３４】
別の実施例では多層構造のさらなる経過にて、つまり第２の層厚さ区分に続く第３の層厚さ区分に亘って、窓層の側壁は中央軸線に対して平行に、つまり多層構造の主延在平面に対し垂直に位置している。
【００３５】
半導体の本発明による幾何学的な形状は、半導体の製造にあたってアクティブな多層構造の損失がわずかに保たれるという別の利点を有している。つまり、ほぼ全ウェーハ面を半導体のためのアクティブゾーンとして活用することができる。本発明によるチップ幾何学的形状でウェーハあたり達成される半導体の数は従来の正方形の半導体の製造に比較してわずかにしか減少しない。
【００３６】
本発明による半導体の幾何学的な形状は、特に有利には、ＳｉＣをベースとした基板又は材料がアクティブな多層構造よりも大きな屈折率を有する他の透明な基板の上のNitridをベースとした（すなわち０≦ｘ≦１，０≦ｙ≦１及びｘ＋ｙ≦１であるＩｎ１−ｘ−ｙＡｌｘＧａｙＮの材料系から成る）アクティブな多層構造を有する半導体に適している。このための理由の１つは、Nitridをベースとした層はこれがきわめて薄い場合にだけ十分にわずかな電気的な抵抗を有することにある。これは特にｐドーピングされたこのような層に当嵌まる。
【００３７】
先細になった窓領域を有する本発明による半導体は基板側面に当たるビームの角度領域と基板側面を通って出射可能なビームの角度領域とのオーバラップが従来の正方形のチップに較べて改善されることに基づき、アクティブなゾーンにて生ぜしめられたビームの比較的に大きな部分を、すでに最初のチップ通過に際して、つまりチップ表面にビームが最初に当たる場合に出射させることができる。これにより側面における全反射が減少され、直接的な光出射が高められ、長い光路による吸収と構成エレメントもしくは境界を接する窓領域における多くの反射が減少させられる。
【００３８】
傾斜するか湾曲するか段状に先細になった窓層部分は例えば、半導体構成部分から側面を通って出射されるビームの大きな部分が半導体構成部分の中心軸線に関し、５０°と９０°との間の角度領域で出射されるように構成されている。これにより従来ルミネセンスダイオード構成エレメントのために使用されている反射器を備えたケーシング構成形態で、窓層から出射したビームが反射器の傾斜した側壁に当たることが達成される。これは、ビームが比較的に鈍角で反射器内壁に当たり、これにより特にプラスチック反射壁において改善された反射が達成されるという重要な利点を有している。
【００３９】
これに対し従来の正方形のチップの場合は、窓層を通って出射されたビームは出射角が急勾配であるためにチップ側面から反射器底に当たり、そこから一方ではビーム入射角が急でありかつ他方では接着剤を用いた底の部分的な被覆が不可避であることに基づき、比較的に少ないビームしか反射されない。
【００４０】
さらに特に有利には窓層の材料は、これに接するアクティブな多層構造の材料よりも大きな屈折率を有している。これによって有利な形式で、多層構造と窓層との間の境界面においてアクティブなゾーンから後方へ射出されたビームの反射が回避され、窓層へ入射したビームの圧縮が行なわれる。
【００４１】
本発明によるチップ幾何学的形状はアクティブな多層構造がＳｉＣ又はＳｉＣをベースとした成長基板の上に製作されている。NitridをベースとしたＬＥＤチップにおいて使用されると特に有利である。この場合には屈折率ａｋｔｉｖｅ Ｓｃｈｉｃｈｔ ＞屈折率Ｓｕｂｓｔｒａｔが当嵌まる。
【００４２】
正方形横断面を有するチップの場合には、多層構造縁長／窓前面縁長さの比は１よりも大きい。窓の平らな傾斜した側面の場合にはこの側面は半導体構成部分の中心軸との間に特に有利には０°でなくかつ９０°ではない角度αを成す。これには有利には２０°≦α≦７０°が当嵌まる。
【００４３】
この構成では一方では多層構造の面上における良好な電流の拡がりが保証され、他方では半導体チップの運転時の窓層における電圧低下が許容領域にあることになる。
【００４４】
有利な実施例においては窓層の、少なくとも傾斜した又は湾曲した又は階段の範囲は粗面化されている。
【００４５】
特に有利であるのは窓層が成長基板から、例えばNitridをベースとした結合半導体多層構造の場合のようにＳｉＣをベースとした成長基板から成っていることである。
【００４６】
本発明によるビーム放射型の光学構成エレメントであって、上記特徴を有しているビーム放射型半導体を備えている形式のものにおいては、半導体チップはトップダウン取付け法で、つまりビームを放射する多層構造を下にしてケーシング基体の反射器受容部内に取付けられる。この反射器受容部は有利には平らな底面を有していると有利である。この底面の上はビーム放射型半導体チップが取付けられ、これは平らな、底面に対して傾斜した反射器壁により少なくとも部分的に取囲まれている。ケーシング基体は、有利には反射を高める材料で充たされた適当なプラスチックから製作されかつ電気的な接続部材を有している。半導体チップはその多層構造で、正確にはその上に施された接触及び結合層で底面に載置され、例えば導電性の接着剤又は導電性の結合手段としての金属ろうで前記底面と結合されている。
【００４７】
多層構造の側面及び窓層の第１の側面領域に沿った絶縁層の高さは、導電性の結合手段が多層構造の取付け面と窓層との間に短絡が形成されないように選択されている。
【００４８】
特別な実施例では側方の反射壁は傾斜した又は湾曲した又は段状に形成された第２の側面領域から出射しかつこの反射壁の面に当たるビームが構成エレメントの放射方向へ変向されるように、アクティブな層に対し所定の方向で特にほぼ平行に上方へ反射させられるように放物線状に構成されている。
【００４９】
前記反射壁は有利な形式で簡単に高反射性に、例えばＡｌ又はＡｇ被覆で構成されることができる。半導体をケーシング内へ取付ける場合に、傾斜した反射壁が接着剤又はろうで汚染する惧れはない。
【００５０】
多層構造における接触層、例えば接触金属層は有利にはグリッドコンタクトである。チップ取付け面に向かって出射したビームが前面に向かって戻し反射されることは、背面接触金属層が全面的に構成されておらず、グリッドラインの間の空間が、より反射性の良い材料で充たされていることで改善される。
【００５１】
本発明によるビーム放射型構成部材を多数同時に製造する方法においては、面積の大きな基板ウェーハの上にエピタキシ積層を施しかつ並べて配置された多数のアクティブな多層構造にパターン化しかつ絶縁層を施したあとで、基板ウェーハに有利にはあらかじめ個別に分離させられた多層構造の間に、多層構造の側面から、第１の側面領域に所望されるプロフィールに相応するプロフィールを持った成形鋸断部を形成することが提案されている。次いでまだ鋸断されてない基板厚さが、例えば折壊、レーザ分離又は鋸断により分断されかつビームを放射する互いに分離した半導体が形成される前に、基板ウェーハに多層構造とは反対側から、第２の側面領域に所望されるプロフィールに相当するプロフィールを有する第２の成形鋸断が多層構造に第１の鋸断に対し反対に与えられる。
【００５２】
必要な場合には第１と第２の鋸断に際して鋸断ブレードは成形縁部を有している。この場合、成形縁部とは鋸断溝に予定される幾何学的な形状を製作するために所定の寸法で成形された鋸断ブレードの端面のことである。成形縁部はこの場合には窓層の傾斜した又は湾曲した又は段状に形成された部分のネガティブ形状を有し、したがってＶ字形に又は湾曲させられて又は段状に成形されて構成されている。
【００５３】
特に有利には成形縁部を有する鋸ブレードで切込む前に、アクティブな多層構造は予定されている鋸断線に沿って有利にはエッチングで分断される。
【００５４】
本発明の方法の別の有利な実施例においては、接触面、特に金属化層で形成された接触面は、すでに基板ウェーハに切込みを入れる前に製作される。
【００５５】
本発明の方法の特に有利な構成では、まずＳｉＣをベースとした基板ウェーハの上に、ＧａＮをベースとしたエピタキシ積層であって、紫外線、青色及び／又は緑色のスペクトル領域のビームの発射に適している層が施される。基板材料は有利には多層構造のアクティブなゾーンから発射されたビームの少なくとも大きな部分のために少なくとも部分的に透明でありかつエピタキシ積層の材料よりも大きな屈折率を有するように選択されている。
【００５６】
次いでエピタキシ積層の前面と基板ウェーハの裏面とに接触層が施される。そのあとでエピタキシ積層は有利にはエッチングで、互いに分離された多数のアクティブな多層構造に分離される。
【００５７】
次いで成形鋸断が行なわれる。
【００５８】
本発明の有利な別の構成によれば、基板ウェーハは第２の成形鋸断を実施する前に例えば研削及び／又はエッチングによって薄くされる。
【００５９】
本発明の別の有利な実施例と変更は図１から図１２Ｄと関連して以後記述する実施例に示してある。
【実施例】
【００６０】
図面には実施例のそれぞれ同じ又は同じく作用する構成部分はそれぞれ同じ符号で示されている。
【００６１】
図１には本発明によるビーム放射型半導体チップ１の横断面が純概略的に示されている。光を発生させるアクティブな層１０、例えばＩｎＧａＮをベースとしたシングル量子トップ（シングル量子井戸のためのＳＱＷ）又はマルチ量子トップ（マルチ量子井戸のためのＭＱＷ）構造は、例えば全体がNitridをベースとした多数の半導体層から成る多層構造１００内に位置している。このような多層構造の正確な構造は構成エレメントの材料系及び所望される特性に関連する。これに対する詳細は公知技術により公知であり、したがって本発明との関連においては詳細に説明しない。
【００６２】
多層構造１００は例えば冶金工学的なガス相エピタキシ法で窓層２０の上に製作される。この窓層は多層構造とは反対側の面２３に電気的な接触部４０を有している。多層構造１００は窓層２０とは反対側に第２の電気的な接触部６０を有している。この接触部６０は大きな面で多層構造１００を覆っている。電気的な接触部６０は有利には反射するように構成されるか又は付加的な反射層を有している。
【００６３】
接触部６０は格子構造を有し、格子線の間には、多層構造から発せられたビームのために改善された反射性を有する材料が配置されている。
【００６４】
窓層２０は成長基板材料から形成され、有利には、シリコンカーバイト又はＳｉＣをベースとした材料から成っているのに対し、多層構造１００は窒化ガリウムをベースに構成されている。これは多層構造１００が窒素の他に例えばエレメントインディウム、アルミニウム及び／又はガリウムを含んでいる。この材料系ではｐドーピング層は比較的に薄い場合にしか十分な導電性を有しない。
【００６５】
他の材料系においては多層構造１００と基板とは異なって構成されていることができる材料系ＩｎＧａＡＬＰにおいては厚い層での導電性が可能である。基板はサファイヤ又はＳｉＣであることができる。したがってこの材料系では多層構造１００の上にさらに透明の窓が成長することができるのに対し、このようにエピタキシ的に成長する窓を窒化ガリウムの材料系にて構成することは可能ではない。窓層２０は少なくとも１つの循環する側面２１を有し、該側面２１は多層構造１００に向いた第１の主面２２から多層構造１００とは反対側の第２の主面２３へ向かう経過にてまず、傾斜した、チップの周囲を完全に巡って延在する第１の側面領域２４を有し、窓層２０が第１の主面２２の大きさに対しまず拡幅されている。この傾斜した第１の側面領域２４に続いて窓層２０は多層構造１００の主延在平面に対し垂直に位置する第２の側面領域２７を有している。多層構造１００の循環する側面２１と傾斜した側面領域２４とは、一貫した電気的な絶縁層３０で被覆されている。この絶縁層３０は例えば酸化シリコン又は窒化シリコンから成っている。
【００６６】
この半導体チップ２１はトップダウン取付け法のために定められている。
【００６７】
図１の実施例に対する図２の実施例の相違は、第１の側面領域２４に、第２の主面２３へのさらなる経過にて、まず多層構造１００の主延在面に対して垂直な側面領域２６と、これに続く、多層構造１００の主延在平面に対して傾斜して延在する側面領域２５とが続き、窓層２０が再び先細になっていることである。窓層２０の前記先細部分には再び、多層構造１００の主延在平面に対し垂直な側面領域２７が後置されている。この側面領域２７は窓層２０の第２の主面２３まで達している。窓層２０が先細になっている傾斜した側面領域２７は有利には完全にチップを巡って延び、多層構造の主延在面に対し垂直な軸線５０との間に１０°と８０°との間、有利には２０°と６０°との間の角度αを成す。
【００６８】
図３の実施例は図２の実施例とは特に、第１の傾斜した側面領域２４と第２の傾斜した側面領域２５との間に多層構造１００の主延在平面に対し垂直な、図２の側面領域２６が存在していないことである。
【００６９】
図４の実施例では窓層２０の第１の主面２２から発して、チップを完全に巡って循環する方形の肩の形をした段付けされた側面部分２４が構成され、この側面部分２４の後に多層構造の主延在平面に対し垂直な側面領域２７が配置され、この側面領域２７が窓層２０の第２の主面２３まで延びている。多層構造１００の循環する側面１１と段付けされた側面部分２４は、一貫した電気的な絶縁層３０で被覆されている。この絶縁層３０は例えば酸化シリコン又は窒化シリコンから成っている。
【００７０】
図５の実施例は第１の側面領域２４が、第２の主面２３へのさらなる経過にて、まず多層構造１００の主延在平面に対しほぼ垂直に位置する側面領域２６を有し、次いで多層構造１００の主延在平面に対し傾斜して延びる側面領域２５を介し再び先細にされている点で図４の実施例とは異なっている。窓層２０の前述の先細にされた側面領域２５のあとには再び多層構造１００の主延在平面に対し垂直な側面領域２７が配置されている。この側面領域２７は窓層２０の第２の主面２３まで延びている。窓層２０が先細にされている傾斜して延びる側面領域２７は有利には完全にチップを巡って延び、多層構造１００の主延在平面に対し垂直な軸５０と角度αを成している。この角度αは１０°と８０°との間、有利には２０°と６０°との間の角度である。
【００７１】
図６の実施例は、第１の傾斜した側面領域２４と第２の傾斜した側面領域２５との間に、図２に示した多層構造１００の主延在平面に対し垂直な側面領域２６が存在していないという点で図５の実施例とは異なっている。
【００７２】
図７の実施例においては窓層の主面２２から発してチップを完全に巡って循環する段付けされた側面領域２４が鈍角な肩の形に構成されている。この肩には多層構造１００の主延在平面に対し垂直な側面領域２７が後置され、この側面領域２７は窓層２０の第２の主面２３まで延びている。多層構造１００の循環する側面１１と段付けされた側面領域２４は、一貫した電気的な絶縁層３０で被覆されている。この絶縁層３０は例えば酸化シリコン又は窒化シリコンから成っている。
【００７３】
図８の実施例は第１の側面領域２４に、第２の主面２３までのさらなる経過にて、まず多層構造１００の主延在平面に対し垂直な側面領域２６を有し、次いで窓層２０が多層構造１００の主延在平面に対して傾斜して延びる側面領域２５を介して再び先細になっていることで図７の実施例とは異なっている。窓層２０の前記先細にされた部分２５には再び、多層構造１００の主延在平面に対し垂直な側面領域２７が後置され、この側面領域は窓層２０の第２の主面２３まで延びている。窓層２０が先細にされている傾斜した側面領域２７は有利にはチップを完全に巡って循環し、多層構造１００の主延在平面に対し垂直な軸線５０と角度αを成している。この角度αは１０°と８０°との間、有利には２０°と６０°の間の角度である。
【００７４】
図９の実施例は第１の傾斜した側面領域２４と第２の傾斜した側面領域２５との間に図２に示された、多層構造１００の主延在平面に対し垂直な側面領域２６が存在していない点で図８の実施例とは異なっている。
【００７５】
図２、３、５、６、８、９の実施例では側面領域２４，２５及び場合によっては２６は、環状の張出し部２８を有し、この張出し部２８が一方では絶縁層３０のコーティングを可能にしかつ他方では傾斜した側面領域２５により、チップからのビームの放射を改善する。
【００７６】
図１０の実施例では図９の実施例とは異なって、第２の傾斜した側面領域２５には、多層構造１００の主延在平面に対し垂直な側面領域２７は接続しておらず、第２の傾斜した側面領域２５は第２の主面２３と直接的に縁を構成している。この変化実施例の構成は図２、３、５、６及び８の実施例においても使用することができる。有利にはこの変化実施例ではチップにおける電圧低下が減少させられる。
【００７７】
上記の傾斜して延在する側壁部分は選択的に湾曲又は段付けされていることができる。さらに前記側壁部分は粗面化されていることができる。同様に付加的に側壁部分２６，２７も粗面化されていることもできる。
【００７８】
図１１に示されたビーム放射型構成エレメントにおいては、図１０の実施例によるビーム放射型チップ１は、構成エレメントケーシング２のケーシング基体４の切欠き３に、導電性の接着剤によって又は金属ろうによって、電気的な導体フレーム５（リードフレーム）のチップ取付け面６に、多層構造１００が接触部６０でチップ取付け面６に向けられかつ窓層２０が多層構造１００のチップ取付け面６とは反対側に配置されるように取付けられている。この取付け形式はいわゆるトップダウン式取付けである。窓層の上の接触部４０はボンドワイヤ８を用いて導体フレーム５の接続面７と接続される。切欠き３は例えばビーム透過性のリアクション樹脂で充たされ、切欠きの側面は有利には反射するように構成されているので切欠きはチップから側方へ放射されるビームのレフレクタを形成する。
【００７９】
図８の実施例による半導体チップを多数同時に製作する、図１２に概略的に示した方法ステップにおいては、まず基板ウェーハ２００の上に多層積層３００が成長させられる。この多層積層３００はアクティブな層１０から放射されたビームに対し透過性を有している材料から製作されている。その後で多層積層３００は互いに個別化された多数の多層構造１００にパターン化される。多層構造１００の間には分離トラック２０１が構成され、この分離トラックは基板ウェーハ２００まで達している。次いで、第１の側面領域２４が特にＶ字形の成形縁を有する鋸ブレードで鋸断されることで製作され、次いで電気的に絶縁作用を有する層３０が多層構造１００の側面と第１の側面領域２４との上に施される。このプロセスのあとで基板ウェーハ２００は多層構造１００とは反対側から分離トラック２０１に沿ってＶ字形の成形縁を有する鋸ブレードで鋸断され、第２の傾斜した側面領域２５と側面領域２７とが発生する。次いで基板ウェーハ２００が分離トラック２０１に沿って特に折壊又はレザー分離又は別の鋸断によって分離されるので互いに分離された多数の半導体チップ１が形成される。
【００８０】
側面領域２７を発生させないためには、第２の傾斜した側面領域２５を製作するための鋸断を深く実施しないか又は基板ウェーハ２００を前もって多層構造１００とは反対側から適当に例えば研削又はエッチングで薄く加工することができる。接触部４０と６０は適宜の時点で当該方法の正確な経過に関係して製作される。
【００８１】
上に述べた方法原理は、それぞれ望まれるチップ幾何学形状に相応して、上記実施例（図１から図１０）のすべてのチップ幾何学的形状のチップを製作するために形をわずかに変えて使用することができる。
【図面の簡単な説明】
【００８２】
【図１】本発明によるビーム放射型半導体チップの第１実施例の横断面図。
【図２】本発明によるビーム放射型半導体チップの第２実施例の横断面の概略図。
【図３】本発明によるビーム放射型半導体チップの第３実施例の横断面の概略図。
【図４】本発明によるビーム放射型半導体チップの第４実施例の横断面の概略図。
【図５】本発明によるビーム放射型半導体チップの第５実施例の横断面の概略図。
【図６】本発明によるビーム放射型半導体チップの第６実施例の横断面の概略図。
【図７】本発明によるビーム放射型半導体チップの第７実施例の横断面の概略図。
【図８】本発明によるビーム放射型半導体チップの第８実施例の横断面の概略図。
【図９】本発明によるビーム放射型半導体チップの第９実施例の横断面の概略図。
【図１０】本発明によるビーム放射型半導体チップの第１０実施例の横断面の概略図。
【図１１】本発明によるビーム放射型構成エレメントの横断面の概略図。
【図１２】ＡからＤは本発明による半導体チップを同時に製造する方法ステップを概略的に示した図。
【符号の説明】
【００８３】
１ 半導体チップ
１０ アクティブな層
２０ 窓層
３０ 絶縁層
４０ 電気的な接触部
５０ 軸線
６０ 電気的な接触部
１００ 多層構造
２００ 基板ウェーハ
３００ 多層積層
【０００１】
本発明は請求項１の上位概念のビーム放射型半導体チップに関する。さらに本発明はこのような半導体チップを製造する方法及びこのような半導体チップを有するビーム放射型構成エレメントに関する。
【０００２】
本発明は特にＳｉＣをベースとした成長基板の上に施されたＮｉｔｒｉｄをベースとした、ビームを放射するアクティブな多層構造を有するビーム放射型半導体チップと、このようなビーム放射型半導体エレメントを備えたビーム放射型の光学構成エレメントとに関する。
【０００３】
典型的な形式で、ビーム放射型の光学的構成エレメント、特にルミネセンスダイオード構成エレメントのためには今日では、ほぼもっぱら正方形のビーム放射型半導体チップが実地において使用される。この半導体チップは通常は透明の注型材料に埋設される。この場合の大きな困難は光学的な半導体エレメントの一般的な半導体材料（ｎ＞２．５）と従来提供されている注型材料（例えばエポキシ樹脂；ｎＥｐｏｘｙ≒１．５）との屈折率の大きな差である。したがって半導体と注型材料との間の境界面における全反射の限界角度はきわめて小さい。これは、チップ表面における全反射に基づき、アクティブゾーンにて発生した光のかなりの部分が半導体から出射されずに半導体内で失われる原因となる。したがって光を発するために半導体構成エレメントを通過する所定の電流下での構成エレメントの明るさが制限される。
【０００４】
ＧａＮをベースとした光ダイオードチップであって、エピタキシ積層が基板（例えばシリコンカーバイト基板）の上に配置され、基板がエポキシ積層よりも高い屈折率を有している形式のものにおいては、一般的なこのような正方形のチップ幾何学的形状により、基板側面から放射されたビーム部分が基板側面に対しきわめて鋭角な角度でチップ裏面に向かって放射されるという特別な問題が発生する。したがってこのビームはきわめて急勾配の角度でかつチップのきわめて近くを通って、チップが固定されているケーシング取付け面に当たる。これは第１には鋭角である入射角に基づきビームの大きな部分がチップ取付け面に吸収され、第２にはビームのある程度の部分がチップの固定のために通常使用される導電接着剤に当たり、これによって吸収されるという欠点をもたらす。
【０００５】
ＤＥ１９８０７７５８Ａ１号明細書によればビーム放射型の半導体であって、光活用度を高めるために、半導体放射方向でいわゆる一次的な窓層をアクティブゾーンのあとに配置し、その一貫した側方表面が多層のヘテロ構造の延在面と鈍角を成しているものが提案されている。一貫した側方表面はアクティブなゾーンの平面と１１０°と１４０°との間の鈍角を形成する。この場合、１次窓層は成長基板又はこの成長基板の上に別個に成長するエピタキシアン層により形成されている。
【０００６】
付加的にＤＥ１９８０７７５８Ａ１号明細書の半導体は別の、いわゆる２次窓層を有している。この２次窓層はアクティブなゾーンの、１次窓層とは反対側に、つまり半導体の下面に、エピタキシ又はウェーハボンドで取付けられ、その一貫した側方表面はアクティブゾーンの平面との間に４０°と７０°の角度を形成する。したがって半導体は上側面から下側面に向かって一貫して傾斜したチップ側面を有している。
【０００７】
このチップ幾何学的形状は第１に、アクティブゾーンに対し平行に延びるチップ表面をアクティブゾーンよりも大きくし、１次窓の傾斜した側壁にあたる光を、予定の放射方向に向かって完全に内部へ反射させることを達成するために役立つ。
【０００８】
２次的な前記窓層は付加的に、アクティブゾーンから後方へ、つまり半導体の取付け面に向かって放射された光を、２次的な窓層の傾斜した側面を介し半導体から外へ放射させるという課題を充たす。
【０００９】
光が後方へ出射されることを回避し、この光が有利にはすでに半導体内にて前面へ変向されるようにするためには、傾斜したチップ側面全体の反射するコーティングが提案されている。
【００１０】
まず第１に前面を介する光放射の改善を目差した前記公知のチップ幾何学的形状は特に以下の問題（ｉ）、（ii）、（iii）、（iv）、（ｖ）、（vi）を有している。
【００１１】
（ｉ）傾斜した側面を製作する場合に、ウェーハの上に存在するアクティブなエピタキシ積層のかなりの面部分が失われる。なぜならば前記傾斜面はアクティブなゾーンの側方からのＶ字形の溝の形成により製作されるからである。
【００１２】
（ii）２次的な窓層の厚さは強く制限され、
−光ダイオードケーシング内へチップを取付ける場合にチップが傾かず、
−できるだけアクティブゾーン全体に対する電流の拡がりが保証され、
−アクティブなゾーンからの十分な放熱が保証され、
−チップが十分な機械的な安定性を有する
のに十分に大きいチップ取付け面が維持されない。したがって２次的な窓層の厚さは有利にはアクティブゾーンの側方幅の１０〜４０％である。
【００１３】
（iii）傾斜した側面は光ダイオードケーシングのチップ取付け面と協働して楔形のギャップを形成する。このギャップは従来のプラスチックＬＥＤケーシングの場合には通常は透明の充填材料で充たされていなければならない。例えば自動車に使用した場合のように、運転中にかつ／又は環境温度の上昇に基づき構成エレメント温度が上昇すると、一般的な充填材料の高い熱膨張に基づき著しい機械的な力がチップに作用し、これによりケーシングのチップ取付け面からチップが剥離する危険は正方形のチップに比較して著しく上昇する。
【００１４】
（iv）２次的な窓層の製作にはかなりの費用がかかる。なぜならばこの窓層は付加的に別個に成長させられるか又はウェーハボンドで付加的に取付けられなければならないからである。
【００１５】
（ｖ）取付け面を成すチップ下面は半導体の最小の面であって、この面の上に拡く張出す上方の窓領域が配置されている。したがって従来チップ取付けに使用されている自動的なチップ取付け技術、通常はピックアンドプレイス（Pick−and Place）法では、チップが傾き、ひいては該当する光ダイオード構成エレメントの放射軸の傾倒が発生する危険がある。この危険は１次的な窓層だけが存在しかつ２次的な窓層が存在していない場合にしか減退されない。
【００１６】
（vi）場合によって存在する下方の窓層は先きに（ii）と（ｖ）で述べた理由からできるだけわずかに保たれなければならない。しかしこれは、この窓がかなりの部分、光ダイオードを取付けるために通常使用される接着剤で覆われ、ひいては光放射に完全には関与しなくなるか又は全く関与しなくなるという結果を伴う。
【００１７】
点（ii）と（ｖ）は唯一のウェーハからのできるだけ大きなチップ活用に関して絶えず望まれるチップ縁長さの減少、つまりアクティブゾーンの横断面の縮小と共に有意性が増大している。なぜならば縁長さが小さくなるほど、提案されたチップ幾何学的形状で与えられるチップ取付け面は小さくなるからである。したがって下方の窓層はできるだけ薄く構成するか又は省略されている。
【００１８】
ＤＥ１９８０７７５８Ａ１号明細書によって公知である、チップ幾何学的形状は概して、特に提案された下方の窓層を実現しかつ同時にアクティブゾーンのほぼ全体に亘る電流の拡がりを達成できるために十分に導電的である両方の導体タイプの厚い層をエピタキシで生ぜしめることができるＧａＰをベースとした材料系のためにしか実地において有意義ではない。
【００１９】
Nitridをベースとした半導体材料系、特にＧａＮ、ＩｎＮ及びＡｌＮ及びＧａＮ、ＩｎＮ及びＡｌＮをベースとしたあらゆる３元及び４元の混晶、例えばＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮ及びＡｌＧａＩｎＮを含む半導体材料系においては特にｐ導電形にドーピングされた層は、それが比較的に薄い場合にしか十分にわずかな電気的な抵抗を有しない。したがって上記配置に相応する厚い下方の窓は、特に従来使用されているＧａＮをベースとしたアクティブな積層の場合、つまり下方の窓層がｐ導電側に配置されるであろう積層の場合には、上記困難を甘受してウェーハボンドを介してしか実現されない。これは技術的に高い費用に継がる。
【００２０】
ＵＳ５，２３３，２０４号明細書からは、ＩｎＧａＡｌＰをベースとした光放射型半導体が公知である。この光放射型半導体においては、吸収する基板とアクティブな層構造との間には厚い透明なエピタキシ層が配置されている。このエピタキシ層はＧａＰ、ＧａＡｓＰ又はＡｌＧａＡｓから成っている。厚い透明なエピタキシ層の側面はアクティブな層構造に対して傾斜して延在し、ホッパ形状の層が形成されている。これによりアクティブな層構造から基板に向かって放射されたビームのより多くが全反射角よりも小さい角度で透明な層の側面に当たるようになる。
【００２１】
しかし、ＵＳ５，２３３，２０４号明細書に提案されたチップ幾何学的形状では著しい光損失が発生する。その１つはアクティブな層構造から厚い透明なエピタキシ層への境界面における全反射（屈折率アクティブ層＞屈折率窓）とアクティブな積層における以後の吸収とに基づく。もう１つはビームを吸収する成長基板における吸収に基づく。その上、厚い透明なエピタキシ層として製作された窓層の製作は付加的に著しい技術的な費用を必要とする。
【００２２】
光放射を改善するためには別の個所にて、半導体構成エレメントを例えば３角形状の又は平行４辺形状の側方横断面で形成することが提案されている。これについては公開文献Song Jae Lee, Seog Won Song:"Efficiency Improvement in Light-Emitting Diodes Based on Geometrically Deformed Chips", SPIE Conference on Light-Emiting Diodes, San Jose, California, January 1999, ２３７〜２４８ページを参照。この配置ではチップにおける反射は高められる。なぜならば反射角がしばしば変化するからである。しかし同時にビーム発生層、接触部又は半導体の他の層はできるだけわずかな光を吸収するように構成されていなければならない。
【００２３】
本発明の課題は、ルミネセンス構成エレメントの大量生産に適したビーム放射型の半導体チップであって、冒頭に述べた形式のチップの光放射を改善し、さらに唯一のウェーハからの高いチップ活用を保証し、従来のルミネセンスダイオードケーシングへの取付けを半導体技術で使用された従来の自動的なチップ取付け設備を用いて行なうのに適した半導体チップを提供することである。
【００２４】
さらに本発明は前記の如き半導体を製造する方法の提供も目的としている。
【００２５】
さらに本発明の別の課題は改善されたビーム放射型の光学構成エレメントを提供することでもある。
【００２６】
これらの課題は請求項１の特徴を有する半導体構成エレメント、請求項１３の特徴を有する光学的な構成エレメントもしくは請求項１７の特徴を有する方法によって解決された。
【００２７】
本発明の有利な構成と変化実施例は従属請求項２から１２、１４から１６もしくは１８から２１に記載されている。
【００２８】
以下「Nitrid−ベースとした」とは特に２元、３元及び４元の窒素を有するすべての半導体混晶、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ及びＡｌＩｎＧａＮが含まれるものとする。
【００２９】
又、「ＳｉＣ−ベースとした」にはその主要な特性が構成部分Ｓｉ及びＣにより付与されているあらゆる混晶が含まれる。
【００３０】
成長基板とは以下、アクティブな積層の最初の層のエピタキシ成長のための根底を成す基板と解されるべきである。
【００３１】
さらに以下、半導体の前面又は上面とはアクティブな多層積層に構成エレメントの放射方向で後置された半導体面のことである。背面又は下面とは以後、半導体の前面とは反対の面のことである。
【００３２】
冒頭に述べた形式の半導体においては本発明によれば透明な窓層は多層構造から見て多層構造から離れる方向へ窓層の第１の層厚さ区分を介して傾斜させられて又は湾曲させられて又は段状に形成されてエピタキシ層の成長平面に対し垂直に位置する半導体中心軸から遠ざかって延びる少なくとも１つの側壁を有している。
【００３３】
有利な実施例では側壁は多層構造からさらに離れる経過にて窓層の第２の層厚さ区分を介して傾斜させられて又は湾曲させられて又は段状に形成させられてエピタキシ層の成長平面に対して垂直に延びる半導体中心軸に向かって延びている。
【００３４】
別の実施例では多層構造のさらなる経過にて、つまり第２の層厚さ区分に続く第３の層厚さ区分に亘って、窓層の側壁は中央軸線に対して平行に、つまり多層構造の主延在平面に対し垂直に位置している。
【００３５】
半導体の本発明による幾何学的な形状は、半導体の製造にあたってアクティブな多層構造の損失がわずかに保たれるという別の利点を有している。つまり、ほぼ全ウェーハ面を半導体のためのアクティブゾーンとして活用することができる。本発明によるチップ幾何学的形状でウェーハあたり達成される半導体の数は従来の正方形の半導体の製造に比較してわずかにしか減少しない。
【００３６】
本発明による半導体の幾何学的な形状は、特に有利には、ＳｉＣをベースとした基板又は材料がアクティブな多層構造よりも大きな屈折率を有する他の透明な基板の上のNitridをベースとした（すなわち０≦ｘ≦１，０≦ｙ≦１及びｘ＋ｙ≦１であるＩｎ１−ｘ−ｙＡｌｘＧａｙＮの材料系から成る）アクティブな多層構造を有する半導体に適している。このための理由の１つは、Nitridをベースとした層はこれがきわめて薄い場合にだけ十分にわずかな電気的な抵抗を有することにある。これは特にｐドーピングされたこのような層に当嵌まる。
【００３７】
先細になった窓領域を有する本発明による半導体は基板側面に当たるビームの角度領域と基板側面を通って出射可能なビームの角度領域とのオーバラップが従来の正方形のチップに較べて改善されることに基づき、アクティブなゾーンにて生ぜしめられたビームの比較的に大きな部分を、すでに最初のチップ通過に際して、つまりチップ表面にビームが最初に当たる場合に出射させることができる。これにより側面における全反射が減少され、直接的な光出射が高められ、長い光路による吸収と構成エレメントもしくは境界を接する窓領域における多くの反射が減少させられる。
【００３８】
傾斜するか湾曲するか段状に先細になった窓層部分は例えば、半導体構成部分から側面を通って出射されるビームの大きな部分が半導体構成部分の中心軸線に関し、５０°と９０°との間の角度領域で出射されるように構成されている。これにより従来ルミネセンスダイオード構成エレメントのために使用されている反射器を備えたケーシング構成形態で、窓層から出射したビームが反射器の傾斜した側壁に当たることが達成される。これは、ビームが比較的に鈍角で反射器内壁に当たり、これにより特にプラスチック反射壁において改善された反射が達成されるという重要な利点を有している。
【００３９】
これに対し従来の正方形のチップの場合は、窓層を通って出射されたビームは出射角が急勾配であるためにチップ側面から反射器底に当たり、そこから一方ではビーム入射角が急でありかつ他方では接着剤を用いた底の部分的な被覆が不可避であることに基づき、比較的に少ないビームしか反射されない。
【００４０】
さらに特に有利には窓層の材料は、これに接するアクティブな多層構造の材料よりも大きな屈折率を有している。これによって有利な形式で、多層構造と窓層との間の境界面においてアクティブなゾーンから後方へ射出されたビームの反射が回避され、窓層へ入射したビームの圧縮が行なわれる。
【００４１】
本発明によるチップ幾何学的形状はアクティブな多層構造がＳｉＣ又はＳｉＣをベースとした成長基板の上に製作されている。NitridをベースとしたＬＥＤチップにおいて使用されると特に有利である。この場合には屈折率ａｋｔｉｖｅ Ｓｃｈｉｃｈｔ ＞屈折率Ｓｕｂｓｔｒａｔが当嵌まる。
【００４２】
正方形横断面を有するチップの場合には、多層構造縁長／窓前面縁長さの比は１よりも大きい。窓の平らな傾斜した側面の場合にはこの側面は半導体構成部分の中心軸との間に特に有利には０°でなくかつ９０°ではない角度αを成す。これには有利には２０°≦α≦７０°が当嵌まる。
【００４３】
この構成では一方では多層構造の面上における良好な電流の拡がりが保証され、他方では半導体チップの運転時の窓層における電圧低下が許容領域にあることになる。
【００４４】
有利な実施例においては窓層の、少なくとも傾斜した又は湾曲した又は階段の範囲は粗面化されている。
【００４５】
特に有利であるのは窓層が成長基板から、例えばNitridをベースとした結合半導体多層構造の場合のようにＳｉＣをベースとした成長基板から成っていることである。
【００４６】
本発明によるビーム放射型の光学構成エレメントであって、上記特徴を有しているビーム放射型半導体を備えている形式のものにおいては、半導体チップはトップダウン取付け法で、つまりビームを放射する多層構造を下にしてケーシング基体の反射器受容部内に取付けられる。この反射器受容部は有利には平らな底面を有していると有利である。この底面の上はビーム放射型半導体チップが取付けられ、これは平らな、底面に対して傾斜した反射器壁により少なくとも部分的に取囲まれている。ケーシング基体は、有利には反射を高める材料で充たされた適当なプラスチックから製作されかつ電気的な接続部材を有している。半導体チップはその多層構造で、正確にはその上に施された接触及び結合層で底面に載置され、例えば導電性の接着剤又は導電性の結合手段としての金属ろうで前記底面と結合されている。
【００４７】
多層構造の側面及び窓層の第１の側面領域に沿った絶縁層の高さは、導電性の結合手段が多層構造の取付け面と窓層との間に短絡が形成されないように選択されている。
【００４８】
特別な実施例では側方の反射壁は傾斜した又は湾曲した又は段状に形成された第２の側面領域から出射しかつこの反射壁の面に当たるビームが構成エレメントの放射方向へ変向されるように、アクティブな層に対し所定の方向で特にほぼ平行に上方へ反射させられるように放物線状に構成されている。
【００４９】
前記反射壁は有利な形式で簡単に高反射性に、例えばＡｌ又はＡｇ被覆で構成されることができる。半導体をケーシング内へ取付ける場合に、傾斜した反射壁が接着剤又はろうで汚染する惧れはない。
【００５０】
多層構造における接触層、例えば接触金属層は有利にはグリッドコンタクトである。チップ取付け面に向かって出射したビームが前面に向かって戻し反射されることは、背面接触金属層が全面的に構成されておらず、グリッドラインの間の空間が、より反射性の良い材料で充たされていることで改善される。
【００５１】
本発明によるビーム放射型構成部材を多数同時に製造する方法においては、面積の大きな基板ウェーハの上にエピタキシ積層を施しかつ並べて配置された多数のアクティブな多層構造にパターン化しかつ絶縁層を施したあとで、基板ウェーハに有利にはあらかじめ個別に分離させられた多層構造の間に、多層構造の側面から、第１の側面領域に所望されるプロフィールに相応するプロフィールを持った成形鋸断部を形成することが提案されている。次いでまだ鋸断されてない基板厚さが、例えば折壊、レーザ分離又は鋸断により分断されかつビームを放射する互いに分離した半導体が形成される前に、基板ウェーハに多層構造とは反対側から、第２の側面領域に所望されるプロフィールに相当するプロフィールを有する第２の成形鋸断が多層構造に第１の鋸断に対し反対に与えられる。
【００５２】
必要な場合には第１と第２の鋸断に際して鋸断ブレードは成形縁部を有している。この場合、成形縁部とは鋸断溝に予定される幾何学的な形状を製作するために所定の寸法で成形された鋸断ブレードの端面のことである。成形縁部はこの場合には窓層の傾斜した又は湾曲した又は段状に形成された部分のネガティブ形状を有し、したがってＶ字形に又は湾曲させられて又は段状に成形されて構成されている。
【００５３】
特に有利には成形縁部を有する鋸ブレードで切込む前に、アクティブな多層構造は予定されている鋸断線に沿って有利にはエッチングで分断される。
【００５４】
本発明の方法の別の有利な実施例においては、接触面、特に金属化層で形成された接触面は、すでに基板ウェーハに切込みを入れる前に製作される。
【００５５】
本発明の方法の特に有利な構成では、まずＳｉＣをベースとした基板ウェーハの上に、ＧａＮをベースとしたエピタキシ積層であって、紫外線、青色及び／又は緑色のスペクトル領域のビームの発射に適している層が施される。基板材料は有利には多層構造のアクティブなゾーンから発射されたビームの少なくとも大きな部分のために少なくとも部分的に透明でありかつエピタキシ積層の材料よりも大きな屈折率を有するように選択されている。
【００５６】
次いでエピタキシ積層の前面と基板ウェーハの裏面とに接触層が施される。そのあとでエピタキシ積層は有利にはエッチングで、互いに分離された多数のアクティブな多層構造に分離される。
【００５７】
次いで成形鋸断が行なわれる。
【００５８】
本発明の有利な別の構成によれば、基板ウェーハは第２の成形鋸断を実施する前に例えば研削及び／又はエッチングによって薄くされる。
【００５９】
本発明の別の有利な実施例と変更は図１から図１２Ｄと関連して以後記述する実施例に示してある。
【実施例】
【００６０】
図面には実施例のそれぞれ同じ又は同じく作用する構成部分はそれぞれ同じ符号で示されている。
【００６１】
図１には本発明によるビーム放射型半導体チップ１の横断面が純概略的に示されている。光を発生させるアクティブな層１０、例えばＩｎＧａＮをベースとしたシングル量子トップ（シングル量子井戸のためのＳＱＷ）又はマルチ量子トップ（マルチ量子井戸のためのＭＱＷ）構造は、例えば全体がNitridをベースとした多数の半導体層から成る多層構造１００内に位置している。このような多層構造の正確な構造は構成エレメントの材料系及び所望される特性に関連する。これに対する詳細は公知技術により公知であり、したがって本発明との関連においては詳細に説明しない。
【００６２】
多層構造１００は例えば冶金工学的なガス相エピタキシ法で窓層２０の上に製作される。この窓層は多層構造とは反対側の面２３に電気的な接触部４０を有している。多層構造１００は窓層２０とは反対側に第２の電気的な接触部６０を有している。この接触部６０は大きな面で多層構造１００を覆っている。電気的な接触部６０は有利には反射するように構成されるか又は付加的な反射層を有している。
【００６３】
接触部６０は格子構造を有し、格子線の間には、多層構造から発せられたビームのために改善された反射性を有する材料が配置されている。
【００６４】
窓層２０は成長基板材料から形成され、有利には、シリコンカーバイト又はＳｉＣをベースとした材料から成っているのに対し、多層構造１００は窒化ガリウムをベースに構成されている。これは多層構造１００が窒素の他に例えばエレメントインディウム、アルミニウム及び／又はガリウムを含んでいる。この材料系ではｐドーピング層は比較的に薄い場合にしか十分な導電性を有しない。
【００６５】
他の材料系においては多層構造１００と基板とは異なって構成されていることができる材料系ＩｎＧａＡＬＰにおいては厚い層での導電性が可能である。基板はサファイヤ又はＳｉＣであることができる。したがってこの材料系では多層構造１００の上にさらに透明の窓が成長することができるのに対し、このようにエピタキシ的に成長する窓を窒化ガリウムの材料系にて構成することは可能ではない。窓層２０は少なくとも１つの循環する側面２１を有し、該側面２１は多層構造１００に向いた第１の主面２２から多層構造１００とは反対側の第２の主面２３へ向かう経過にてまず、傾斜した、チップの周囲を完全に巡って延在する第１の側面領域２４を有し、窓層２０が第１の主面２２の大きさに対しまず拡幅されている。この傾斜した第１の側面領域２４に続いて窓層２０は多層構造１００の主延在平面に対し垂直に位置する第２の側面領域２７を有している。多層構造１００の循環する側面２１と傾斜した側面領域２４とは、一貫した電気的な絶縁層３０で被覆されている。この絶縁層３０は例えば酸化シリコン又は窒化シリコンから成っている。
【００６６】
この半導体チップ２１はトップダウン取付け法のために定められている。
【００６７】
図１の実施例に対する図２の実施例の相違は、第１の側面領域２４に、第２の主面２３へのさらなる経過にて、まず多層構造１００の主延在面に対して垂直な側面領域２６と、これに続く、多層構造１００の主延在平面に対して傾斜して延在する側面領域２５とが続き、窓層２０が再び先細になっていることである。窓層２０の前記先細部分には再び、多層構造１００の主延在平面に対し垂直な側面領域２７が後置されている。この側面領域２７は窓層２０の第２の主面２３まで達している。窓層２０が先細になっている傾斜した側面領域２７は有利には完全にチップを巡って延び、多層構造の主延在面に対し垂直な軸線５０との間に１０°と８０°との間、有利には２０°と６０°との間の角度αを成す。
【００６８】
図３の実施例は図２の実施例とは特に、第１の傾斜した側面領域２４と第２の傾斜した側面領域２５との間に多層構造１００の主延在平面に対し垂直な、図２の側面領域２６が存在していないことである。
【００６９】
図４の実施例では窓層２０の第１の主面２２から発して、チップを完全に巡って循環する方形の肩の形をした段付けされた側面部分２４が構成され、この側面部分２４の後に多層構造の主延在平面に対し垂直な側面領域２７が配置され、この側面領域２７が窓層２０の第２の主面２３まで延びている。多層構造１００の循環する側面１１と段付けされた側面部分２４は、一貫した電気的な絶縁層３０で被覆されている。この絶縁層３０は例えば酸化シリコン又は窒化シリコンから成っている。
【００７０】
図５の実施例は第１の側面領域２４が、第２の主面２３へのさらなる経過にて、まず多層構造１００の主延在平面に対しほぼ垂直に位置する側面領域２６を有し、次いで多層構造１００の主延在平面に対し傾斜して延びる側面領域２５を介し再び先細にされている点で図４の実施例とは異なっている。窓層２０の前述の先細にされた側面領域２５のあとには再び多層構造１００の主延在平面に対し垂直な側面領域２７が配置されている。この側面領域２７は窓層２０の第２の主面２３まで延びている。窓層２０が先細にされている傾斜して延びる側面領域２７は有利には完全にチップを巡って延び、多層構造１００の主延在平面に対し垂直な軸５０と角度αを成している。この角度αは１０°と８０°との間、有利には２０°と６０°との間の角度である。
【００７１】
図６の実施例は、第１の傾斜した側面領域２４と第２の傾斜した側面領域２５との間に、図２に示した多層構造１００の主延在平面に対し垂直な側面領域２６が存在していないという点で図５の実施例とは異なっている。
【００７２】
図７の実施例においては窓層の主面２２から発してチップを完全に巡って循環する段付けされた側面領域２４が鈍角な肩の形に構成されている。この肩には多層構造１００の主延在平面に対し垂直な側面領域２７が後置され、この側面領域２７は窓層２０の第２の主面２３まで延びている。多層構造１００の循環する側面１１と段付けされた側面領域２４は、一貫した電気的な絶縁層３０で被覆されている。この絶縁層３０は例えば酸化シリコン又は窒化シリコンから成っている。
【００７３】
図８の実施例は第１の側面領域２４に、第２の主面２３までのさらなる経過にて、まず多層構造１００の主延在平面に対し垂直な側面領域２６を有し、次いで窓層２０が多層構造１００の主延在平面に対して傾斜して延びる側面領域２５を介して再び先細になっていることで図７の実施例とは異なっている。窓層２０の前記先細にされた部分２５には再び、多層構造１００の主延在平面に対し垂直な側面領域２７が後置され、この側面領域は窓層２０の第２の主面２３まで延びている。窓層２０が先細にされている傾斜した側面領域２７は有利にはチップを完全に巡って循環し、多層構造１００の主延在平面に対し垂直な軸線５０と角度αを成している。この角度αは１０°と８０°との間、有利には２０°と６０°の間の角度である。
【００７４】
図９の実施例は第１の傾斜した側面領域２４と第２の傾斜した側面領域２５との間に図２に示された、多層構造１００の主延在平面に対し垂直な側面領域２６が存在していない点で図８の実施例とは異なっている。
【００７５】
図２、３、５、６、８、９の実施例では側面領域２４，２５及び場合によっては２６は、環状の張出し部２８を有し、この張出し部２８が一方では絶縁層３０のコーティングを可能にしかつ他方では傾斜した側面領域２５により、チップからのビームの放射を改善する。
【００７６】
図１０の実施例では図９の実施例とは異なって、第２の傾斜した側面領域２５には、多層構造１００の主延在平面に対し垂直な側面領域２７は接続しておらず、第２の傾斜した側面領域２５は第２の主面２３と直接的に縁を構成している。この変化実施例の構成は図２、３、５、６及び８の実施例においても使用することができる。有利にはこの変化実施例ではチップにおける電圧低下が減少させられる。
【００７７】
上記の傾斜して延在する側壁部分は選択的に湾曲又は段付けされていることができる。さらに前記側壁部分は粗面化されていることができる。同様に付加的に側壁部分２６，２７も粗面化されていることもできる。
【００７８】
図１１に示されたビーム放射型構成エレメントにおいては、図１０の実施例によるビーム放射型チップ１は、構成エレメントケーシング２のケーシング基体４の切欠き３に、導電性の接着剤によって又は金属ろうによって、電気的な導体フレーム５（リードフレーム）のチップ取付け面６に、多層構造１００が接触部６０でチップ取付け面６に向けられかつ窓層２０が多層構造１００のチップ取付け面６とは反対側に配置されるように取付けられている。この取付け形式はいわゆるトップダウン式取付けである。窓層の上の接触部４０はボンドワイヤ８を用いて導体フレーム５の接続面７と接続される。切欠き３は例えばビーム透過性のリアクション樹脂で充たされ、切欠きの側面は有利には反射するように構成されているので切欠きはチップから側方へ放射されるビームのレフレクタを形成する。
【００７９】
図８の実施例による半導体チップを多数同時に製作する、図１２に概略的に示した方法ステップにおいては、まず基板ウェーハ２００の上に多層積層３００が成長させられる。この多層積層３００はアクティブな層１０から放射されたビームに対し透過性を有している材料から製作されている。その後で多層積層３００は互いに個別化された多数の多層構造１００にパターン化される。多層構造１００の間には分離トラック２０１が構成され、この分離トラックは基板ウェーハ２００まで達している。次いで、第１の側面領域２４が特にＶ字形の成形縁を有する鋸ブレードで鋸断されることで製作され、次いで電気的に絶縁作用を有する層３０が多層構造１００の側面と第１の側面領域２４との上に施される。このプロセスのあとで基板ウェーハ２００は多層構造１００とは反対側から分離トラック２０１に沿ってＶ字形の成形縁を有する鋸ブレードで鋸断され、第２の傾斜した側面領域２５と側面領域２７とが発生する。次いで基板ウェーハ２００が分離トラック２０１に沿って特に折壊又はレザー分離又は別の鋸断によって分離されるので互いに分離された多数の半導体チップ１が形成される。
【００８０】
側面領域２７を発生させないためには、第２の傾斜した側面領域２５を製作するための鋸断を深く実施しないか又は基板ウェーハ２００を前もって多層構造１００とは反対側から適当に例えば研削又はエッチングで薄く加工することができる。接触部４０と６０は適宜の時点で当該方法の正確な経過に関係して製作される。
【００８１】
上に述べた方法原理は、それぞれ望まれるチップ幾何学形状に相応して、上記実施例（図１から図１０）のすべてのチップ幾何学的形状のチップを製作するために形をわずかに変えて使用することができる。
【図面の簡単な説明】
【００８２】
【図１】本発明によるビーム放射型半導体チップの第１実施例の横断面図。
【図２】本発明によるビーム放射型半導体チップの第２実施例の横断面の概略図。
【図３】本発明によるビーム放射型半導体チップの第３実施例の横断面の概略図。
【図４】本発明によるビーム放射型半導体チップの第４実施例の横断面の概略図。
【図５】本発明によるビーム放射型半導体チップの第５実施例の横断面の概略図。
【図６】本発明によるビーム放射型半導体チップの第６実施例の横断面の概略図。
【図７】本発明によるビーム放射型半導体チップの第７実施例の横断面の概略図。
【図８】本発明によるビーム放射型半導体チップの第８実施例の横断面の概略図。
【図９】本発明によるビーム放射型半導体チップの第９実施例の横断面の概略図。
【図１０】本発明によるビーム放射型半導体チップの第１０実施例の横断面の概略図。
【図１１】本発明によるビーム放射型構成エレメントの横断面の概略図。
【図１２】ＡからＤは本発明による半導体チップを同時に製造する方法ステップを概略的に示した図。
【符号の説明】
【００８３】
１ 半導体チップ
１０ アクティブな層
２０ 窓層
３０ 絶縁層
４０ 電気的な接触部
５０ 軸線
６０ 電気的な接触部
１００ 多層構造
２００ 基板ウェーハ
３００ 多層積層
Claims (23)
- ビーム放射型半導体チップであって、ビームを放射するアクティブな層（１０）を有する多層構造（１００）と、アクティブな層（１０）から発せられたビームに対し透過性である窓層（２０）とを有し、窓層（２０）が半導体構成エレメントの主放射方向で多層構造（１００）に後置されている形式のものにおいて、
─半導体チップがトップダウン取付けのためにチップケーシング内に設けられており、
─窓層（２０）が少なくとも１つの環状の側面（２１）を有し、該側面（２１）が、多層構造（１００）に向いた第１の主面（２２）から、多層構造（１００）とは反対側の第２の主面（２３）に向かう経過にて、まず、窓層が第１の主面（２２）の大きさに対し拡幅されるように傾斜させられた又は湾曲させられた又は段付けされた第１の側面領域（２４）を有しており、
─多層構造（１００）の環状の側面（１１）と、傾斜させられた又は湾曲させられた又は段付けされた第１の側面領域（２４）の少なくとも一部とが一貫した電気的絶縁層（３０）で被覆されていることを特徴とする、ビーム放射型半導体チップ。 - 第１の側面領域（２４）に、第２の主面（２３）へのさらなる経過にて、傾斜させられた又は湾曲させられた又は段付けされた第２の側面領域（２５）が後置されており、該第２の側面領域（２５）の長さに亘って窓層（１００）が再び先細にされている、請求項１記載のビーム放射型半導体チップ。
- 窓層（１００）が第１の領域（２４）と第２の領域（２５）との間に多層構造に対し垂直な第３の側面領域（２６）を有している、請求項２記載の半導体チップ。
- 傾斜させられた又は湾曲させられた又は段付けされた側面領域（２４；２５）で窓層（２０）において環状の張出し部（２８）が構成され、該張出し部（２８）が多層構造（１００）から見て第１の主面（２２）を越えて側方へ突出している、請求項１から３までのいずれか１項記載の半導体チップ。
- 第１の側面領域（２４）に又は場合によっては第２の側面領域（２５）に多層構造（１００）の主延在面に対し垂直な第４の側面領域（２７）が後置されている、請求項１から４までのいずれか１項記載の半導体チップ。
- 窓層（２０）が多層構造（１００）のエピタキシ成長に用いられた成長基板体から形成されている、請求項１から５までのいずれか１項記載の半導体チップ。
- 多層構造（１００）が窓層（２０）とは反対側に、ビームを放射する有効な層と（１０）から発せられたビームを窓層（１００）に向かって反射するために反射層を有している、請求項１から６までのいずれか１項記載の半導体チップ。
- 窓層（２０）の材料の屈折率が窓層（２０）に隣接する多層構造（１００）の材料の屈折率よりも大きい、請求項１から７までのいずれか１項記載の半導体チップ。
- 窓層（２０）がシリコンカーバイトから成るか又はＳｉＣをベースとしており、多層積層がNitridをベースとした半導体材料から、特にＧａＮをベースとした半導体材料から製作されている、請求項１から８までのいずれか１項記載の半導体チップ。
- 全部の側面領域（２４，２５，２６，２７）が完全に窓層（２０）を巡って構成されている、請求項１から９までのいずれか１項記載の半導体チップ。
- 第２の側面領域（２５）が平らな傾斜面を有し、該傾斜面がビームを放射する有効な層（１０）の主延在平面に対し垂直な軸線（５０）との間に、２０°と３０°との間の角度（α）を成している、請求項１から１０までのいずれか１項記載の半導体チップ。
- 少なくとも第２の側面領域（２５）が粗面化されている、請求項１から１１までのいずれか１項記載の半導体チップ。
- 第３の側面領域（２６）が粗面化されている、請求項３又は請求項３を引用した請求項４から１２までのいずれか１項記載のビーム放射型構成エレメント。
- 第４の側面領域（２６）が粗面化されている、請求項５又は請求項５を引用した請求項６から１３までのいずれか１項記載のビーム放射型構成エレメント。
- 請求項１から１４までのいずれか１項記載のビーム放射型の半導体とチップ取付け面を有する構成エレメントケーシングとを有し、前記チップ取付け面に半導体チップが、多層構造がチップ取付け面に向くように取付けられている、ビーム放射型構成エレメント。
- 半導体チップが導電性の接着剤又は金属ろうを用いてチップ取付け面に固定されている、請求項１４記載のビーム放射型構成エレメント。
- ケーシングが、傾斜させられているか又は放物線状に形成された側壁（３５０）を備えた反射槽（４１０）を有し、該反射槽（４１０）内に半導体チップが取付けられている、請求項１５又は１６記載のビーム放射型の構成エレメント。
- 反射槽の側壁が反射を強める材料で被覆されている、請求項１７記載のビーム型構成エレメント。
- 請求項１から１４までの半導体チップを多数同時に製造する方法であって、
（イ） 有効な層（１０）から発せられるビームに対し透過性である材料から製作された基板ウェーハ（２００）の上に多層積層（３００）を成長させること、
（ロ） 基板ウェーハの上で、多層構造（１００）の間に基板ウェーハにまで達する分離トラックが構成されるように多層積層を互いに分離された多数の多層構造（１００）に構造化すること、
（ハ） 特にＶ字形に形成されているか又は湾曲させられているか又は段付けされた成形縁部を有する鋸ブレードを用いて、多層構造（１００）の間で、基板ウェーハに切込みを入れることで第１の側壁領域（２４）を形成すること、
（ニ） 多層構造（１００）の側面と第１の側壁領域（２４）との上に電気的絶縁層（３０）を設けること、
（ホ） 基板ウェーハを前記分離トラックに沿って、特に折壊するかレーザ分離により分離し、互いに分離された多数の半導体チップを形成すること、
以上（イ）、（ロ）、（ハ）、（ニ）、（ホ）の方法ステップを特徴とする、半導体チップを製造する方法。 - 方法ステップ（イ）の前に基板ウェーハを多層構造（１００）とは反対側から薄くする、請求項１９記載の方法。
- 方法ステップ（ホ）の前に基板ウェーハに、多層構造（１００）とは反対側から、分離トラックに沿って第２の側壁領域を、特に第２の側壁領域（２５）に予定された形のネガティブ形を有する傾斜させられた又は湾曲させられた又は段付けされた成形縁部を備えた鋸ブレードを用いて基体ウェーハに切込みを入れることで構成する、請求項１９又は２０記載の方法。
- 方法ステップ（ホ）の分断を折壊法、レーザ分離法又は鋸断法で行う、請求項１９から２１までのいずれか１項記載の方法。
- 基板ウェーハを分断する前に基板ウェーハもしくは多層構造の自由な表面の上に、金属接触を製作する、請求項１９から２２までのいずれか１項記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10148227.2A DE10148227B4 (de) | 2001-09-28 | 2001-09-28 | Strahlungsemittierender Halbleiterchip, Verfahren zu dessen Herstellung und strahlungsemittierendes Bauelement |
| PCT/DE2002/003668 WO2003030271A2 (de) | 2001-09-28 | 2002-09-27 | Strahlungsemittierender halbleiterchip, verfahren zu dessen herstellung und strahlungsemittierendes bauelement |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005505140A true JP2005505140A (ja) | 2005-02-17 |
Family
ID=7700864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003533356A Pending JP2005505140A (ja) | 2001-09-28 | 2002-09-27 | ビーム放射型半導体チップ、該半導体チップの製造法並びにビーム放射型構成エレメント |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7446344B2 (ja) |
| EP (1) | EP1430544B1 (ja) |
| JP (1) | JP2005505140A (ja) |
| DE (2) | DE10148227B4 (ja) |
| WO (1) | WO2003030271A2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101484461B1 (ko) * | 2006-12-21 | 2015-01-20 | 코닌클리케 필립스 엔.브이. | 성형된 파장 변환기를 가지는 발광 장치 |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3715627B2 (ja) * | 2002-01-29 | 2005-11-09 | 株式会社東芝 | 半導体発光素子及びその製造方法 |
| JP3705791B2 (ja) * | 2002-03-14 | 2005-10-12 | 株式会社東芝 | 半導体発光素子および半導体発光装置 |
| TWI236772B (en) * | 2002-03-14 | 2005-07-21 | Toshiba Corp | Semiconductor light emitting element and semiconductor light emitting device |
| US6995032B2 (en) | 2002-07-19 | 2006-02-07 | Cree, Inc. | Trench cut light emitting diodes and methods of fabricating same |
| WO2004032248A2 (de) * | 2002-09-30 | 2004-04-15 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung |
| DE60311678T2 (de) | 2002-12-20 | 2007-11-22 | Cree, Inc. | Verfahren zur herstellung von halbleitervorrichtungen mit mesastrukturen und vielfachen passivierungsschichten und verwandte vorrichtungen |
| DE10345516B4 (de) * | 2003-09-30 | 2012-03-01 | Osram Opto Semiconductors Gmbh | Elektromagnetische Strahlung aussendendes Halbleiterbauelement und Verfahren zu seiner Herstellung |
| DE10345515A1 (de) * | 2003-09-30 | 2005-05-04 | Osram Opto Semiconductors Gmbh | Elektromagnetische Strahlung aussendendes Halbleiterbauelement und Verfahren zu seiner Herstellung |
| US7008861B2 (en) | 2003-12-11 | 2006-03-07 | Cree, Inc. | Semiconductor substrate assemblies and methods for preparing and dicing the same |
| KR20070039110A (ko) * | 2004-07-30 | 2007-04-11 | 노바룩스 인코포레이티드 | 표면 발산 레이저 어레이의 접합 절연을 위한 장치, 시스템및 방법 |
| KR100664988B1 (ko) * | 2004-11-04 | 2007-01-09 | 삼성전기주식회사 | 광추출효율이 향상된 반도체 발광소자 |
| KR100649769B1 (ko) * | 2005-12-28 | 2006-11-27 | 삼성전기주식회사 | 반도체 발광 다이오드 및 그 제조 방법 |
| JP2009530798A (ja) | 2006-01-05 | 2009-08-27 | イルミテックス， インコーポレイテッド | Ｌｅｄから光を導くための独立した光学デバイス |
| JP5214121B2 (ja) * | 2006-08-07 | 2013-06-19 | 新光電気工業株式会社 | 発光装置 |
| US7789531B2 (en) | 2006-10-02 | 2010-09-07 | Illumitex, Inc. | LED system and method |
| WO2008069074A1 (ja) | 2006-12-07 | 2008-06-12 | Kabushiki Kaisha Toshiba | 半導体装置及び半導体装置の製造方法 |
| JP4290745B2 (ja) * | 2007-03-16 | 2009-07-08 | 豊田合成株式会社 | Ｉｉｉ−ｖ族半導体素子の製造方法 |
| TWI344707B (en) * | 2007-04-20 | 2011-07-01 | Huga Optotech Inc | Semiconductor light-emitting device with high light extraction efficiency |
| US7674689B2 (en) * | 2007-09-20 | 2010-03-09 | Infineon Technologies Ag | Method of making an integrated circuit including singulating a semiconductor wafer |
| EP2240968A1 (en) | 2008-02-08 | 2010-10-20 | Illumitex, Inc. | System and method for emitter layer shaping |
| US8287346B2 (en) * | 2008-11-03 | 2012-10-16 | Cfph, Llc | Late game series information change |
| TW201034256A (en) | 2008-12-11 | 2010-09-16 | Illumitex Inc | Systems and methods for packaging light-emitting diode devices |
| TWI470823B (zh) | 2009-02-11 | 2015-01-21 | Epistar Corp | 發光元件及其製造方法 |
| DE102009019161A1 (de) | 2009-04-28 | 2010-11-04 | Osram Opto Semiconductors Gmbh | Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode |
| DE102009032486A1 (de) * | 2009-07-09 | 2011-01-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| US8449128B2 (en) | 2009-08-20 | 2013-05-28 | Illumitex, Inc. | System and method for a lens and phosphor layer |
| US8585253B2 (en) | 2009-08-20 | 2013-11-19 | Illumitex, Inc. | System and method for color mixing lens array |
| US9502612B2 (en) | 2009-09-20 | 2016-11-22 | Viagan Ltd. | Light emitting diode package with enhanced heat conduction |
| KR101658838B1 (ko) * | 2010-02-04 | 2016-10-04 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| KR101028277B1 (ko) * | 2010-05-25 | 2011-04-11 | 엘지이노텍 주식회사 | 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 라이트 유닛 |
| DE102010027679A1 (de) | 2010-07-20 | 2012-01-26 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102010040062B4 (de) | 2010-08-31 | 2014-05-22 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch |
| DE102010036180A1 (de) | 2010-09-02 | 2012-03-08 | Osram Opto Semiconductors Gmbh | Leuchtdiodenchip |
| US8941137B2 (en) | 2011-03-06 | 2015-01-27 | Mordehai MARGALIT | Light emitting diode package and method of manufacture |
| WO2013148955A1 (en) * | 2012-03-28 | 2013-10-03 | Sensor Electronic Technology, Inc. | Light emitting device substrate with inclined sidewalls |
| US10096742B2 (en) | 2012-03-28 | 2018-10-09 | Sensor Electronic Technology, Inc. | Light emitting device substrate with inclined sidewalls |
| JP2013258231A (ja) * | 2012-06-12 | 2013-12-26 | Disco Abrasive Syst Ltd | 光デバイスの加工方法 |
| JP2013258234A (ja) | 2012-06-12 | 2013-12-26 | Disco Abrasive Syst Ltd | 光デバイスの加工方法 |
| JP6025410B2 (ja) | 2012-06-12 | 2016-11-16 | 株式会社ディスコ | 光デバイスの加工方法 |
| JP6029338B2 (ja) | 2012-06-12 | 2016-11-24 | 株式会社ディスコ | 光デバイスの加工方法 |
| DE102013104270A1 (de) | 2013-04-26 | 2014-10-30 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
| DE102013111503B4 (de) * | 2013-10-18 | 2021-08-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterchip, optoelektronisches Bauelement und Verfahren zur Vereinzelung von Halbleiterchips |
| KR20150101783A (ko) * | 2014-02-27 | 2015-09-04 | 서울바이오시스 주식회사 | 발광 다이오드 및 그 제조 방법 |
| CA2949975C (en) * | 2014-05-30 | 2023-02-21 | Morgan Charles RODWELL | Configurations and methods of dewatering crude oil |
| EP3465780B1 (en) | 2016-06-07 | 2021-12-22 | Plessey Semiconductors Limited | Light-emitting device and method of manufacture |
| US10535588B2 (en) * | 2017-01-18 | 2020-01-14 | Stmicroelectronics, Inc. | Die with metallized sidewall and method of manufacturing |
| US11894313B2 (en) * | 2020-10-27 | 2024-02-06 | Texas Instruments Incorporated | Substrate processing and packaging |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2294549A1 (fr) * | 1974-12-09 | 1976-07-09 | Radiotechnique Compelec | Procede de realisation de dispositifs optoelectroniques |
| US5187547A (en) | 1988-05-18 | 1993-02-16 | Sanyo Electric Co., Ltd. | Light emitting diode device and method for producing same |
| US4966862A (en) * | 1989-08-28 | 1990-10-30 | Cree Research, Inc. | Method of production of light emitting diodes |
| JPH04236468A (ja) * | 1991-01-18 | 1992-08-25 | Toshiba Corp | 光通信用発光ダイオ−ド素子 |
| US5214306A (en) | 1991-01-29 | 1993-05-25 | Sanyo Electric Co., Ltd. | Light emitting diode |
| DE4130878C2 (de) * | 1991-09-17 | 1997-04-10 | Telefunken Microelectron | Verfahren zur Herstellung von aus Halbleiterschichten bestehenden Lumineszenz-Halbleiterkörpern |
| US5233204A (en) | 1992-01-10 | 1993-08-03 | Hewlett-Packard Company | Light-emitting diode with a thick transparent layer |
| JPH05327012A (ja) * | 1992-05-15 | 1993-12-10 | Sanyo Electric Co Ltd | 炭化ケイ素発光ダイオード |
| DE4305296C3 (de) | 1993-02-20 | 1999-07-15 | Vishay Semiconductor Gmbh | Verfahren zum Herstellen einer strahlungsemittierenden Diode |
| DE4427840A1 (de) | 1994-07-28 | 1996-02-01 | Osa Elektronik Gmbh | Verfahren zur Effizienzerhöhung von A¶I¶¶I¶¶I¶B¶V¶ - Halbleiter-Chips |
| US6005257A (en) * | 1995-09-13 | 1999-12-21 | Litton Systems, Inc. | Transmission mode photocathode with multilayer active layer for night vision and method |
| DE19537544A1 (de) | 1995-10-09 | 1997-04-10 | Telefunken Microelectron | Lumineszenzdiode mit verbesserter Lichtausbeute |
| US6281524B1 (en) | 1997-02-21 | 2001-08-28 | Kabushiki Kaisha Toshiba | Semiconductor light-emitting device |
| US6784463B2 (en) * | 1997-06-03 | 2004-08-31 | Lumileds Lighting U.S., Llc | III-Phospide and III-Arsenide flip chip light-emitting devices |
| US6229160B1 (en) | 1997-06-03 | 2001-05-08 | Lumileds Lighting, U.S., Llc | Light extraction from a semiconductor light-emitting device via chip shaping |
| DE10006738C2 (de) | 2000-02-15 | 2002-01-17 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Bauelement mit verbesserter Lichtauskopplung und Verfahren zu seiner Herstellung |
| US20020017652A1 (en) * | 2000-08-08 | 2002-02-14 | Stefan Illek | Semiconductor chip for optoelectronics |
| US6791119B2 (en) * | 2001-02-01 | 2004-09-14 | Cree, Inc. | Light emitting diodes including modifications for light extraction |
| US6740906B2 (en) * | 2001-07-23 | 2004-05-25 | Cree, Inc. | Light emitting diodes including modifications for submount bonding |
-
2001
- 2001-09-28 DE DE10148227.2A patent/DE10148227B4/de not_active Expired - Fee Related
-
2002
- 2002-09-27 DE DE50214662T patent/DE50214662D1/de not_active Expired - Lifetime
- 2002-09-27 US US10/491,304 patent/US7446344B2/en not_active Expired - Fee Related
- 2002-09-27 JP JP2003533356A patent/JP2005505140A/ja active Pending
- 2002-09-27 WO PCT/DE2002/003668 patent/WO2003030271A2/de active Application Filing
- 2002-09-27 EP EP02781115A patent/EP1430544B1/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101484461B1 (ko) * | 2006-12-21 | 2015-01-20 | 코닌클리케 필립스 엔.브이. | 성형된 파장 변환기를 가지는 발광 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE50214662D1 (de) | 2010-10-28 |
| EP1430544A2 (de) | 2004-06-23 |
| WO2003030271A2 (de) | 2003-04-10 |
| DE10148227A1 (de) | 2003-04-30 |
| DE10148227B4 (de) | 2015-03-05 |
| US20050017258A1 (en) | 2005-01-27 |
| US7446344B2 (en) | 2008-11-04 |
| WO2003030271A3 (de) | 2004-02-12 |
| EP1430544B1 (de) | 2010-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005505140A (ja) | ビーム放射型半導体チップ、該半導体チップの製造法並びにビーム放射型構成エレメント | |
| US6730939B2 (en) | Radiation emitting semiconductor device | |
| US6995032B2 (en) | Trench cut light emitting diodes and methods of fabricating same | |
| US8969897B2 (en) | Light emitting device | |
| US10658546B2 (en) | High efficiency LEDs and methods of manufacturing | |
| US9461201B2 (en) | Light emitting diode dielectric mirror | |
| KR100986353B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| US7786491B2 (en) | Semiconductor light-emitting device comprising a plurality of semiconductor layers | |
| US20040026709A1 (en) | Gan-based light emitting-diode chip and a method for producing a luminescent diode component | |
| JP4942996B2 (ja) | 発光ダイオード | |
| KR100986374B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| JP6552473B2 (ja) | 厚い金属層を有する半導体発光デバイス | |
| KR100999701B1 (ko) | 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지 | |
| JP6749240B2 (ja) | 反射側壁を有する発光デバイス | |
| US7375377B2 (en) | Ingan-based light-emitting diode chip and a method for the production thereof | |
| TWI573293B (zh) | 具有厚金屬層之半導體發光裝置 | |
| KR102133904B1 (ko) | 발광 다이오드 유전체 거울 | |
| CA2493853A1 (en) | Trench cut light emitting diodes and methods of fabricating same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080905 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20081205 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20081226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090109 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090205 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090212 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090213 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090513 |