JPH06103751B2 - 炭化ケイ素発光ダイオード装置及び炭化ケイ素単結晶の製造方法 - Google Patents
炭化ケイ素発光ダイオード装置及び炭化ケイ素単結晶の製造方法Info
- Publication number
- JPH06103751B2 JPH06103751B2 JP5230289A JP5230289A JPH06103751B2 JP H06103751 B2 JPH06103751 B2 JP H06103751B2 JP 5230289 A JP5230289 A JP 5230289A JP 5230289 A JP5230289 A JP 5230289A JP H06103751 B2 JPH06103751 B2 JP H06103751B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- silicon carbide
- substrate
- emitting diode
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
Description
【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は青色発光可能な炭化ケイ素発光ダイオード装置
及び炭化ケイ素単結晶の製造方法に関する。
及び炭化ケイ素単結晶の製造方法に関する。
（ロ） 従来の技術 一般に、炭化ケイ素［SiC］は、耐熱性および機械的強
度に優れ、放射線に対して強いなどの物理的、化学的性
質から耐環境性半導体材料として注目されており、しか
もSiC結晶には同一の化学組成に対して立方、六方など
の種々の結晶構造が存在し、その禁制帯幅は2.39〜3.33
eVと広範囲にわたるとともに、pn接合の形成が可能であ
ることから、赤色から青色までのすべての波長範囲の可
視光を発する発光ダイオード材料として有望視され、な
かでも室温において約3eVの禁制帯幅を有する6H型のSiC
結晶は、青色発光ダイオードの材料として用いられてい
る。
度に優れ、放射線に対して強いなどの物理的、化学的性
質から耐環境性半導体材料として注目されており、しか
もSiC結晶には同一の化学組成に対して立方、六方など
の種々の結晶構造が存在し、その禁制帯幅は2.39〜3.33
eVと広範囲にわたるとともに、pn接合の形成が可能であ
ることから、赤色から青色までのすべての波長範囲の可
視光を発する発光ダイオード材料として有望視され、な
かでも室温において約3eVの禁制帯幅を有する6H型のSiC
結晶は、青色発光ダイオードの材料として用いられてい
る。
そして、通常SiC単結晶の成長は液相エピタキシャル成
長法の一種であるディップ法により行なわれ、たとえば
日刊工業新聞社発行の雑誌「電子技術」第26巻、第14号
の頁128〜129に記載のような装置が用いられている。す
なわち、この装置は第４図に示すように構成されてお
り、グラファイトからなるるつぼ（16）内にケイ素［S
i］が充填され、不活性ガス雰囲気中においてるつぼ（1
6）の外側に巻装された高周波誘導加熱コイル（図示せ
ず）によりるつぼ（16）が加熱されてSi融液（17）が形
成され、グラファイトからなる支持棒（18）の先端部に
形成されたＶ字状の切込み（19）に6H型のSic単結晶基
板（20）が装着、固定され、基板（20）が支持棒（18）
ごとSi融液（17）中に一定時間浸漬され、基板（20）の
表面に6H型のSiC単結晶が成長する。
長法の一種であるディップ法により行なわれ、たとえば
日刊工業新聞社発行の雑誌「電子技術」第26巻、第14号
の頁128〜129に記載のような装置が用いられている。す
なわち、この装置は第４図に示すように構成されてお
り、グラファイトからなるるつぼ（16）内にケイ素［S
i］が充填され、不活性ガス雰囲気中においてるつぼ（1
6）の外側に巻装された高周波誘導加熱コイル（図示せ
ず）によりるつぼ（16）が加熱されてSi融液（17）が形
成され、グラファイトからなる支持棒（18）の先端部に
形成されたＶ字状の切込み（19）に6H型のSic単結晶基
板（20）が装着、固定され、基板（20）が支持棒（18）
ごとSi融液（17）中に一定時間浸漬され、基板（20）の
表面に6H型のSiC単結晶が成長する。
斯るSiC単結晶の成長は、Si融液（17）に、加熱された
るつぼ（16）から炭素［Ｃ］が少量溶け込み、Si融液
（17）の対流によって基板（20）の表面近辺に運ばれて
Siと反応することによって行われる。
るつぼ（16）から炭素［Ｃ］が少量溶け込み、Si融液
（17）の対流によって基板（20）の表面近辺に運ばれて
Siと反応することによって行われる。
また結晶成長中、支持棒（18）が第１図中の矢印のよう
に回転されて基板（20）が定位置で回転され、成長層の
均一化が図られる。
に回転されて基板（20）が定位置で回転され、成長層の
均一化が図られる。
なお、ｎ型層の成長の際には、ドナー不純物として窒化
ケイ素［Si3N4］がSi融液（17）に添加されるととも
に、発光センサーとなる少量のアルミニウム［Al］が添
加され、ｐ型層の成長の際には、アクセプタ不純物とし
てAlが添加される。
ケイ素［Si3N4］がSi融液（17）に添加されるととも
に、発光センサーとなる少量のアルミニウム［Al］が添
加され、ｐ型層の成長の際には、アクセプタ不純物とし
てAlが添加される。
また従来のSiC発光ダイオードは、先述の電子技術、第2
6巻、第14号、P.128〜P.129に示されているように、ｎ
型SiC基板の一主面上に、不純物濃度の制御されたｎ型
層、ｐ型層を順次積層し、ｐ型層表面にAl/Si電極を、
ｎ型基板の他主面にAu/Ni電極をそれぞれ形成したもの
である。
6巻、第14号、P.128〜P.129に示されているように、ｎ
型SiC基板の一主面上に、不純物濃度の制御されたｎ型
層、ｐ型層を順次積層し、ｐ型層表面にAl/Si電極を、
ｎ型基板の他主面にAu/Ni電極をそれぞれ形成したもの
である。
（ハ） 発明が解決しようとする課題 しかし乍ら、発光材料であるSiCは間接遷移型のエネル
ギバンド構造を持つため直接遷移型の発光材料に比べ発
光効率が低い。このためSiC発光ダイオードは他の材料
からなる発光ダイオードよりも発光強度の弱いものしか
得られなかった。
ギバンド構造を持つため直接遷移型の発光材料に比べ発
光効率が低い。このためSiC発光ダイオードは他の材料
からなる発光ダイオードよりも発光強度の弱いものしか
得られなかった。
したがって、本発明は高輝度化が図れるSiC発光ダイオ
ード装置及び炭化ケイ素単結晶の製造方法を提供するこ
とを技術的課題とする。
ード装置及び炭化ケイ素単結晶の製造方法を提供するこ
とを技術的課題とする。
（ニ） 課題を解決するための手段 本発明は、ｎ型炭化ケイ素基板の一主面上に炭化ケイ素
からなるｎ型層及びｐ型層がこの順序で積層され、上記
ｎ型基板の他主面上及び上記ｐ型層上に夫々ｎ型オーミ
ック電極及びｐ型オーミック電極が形成された炭化ケイ
素発光ダイオード素子と、当該発光ダイオード素子を載
置固着するステムと、を備えた炭化ケイ素発光ダイオー
ド装置であって、上記課題を解決するため、上記ｎ型基
板の結晶成長面には（000）面または（0001）面から
傾斜した面が用いられており、上記ｎ型オーミック電極
及びｐ型オーミック電極は、各炭化ケイ素の他主面に対
して部分的に形成されており、上記発光ダイオード素子
は上記ｐ型層表面を底辺とし、上記ｎ型基板表面を上辺
とする略断面台形状を成していると共に、当該ｐ型層側
で上記ステムに固着されていることを特徴とする。
からなるｎ型層及びｐ型層がこの順序で積層され、上記
ｎ型基板の他主面上及び上記ｐ型層上に夫々ｎ型オーミ
ック電極及びｐ型オーミック電極が形成された炭化ケイ
素発光ダイオード素子と、当該発光ダイオード素子を載
置固着するステムと、を備えた炭化ケイ素発光ダイオー
ド装置であって、上記課題を解決するため、上記ｎ型基
板の結晶成長面には（000）面または（0001）面から
傾斜した面が用いられており、上記ｎ型オーミック電極
及びｐ型オーミック電極は、各炭化ケイ素の他主面に対
して部分的に形成されており、上記発光ダイオード素子
は上記ｐ型層表面を底辺とし、上記ｎ型基板表面を上辺
とする略断面台形状を成していると共に、当該ｐ型層側
で上記ステムに固着されていることを特徴とする。
より好適な本発明は、上述の構成において、ｎ型基板の
結晶成長面に（000）面を用いることを特徴とする、 また本発明は、上述の構成において、ｎ型基板が1.0Ωc
m以下の比抵抗を有すると共に、ｎ型オーミック電極が
ｎ型基板の他主面の隅に配されていることを特徴とす
る。
結晶成長面に（000）面を用いることを特徴とする、 また本発明は、上述の構成において、ｎ型基板が1.0Ωc
m以下の比抵抗を有すると共に、ｎ型オーミック電極が
ｎ型基板の他主面の隅に配されていることを特徴とす
る。
さらに本発明は、グラファイトからなるるつぼ内のケイ
素融液中にAlおよびＮを添加し、該融液中に炭化ケイ素
単結晶基板を浸漬して、前記基板上に炭化ケイ素単結晶
からなるｎ型層を液相エピタキシャル成長させる炭化ケ
イ素単結晶の製造方法において、前記ケイ素融液中に添
加するAlの添加量を、ケイ素融液中にAlのみを添加した
とき得られる炭化ケイ素単結晶のキャリア濃度が5.5×1
016〜６×1017cm-3となる範囲に設定すると共に、前記
ケイ素融液中に添加するＮの添加量を、ケイ素融液中に
Ｎのみを添加したとき得られる炭化ケイ素単結晶のキャ
リア濃度が７×1017〜５×1018cm-3となる範囲に設定
し、且つ成長温度を1650〜1800℃とすることを特徴とす
る。
素融液中にAlおよびＮを添加し、該融液中に炭化ケイ素
単結晶基板を浸漬して、前記基板上に炭化ケイ素単結晶
からなるｎ型層を液相エピタキシャル成長させる炭化ケ
イ素単結晶の製造方法において、前記ケイ素融液中に添
加するAlの添加量を、ケイ素融液中にAlのみを添加した
とき得られる炭化ケイ素単結晶のキャリア濃度が5.5×1
016〜６×1017cm-3となる範囲に設定すると共に、前記
ケイ素融液中に添加するＮの添加量を、ケイ素融液中に
Ｎのみを添加したとき得られる炭化ケイ素単結晶のキャ
リア濃度が７×1017〜５×1018cm-3となる範囲に設定
し、且つ成長温度を1650〜1800℃とすることを特徴とす
る。
（ホ） 作用 本発明装置は、基板の結晶成長面に（000）面又は（0
001）面から傾斜した面を用い、ｎ型オーミック電極及
びｐ型オーミック電極を各炭化ケイ素表面に対して夫々
部分的に形成し、発光ダイオード素子を、ｐ型層表面が
広面積となる略断面台形状とすると共にｐ型層側でステ
ムに固着することによって、高輝度の青色光が得られ
る。
001）面から傾斜した面を用い、ｎ型オーミック電極及
びｐ型オーミック電極を各炭化ケイ素表面に対して夫々
部分的に形成し、発光ダイオード素子を、ｐ型層表面が
広面積となる略断面台形状とすると共にｐ型層側でステ
ムに固着することによって、高輝度の青色光が得られ
る。
（ヘ） 実施例 第１図に本発明装置の一実施例を示す。図において、
（７）は発光ダイオード素子を示し、斯る素子の構成と
して、（１）はｎ型SiC（シリコンカーバイト）からな
る基板、（２）及び（３）は夫々基板（１）の一主面
（1a）上にエビタキシャル成長されたｎ型SiC層及びｐ
型SiC層を示す。
（７）は発光ダイオード素子を示し、斯る素子の構成と
して、（１）はｎ型SiC（シリコンカーバイト）からな
る基板、（２）及び（３）は夫々基板（１）の一主面
（1a）上にエビタキシャル成長されたｎ型SiC層及びｐ
型SiC層を示す。
発光ダイオード素子（７）は50〜100μｍの厚みを有
し、例えばｎ型SiC基板（１）表面を260μｍ×260μ
ｍ、ｐ型SiC層（３）表面を300μｍ×300μｍとして、
ｐ型SiC層（３）表面を底辺、ｎ型SiC基板（１）表面を
上辺とする略断面台形状をなしている。
し、例えばｎ型SiC基板（１）表面を260μｍ×260μ
ｍ、ｐ型SiC層（３）表面を300μｍ×300μｍとして、
ｐ型SiC層（３）表面を底辺、ｎ型SiC基板（１）表面を
上辺とする略断面台形状をなしている。
基板（１）は30〜80μｍの厚み、１×1017cm-3以上のキ
ャリア濃度と、1.0Ωcm以下の比抵抗を有する。
ャリア濃度と、1.0Ωcm以下の比抵抗を有する。
基板（１）は一主面（1a）と他主面（1b）を有するが、
特に一主面（1a）としては、Ｃ（炭素）配列が表面とな
る（000）面又はSi（ケイ素）配列が表面となる（000
1）面を選び、その面を＜11０＞方向あるいは＜10
０＞方向に傾斜させたものである。
特に一主面（1a）としては、Ｃ（炭素）配列が表面とな
る（000）面又はSi（ケイ素）配列が表面となる（000
1）面を選び、その面を＜11０＞方向あるいは＜10
０＞方向に傾斜させたものである。
基板の一主面（1a）における上記傾斜角は、１〜10°、
好ましくは３〜10°、より好ましくは３〜７°であり、
本実施例では５°が採用されている。
好ましくは３〜10°、より好ましくは３〜７°であり、
本実施例では５°が採用されている。
第３図は基板（１）の一主面（1a）における（000）
面からの傾斜角と、斯る基板（１）を用いて製造された
発光ダイオード素子（７）の通電エージング前後の発光
波長を示している。通電エージングは通電電流40mA、通
電時間50時間とした。また、ここで言う発光波長とは、
通常複数のピーク波長を有するSiC発光ダイオード素子
の光を人間の視覚で感じる１つの色の光として波長に換
算したものである。同図から明らかな如く、傾斜角が０
°のものは、傾斜させたものに比べ、通電エージング前
における発光波長が長波長側に位置しており、通電エー
ジング後の発光波長のシフト幅が大きくなっている。こ
れはいずれも基板（１）上に形成される成長層に結晶欠
陥が多く存在することに起因するものである。また通電
エージングによる発光波長のシフト幅が、基板（１）の
傾斜角の増加に伴い減少していくことから、基板（１）
上に形成される成長層の結晶欠陥が減少し、結晶性が向
上していることがわかる。ここで、傾斜角を５°以上に
した場合のシフト幅は、５°の場合と略同じであったの
で、図には省略してある。
面からの傾斜角と、斯る基板（１）を用いて製造された
発光ダイオード素子（７）の通電エージング前後の発光
波長を示している。通電エージングは通電電流40mA、通
電時間50時間とした。また、ここで言う発光波長とは、
通常複数のピーク波長を有するSiC発光ダイオード素子
の光を人間の視覚で感じる１つの色の光として波長に換
算したものである。同図から明らかな如く、傾斜角が０
°のものは、傾斜させたものに比べ、通電エージング前
における発光波長が長波長側に位置しており、通電エー
ジング後の発光波長のシフト幅が大きくなっている。こ
れはいずれも基板（１）上に形成される成長層に結晶欠
陥が多く存在することに起因するものである。また通電
エージングによる発光波長のシフト幅が、基板（１）の
傾斜角の増加に伴い減少していくことから、基板（１）
上に形成される成長層の結晶欠陥が減少し、結晶性が向
上していることがわかる。ここで、傾斜角を５°以上に
した場合のシフト幅は、５°の場合と略同じであったの
で、図には省略してある。
この様に、傾斜角の選択は、その上にエピタキシャル成
長されるｎ型SiC層（２）の結晶性の向上及び発光ダイ
オード素子（７）の発光波長の長波長化を抑えるのに極
めて有効である。
長されるｎ型SiC層（２）の結晶性の向上及び発光ダイ
オード素子（７）の発光波長の長波長化を抑えるのに極
めて有効である。
また本発明装置における結晶成長面は（0001）面よりも
（000）面からの傾斜面を用いるのがより好ましい。
これは、（000）面からの傾斜面上に形成された成長
層の表面に比して、（0001）面からの傾斜面上に形成さ
れた成長層の表面が波状に荒れること及び、結晶成長面
に（000）面からの傾斜面を用いて製造された発光ダ
イオード素子の通電エージングによる発光波長のシフト
が、（000）面からの傾斜面を用いたものよりも小さ
くなることによる。
（000）面からの傾斜面を用いるのがより好ましい。
これは、（000）面からの傾斜面上に形成された成長
層の表面に比して、（0001）面からの傾斜面上に形成さ
れた成長層の表面が波状に荒れること及び、結晶成長面
に（000）面からの傾斜面を用いて製造された発光ダ
イオード素子の通電エージングによる発光波長のシフト
が、（000）面からの傾斜面を用いたものよりも小さ
くなることによる。
ｎ型SiC層（２）は５〜10μｍの膜厚を有し、そのキャ
リア濃度は１×1017〜５×1018cm-3、好ましくは２×10
17〜３×1018cm-3、より好ましくは５×1017〜１×1018
cm-3である。但し、ｎ型SiC層（２）のキャリア濃度
は、Ｎのみを添加した時のキャリア（電子）濃度から、
Alのみを添加した時にキャリア（正孔）濃度を差し引い
た値となる。従って、ｎ型SiC層（２）の上記キャリア
濃度を得るためには、Ｎの添加量とAlの添加量の種々組
合せが考えられるが、本発明におけるＮ及びAlの添加量
は、夫々単独で添加したときに得られるキャリア濃度に
換算して次の様に決定すればよい。
リア濃度は１×1017〜５×1018cm-3、好ましくは２×10
17〜３×1018cm-3、より好ましくは５×1017〜１×1018
cm-3である。但し、ｎ型SiC層（２）のキャリア濃度
は、Ｎのみを添加した時のキャリア（電子）濃度から、
Alのみを添加した時にキャリア（正孔）濃度を差し引い
た値となる。従って、ｎ型SiC層（２）の上記キャリア
濃度を得るためには、Ｎの添加量とAlの添加量の種々組
合せが考えられるが、本発明におけるＮ及びAlの添加量
は、夫々単独で添加したときに得られるキャリア濃度に
換算して次の様に決定すればよい。
本実施例においては、前述の如く、結晶成長面に（000
）面又は（0001）面から傾斜した面を用いることによ
って、この上に形成されるｎ型SiC層（２）の結晶性が
向上する。したがって結晶性を損うことなく、従来より
も不純物を多く添加することができる。その結果、発光
中心となるドナー・アクセプタ対が増加し、発光強度が
高くなる。
）面又は（0001）面から傾斜した面を用いることによ
って、この上に形成されるｎ型SiC層（２）の結晶性が
向上する。したがって結晶性を損うことなく、従来より
も不純物を多く添加することができる。その結果、発光
中心となるドナー・アクセプタ対が増加し、発光強度が
高くなる。
ｐ型SiC層（３）は５〜10μｍの膜厚を有し、そのキャ
リア濃度は１×1017〜５×1018cm-3、好ましくは２×10
17〜３×1017cm-3である。
リア濃度は１×1017〜５×1018cm-3、好ましくは２×10
17〜３×1017cm-3である。
（４）は、ｐ型SiC層（３）表面の中心に配され、且つ
ｐ型SiC層（３）表面に対して部分的に設けられたｐ型
オーミック電極で、ｐ型SiC層（３）側から見てTi膜、A
l膜、Ti膜の積層構造からなり、７×10-5〜７×10-4cm2
の面積を有する。ここで斯るｐ型オーミック電極（４）
の電極面積は通常使用する５〜50mAの電流において、緑
色光の混じらない良質な青色光を発生させるのに効果的
である。即ち、発生波長は発光層（本実施例装置ではｎ
型SiC層（２））の、発光に寄与する部分における電流
密度によって変化することが知られている。また本実施
例装置において、キャリア濃度が１×1017〜５×1018cm
-3であるｐ型SiC層（３）は比抵抗が高く、ｐ型SiC層
（３）内では電流はほとんど拡がらないこと、及びｎ型
SiC層（２）とｐ型オーミック電極（４）の距離が短か
いことから、ｎ型SiC層（２）の発光に寄与する部分を
流れる電流密度は、ｐ型SiC層（３）の大きさに関係せ
ず、ｐ型SiC層（３）内の電流密度、即ち注入電流の大
きさとｐ型オーミック電極（４）の面積によって決ま
る。本発明者らが注入電流と電極面積を種々変えて実験
した結果、電流５〜50mAの間では電極面積を７×10-4cm
2以下としたとき緑色光の混じらない良質な青色光が得
られた。しかし、電極面積が７×10-5cm2よりも小さく
なると電流集中が大きくなり、素子劣化が激しくなるた
め、素子の信頼性が低下する。したがってｐ型オーミッ
ク電極（４）の電極面積は、７×10-5〜７×10-4cm2が
適当である。
ｐ型SiC層（３）表面に対して部分的に設けられたｐ型
オーミック電極で、ｐ型SiC層（３）側から見てTi膜、A
l膜、Ti膜の積層構造からなり、７×10-5〜７×10-4cm2
の面積を有する。ここで斯るｐ型オーミック電極（４）
の電極面積は通常使用する５〜50mAの電流において、緑
色光の混じらない良質な青色光を発生させるのに効果的
である。即ち、発生波長は発光層（本実施例装置ではｎ
型SiC層（２））の、発光に寄与する部分における電流
密度によって変化することが知られている。また本実施
例装置において、キャリア濃度が１×1017〜５×1018cm
-3であるｐ型SiC層（３）は比抵抗が高く、ｐ型SiC層
（３）内では電流はほとんど拡がらないこと、及びｎ型
SiC層（２）とｐ型オーミック電極（４）の距離が短か
いことから、ｎ型SiC層（２）の発光に寄与する部分を
流れる電流密度は、ｐ型SiC層（３）の大きさに関係せ
ず、ｐ型SiC層（３）内の電流密度、即ち注入電流の大
きさとｐ型オーミック電極（４）の面積によって決ま
る。本発明者らが注入電流と電極面積を種々変えて実験
した結果、電流５〜50mAの間では電極面積を７×10-4cm
2以下としたとき緑色光の混じらない良質な青色光が得
られた。しかし、電極面積が７×10-5cm2よりも小さく
なると電流集中が大きくなり、素子劣化が激しくなるた
め、素子の信頼性が低下する。したがってｐ型オーミッ
ク電極（４）の電極面積は、７×10-5〜７×10-4cm2が
適当である。
（５）はｎ型SiC基板（１）表面の中心からずれた位置
に配され、且つｎ型SiC基板（１）表面に対して部分的
に設けられたｎ型オーミック電極で、ｎ型SiC基板
（１）側から見て、Ni膜、Pd膜の積層構造をなす。
に配され、且つｎ型SiC基板（１）表面に対して部分的
に設けられたｎ型オーミック電極で、ｎ型SiC基板
（１）側から見て、Ni膜、Pd膜の積層構造をなす。
（６）、（６）は夫々ｐ型オーミック電極（４）、ｎ型
オーミック電極（５）上に設けられたボンディング電極
で、各オーミック電極からみて、Ti膜、Pd膜、An膜の積
層構造をなす。
オーミック電極（５）上に設けられたボンディング電極
で、各オーミック電極からみて、Ti膜、Pd膜、An膜の積
層構造をなす。
（８）はAl2O3膜又はSiO2膜からなる保護膜で、発光ダ
イオード素子（７）のｎ型SiC基板（１）表面及び側面
に被着される。（９）は銀ペースト、（10）は発光ダイ
オード素子（７）を載置する第１ステムである。第１ス
テム（10）は発光ダイオード素子（７）を囲繞する反射
部（11）を有する。発光ダイオード素子（７）は銀ペー
スト（９）を介してｐ型SiC層（３）側で第１ステム（1
0）に固着される。
イオード素子（７）のｎ型SiC基板（１）表面及び側面
に被着される。（９）は銀ペースト、（10）は発光ダイ
オード素子（７）を載置する第１ステムである。第１ス
テム（10）は発光ダイオード素子（７）を囲繞する反射
部（11）を有する。発光ダイオード素子（７）は銀ペー
スト（９）を介してｐ型SiC層（３）側で第１ステム（1
0）に固着される。
この様な素子配置は次の理由による。ｎ型SiC層（２）
での発行領域がｐ型オーミック電極（４）と対応する部
分となるため、ｐ型SiC層（３）側を上にして固着する
と上に向かう光はｐ型オーミック電極（４）によって遮
ぎられ、素子上部から取り出せない。また、ｎ型SiC基
板（１）の光透過率はｐ型SiC層（３）に比して高い。
更に、基板（１）の比抵抗は１Ωcm以下と低く、電流が
流れ易いため、ｎ型オーミック電極（５）を基板（１）
の他主面（1b）の隅に配置でき、放射光に対し、実質的
に遮蔽体とならない。さらに本発明装置では発光ダイオ
ード素子（７）を、底面が広面積となる略断面台形状と
しているので、ｎ型SiC層（２）で発光し、ｎ型SiC基板
（１）を通って素子側面に向う光は、素子側面に対する
入射角が大きくなるため、内部反射が減少し、効率良く
素子外部に取り出される。
での発行領域がｐ型オーミック電極（４）と対応する部
分となるため、ｐ型SiC層（３）側を上にして固着する
と上に向かう光はｐ型オーミック電極（４）によって遮
ぎられ、素子上部から取り出せない。また、ｎ型SiC基
板（１）の光透過率はｐ型SiC層（３）に比して高い。
更に、基板（１）の比抵抗は１Ωcm以下と低く、電流が
流れ易いため、ｎ型オーミック電極（５）を基板（１）
の他主面（1b）の隅に配置でき、放射光に対し、実質的
に遮蔽体とならない。さらに本発明装置では発光ダイオ
ード素子（７）を、底面が広面積となる略断面台形状と
しているので、ｎ型SiC層（２）で発光し、ｎ型SiC基板
（１）を通って素子側面に向う光は、素子側面に対する
入射角が大きくなるため、内部反射が減少し、効率良く
素子外部に取り出される。
（12）は金ワイヤ、（13）は第２ステムで、第２ステム
（13）は金ワイヤ（12）を介して、ｎ型オーミック電極
（５）上のボンディング電極（６）に電気的に接続され
る。（14）は発光ダイオード素子（７）及び第１、第２
ステム（10）、（13）の一部を覆う、エポキシ樹脂系の
透明樹脂モールドである。
（13）は金ワイヤ（12）を介して、ｎ型オーミック電極
（５）上のボンディング電極（６）に電気的に接続され
る。（14）は発光ダイオード素子（７）及び第１、第２
ステム（10）、（13）の一部を覆う、エポキシ樹脂系の
透明樹脂モールドである。
次に、本実施例装置の製造方法の一例を第２図を参照し
て説明する。
て説明する。
第２図（ａ）は第１工程を示し、（000）面又は（000
1）面を有する、厚さ350〜500μｍのｎ型SiC基板（１）
を準備する。そして斯るSiC基板（１）の（000）面又
は（0001）面を＜11０＞方向あるいは＜10０＞方向
に研磨し、１〜10°傾斜させる。しかる後、斯る傾斜面
を、その研磨損傷除去のために400〜500℃のKOH融液あ
るいは1500〜1800℃のH2雰囲気でエッチング処理する。
得られた傾斜面は基板（１）の一主面（1a）となる。
1）面を有する、厚さ350〜500μｍのｎ型SiC基板（１）
を準備する。そして斯るSiC基板（１）の（000）面又
は（0001）面を＜11０＞方向あるいは＜10０＞方向
に研磨し、１〜10°傾斜させる。しかる後、斯る傾斜面
を、その研磨損傷除去のために400〜500℃のKOH融液あ
るいは1500〜1800℃のH2雰囲気でエッチング処理する。
得られた傾斜面は基板（１）の一主面（1a）となる。
第２図（ｂ）は第２工程を示し、上記一主面（1a）上に
第４図に示す装置を用い、各層の成長温度を1500〜1800
℃好ましくは1650〜1800℃、例えば1700℃でｎ型SiC層
（２）、ｐ型SiC層（３）を順次液相エピタキシャル成
長する。この時、ｎ型SiC層（２）やｐ型SiC層（３）を
成長する際にSi融液（17）中に添加される不純物の量は
記述のキャリア濃度を得るべく決定される。例えばｎ型
SiC層（２）のキャリア濃度１×1017〜５×1018cm-3を
得るには、Si3N4を1.3×10-3〜3.0×10-2wt.％、Alを0.
2〜12.0at.％夫々添加すればよい。またｐ型SiC層
（３）のキャリア濃度１×1017〜５×1018cm-3を得るに
は、Alを0.45〜20.0at.％添加すればよい。
第４図に示す装置を用い、各層の成長温度を1500〜1800
℃好ましくは1650〜1800℃、例えば1700℃でｎ型SiC層
（２）、ｐ型SiC層（３）を順次液相エピタキシャル成
長する。この時、ｎ型SiC層（２）やｐ型SiC層（３）を
成長する際にSi融液（17）中に添加される不純物の量は
記述のキャリア濃度を得るべく決定される。例えばｎ型
SiC層（２）のキャリア濃度１×1017〜５×1018cm-3を
得るには、Si3N4を1.3×10-3〜3.0×10-2wt.％、Alを0.
2〜12.0at.％夫々添加すればよい。またｐ型SiC層
（３）のキャリア濃度１×1017〜５×1018cm-3を得るに
は、Alを0.45〜20.0at.％添加すればよい。
各層を成長した後、ｎ型SiC基板（１）の他主面を研磨
して、積層基板全体の厚さを50〜100μｍにする。
して、積層基板全体の厚さを50〜100μｍにする。
第２図（ｃ）は第３工程を示し、ｐ型SiC層（３）上に
膜厚300Å以上、例えば膜厚500ÅのTi膜、薄厚5000Åの
Al膜、膜厚4000ÅのTi膜をこの順に真空蒸着してｐ型オ
ーミック電極（４）を形成し、ｎ型SiC基板（１）の他
主面（1b）上に膜厚3000ÅのNi膜、膜厚5000ÅのPd膜を
この順に真空蒸着してｎ型オーミック電極（５）を形成
する。ここで、ｐ型オーミック電極（４）は斯る積層基
板を将来素子毎に分離した時（図中破線で示す）、素子
の中心に７×10-5〜７×10-4cm2の面積を持って配され
るよう、メタルマスクを用いて各素子のｐ型SiC層
（３）表面に対して部分的に形成される。またｎ型オー
ミック電極（５）は素子の中心からずれるように配さ
れ、各素子のｎ型SiC基板（１）表面に対して部分的に
形成される。
膜厚300Å以上、例えば膜厚500ÅのTi膜、薄厚5000Åの
Al膜、膜厚4000ÅのTi膜をこの順に真空蒸着してｐ型オ
ーミック電極（４）を形成し、ｎ型SiC基板（１）の他
主面（1b）上に膜厚3000ÅのNi膜、膜厚5000ÅのPd膜を
この順に真空蒸着してｎ型オーミック電極（５）を形成
する。ここで、ｐ型オーミック電極（４）は斯る積層基
板を将来素子毎に分離した時（図中破線で示す）、素子
の中心に７×10-5〜７×10-4cm2の面積を持って配され
るよう、メタルマスクを用いて各素子のｐ型SiC層
（３）表面に対して部分的に形成される。またｎ型オー
ミック電極（５）は素子の中心からずれるように配さ
れ、各素子のｎ型SiC基板（１）表面に対して部分的に
形成される。
しかる後、斯る積層基板に真空中又はAr、H2、N2、Heい
ずれかあるいはこれらの混合雰囲気中で900〜1000℃の
熱処理を施す。これにより、各オーミック電極はSiCと
オーミック性を得る。
ずれかあるいはこれらの混合雰囲気中で900〜1000℃の
熱処理を施す。これにより、各オーミック電極はSiCと
オーミック性を得る。
第２図（ｄ）は第４工程を示し、ｐ型オーミック電極
（４）上及びｎ型オーミック電極（５）上に、膜厚1000
ÅのTi膜、膜厚2000ÅのPd膜、膜厚5000ÅのAu膜をこの
順に真空蒸着して、ボンディング電極（６）（６）を夫
々形成する。
（４）上及びｎ型オーミック電極（５）上に、膜厚1000
ÅのTi膜、膜厚2000ÅのPd膜、膜厚5000ÅのAu膜をこの
順に真空蒸着して、ボンディング電極（６）（６）を夫
々形成する。
しかる後、斯る積層基板に真空中又はAr、H2、N2、Heの
いずれかあるいはこれらの混合雰囲気中で300〜500℃の
熱処理を施す。
いずれかあるいはこれらの混合雰囲気中で300〜500℃の
熱処理を施す。
第２図（ｅ）は第５工程を示し、斯る積層基板のｎ型Si
C基板（１）側に、深さ20〜70μｍの素子分離用の溝（1
5）（15）…をダイシング形成する。この時、溝（15）
（15）…は楔状に形成されるため、将来分離された各素
子はｐ型SiC層（３）表面を底辺とし、ｎ型SiC基板
（１）を上辺とする略断面台形状となる。
C基板（１）側に、深さ20〜70μｍの素子分離用の溝（1
5）（15）…をダイシング形成する。この時、溝（15）
（15）…は楔状に形成されるため、将来分離された各素
子はｐ型SiC層（３）表面を底辺とし、ｎ型SiC基板
（１）を上辺とする略断面台形状となる。
第２図（ｆ）は第６工程を示し、溝（15）（15）…が形
成された積層基板を溝（15）（15）…に沿って機械的に
分離し、各発光ダイオード素子（７）を得る。そして、
各発光ダイオード素子（７）を有機洗浄した後、ｎ型Si
C基板（１）をソース側にして、Arスパッタリングによ
り、発光ダイオード素子（７）のｎ型SiC基板（１）側
表面及び側面にAl2O3あるいはSiO2膜からなる保護膜
（８）を被着する。
成された積層基板を溝（15）（15）…に沿って機械的に
分離し、各発光ダイオード素子（７）を得る。そして、
各発光ダイオード素子（７）を有機洗浄した後、ｎ型Si
C基板（１）をソース側にして、Arスパッタリングによ
り、発光ダイオード素子（７）のｎ型SiC基板（１）側
表面及び側面にAl2O3あるいはSiO2膜からなる保護膜
（８）を被着する。
第２図（ｇ）は最終工程を示し、発光ダイオード素子
（７）のｐ型SiC層（３）側を第１ステス（10）に、銀
ペースト（９）を介して載置し、これを130〜170℃で熱
処理する。次いでｎ型SiC基板（１）側のボンディング
電極（６）と第２ステム（13）を金ワイヤ（12）でワイ
ヤボンドする。この時、ｎ型SiC基板（１）側のボンデ
ィング電極（６）上には、保護膜（８）が被着されてい
るが、その膜厚が2000Å程度以下であれば金ワイヤ（1
2）はワイヤボンドによって保護膜（８）を突き破り、
ホンディング電極（６）に接続される。また保護膜
（８）の膜厚が厚く、ワイヤボンドによって突き破れな
い場合はワイヤボンド前に予め、ボンディング電極
（６）上の保護膜（８）を機械的に除去してやればよ
い。最後に、発光ダイオード素子（７）及び第１、第２
ステム（10）、（13）の一部を図示していないエポキシ
樹脂系の透明樹脂モールド（14）で覆うことによって第
１図に示すSiC発光ダイオード装置が完成する。
（７）のｐ型SiC層（３）側を第１ステス（10）に、銀
ペースト（９）を介して載置し、これを130〜170℃で熱
処理する。次いでｎ型SiC基板（１）側のボンディング
電極（６）と第２ステム（13）を金ワイヤ（12）でワイ
ヤボンドする。この時、ｎ型SiC基板（１）側のボンデ
ィング電極（６）上には、保護膜（８）が被着されてい
るが、その膜厚が2000Å程度以下であれば金ワイヤ（1
2）はワイヤボンドによって保護膜（８）を突き破り、
ホンディング電極（６）に接続される。また保護膜
（８）の膜厚が厚く、ワイヤボンドによって突き破れな
い場合はワイヤボンド前に予め、ボンディング電極
（６）上の保護膜（８）を機械的に除去してやればよ
い。最後に、発光ダイオード素子（７）及び第１、第２
ステム（10）、（13）の一部を図示していないエポキシ
樹脂系の透明樹脂モールド（14）で覆うことによって第
１図に示すSiC発光ダイオード装置が完成する。
以上の製造方法に従って、キャリア濃度が８×1017cm-3
のｎ型SiC基板（１）を用い、その結晶成長面を（000
）面から＜11０＞方向に５°傾斜した面として、次
に示す条件で各層を形成し、SiC発光ダイオード装置を
製造した。
のｎ型SiC基板（１）を用い、その結晶成長面を（000
）面から＜11０＞方向に５°傾斜した面として、次
に示す条件で各層を形成し、SiC発光ダイオード装置を
製造した。
また、ｐ型オーミック電極（４）の面積は４×10-4cm2
とした。
とした。
これにより製造されたSiC発光ダイオード装置の発光波
長は482nmであり、発光強度は、駆動電流が20mAのとき1
0〜12mcdであった。
長は482nmであり、発光強度は、駆動電流が20mAのとき1
0〜12mcdであった。
（ト） 発明の効果 本発明装置によれば、基板の結晶成長面に、（000）
面又は（0001）面から傾斜した面を用いることによっ
て、結晶性に優れたｎ型SiC層が形成できるので、結晶
性を損うことなく不純物を多く添加することができる。
その結果、発光中心となるドナー・アクセプタ対が増加
し発光強度が高くなる。さらに、ｎ型オーミック電極及
びｐ型オーミック電極を、各SiC表面に対して部分的に
形成し、発光ダイオード素子を、ｐ型SiC層表面を底辺
とし、ｎ型SiC基板表面を上辺とする略断面台形状とす
ると共にｐ型SiC層側でステムに固着することによっ
て、効率良く外部に光を取り出すことができる。
面又は（0001）面から傾斜した面を用いることによっ
て、結晶性に優れたｎ型SiC層が形成できるので、結晶
性を損うことなく不純物を多く添加することができる。
その結果、発光中心となるドナー・アクセプタ対が増加
し発光強度が高くなる。さらに、ｎ型オーミック電極及
びｐ型オーミック電極を、各SiC表面に対して部分的に
形成し、発光ダイオード素子を、ｐ型SiC層表面を底辺
とし、ｎ型SiC基板表面を上辺とする略断面台形状とす
ると共にｐ型SiC層側でステムに固着することによっ
て、効率良く外部に光を取り出すことができる。
以上より本発明装置では、駆動電流20mAにおける発光強
度を10〜12mcdと高くすることができ、さらにその光を
緑色光の混じらない良質の青色光とすることができる。
また、本発明によれば、通電エージングによる発光波長
の長波長シフト幅が小さく、且つ高輝度の青色光が得ら
れる。
度を10〜12mcdと高くすることができ、さらにその光を
緑色光の混じらない良質の青色光とすることができる。
また、本発明によれば、通電エージングによる発光波長
の長波長シフト幅が小さく、且つ高輝度の青色光が得ら
れる。
第１図は本発明装置の一実施例を示す断面図、第２図は
本発明装置の製造方法の一例を示す工程別断面図、第３
図は基板の傾斜角と発光ダイオード素子の通電エージン
グ前後の発光波長を示す特性図、第４図は本発明装置の
製造に用いた結晶成長装置の断面図である。
本発明装置の製造方法の一例を示す工程別断面図、第３
図は基板の傾斜角と発光ダイオード素子の通電エージン
グ前後の発光波長を示す特性図、第４図は本発明装置の
製造に用いた結晶成長装置の断面図である。
───────────────────────────────────────────────────── フロントページの続き 特許法第30条第１項適用申請有り 電気学会研究会資料 電子材料研究会ＥＦＭ−88−24「Ｓｉｃ青色発光ダイオ ード」 (72)発明者 松下 保彦 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 上谷 高弘 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内 (72)発明者 藤川 好晴 大阪府守口市京阪本通２丁目18番地 三洋 電機株式会社内
Claims (4)
- 【請求項１】ｎ型炭化ケイ素基板の一主面上に炭化ケイ
素からなるｎ型層及びｐ型層がこの順序で積層され、上
記ｎ型基板の他主面上及び上記ｐ型層上に夫々ｎ型オー
ミック電極及びｐ型オーミック電極が形成された炭化ケ
イ素発光ダイオード素子と、当該発光ダイオード素子を
載置固着するステムと、を備えた炭化ケイ素発光ダイオ
ード装置において、上記ｎ型基板の結晶成長面には（00
0）面又は（0001）面から傾斜した面が用いられてお
り、上記ｎ型オーミック電極及びｐ型オーミック電極
は、各炭化ケイ素表面に対して部分的に形成されてお
り、上記発光ダイオード素子は上記ｐ型層表面を底辺と
し、上記ｎ型基板の他主面を上辺とする略断面台形状を
成していると共に、当該ｐ型層側で上記ステムに固着さ
れていることを特徴とする炭化ケイ素発光ダイオード装
置。 - 【請求項２】上記ｎ型基板の結晶成長面には（000）
面から傾斜した面が用いられることを特徴とする請求項
１記載の炭化ケイ素発光ダイオード装置。 - 【請求項３】上記ｎ型基板は1.0Ωcm以下の比抵抗を有
すると共に、上記ｎ型オーミック電極は上記ｎ型基板の
他主面の隅に配されていることを特徴とする請求項１記
載の炭化ケイ素発光ダイオード装置。 - 【請求項４】グラファイトからなるるつぼ内のケイ素融
液中にAlおよびＮを添加し、該融液中に炭化ケイ素単結
晶基板を浸漬して、前記基板上に炭化ケイ素単結晶から
なるｎ型層を液相エピタキシャル成長させる炭化ケイ素
単結晶の製造方法において、前記ケイ素融液中に添加す
るAlの添加量を、ケイ素融液中にAlのみを添加したとき
得られる炭化ケイ素単結晶のキャリア濃度が5.5×1016
〜６×1017cm-3となる範囲に設定すると共に、前記ケイ
素融液中に添加するＮの添加量を、ケイ素融液中にＮの
みを添加したとき得られる炭化ケイ素単結晶のキャリア
濃度が７×1017〜５×1018cm-3となる範囲に設定し、且
つ成長温度を1650〜1800℃とすることを特徴とする炭化
ケイ素単結晶の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5230289A JPH06103751B2 (ja) | 1988-05-18 | 1989-03-03 | 炭化ケイ素発光ダイオード装置及び炭化ケイ素単結晶の製造方法 |
| US07/616,768 US5187547A (en) | 1988-05-18 | 1990-11-19 | Light emitting diode device and method for producing same |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12105288 | 1988-05-18 | ||
| JP63-121052 | 1988-05-18 | ||
| JP1571189 | 1989-01-25 | ||
| JP1-15711 | 1989-02-14 | ||
| JP3428289 | 1989-02-14 | ||
| JP1-34282 | 1989-02-14 | ||
| JP5230289A JPH06103751B2 (ja) | 1988-05-18 | 1989-03-03 | 炭化ケイ素発光ダイオード装置及び炭化ケイ素単結晶の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02290084A JPH02290084A (ja) | 1990-11-29 |
| JPH06103751B2 true JPH06103751B2 (ja) | 1994-12-14 |
Family
ID=27456430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5230289A Expired - Fee Related JPH06103751B2 (ja) | 1988-05-18 | 1989-03-03 | 炭化ケイ素発光ダイオード装置及び炭化ケイ素単結晶の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06103751B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5958132A (en) * | 1991-04-18 | 1999-09-28 | Nippon Steel Corporation | SiC single crystal and method for growth thereof |
| US5313078A (en) * | 1991-12-04 | 1994-05-17 | Sharp Kabushiki Kaisha | Multi-layer silicon carbide light emitting diode having a PN junction |
| JPH05299705A (ja) * | 1992-04-16 | 1993-11-12 | Kobe Steel Ltd | ダイヤモンド薄膜電子デバイス及びその製造方法 |
| US6169294B1 (en) | 1998-09-08 | 2001-01-02 | Epistar Co. | Inverted light emitting diode |
| US7148520B2 (en) * | 2001-10-26 | 2006-12-12 | Lg Electronics Inc. | Diode having vertical structure and method of manufacturing the same |
| US6995032B2 (en) * | 2002-07-19 | 2006-02-07 | Cree, Inc. | Trench cut light emitting diodes and methods of fabricating same |
| JP3813599B2 (ja) | 2003-06-13 | 2006-08-23 | ローム株式会社 | 白色発光の発光ダイオード素子を製造する方法 |
| JP4019067B2 (ja) * | 2004-04-30 | 2007-12-05 | サンケン電気株式会社 | 半導体発光装置 |
| JP4019065B2 (ja) * | 2004-04-30 | 2007-12-05 | サンケン電気株式会社 | 半導体発光装置 |
| JP4019064B2 (ja) * | 2004-04-30 | 2007-12-05 | サンケン電気株式会社 | 半導体発光装置 |
| JP4019066B2 (ja) * | 2004-04-30 | 2007-12-05 | サンケン電気株式会社 | 半導体発光装置 |
| JP4027910B2 (ja) * | 2004-04-30 | 2007-12-26 | サンケン電気株式会社 | 半導体発光装置の製法 |
| DE102005038698A1 (de) * | 2005-07-08 | 2007-01-18 | Tridonic Optoelectronics Gmbh | Optoelektronische Bauelemente mit Haftvermittler |
| JP2007242856A (ja) * | 2006-03-08 | 2007-09-20 | Rohm Co Ltd | チップ型半導体発光素子 |
| JP5350070B2 (ja) * | 2009-05-11 | 2013-11-27 | フューチャー ライト リミテッド ライアビリティ カンパニー | 発光素子 |
-
1989
- 1989-03-03 JP JP5230289A patent/JPH06103751B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02290084A (ja) | 1990-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187547A (en) | Light emitting diode device and method for producing same | |
| JPH06103751B2 (ja) | 炭化ケイ素発光ダイオード装置及び炭化ケイ素単結晶の製造方法 | |
| US7112456B2 (en) | Vertical GaN light emitting diode and method for manufacturing the same | |
| EP1936704B1 (en) | Semiconductor light emitting device package | |
| CN100587985C (zh) | 半导体发光元件 | |
| TWI287880B (en) | Group III nitride semiconductor light-emitting device and method of producing the same | |
| CN101295760A (zh) | 发光二极管 | |
| JP3618221B2 (ja) | 発光装置 | |
| TW200527722A (en) | Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device | |
| TW201119506A (en) | Light emitting device | |
| JP2002512734A (ja) | オプトエレクトロニクス半導体ダイオード及びそれを備えた装置 | |
| JP2010177620A (ja) | 発光装置の製造方法 | |
| TW200903856A (en) | Semiconductor light emitting device and method | |
| JP4843235B2 (ja) | Ｉｉｉ族窒化物半導体発光素子の製造方法 | |
| JP3476611B2 (ja) | 多色発光素子及びそれを用いた表示装置 | |
| JP3397141B2 (ja) | 白色ｌｅｄ | |
| JPH0669546A (ja) | 発光ダイオード | |
| WO2005088738A1 (en) | Group iii nitride semiconductor light-emitting device, forming method thereof, lamp and light source using same | |
| JP2007300134A (ja) | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 | |
| CN102208522A (zh) | 一种深紫外半导体发光器件及其制造方法 | |
| JP3087742B2 (ja) | 白色ｌｅｄ | |
| KR100550847B1 (ko) | 질화 갈륨계 발광 다이오드 소자의 제조 방법 | |
| CN102222760A (zh) | 一种深紫外半导体发光器件 | |
| JP4353125B2 (ja) | 発光素子およびその製造方法 | |
| TW200539481A (en) | Group Ⅲ nitride semiconductor light-emitting device, forming method thereof, lamp and light source using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |