CN102437264B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN102437264B
CN102437264B CN2011103911332A CN201110391133A CN102437264B CN 102437264 B CN102437264 B CN 102437264B CN 2011103911332 A CN2011103911332 A CN 2011103911332A CN 201110391133 A CN201110391133 A CN 201110391133A CN 102437264 B CN102437264 B CN 102437264B
Authority
CN
China
Prior art keywords
face
projection
crystal
substrate
crystal face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2011103911332A
Other languages
English (en)
Other versions
CN102437264A (zh
Inventor
李园
郭磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN2011103911332A priority Critical patent/CN102437264B/zh
Publication of CN102437264A publication Critical patent/CN102437264A/zh
Priority to PCT/CN2012/078571 priority patent/WO2013078867A1/en
Priority to US14/362,075 priority patent/US9577031B2/en
Application granted granted Critical
Publication of CN102437264B publication Critical patent/CN102437264B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种半导体结构及其形成方法，该半导体结构包括：衬底；和形成在衬底的顶面上的多个凸起，每个凸起具有顶面、位于衬底的顶面上的底面、彼此平行的第一端面和第二端面、和彼此平行的前侧面和后侧面，每个凸起的第一端面和后侧面为三角形、第二端面和前侧面为梯形、顶面和底面为四边形，每个凸起的第二端面与后侧面的交线以及该凸起的第一端面与前侧面的交线均短于该凸起的第二端面与前侧面的交线，多个凸起的顶面彼此平行，前侧面彼此平行，相邻两个凸起中一个凸起的后侧面与另一个凸起的前侧面在同一平面上以便多个凸起在衬底的顶面上构成锯齿状结构。在该半导体结构上制备非极性或半极性的LED器件，极大地提高发光效率。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体设计及制造技术领域，特别地涉及一种半导体结构及其形成方法。
背景技术
现有的蓝光和白光LED产品主要采用的是GaN晶体材料，最常用的工艺是在(0001)面的蓝宝石晶体或(111)面的Si衬底上外延出(0001)晶面的GaN晶体材料来制作发光层。而由于GaN晶体的(0001)面(垂直于c轴方向)是极性的，根据常用的LED器件结构，材料中的极性会极大地降低发光层的量子效率，从而极大地降低发光效率，采用非极性面的GaN LED器件可以极大地提高量子效率，但是由于晶格的失配等因素，在蓝宝石或Si衬底上外延出的具有非极性的a面或m面的GaN晶体薄膜的位错密度相对于传统的(0001)面的GaN材料高了几个量级，很难应用在大规模生产中。
另外，在半导体器件的制备工艺中通常需要在衬底上制备某种特定晶面以形成特殊的立体结构，而传统的微加工工艺采取在晶片衬底上涂布平面的光刻胶，通过光学曝光把平面的图形转移到光刻胶掩膜上，然后再进行刻蚀得到所需要的孔、槽等结构，但这些基于平面图形的工艺无法制备出特殊的立体结构，即使是利用湿法腐蚀的各向异性特性也仅能得到某些极其特殊的晶面，如Si(111)面，而无法在任意衬底上制备出任意的晶面，如Si(337)、(5512)、(113)、(211)、(100)面等。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。特别是提供一种衬底上形成有与原衬底晶面成一定角度的多个小生长表面的半导体结构，在该半导体结构上制备非极性或半极性的LED器件，可以解决采用极性材料制备LED外延片的有源区发光层而导致发光效率降低的问题，并且提供一种在衬底上形成任意晶面以制备出特殊立体结构的方法。
为达到上述目的，本发明一方面提供一种半导体结构，包括：衬底；和多个凸起，所述多个凸起形成在所述衬底的顶面上，所述多个凸起沿所述衬底的纵向排列，所述每个凸起具有顶面、位于所述衬底的顶面上的底面、彼此平行的第一端面和第二端面、和彼此平行的前侧面和后侧面，每个所述凸起的第一端面和后侧面为三角形，每个所述凸起的第二端面和前侧面为梯形，每个所述凸起的顶面和底面为四边形，每个所述凸起的第二端面与后侧面的交线以及该凸起的第一端面与前侧面的交线均短于该凸起的第二端面与前侧面的交线，所述多个凸起的顶面彼此平行，所述多个凸起的前侧面彼此平行，相邻两个凸起中一个凸起的后侧面与另一个凸起的前侧面在同一平面上以便所述多个凸起在所述衬底的顶面上构成锯齿状结构。
在本发明的一个实施例中，所述多个凸起包括第一凸起和第二凸起，所述第一凸起沿所述衬底的纵向排列成第一排，所述第二凸起沿所述衬底的纵向排列成第二排且与所述第一凸起在所述衬底的横向上一一对应，每个所述第二凸起的第一端面与对应的一个第一凸起的第二端面在同一平面上。并且，所述第一凸起和第二凸起在所述衬底表面呈阵列排布。
在本发明的一个实施例中，所述凸起与所述衬底由相同的材料形成。
在本发明的一个实施例中，所述凸起具有多孔结构。
在本发明的一个实施例中，每个所述凸起的顶面和前侧面中的至少一个为在含有氢的气氛中退火形成的平面。
在本发明的一个实施例中，所述凸起通过纳米压印工艺形成。
在本发明的一个实施例中，所述衬底为硅衬底，且所述衬底表面的晶面为{110}、{111}、{001}、{211}、{311}、{337}、{5512}晶面族中的一个晶面，所述凸起的顶面的晶面为{111}、{110}晶面族中的一个晶面，以使根据该实施例的半导体结构适用于制备LED外延片的有源区发光层。
在本发明的一个实施例中，所述衬底为蓝宝石衬底，且所述衬底表面的晶面为
Figure BDA0000114116650000021
Figure BDA0000114116650000022
晶面族中的一个晶面，所述凸起的顶面的晶面为(0001)晶面，或者，所述衬底表面的晶面为
Figure BDA0000114116650000023
晶面族中的一个晶面，所述凸起的顶面的晶面为
Figure BDA0000114116650000024
晶面族中的一个晶面，以使根据该实施例的半导体结构适用于制备LED外延片的有源区发光层。
本发明另一方面提供一种半导体结构的形成方法，包括以下步骤：提供模具，所述模具具有与所述半导体结构的锯齿状结构匹配的图形；提供衬底，在所述衬底上形成感光或热感应材料层；将所述感光或热感应材料层与所述模具压合以使所述感光或热感应材料层填充至所述模具的图形中；进行照射或加热以对所述感光或热感应材料层进行定型以在所述衬底顶部形成具有图形的掩膜层；对所述具有图形的掩膜层和所述衬底进行刻蚀以在所述衬底上形成所述锯齿状结构。
本发明再一方面提供上述半导体结构的另一种形成方法，包括以下步骤：提供模具，所述模具具有与所述半导体结构的锯齿状结构匹配的图形；提供衬底，在所述衬底上形成热塑性材料层；对所述热塑性材料层加热并达到其玻璃化温度之上，将所述模具压合在所述热塑性材料层之上，以使所述热塑性材料层填充至所述模具的图形中；降温以使所述热塑性材料层固化定型，移去所述模具，以在所述衬底顶部形成具有图形的掩膜层；对所述具有图形的掩膜层和所述衬底进行刻蚀以在所述衬底上形成所述锯齿状结构。
对于以上两种形成方法，在本发明的一些实施例中，在形成所述锯齿状结构之后，还包括：对所述凸起进行阳极氧化以形成多孔结构；且在含有氢的中对所述多孔结构进行退火以使所述凸起的顶面和前侧面中的至少一个形成为平面。
对于以上两种形成方法，在本发明的一些实施例中，所述衬底为硅衬底，且所述衬底表面的晶面为{110}、{111}、{001}、{211}、{311}、{337}、{5512}晶面族中的一个晶面，所述凸起的顶面的晶面为{111}、{110}晶面族中的一个晶面，以使根据该实施例的半导体结构适用于制备LED外延片的有源区发光层。
对于以上两种形成方法，在本发明的一些实施例中，所述衬底为蓝宝石衬底，且所述衬底表面的晶面为
Figure BDA0000114116650000031
晶面族中的一个晶面，所述凸起的顶面的晶面为(0001)晶面，或者，所述衬底表面的晶面为
Figure BDA0000114116650000032
晶面族中的一个晶面，所述凸起的顶面的晶面为
Figure BDA0000114116650000033
晶面族中的一个晶面，以使根据该实施例的半导体结构适用于制备GaN系LED器件的有源区发光层。
本发明提供一种半导体结构，通过在衬底上引入与原衬底晶面成一定角度的多个小的外延生长表面，这样的生长表面上易于外延出高质量的晶体薄膜，降低外延层的位错密度，同时在外延完成后形成的晶体表面是非极性或半极性的，在该半导体结构上制备非极性或半极性的LED器件，可以极大地提高LED外延片的有源区发光层的量子效率，从而极大地提高其发光效率。此外，本发明还提供形成该半导体结构的方法，通过纳米压印将特殊形状的结构图形转移到衬底的掩膜上，然后再进行保形刻蚀，从而得到多个小生长表面，利用本发明实施例提供的方法几乎可以在任意衬底上得到任意需要的晶面。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的半导体结构示意图；
图2为本发明实施例的具有硅衬底的半导体结构剖面图；
图3为本发明实施例的具有蓝宝石衬底的半导体结构剖面图；
图4为本发明实施例的半导体结构形成方法的流程图；
图5为本发明实施例的半导体结构另一种形成方法的流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
本发明实施例提供一种衬底上具有多个三维凸起的半导体结构。通过在衬底上引入与原衬底晶面成一定角度的呈阵列排布的多个小生长表面，这样的生长表面是易于外延出高质量的晶体薄膜，如蓝宝石的(0001)面，Si的(111)面等；再通过掩膜覆盖其他不需要的表面以阻止化合物半导体材料在其上的生长；然后通过外延在生长表面形成所需晶面的化合物半导体材料层，该化合物半导体材料层即为与原衬底晶面一致的非极性或半极性面，在该半导体结构上制备非极性或半极性的LED器件，可以极大地提高LED外延片的有源区发光层的量子效率，从而极大地提高其发光效率。
图1所示为根据本发明实施例的半导体结构示意图。如图1所示，该半导体结构包括：衬底100和形成在衬底100顶面的多个凸起200。多个凸起200沿衬底100的纵向A排列。每个凸起200具有顶面202、位于衬底100的顶面上的底面204、彼此平行的第一端面206和第二端面208、以及彼此平行的前侧面210和后侧面212。为简明起见，图1中仅标示出其中一个凸起200的各个所述面进行示例。如图1所示，每个凸起200的第一端面206和后侧面212为三角形，每个凸起200的第二端面208和前侧面210为梯形，每个凸起200的顶面202和底面204为四边形，并且，每个凸起200的第二端面208与后侧面212的交线BB’以及该凸起200的第一端面206与前侧面210的交线CC’均短于该凸起200的第二端面208与前侧面210的交线DD’，多个凸起200的顶面202彼此平行，多个凸起200的前侧面210彼此平行，相邻两个凸起200中一个凸起200的后侧面212与另一个凸起的前侧面210在同一平面上以便该多个凸起200在衬底100的顶面上构成锯齿状结构。
其中，凸起200的顶面202为生长化合物半导体材料的生长面，前侧面210覆盖有掩膜材料(图1中未示出)以阻挡化合物半导体材料在前侧面210的生长。由图1可知，本发明实施例提供一种衬底表面结构，其具有与衬底表面成一定角度的生长晶面(如凸起的顶面202)阵列以及被掩蔽起来的不需要的其它晶面(如凸起的前侧面210)。
在本发明的一个实施例中，如图1所示，多个凸起200包括第一凸起和第二凸起，第一凸起沿衬底100的纵向A排列成第一排，第二凸起沿衬底100的纵向A排列成第二排，并且位于第一排的第一凸起与位于第二排的第二凸起在衬底100的横向L上一一对应，每个第二凸起的第一端面206与其对应的一个第一凸起的第二端面208在同一平面上。并且，进一步地，第一凸起和第二凸起可以在衬底100表面二维重复以形成阵列。
在本发明的一个实施例中，凸起200与衬底100可以由相同的材料形成。例如，凸起200与衬底100的材料均为Si或蓝宝石。
在本发明的一个实施例中，凸起200具有多孔结构。并且，每个凸起200的顶面202和前侧面210中的至少一个为在含有氢的气氛中退火形成的平面。
在本发明的一个实施例中，该半导体结构可以优选为用于形成LED外延片的有源区的发光层。故衬底100可以为硅衬底，且衬底100表面的晶面可以为{110}、{111}、{001}、{211}、{311}、{337}、{5512}晶面族中的一个晶面，凸起的顶面202的晶面可以为{111}、{110}晶面族中的一个晶面，图2所示为其中的情况之一；衬底100还可以优选为蓝宝石衬底，且衬底100表面的晶面可以为
Figure BDA0000114116650000051
晶面族中的一个晶面，凸起的顶面202的晶面可以为(0001)晶面，或者，衬底100表面的晶面可以为
Figure BDA0000114116650000052
晶面族(即m面和a面)中的一个晶面，凸起的顶面202的晶面可以为
Figure BDA0000114116650000053
Figure BDA0000114116650000054
晶面族中的一个晶面，图3所示为其中的情况之一。其中，形成在凸起的顶面202上的半导体化合物材料可以为非极性或半极性的GaN。
本发明进一步提供一种形成上述半导体结构的方法。本发明实施例通过纳米压印将具有特殊形状的结构图形转移到掩膜上，再进行保形刻蚀，从而得到所需要的生长晶面，采用本发明实施例提供的方法几乎可以在任意衬底上得到任意需要的晶面。其中纳米压印的方法可以通过采用感光(或热感应)材料层或者热塑性材料层得以实施，以下对这两种方式分别进行描述。
图4所示为根据本发明实施例的半导体结构的形成方法的流程图，该方法包括以下步骤：
步骤S101：提供模具，所述模具具有与所述半导体结构的锯齿状结构匹配的图形。
步骤S102：提供衬底，在衬底之上形成感光或热感应材料层。在本发明实施例中，该半导体结构可以优选为用于形成LED外延片的有源区的发光层。故衬底可以为硅衬底或蓝宝石衬底，且硅衬底表面的晶面可以为{110}、{111}、{001}、{211}、{311}、{337}、{5512}晶面族中的一个晶面，蓝宝石衬底表面的晶面可以为
Figure BDA0000114116650000055
晶面族中的一个晶面，或者为
Figure BDA0000114116650000056
晶面族(即m面和a面)中的一个晶面。
步骤S103：将感光或热感应材料层与模具压合以使感光或热感应材料层填充至模具的图形之中。
步骤S104：进行照射或加热以对感光或热感应材料层进行定型以在衬底顶部形成具有立体结构图形的掩膜层。
步骤S105：对所述具有立体结构图形的掩膜层和衬底进行刻蚀以形成所述锯齿状结构。刻蚀的方法可以是干法刻蚀或湿法刻蚀。刻蚀的过程中，通过工艺控制使得掩膜层的立体图形结构得以保持并转移到衬底表面，最终在衬底表面形成所需的锯齿状凸起结构。
图5所示为根据本发明实施例的半导体结构的另一种形成方法的流程图，该方法包括以下步骤：
步骤S201：提供模具，所述模具具有与所述半导体结构的锯齿状结构匹配的图形。
步骤S202：提供衬底，在衬底上形成热塑性材料层。在本发明实施例中，该半导体结构可以优选为用于形成LED外延片的有源区的发光层。故衬底可以为硅衬底或蓝宝石衬底，且硅衬底表面的晶面可以为{110}、{111}、{001}、{211}、{311}、{337}、{5512}晶面族中的一个晶面，蓝宝石衬底表面的晶面可以为
Figure BDA0000114116650000057
晶面族中的一个晶面，或者为晶面族(即m面和a面)中的一个晶面。
步骤S203：对热塑性材料层加热并达到其玻璃化温度之上，将模具压合在热塑性材料层之上，以使热塑性材料层填充至模具的图形中。
步骤S204：降温以使热塑性材料层固化定型，移去所述模具，以在衬底顶部形成具有立体结构图形的掩膜层。
步骤S205：对所述具有立体结构图形的掩膜层和衬底进行刻蚀以形成所述锯齿状结构。刻蚀的方法可以是干法刻蚀或湿法刻蚀。刻蚀的过程中，通过工艺控制使得掩膜层的立体图形结构得以保持并转移到衬底表面，最终在衬底表面形成所需的锯齿状凸起结构。
在本发明的一些实施例中，通过以上两种形成方法中的任意一种，可以在衬底表面形成多个锯齿状结构并使其呈二维阵列分布。在形成多个锯齿状结构之后，还可以包括：对凸起进行阳极氧化以形成多孔结构；且在含有氢的气氛中对多孔结构进行退火以使凸起的顶面和前侧面中的至少一个形成为平面。
在本发明的一些实施例中，通过以上两种形成方法中的任意一种，形成锯齿状结构二维阵列之后，进一步地，还包括：在锯齿状结构的每个凸起的顶面上覆盖掩膜材料；以及将锯齿状结构的每个凸起的顶面作为生长面，在其上生长化合物半导体材料。另外，如前所述，在本发明的一个实施例中，该半导体结构可以优选为用于形成LED外延片的有源区的发光层。故当衬底为硅衬底，且该硅衬底表面的晶面为{110}、{111}、{001}、{211}、{311}、{337}、{5512}晶面族中的一个晶面时，凸起的顶面的可以优选为{111}、{110}晶面族中的一个晶面；当衬底为蓝宝石衬底，且该衬底表面的晶面为
Figure BDA0000114116650000062
晶面族中的一个晶面时，凸起的顶面的的晶面可以为(0001)晶面，或者，该衬底表面的晶面为
Figure BDA0000114116650000063
晶面族(即m面和a面)中的一个晶面时，凸起的顶面的晶面可以为
Figure BDA0000114116650000064
Figure BDA0000114116650000065
晶面族中的一个晶面。其中，可以通过外延在凸起的顶面上生长出高质量的晶体薄膜，例如外延生长非极性或半极性的GaN薄膜。
本发明提供一种半导体结构，通过纳米压印将特殊形状的结构图形转移到衬底的掩膜上，然后再进行保形刻蚀以在衬底上引入与原衬底晶面成一定角度的多个小生长表面，并且通过掩膜方式在需要的小生长表面形成化合物半导体晶面，该化合物半导体晶面即为与原衬底晶面一致的非极性面或半极性面。在该半导体结构上制备非极性或半极性的LED器件，可以极大地提高LED有源区发光层的量子效率，从而极大地提高发光效率。并且利用本发明实施例提供的方法几乎可以在任意衬底上得到任意需要的晶面。
尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (16)

1.一种半导体结构，其特征在于，包括：
衬底；和
多个凸起，所述多个凸起形成在所述衬底的顶面上，所述多个凸起沿所述衬底的纵向排列，所述多个凸起中的每个凸起具有顶面、位于所述衬底的顶面上的底面、彼此平行的第一端面和第二端面以及彼此平行的前侧面和后侧面，每个所述凸起的第一端面和后侧面为三角形，每个所述凸起的第二端面和前侧面为梯形，每个所述凸起的顶面和底面为四边形，每个所述凸起的第二端面与后侧面的交线以及该凸起的第一端面与前侧面的交线均短于该凸起的第二端面与前侧面的交线，所述多个凸起的顶面彼此平行，所述多个凸起的前侧面彼此平行，相邻两个凸起中一个凸起的后侧面与另一个凸起的前侧面在同一平面上以便所述多个凸起在所述衬底的顶面上构成锯齿状结构。
2.如权利要求1所述的半导体结构，其特征在于，所述多个凸起包括多个第一凸起和多个第二凸起，所述多个第一凸起沿所述衬底的纵向排列成第一排，所述多个第二凸起沿所述衬底的纵向排列成第二排且与所述第一凸起在所述衬底的横向上一一对应，每个所述第二凸起的第一端面与对应的一个第一凸起的第二端面在同一平面上。
3.如权利要求1所述的半导体结构，其特征在于，所述凸起与所述衬底由相同的材料形成。
4.如权利要求1所述的半导体结构，其特征在于，所述凸起具有多孔结构。
5.如权利要求4所述的半导体结构，其特征在于，每个所述凸起的顶面和前侧面中的至少一个为在含有氢的气氛中退火形成的平面。
6.如权利要求1-5中任一项所述的半导体结构，其特征在于，所述凸起通过纳米压印工艺形成。
7.如权利要求1所述的半导体结构，其特征在于，所述衬底为硅衬底，且所述衬底表面的晶面为{110}、{111}、{001}、{211}、{311}、{337}、{5512}晶面族中的一个晶面，所述凸起的顶面的晶面为{111}、{110}晶面族中的一个晶面。
8.如权利要求1所述的半导体结构，其特征在于，所述衬底为蓝宝石衬底，且
所述衬底表面的晶面为
Figure FDA0000361170000000011
晶面族中的一个晶面，所述凸起的顶面的晶面为（0001）晶面，或者
所述衬底表面的晶面为
Figure FDA0000361170000000012
晶面族中的一个晶面，所述凸起的顶面的晶面为
Figure FDA0000361170000000013
晶面族中的一个晶面。
9.一种如权利要求1-8中任一项所述半导体结构的形成方法，其特征在于，包括以下步骤：
提供模具，所述模具具有与所述半导体结构的锯齿状结构匹配的图形；
提供衬底，在所述衬底上形成感光或热感应材料层；
将所述感光或热感应材料层与所述模具压合以使所述感光或热感应材料层填充至所述模具的图形中；
进行照射或加热以对所述感光或热感应材料层进行定型以在所述衬底顶部形成具有图形的掩膜层；
对所述具有图形的掩膜层和所述衬底进行刻蚀以在所述衬底上形成所述锯齿状结构。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，在形成所述锯齿状结构之后，还包括:
对所述凸起进行阳极氧化以形成多孔结构；且
在含有氢的气氛中对所述多孔结构进行退火以使所述凸起的顶面和前侧面中的至少一个形成为平面。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述衬底为硅衬底，且所述衬底表面的晶面为{110}、{111}、{001}、{211}、{311}、{337}、{5512}晶面族中的一个晶面，所述凸起的顶面的晶面为{111}、{110}晶面族中的一个晶面。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述衬底为蓝宝石衬底，且
所述衬底表面的晶面为
Figure FDA0000361170000000021
晶面族中的一个晶面，所述凸起的顶面的晶面为（0001）晶面，或者
所述衬底表面的晶面为
Figure FDA0000361170000000022
晶面族中的一个晶面，所述凸起的顶面的晶面为晶面族中的一个晶面。
13.一种如权利要求1-8中任一项所述半导体结构的形成方法，其特征在于，包括以下步骤：
提供模具，所述模具具有与所述半导体结构的锯齿状结构匹配的图形；
提供衬底，在所述衬底上形成热塑性材料层；
对所述热塑性材料层加热并达到其玻璃化温度之上，将所述模具压合在所述热塑性材料层之上，以使所述热塑性材料层填充至所述模具的图形中；
降温以使所述热塑性材料层固化定型，移去所述模具，以在所述衬底顶部形成具有图形的掩膜层；
对所述具有图形的掩膜层和所述衬底进行刻蚀以在所述衬底上形成所述锯齿状结构。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，在形成所述锯齿状结构之后，还包括:
对所述凸起进行阳极氧化以形成多孔结构；且
在含有氢的气氛中对所述多孔结构进行退火以使所述凸起的顶面和前侧面中的至少一个形成为平面。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述衬底为硅衬底，且所述衬底表面的晶面为{110}、{111}、{001}、{211}、{311}、{337}、{5512}晶面族中的一个晶面，所述凸起的顶面的晶面为{111}、{110}晶面族中的一个晶面。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，所述衬底为蓝宝石衬底，且
所述衬底表面的晶面为
Figure FDA0000361170000000031
晶面族中的一个晶面，所述凸起的顶面的晶面为（0001）晶面，或者
所述衬底表面的晶面为
Figure FDA0000361170000000032
晶面族中的一个晶面，所述凸起的顶面的晶面为
Figure FDA0000361170000000033
晶面族中的一个晶面。
CN2011103911332A 2011-11-30 2011-11-30 半导体结构及其形成方法 Active CN102437264B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2011103911332A CN102437264B (zh) 2011-11-30 2011-11-30 半导体结构及其形成方法
PCT/CN2012/078571 WO2013078867A1 (en) 2011-11-30 2012-07-12 Semiconductor structure and method for forming the same
US14/362,075 US9577031B2 (en) 2011-11-30 2012-07-12 Semiconductor structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103911332A CN102437264B (zh) 2011-11-30 2011-11-30 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102437264A CN102437264A (zh) 2012-05-02
CN102437264B true CN102437264B (zh) 2013-11-06

Family

ID=45985236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103911332A Active CN102437264B (zh) 2011-11-30 2011-11-30 半导体结构及其形成方法

Country Status (3)

Country Link
US (1) US9577031B2 (zh)
CN (1) CN102437264B (zh)
WO (1) WO2013078867A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437264B (zh) * 2011-11-30 2013-11-06 李园 半导体结构及其形成方法
US20220001432A1 (en) * 2018-08-08 2022-01-06 Northwestern University Serrated surfaces for anti-icing applications
CN109545933B (zh) * 2018-11-08 2020-04-21 东南大学 一种非极性图形化AlN/蓝宝石复合衬底及其制备方法
US11195973B1 (en) * 2019-05-17 2021-12-07 Facebook Technologies, Llc III-nitride micro-LEDs on semi-polar oriented GaN
US11175447B1 (en) 2019-08-13 2021-11-16 Facebook Technologies, Llc Waveguide in-coupling using polarized light emitting diodes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4145437B2 (ja) 1999-09-28 2008-09-03 住友電気工業株式会社 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP3896453B2 (ja) * 2002-03-18 2007-03-22 独立行政法人産業技術総合研究所 光触媒機能と低放射率特性を併せ持つガラス基材及びその製造方法
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN1992359B (zh) 2005-09-22 2012-12-12 索尼株式会社 发光二极管及其制造方法
KR20080104148A (ko) * 2006-02-17 2008-12-01 더 리전츠 오브 더 유니버시티 오브 캘리포니아 반극성 (Ａｌ,Ｉｎ,Ｇａ,Ｂ)Ｎ 광전자 소자들의 성장 방법
CN101677118B (zh) 2008-09-18 2011-03-16 广镓光电股份有限公司 半导体发光元件
CN101504961B (zh) * 2008-12-16 2010-08-11 华中科技大学 面发射多色发光二极管及其制造方法
CN102231414A (zh) * 2011-06-03 2011-11-02 王楚雯 Led的形成方法
CN102437264B (zh) 2011-11-30 2013-11-06 李园 半导体结构及其形成方法

Also Published As

Publication number Publication date
US20140332933A1 (en) 2014-11-13
US9577031B2 (en) 2017-02-21
CN102437264A (zh) 2012-05-02
WO2013078867A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
CN102427101B (zh) 半导体结构及其形成方法
CN102437264B (zh) 半导体结构及其形成方法
Zhou et al. Application of patterned sapphire substrate for III-nitride light-emitting diodes
KR101533296B1 (ko) 패턴 형성 기판을 구비한 질화물 반도체 발광소자 및 그제조방법
CN102723416A (zh) Led外延片及其制作方法
CN101222008A (zh) 发光二极管及其制造方法
CN103137812A (zh) 发光二极管
CN103137798A (zh) 发光二极管的制备方法
CN108023002A (zh) 一种图形化衬底及其制作方法
CN109713099B (zh) 一种图形化蓝宝石衬底结构及其制作工艺
CN102176500B (zh) 降低GaN外延生长位错集中的微纳米结构及其应用
KR101148380B1 (ko) 저결함 밀도를 가지는 에피택셜 구조 및 그 제조 방법
KR101645574B1 (ko) 3족 질화물 반도체층을 성장하는 방법
CN102255024B (zh) 提高GaN外延材料质量的微纳米结构及其应用
CN103137811A (zh) 发光二极管
CN202633369U (zh) Led外延片
US10290497B2 (en) Fabrication of semi-polar crystal structures
CN103855257A (zh) 蓝宝石图形衬底及其制备方法和发光二极管的制造方法
KR20130120110A (ko) 발광다이오드 및 그 제조방법
US20090008657A1 (en) Semiconductor light-emitting device with low-density defects and method of fabricating the same
CN215496767U (zh) 图形化衬底结构及led器件
KR20140022631A (ko) 질화물 발광 다이오드 제조방법
TWI493755B (zh) Manufacturing method of solid state light emitting structure
CN101420001B (zh) 自我接合磊晶的方法
TW201222811A (en) Substrate for growing epitaxy and fabrication method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant