CN113166971A - 氮化物半导体基板的制造方法和氮化物半导体基板 - Google Patents

氮化物半导体基板的制造方法和氮化物半导体基板 Download PDF

Info

Publication number
CN113166971A
CN113166971A CN201980081552.0A CN201980081552A CN113166971A CN 113166971 A CN113166971 A CN 113166971A CN 201980081552 A CN201980081552 A CN 201980081552A CN 113166971 A CN113166971 A CN 113166971A
Authority
CN
China
Prior art keywords
layer
plane
growth
nitride semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980081552.0A
Other languages
English (en)
Other versions
CN113166971B (zh
Inventor
吉田丈洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Ricoh Co Ltd
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd, Sumitomo Chemical Co Ltd filed Critical Ricoh Co Ltd
Publication of CN113166971A publication Critical patent/CN113166971A/zh
Application granted granted Critical
Publication of CN113166971B publication Critical patent/CN113166971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/01—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes on temporary substrates, e.g. substrates subsequently removed by etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种氮化物半导体基板的制造方法，其使用了气相外延法，所述制造方法具有如下工序：准备基底基板的工序，所述基底基板由与III族氮化物半导体的单晶不同的材料形成；使基底层在基底基板的上方生长的工序；第一工序，使具有露出(0001)面的顶面的III族氮化物半导体的单晶在基底层的基底面上直接外延生长，使顶面产生由除了(0001)面之外的倾斜界面构成的多个凹部，使该倾斜界面随着向基底层的基底面的上方去而缓缓扩大，使(0001)面从顶面消失，从而使表面仅由倾斜界面构成的第一层生长；以及第二工序，使III族氮化物半导体的单晶在第一层上外延生长，使倾斜界面消失，使具有经镜面化的表面的第二层生长，在第一工序中，使单晶以(0001)面作为生长面并以规定的厚度生长后，使该单晶的顶面产生多个凹部。

Description

氮化物半导体基板的制造方法和氮化物半导体基板
技术领域
本发明涉及氮化物半导体基板的制造方法和氮化物半导体基板。
背景技术
为了获得由III族氮化物半导体的单晶构成的自支撑基板，公开了各种方法。其中，作为简单的工艺，公开了使氮化物半导体层在蓝宝石基板上生长的方法(例如专利文献1)。
现有技术文献
专利文献
专利文献1：日本特开2017-226584号公报
发明内容
发明要解决的问题
本发明的目的在于，提供能够容易地获得晶体品质良好的氮化物半导体基板的技术。
用于解决问题的方案
根据本发明的一个方式，提供一种氮化物半导体基板的制造方法，其使用了气相外延法，所述制造方法具有如下工序：
准备基底基板的工序，所述基底基板由与III族氮化物半导体的单晶不同的材料形成；
使III族氮化物半导体的单晶在前述基底基板的上方外延生长，使具有经镜面化的基底面且相对于该基底面最近的低指数晶面为(0001)面的基底层生长的工序；
第一工序，使具有露出(0001)面的顶面的III族氮化物半导体的单晶在前述基底层的前述基底面上直接外延生长，使前述顶面产生由除了前述(0001)面之外的倾斜界面构成的多个凹部，使该倾斜界面随着向前述基底层的前述基底面的上方去而缓缓扩大，使前述(0001)面从前述顶面消失，从而使表面仅由前述倾斜界面构成的第一层生长；以及
第二工序，使III族氮化物半导体的单晶在前述第一层上外延生长，使前述倾斜界面消失，使具有经镜面化的表面的第二层生长，
在前述第一工序中，
使前述单晶以前述(0001)面作为生长面并以规定的厚度生长后，使该单晶的前述顶面产生前述多个凹部。
根据本发明的其它方式，提供一种氮化物半导体基板，
其由III族氮化物半导体的晶体形成，且具有最近的低指数晶面为(0001)面的主面，
利用多光子激发显微镜以250μm见方的视野观察前述主面，由暗点检测位错时，
前述主面中不存在位错密度超过5×106cm-2的区域，
前述主面具有沿着规定方向以1μm以下的间隔排列有3个以上位错的多个位错列，
前述多个位错列包含沿着相对于<11-20>轴方向或<1-100>轴方向中的任一者为10°以内的方向排列的沿轴位错列，
前述主面中的前述多个位错列的密度为1×106列/cm2以下。
根据本发明的另一其它方式，提供一种氮化物半导体基板，
其由III族氮化物半导体的晶体形成，且具有最近的低指数晶面为(0001)面的主面，
利用多光子激发显微镜以250μm见方的视野观察前述主面，由暗点检测位错时，
前述主面中不存在位错密度超过5×106cm-2的区域，
前述主面具有沿着规定方向以1μm以下的间隔排列有3个以上位错的多个位错列，
前述多个位错列包含沿着相对于<11-20>轴方向或<1-100>轴方向中的任一者为10°以内的方向排列的沿轴位错列，
前述沿轴位错列的排列长度为100μm以下。
发明的效果
根据本发明，能够容易地获得晶体品质良好的氮化物半导体基板。
附图说明
图1是表示本发明的第一实施方式所述的氮化物半导体基板的制造方法的流程图。
图2是表示气相外延装置的概略构成图。
图3的(a)～(c)是表示本发明的第一实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。
图4的(a)～(c)是表示本发明的第一实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。
图5是表示本发明的第一实施方式所述的氮化物半导体基板的制造方法的一部分的概略立体图。
图6的(a)～(b)是表示本发明的第一实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。
图7的(a)～(b)是表示本发明的第一实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。
图8的(a)是表示在倾斜界面和c面各自既不扩大也不缩小的基准生长条件下的生长过程的概略截面图，图8的(b)是表示在倾斜界面扩大且c面缩小的第一生长条件下的生长过程的概略截面图。
图9是表示在倾斜界面缩小且c面扩大的第二生长条件下的生长过程的概略截面图。
图10的(a)是表示本发明的第一实施方式所述的氮化物半导体基板的概略上表面图，图10的(b)是本发明的第一实施方式所述的氮化物半导体基板的沿着m轴的概略截面图，图10的(c)是本发明的第一实施方式所述的氮化物半导体基板的沿着a轴的概略截面图。
图11是将利用多光子激发显微镜观察本发明的第一实施方式所述的氮化物半导体基板的主面而得的观察图像放大的概略图。
图12的(a)～(b)是表示本发明的第二实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。
图13的(a)～(c)是分别表示在样品1～3中，利用荧光显微镜观察已剥离的第二层和残留于基底基板侧的层叠结构体各自的截面而得的观察图像的图。
图14的(a)～(c)是分别表示利用多光子激发显微镜观察样品1～3所述的氮化物半导体基板的主面而得的观察图像的图。
图15的(a)是表示针对样品2的氮化物半导体基板沿着m轴方向进行(0002)面衍射的X射线摇摆曲线测定而得的结果的图，图15的(b)是表示针对样品2的氮化物半导体基板沿着a轴方向进行(0002)面衍射的X射线摇摆曲线测定而得的结果的图，图15的(c)是表示针对样品2的残留层进行(0002)面衍射的X射线摇摆曲线测定而得的结果的图。
具体实施方式
<发明人等获得的见解>
首先，针对发明人等获得的见解进行说明。
根据专利文献1的方法，通过使氮化物半导体层在蓝宝石基板上生长，并在降温时从蓝宝石基板上剥离该氮化物半导体层，从而能够从所剥离的氮化物半导体层获得氮化物半导体基板。
然而，专利文献1的方法中，若使能够稳定获得氮化物半导体基板的厚度的氮化物半导体层生长，则在该氮化物半导体层的生长中，蓝宝石基板和氮化物半导体层这两者会微细地发生破裂。若这样地在氮化物半导体层的生长中发生破裂，则晶体从氮化物半导体层破裂的截面发生异常生长。此时，即便自氮化物半导体层的生长温度进行降温，也无法将氮化物半导体层从蓝宝石基板上自发性地剥离，无法稳定地获得氮化物半导体基板。
另外，专利文献1的方法中，即便使氮化物半导体层以不产生破裂的厚度进行生长，也会由于因蓝宝石基板与氮化物半导体的晶格失配引起的应变而在氮化物半导体层中形成大量位错。因此，即便进行剥离而以不破裂的状态获得氮化物半导体层，也无法获得具有可应用于发光二极管(LED)等半导体装置的晶体品质的氮化物半导体基板。
因此，期望能够容易地获得晶体品质良好的氮化物半导体基板的技术。
本发明基于发明人所发现的上述见解。
<本发明的第一实施方式>
以下，针对本发明的第一实施方式，参照附图进行说明。
(1)氮化物半导体基板的制造方法
使用图1～图7，针对本实施方式所述的氮化物半导体基板的制造方法进行说明。
图1是表示本实施方式所述的氮化物半导体基板的制造方法的流程图。图2是表示气相外延装置的概略构成图。图3的(a)～(c)、图4的(a)～(c)、图6的(a)～图7的(b)是表示本实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。图5是表示本实施方式所述的氮化物半导体基板的制造方法的一部分的概略立体图。需要说明的是，在图3的(a)～(c)中，省略了基底基板1的下侧。另外，除了图3之外的图中，省略了缓冲层2。另外，图5相当于图4的(b)这一时刻的立体图，表示在基底层5上生长的第一层30的一部分。另外，在图6的(b)中，细实线表示生长中途的晶面，在图4的(c)～图7的(b)中，虚线表示位错。
如图1所示那样，本实施方式所述的氮化物半导体基板的制造方法例如具有：模板形成工序S100、第一工序S200、第二工序S300、剥离工序S380、切片工序S400和研磨工序S500。
需要说明的是，以下，在具有纤锌矿结构的III族氮化物半导体的晶体中，将<0001>轴(例如[0001]轴)称为“c轴”，将(0001)面称为“c面”。需要说明的是，有时将(0001)面称为“+c面(III族元素极性面)”，将(000-1)面称为“-c面(氮(N)极性面)”。另外，将<1-100>轴(例如[1-100]轴)称为“m轴”，将{1-100}面称为“m面”。需要说明的是，m轴也可以记为<10-10>轴。另外，将<11-20>轴(例如[11-20]轴)称为“a轴”，将{11-20}面称为“a面”。
(S100：模板形成工序)
首先，在模板形成工序S100中，形成具有基底基板1和基底层5的模板10。本实施方式的模板形成工序S100例如具有基底基板准备工序S120、缓冲层形成工序S140和基底层形成工序S160。
(S120：基底基板准备工序)
首先，如图3的(a)所示那样，准备由与III族氮化物半导体不同的材料形成的基底基板1。基底基板1的线膨胀系数例如与III族氮化物半导体的线膨胀系数不同。具体而言，基底基板1例如为蓝宝石(Al2O3)基板。
基底基板1例如具有成为生长面的主面1s。相对于主面1s最近的低指数晶面例如为(0001)面(c面)。
本实施方式中，将基底基板1的主面1s设为例如镜面。将主面1s的表面粗糙度RMS(均方根粗糙度)设为例如1nm以下。
另外，本实施方式中，基底基板1的c面相对于主面1s发生倾斜。即，基底基板1的c轴相对于主面1s的法线以规定的偏离角发生倾斜。基底基板1的主面1s内的偏离角遍及主面1s整体是均匀的。基底基板1的主面1s内的偏离角会影响后述基底层5的基底面5s中的偏离角。
另外，本实施方式中，将基底基板1的直径设为例如1英寸以上、优选设为2英寸以上。
另外，本实施方式中，将基底基板1的厚度设为例如300μm以上且2mm以下。
(S140：缓冲层形成工序)
在准备基底基板1后，如图3的(b)所示那样，在基底基板1的主面1s上形成由III族氮化物半导体形成的缓冲层2。本实施方式中，作为缓冲层2，形成氮化铝(AlN)层。
本实施方式中，例如，使用以氢化物气相外延装置(HVPE装置)的形式构成的气相外延装置200，形成缓冲层2。需要说明的是，本实施方式中，从该缓冲层形成工序S140起至后述剥离工序S380为止在同一气相外延装置200内连续进行。
需要说明的是，以下，“成膜气体”是指主要使III族氮化物半导体生长的原料气体，包括：作为生成III族原料气体的反应气体的氯化氢(HCl)气体、作为氮原料气体的氨(NH3)气、氢(H2)气和氮(N2)气等载气、以及作为n型掺杂物气体的二氯硅烷(SiH2Cl2)气体。
如图2所示那样，气相外延装置200由石英等耐热性材料形成，具备在内部构成有成膜室201的气密容器203。在成膜室201内设置有用于保持基底基板1的基座208。基座208与旋转机构216所具有的旋转轴215相连，以通过设置在该基座208背面的齿轮将基底基板1保持在上方且能够使载置在该基座208上的基底基板1沿着圆周方向(沿着主面的方向)旋转的方式构成。在气密容器203的一端连接有向成膜室201内供给HCl气体的气体供给管232a、向成膜室201内供给HCl气体的气体供给管232b、向成膜室201内供给NH3气体的气体供给管232c、以及向成膜室201内供给H2气体、N2气体和SiH2Cl2气体的气体供给管232d。气体供给管232a～232d从上游侧起依次分别设置有流量控制器241a～241d、阀243a～243d。在气体供给管232a的下游设置有用于收纳作为原料的镓(Ga)熔液的气体生成器233a。气体生成器233a连接有用于将通过HCl气体与Ga熔液的反应而生成的作为成膜气体的氯化镓(GaCl)气体朝向保持在基座208上的基底基板1等供给的喷嘴249a。另外，在气体供给管232b的下游设置有用于收纳作为原料的固体的铝(Al)的气体生成器233b。气体生成器233b连接有用于将通过HCl气体与Al的反应而生成的作为成膜气体的氯化铝(AlCl3)气体朝向保持在基座208上的基底基板1等供给的喷嘴249b。需要说明的是，高温的Al会使石英熔解，因此，气体生成器233b和喷嘴249b的内侧优选由除了石英之外的材料构成。具体而言，气体生成器233b优选由例如PBN(Pyrolitic Boron Nitride)形成，另外，优选在喷嘴249b之中的会附着金属状态的Al的部分插入有例如由PBN形成的衬垫管(未图示)。气体供给管232c、232d的下游侧连接有将从这些气体供给管供给的成膜气体朝向保持在基座208上的基底基板1等供给的喷嘴249c、249d。喷嘴249a～249d例如以使成膜气体在相对于基底基板1的主面1s发生交叉的方向(相对于主面1s发生倾斜的方向)上流通的方式配置。另一方面，在气密容器203的另一端设置有用于对成膜室201内进行排气的排气管230。排气管230上设置有泵231(或鼓风机)。在气密容器203的外周设置有用于将气体生成器233a、233b内和保持在基座208上的基底基板1等加热至期望温度的区域加热器207，在气密容器203内设置有用于测定成膜室201内的温度的温度传感器209。需要说明的是，区域加热器207的气体生成器233b附近被维持在400～600℃，由此，通过HCl气体与Al的反应而生成AlCl3气体。另外，区域加热器207的气体生成器233a附近被维持在800～900℃，由此，通过HCl气体与Ga熔液的反应而生成GaCl气体。另外，区域加热器207的基座208附近被维持在后述生长温度。气相外延装置200所具备的各部件与以计算机的形式构成的控制器280相连接，以通过在控制器280上运行的程序来控制后述处理步骤、处理条件的方式构成。
在缓冲层形成工序S140中，首先，将基底基板1载置在基座208上。另外，在气体生成器233a内收纳作为原料的Ga熔液，在气体生成器233b内收纳作为原料的固体的Al。并且，使基座208旋转的同时边实施成膜室201内的加热和排气，边从气体供给管232d向成膜室201内供给H2气体(或者H2气体与N2气体的混合气体)。并且，在成膜室201内达到期望的生长温度(例如1000℃以上且1100℃以下)、生长压力，且成膜室201内的气氛呈现期望气氛的状态下，从气体供给管232b、232c进行气体供给，在相对于基底基板1的主面1s发生交叉的方向上供给作为成膜气体的AlCl3气体和NH3气体。
由此，如图3的(b)所示那样，在基底基板1的主面1s上形成由AlN形成的缓冲层2。需要说明的是，此时，将缓冲层2的厚度设为例如10nm以上且400nm以下。
在规定厚度的缓冲层2的生长结束后，停止从气体供给管232b向成膜室201内供给HCl气体。另一方面，继续NH3气体的供给、基于加热器207的成膜室201内的加热和基于泵231的成膜室201内的排气。
(S160：基底层形成工序)
在形成缓冲层2后，如图3的(c)所示那样，使由III族氮化物半导体的单晶形成的基底层5在缓冲层2上进行外延生长。本实施方式中，作为基底层5，形成氮化镓(GaN)层。
在基底层形成工序S160中，首先，将成膜室201内的温度变更为基底层5的期望生长温度。需要说明的是，在缓冲层2的生长温度与基底层5的生长温度相等的情况下，也可以开始以下的基底层5的生长而不变更成膜室201内的温度。并且，在成膜室201内达到期望的生长温度、生长压力，且成膜室201内的气氛呈现期望气氛的状态下，从气体供给管232a、232c进行气体供给，在相对于基底基板1的主面1s发生交叉的方向上供给作为成膜气体的GaCl气体和NH3气体。
作为基底层5的生长条件，例如如下所示。
生长温度：990℃以上且1120℃以下、优选为1020℃以上且1100℃以下V/III比：1以上且10以下、优选为1以上且5以下
生长压力：90～105kPa、优选为90～95kPa
GaCl气体的分压：1.5～15kPa
N2气体的流量/H2气体的流量：1～20
需要说明的是，“V/III比”是指NH3气体的流量的分压相对于作为III族原料气体的GaCl气体的分压的比率。
由此，如图3的(c)所示那样，在缓冲层2上形成由GaN的单晶形成的基底层5。
此时，使作为基底层5的主面的基底面5s镜面化。需要说明的是，此处提及的“镜面”是指表面凹凸之差在可见光的波长以下的面，该基底面5s可以生成露出除了c面之外的小面的隆起。像这样，通过利用具有经镜面化的基底面5s的基底层5来覆盖基底基板1的主面1s整体，从而在后述第一工序S200中，能够使第一层30中的倾斜界面30i的出现情况在面内大致均匀。
需要说明的是，通过使基底层5在基底基板1的由c面形成的主面1s上进行外延生长，从而使基底层5的相对于基底面5s最近的低指数晶面成为+c面。
另外，此时，将基底层5的厚度设为例如1μm以上且20μm以下、优选设为1μm以上且10μm以下。若基底层5的厚度小于1μm，则在后述第一工序S200中，难以使第一层30中的倾斜界面30i的出现情况在面内大致均匀。与此相对，本实施方式中，通过将基底层5的厚度设为1μm以上，从而在后述第一工序S200中，能够使第一层30中的倾斜界面30i的出现情况稳定地在面内大致均匀。另一方面，若基底层5的厚度超过20μm，则由基底基板1与基底层5等外延层(外延生长层)的晶格失配引起的应变未被缓和，该外延层变厚。因此，在基底层形成工序S160或其以后的工序中，基底层5等外延层有可能产生裂纹。与此相对，本实施方式中，通过将基底层5的厚度设为20μm以下，在基底层形成工序S160或其以后的工序中，能够抑制基底层5等外延层产生裂纹。进而，通过将基底层5的厚度设为10μm以下，能够稳定地抑制基底层5等外延层产生裂纹。
通过以上的模板形成工序S100来形成模板10。
需要说明的是，此时，由于因基底基板1与基底层5的晶格失配引起的应变而在基底层5中形成大量位错。基底层5的基底面5s中的位错密度例如超过5×106cm-2且为1×109cm-2以下。
在模板10的形成结束后，停止从气体供给管232a向成膜室201内供给HCl气体。另一方面，继续NH3气体的供给、基于加热器207的成膜室201内的加热和基于泵231的成膜室201内的排气。
(S200：第一工序(第一层生长工序、三维生长工序))
在形成模板10后，保持将模板10配置在气相外延装置200内的状态，使用该气相外延装置200，进行以下的第一工序S200。
即，如图4的(a)所示那样，使用模板10进行以下的第一工序S200，所述模板10为如下状态：在基底面5s上的掩膜层的形成和在基底基板1或基底层5上的凹凸图案的形成中的任一加工均未实施。需要说明的是，此处提及的“掩膜层”是指例如在所谓的ELO(EpitaxialLateral Overgrowth)法中使用的、由氧化硅等形成且具有规定开口的掩膜层。另外，此处提及的“凹凸图案”是指例如在所谓的悬空外延法中使用的、将基底基板1或基底层5直接图案化而得的槽和脊中的至少任一者。此处提及的凹凸图案的高低差例如为100nm以上。本实施方式的模板10以不具有上述那样的结构的状态用于第一工序S200。
在第一工序S200中，如图4的(b)、图4的(c)和图5所示那样，使具有露出c面30c的顶面30u的III族氮化物半导体的单晶在基底层5的基底面5s上直接进行外延生长。由此，使第一层(三维生长层)30生长。
此时，使单晶的顶面30u产生被除了c面之外的倾斜界面30i包围而构成的多个凹部30p，随着向基底层5的基底面5s的上方去，使该倾斜界面30i缓缓扩大，使c面30c缓缓缩小。由此，使c面30c从顶面30u消失。其结果，使表面仅由倾斜界面30i构成的第一层30生长。
即，第一工序S200中，以特意使基底层5的基底面5s粗糙的方式，使第一层30进行三维生长。需要说明的是，第一层30即便形成这种生长形态，也会如上所述地以单晶进行生长。
本实施方式中，作为第一层30，例如使由与构成基底层5的III族氮化物半导体相同的III族氮化物半导体形成的层进行外延生长。即，例如，作为第一层30，使GaN层进行外延生长。
具体而言，在模板形成工序S100后的第一工序S200中，将成膜室201内的温度变更为第一层30的期望生长温度。需要说明的是，在基底层5的生长温度与第一层30的生长温度相等的情况下，也可以开始第一层30的生长而不变更成膜室201内的温度。并且，在成膜室201内达到期望的生长温度、生长压力，且成膜室201内的气氛呈现期望气氛的状态下，从气体供给管232a、232c进行气体供给，在相对于基底基板1的主面1s发生交叉的方向上，供给作为成膜气体的GaCl气体和NH3气体。
此处，在第一工序S200中，为了表现出上述生长过程，例如使第一层30在规定的第一生长条件下生长。
首先，使用图8的(a)，针对倾斜界面30i和c面30c各自既不扩大也不缩小的基准生长条件进行说明。图8的(a)是表示在倾斜界面和c面各自既不扩大也不缩小的基准生长条件下的生长过程的概略截面图。
在图8的(a)中，粗实线表示每隔单位时间的第一层30的表面。图8的(a)中示出的倾斜界面30i设为相对于c面30c最为倾斜的倾斜界面。另外，在图8的(a)中，将第一层30之中的c面30c的生长速率记作Gc0，将第一层30之中的倾斜界面30i的生长速率记作Gi，将第一层30中的c面30c与倾斜界面30i所成的角度记作α。另外，在图8的(a)中，在维持c面30c与倾斜界面30i所成的角度α的状态下，第一层30生长。需要说明的是，第一层30的c面30c的偏离角较之c面30c与倾斜界面30i所成的角度α可以忽略。
如图8的(a)所示那样，倾斜界面30i和c面30c各自既不扩大也不缩小时，倾斜界面30i与c面30c的交点的轨迹相对于c面30c是垂直的。由此，倾斜界面30i和c面30c各自既不扩大也不缩小的基准生长条件满足以下的式(a)。
Gc0＝Gi/cosα···(a)
接着，使用图8的(b)，针对倾斜界面30i扩大且c面30c缩小的第一生长条件进行说明。图8的(b)是表示在倾斜界面扩大且c面缩小的第一生长条件下的生长过程的概略截面图。
在图8的(b)中，也与图8的(a)同样地，粗实线表示每隔单位时间的第一层30的表面。另外，图8的(b)中示出的倾斜界面30i也设为相对于c面30c最为倾斜的倾斜界面。另外，在图8的(b)中，将第一层30之中的c面30c的生长速率记作Gc1，将第一层30之中的倾斜界面30i与c面30c的交点的轨迹的前进速率记作R1。另外，将倾斜界面30i与c面30c的交点的轨迹同c面30c所成的角度之中较窄的角度记作αR1。将R1方向与Gi方向所成的角度记作α’时，α’＝α+90-αR1。需要说明的是，第一层30的c面30c的偏离角较之c面30c与倾斜界面30i所成的角度α可以忽略。
如图8的(b)所示那样，倾斜界面30i与c面30c的交点的轨迹的前进速率R1用以下式(b)表示。
R1＝Gi/cosα’···(b)
另外，第一层30之中的c面30c的生长速率Gc1用以下式(c)表示。
Gc1＝R1sinαR1···(c)
通过将式(b)代入式(c)中，从而Gc1可使用Gi并利用以下式(d)表示。
Gc1＝GisinαR1/cos(α+90-αR1)···(d)
为了使倾斜界面30i扩大且c面30c缩小，优选αR1<90°。因此，倾斜界面30i扩大且c面30c缩小的第一生长条件优选通过式(d)和αR1<90°来满足以下的式(1)。
Gc1>Gi/cosα···(1)
其中，如上所述，Gi为相对于c面30c最为倾斜的倾斜界面30i的生长速率，α为相对于c面30c最为倾斜的倾斜界面30i与c面30c所成的角度。
或者，也可以认为第一生长条件下的Gc1优选大于基准生长条件下的Gc0。由此，通过将式(a)代入到Gc1>Gc0中，也可以导出式(1)。
需要说明的是，使相对于c面30c最为倾斜的倾斜界面30i扩大的生长条件成为最严苛的条件，因此，如果第一生长条件满足式(1)，则也能够使其它倾斜界面30i扩大。
具体而言，例如，相对于c面30c最为倾斜的倾斜界面30i为{10-11}面时，α＝61.95°。因此，第一生长条件优选满足例如以下的式(1’)。
Gc1>2.13Gi···(1’)
或者，如后所述，例如倾斜界面30i为m≥3的{11-2m}面时，相对于c面30c最为倾斜的倾斜界面30i为{11-23}面，因此，α＝47.3°。因此，第一生长条件优选满足例如以下的式(1”)。
Gc1>1.47Gi···(1”)
作为本实施方式的第一生长条件，例如使第一工序S200中的生长温度低于后述第二工序S300中的生长温度。具体而言，将第一工序S200中的生长温度例如设为980℃以上且1020℃以下、优选设为1000℃以上且1020℃以下。
另外，作为本实施方式的第一生长条件，例如，可以使第一工序S200中的V/III比大于后述第二工序S300中的V/III比。具体而言，将第一工序S200中的V/III比例如设为2以上且20以下、优选设为2以上且15以下。
实际上，作为第一生长条件，以满足式(1)的方式，将生长温度和V/III比之中的至少任一者分别在上述范围内进行调整。
需要说明的是，本实施方式的第一生长条件之中的其它条件例如如下所示。
生长压力：90～105kPa、优选为90～95kPa
GaCl气体的分压：1.5～15kPa
N2气体的流量/H2气体的流量：0～1
此处，本实施方式的第一工序S200例如根据第一层30的生长中的形态而分类为两个工序。具体而言，本实施方式的第一工序S200例如具有倾斜界面扩大工序S220和倾斜界面维持工序S240。通过这些工序，第一层30例如具有倾斜界面扩大层32和倾斜界面维持层34。
(S220：倾斜界面扩大工序)
首先，如图4的(b)和图5所示那样，使由III族氮化物半导体的单晶形成的第一层30的倾斜界面扩大层32在上述第一生长条件下在基底层5的基底面5s上直接外延生长。
在倾斜界面扩大层32生长的初始阶段，在基底层5的基底面5s的法线方向(沿着c轴的方向)上，倾斜界面扩大层32以c面30c作为生长面，并以规定的厚度进行层流生长(二维生长)。此处，也将以c面30c作为生长面而生长的倾斜界面扩大层32之中的一部分层称为“初始层”。此时，使初始层例如遍及基底层5的基底面5s整体地生长。由此，以规定的厚度形成具有经镜面化的表面的初始层。另外，此时，将初始层的厚度设为例如1μm以上且100μm以下、优选设为1μm以上且20μm以下。
其后，通过在第一生长条件下使倾斜界面扩大层32缓缓生长，从而如图4的(b)和图5所示那样，使倾斜界面扩大层32之中的露出c面30c的顶面30u产生由除了c面之外的倾斜界面30i构成的多个凹部30p。由除了c面之外的倾斜界面30i构成的多个凹部30p随机地形成于该顶面30u。由此，形成在表面混杂有c面30c和除了c面之外的倾斜界面30i的倾斜界面扩大层32。
需要说明的是，此处提及的“倾斜界面30i”是指相对于c面30c发生倾斜的生长界面，包括除了c面之外的低指数的小面、除了c面之外的高指数的小面、或者无法用面指数表示的倾斜面。需要说明的是，除了c面之外的小面例如为{11-2m}、{1-10n}等。其中，m和n为0之外的整数。
本实施方式中，通过使用上述模板10，且以满足式(1)的方式调整第一生长条件，从而能够产生例如m≥3的{11-2m}面作为倾斜界面30i。由此，能够减缓{11-2m}面相对于c面30c的倾斜角度。具体而言，能够使该倾斜角度为47.3°以下。
通过在第一生长条件下使倾斜界面扩大层32进一步生长，从而如图4的(b)和(c)所示那样，随着向基底层5的基底面5s的上方去，在倾斜界面扩大层32中，使除了c面之外的倾斜界面30i缓缓扩大，使c面30c缓缓缩小。需要说明的是，此时，随着向基底层5的基底面5s的上方去，倾斜界面30i相对于该基底层5的基底面5s所成的倾斜角度缓缓减小。由此，最终倾斜界面30i的绝大部分形成上述m≥3的{11-2m}面。
进而，若使倾斜界面扩大层32逐渐生长，则倾斜界面扩大层32的c面30c从顶面30u消失，倾斜界面扩大层32的表面(最表面)仅由倾斜界面30i构成。
像这样，通过使倾斜界面扩大层32的顶面30u产生由除了c面之外的倾斜界面30i构成的多个凹部30p，使c面30c消失，从而如图4的(c)所示那样，在该倾斜界面扩大层32的表面形成多个谷部30v和多个顶部30t。多个谷部30v分别是倾斜界面扩大层32的表面之中向下凸起的拐点，其形成在除了c面之外的倾斜界面30i各自所出现的位置的上方。另一方面，多个顶部30t分别是倾斜界面扩大层32的表面之中向上凸起的拐点，其夹着朝向互为相反的方向扩大的一对倾斜界面30i形成在c面30c(最后)消失的位置或其上方。谷部30v和顶部30t在沿着基底基板1的主面1s(基底层5的基底面5s)的方向上交替地形成。
需要说明的是，本实施方式中，如上所述，在倾斜界面扩大层32生长的初始阶段中，在基底层5的基底面5s上，不产生倾斜界面30i并且以c面30c作为生长面使倾斜界面扩大层32以规定的厚度生长后，使倾斜界面扩大层32的表面产生除了c面之外的倾斜界面30i。由此，多个谷部30v形成在与基底层5的基底面5s隔开距离的上方的位置。
通过如上那样的倾斜界面扩大层32的生长过程，位错如下那样地弯曲传播。具体而言，如图4的(c)所示那样，在基底层5内，在沿着c轴的方向上延伸的多个位错从基底层5的基底面5s朝向沿着倾斜界面扩大层32的c轴的方向传播。在倾斜界面扩大层32之中以c面30c作为生长面而生长的区域中，位错从基底层5朝向沿着倾斜界面扩大层32的c轴的方向传播。然而，在倾斜界面扩大层32中，若露出位错的生长界面从c面30c变成倾斜界面30i，则该位错在倾斜界面30i露出的位置朝向相对于该倾斜界面30i大致垂直的方向弯曲传播。即，位错在相对于c轴发生倾斜的方向上弯曲传播。由此，在倾斜界面扩大工序S220及之后的工序中，在一对顶部30t之间的大致中央的上方，位错在局部汇集。其结果，能够降低后述第二层40的表面中的位错密度。
此时，本实施方式中，观察与基底基板1的主面1s垂直的任意截面时，夹着多个谷部30v之中的1个谷部的多个顶部30t之中最接近的一对顶部30t彼此在沿着基底基板1的主面1s的方向上间隔的平均距离(也称为“最接近顶部间平均距离”)L设为例如1μm以上、优选设为10μm以上、更优选设为30μm以上、进一步优选设为50μm以上。需要说明的是，最接近顶部间平均距离L设为观察c面30c从晶体生长界面消失时的截面时的距离。需要说明的是，本实施方式中的最接近顶部间平均距离L存在比使用GaN自支撑基板在相同的第一生长条件下进行第一工序时的最接近顶部间平均距离更短的倾向。
如从倾斜界面扩大工序S220的初始阶段起使第一层进行岛状生长的情况等那样，最接近顶部间平均距离L小于1μm时，在倾斜界面扩大工序S220及以后的工序中，位错弯曲传播的距离变短。因此，位错不会充分汇集至倾斜界面扩大层32之中的一对顶部30t之间的大致中央的上方。其结果，后述第二层40的表面中的位错密度有可能未被充分降低。与此相对，本实施方式中，通过将最接近顶部间平均距离L设为1μm以上，在倾斜界面扩大工序S220及之后的工序中，能够确保位错弯曲传播的距离至少为0.5μm以上。由此，能够将位错充分汇集至倾斜界面扩大层32之中的一对顶部30t间的大致中央的上方。其结果，能够充分降低后述第二层40的表面中的位错密度。进而，通过将最接近顶部间平均距离L优选设为10μm以上、更优选设为30μm以上、进一步优选设为50μm以上，能够进一步延长位错弯曲传播的距离，更确实地降低后述第二层40的表面中的位错密度。
另一方面，本实施方式中，将最接近顶部间平均距离L设为小于800μm、优选设为200μm以下。若最接近顶部间平均距离L为800μm以上，则自基底基板1的主面1s起的从倾斜界面扩大层32的谷部30v至顶部30t为止的高度过度变高。因此，在后述平坦化工序S300中，至第二层40镜面化为止的厚度变厚。与此相对，本实施方式中，通过使最接近顶部间平均距离L小于800μm，能够降低自基底基板1的主面1s起的从倾斜界面扩大层32的谷部30v至顶部30t为止的高度。由此，能够使第二层40快速镜面化。进而，通过将最接近顶部间平均距离L设为200μm以下，能够使第二层40更快速地镜面化。
另外，此时，在倾斜界面扩大层320中，根据生长过程中的生长面的差异，形成第1c面生长区域60和倾斜界面生长区域(高氧浓度区域)70(图中灰色部)。
第1c面生长区域60是以c面30c作为生长面而生长的区域。第1c面生长区域60例如在剖视下具有多个谷部60a和多个山部60b。需要说明的是，此处提及的谷部60a和山部60b分别是指利用荧光显微镜等观察层叠结构体90的截面时基于发光强度差而观察到的形状的一部分，并不是指在第一层30的生长中途产生的最表面的形状的一部分。多个谷部60a分别是在剖视下在第1c面生长区域60之中向下凸起的拐点，其形成在产生倾斜界面30i的位置。多个谷部60a之中的至少1个设置在与基底基板1的主面1s隔开距离的上方的位置。另一方面，多个山部60b分别是在剖视下在第1c面生长区域60之中向上凸起的拐点，其夹着朝向互为相反的方向扩大的一对倾斜界面30i而形成在c面30c(最后)消失而终结的位置。谷部60a和山部60b在沿着基底基板1的主面1s的方向上交替形成。
需要说明的是，观察与基底基板1的主面1s垂直的任意截面时，夹着多个谷部60a之中的1个谷部的多个山部60b之中最接近的一对山部60b彼此在沿着基底基板1的主面1s的方向上间隔的平均距离相当于上述第一层30的最接近顶部间平均距离L。
第1c面生长区域60在剖视下在夹着多个山部60b之中的1个山部的两侧具有作为c面30c与倾斜界面30i的交点的轨迹而设置的一对倾斜部60i。需要说明的是，此处提及的倾斜部60i是指利用荧光显微镜等观察层叠结构体90的截面时基于发光强度差而观察到的形状的一部分，并不是指在第一层30的生长中途产生的最表面的倾斜界面30i。
另一方面，倾斜界面生长区域70是以除了c面之外的倾斜界面30i作为生长面而生长的区域。倾斜界面生长区域70的下表面例如沿着第1c面生长区域60的形状形成。
在倾斜界面生长区域70中，与第1c面生长区域60相比容易混入氧。因此，倾斜界面生长区域70中的氧浓度高于第1c面生长区域60中的氧浓度。需要说明的是，混入至倾斜界面生长区域70中的氧例如为在气相外延装置200内意外混入的氧、或者从构成气相外延装置200的构件(气密容器203等)中释放的氧等。
需要说明的是，第1c面生长区域60中的氧浓度例如为5×1016cm-3以下、优选为3×1016cm-3以下。另一方面，倾斜界面生长区域70中的氧浓度例如为9×1017cm-3以上且5×1019cm-3以下。
(S240：倾斜界面维持工序)
使c面30c从倾斜界面扩大层32的表面消失后，如图6的(a)所示那样，维持在表面中倾斜界面30i比c面30c占据得更多的状态、优选表面仅由倾斜界面30i构成的状态，并且遍及规定厚度地继续第一层30的生长。由此，在倾斜界面扩大层32上形成倾斜界面30i比c面30c占据得更多的表面、优选表面不具有c面而仅具有倾斜界面30i的倾斜界面维持层34。通过形成倾斜界面维持层34，能够在第一层30的整个表面中使c面30c确实地消失。需要说明的是，可以在倾斜界面维持层34的生长过程中的一部分形成产生了c面30c的部分。
此处，在第一工序S200中，如上所述，为了使位错的传播方向确实地弯曲而降低位错密度，在第一层30的任意位置观察生长界面的历程时，重要的是c面30c至少消失一次。因此，期望在第一工序S200的早期阶段(例如上述倾斜界面扩大工序S220)中，c面30c至少消失一次。
然而，在倾斜界面维持工序S240中，只要是在c面30c至少消失一次后，则也可以在倾斜界面维持层34的一部分表面再次出现c面30c。但优选的是：在倾斜界面维持层34的表面中主要使倾斜界面30i露出，使得倾斜界面生长区域70在沿着基底基板1的主面1s的沿面截面中所占的面积比例成为80％以上。需要说明的是，倾斜界面生长区域70在沿面截面中所占的面积比例越高越好，优选为100％。
此时，将倾斜界面维持工序S240中的生长条件与倾斜界面扩大工序S220同样地维持为上述第一生长条件。由此，能够仅以倾斜界面30i作为生长面而使倾斜界面维持层34生长。
另外，此时，通过在第一生长条件下以倾斜界面30i作为生长面而使倾斜界面维持层34生长，从而如上所述，在倾斜界面扩大层32中露出倾斜界面30i的位置，朝向相对于c轴发生倾斜的方向弯曲传播的位错在倾斜界面维持层34中也沿着相同方向持续传播。
另外，此时，关于倾斜界面维持层34，通过以倾斜界面30i作为生长面而生长，从而倾斜界面维持层34的整体成为倾斜界面生长区域70的一部分。由此，倾斜界面生长区域70沿着基底基板1的主面1s连续地形成。
通过以上的第一工序S200，形成具有倾斜界面扩大层32和倾斜界面维持层34的第一层30。
本实施方式的第一工序S200中，从基底基板1的主面1s起至第一层30的顶部30t为止的高度(第一层30的厚度方向的最大高度、包括基底层5的厚度)例如超过300μm且为2mm以下、优选为400μm以上且小于1.5mm、更优选为500μm以上且1mm以下。
在第一层30的生长结束后，停止从气体供给管232a向成膜室201内供给HCl气体。另一方面，继续NH3气体的供给、基于加热器207的成膜室201内的加热和基于泵231的成膜室201内的排气。
(S300：第二工序(第二层生长工序、平坦化工序))
在已使c面30c消失的第一层30生长后，如图6的(b)和图7的(a)所示那样，进一步使III族氮化物半导体的单晶在第一层30上外延生长。
此时，随着向基底层5的基底面5s的上方去，使倾斜界面40i缓缓缩小，使c面40c缓缓扩大。由此，使形成于第一层30表面的倾斜界面30i消失。其结果，使具有镜面化的表面40s的第二层(平坦化层)40生长。需要说明的是，此处提及的“镜面”是指表面上的相邻凹凸的高低差的最大值为可见光的波长以下的面。
本实施方式中，作为第二层40，例如使以与构成第一层30的III族氮化物半导体相同的III族氮化物半导体作为主成分的层进行外延生长。即，例如，作为第二层40，使GaN层进行外延生长。需要说明的是，向第二层40中掺杂例如硅(Si)。
具体而言，在第一工序S200后的第二工序S300中，首先，将成膜室201内的温度变更为第二层40的期望生长温度。并且，在成膜室201内达到期望的生长温度、生长压力，且成膜室201内的气氛呈现期望气氛的状态下，从气体供给管232a、232c、232d进行气体供给，沿着相对于基底基板1的主面1s发生交叉的方向，供给作为成膜气体的GaCl气体、NH3气体和SiH2Cl2气体。需要说明的是，作为n型掺杂物气体，可以供给GeCl4气体等来代替SiH2Cl2气体。
此处，在第二工序S300中，为了表现出上述生长过程，例如在规定的第二生长条件下，使第二层40生长。
使用图9，针对倾斜界面40i缩小且c面40c扩大的第二生长条件进行说明。图9是表示在倾斜界面缩小且c面扩大的第二生长条件下的生长过程的概略截面图。图9表示第二层40在露出相对于c面30c最为倾斜的倾斜界面30i的第一层30上生长的过程。
在图9中，也与图8的(a)同样地，粗实线表示每隔单位时间的第二层40的表面。另外，在图9中，将第二层40之中的c面40c的生长速率记作Gc2，将第二层40之中的倾斜界面40i的生长速率记作Gi，将第二层40之中的倾斜界面40i与c面40c的交点的轨迹的前进速率记作R2。另外，将倾斜界面40i与c面40c的交点的轨迹同c面30c所成的角度之中较窄的角度记作αR2。将R2方向与Gi方向所成的角度记作α”时，α”＝α-(90-αR2)。另外，在图9中，在维持第一层30中的c面30c与倾斜界面30i所成的角度α的状态下，第二层40生长。需要说明的是，第二层40的c面40c的偏离角较之c面30c与倾斜界面30i所成的角度α可以忽略。
如图9所示那样，倾斜界面40i与c面40c的交点的轨迹的前进速率R2用以下式(e)表示。
R2＝Gi/cosα”···(e)
另外，第二层40之中的c面40c的生长速率Gc2用以下式(f)表示。
Gc2＝R2sinαR2···(f)
通过将式(e)代入到式(f)中，从而Gc2可使用Gi并利用以下式(g)表示。
Gc2＝GisinαR2/cos(α+αR2-90)···(g)
为了使倾斜界面40i缩小且c面40c扩大，优选αR2<90°。因此，倾斜界面40i缩小且c面40c扩大的第二生长条件优选通过式(g)和αR2<90°来满足以下的式(2)。
Gc2<Gi/cosα···(2)
其中，如上所述，Gi为相对于c面40c最为倾斜的倾斜界面40i的生长速率，α为相对于c面40c最为倾斜的倾斜界面40i与c面40c所成的角度。
或者，将在基准生长条件下的第二层40之中的c面30c的生长速率记作Gc0时，也可以认为第二生长条件下的Gc2优选小于基准生长条件下的Gc0。由此，通过将式(a)代入到Gc2<Gc0中，也可以导出式(2)。
需要说明的是，使相对于c面40c最为倾斜的倾斜界面40i缩小的生长条件成为最严苛的条件，因此，如果第二生长条件满足式(2)，则也能够使其它倾斜界面40i缩小。
具体而言，相对于c面40c最为倾斜的倾斜界面40i为{10-11}面时，第二生长条件优选满足以下的式(2’)。
Gc2<2.13Gi···(2’)
或者，例如，倾斜界面30i为m≥3的{11-2m}面时，由于相对于c面30c最为倾斜的倾斜界面30i为{11-23}面，因此，第二生长条件优选满足例如以下的式(2”)。
Gc2<1.47Gi···(2”)
作为本实施方式的第二生长条件，使第二工序S300中的生长温度例如高于第一工序S200中的生长温度。具体而言，将第二工序S300中的生长温度例如设为990℃以上且1120℃以下、优选设为1020℃以上且1100℃以下。
另外，作为本实施方式的第二生长条件，可以调整第二工序S300中的V/III比。例如，可以使第二工序S300中的V/III比小于第一工序S200中的V/III比。具体而言，可以将第二工序S300中的V/III比例如设为1以上且10以下、优选设为1以上且5以下。
实际上，作为第二生长条件，以满足式(2)的方式，将生长温度和V/III比之中的至少任一者分别在上述范围内进行调整。
需要说明的是，本实施方式的第二生长条件之中的其它条件例如如下所示。
生长压力：90～105kPa、优选为90～95kPa
GaCl气体的分压：1.5～15kPa
N2气体的流量/H2气体的流量：1～20
此处，本实施方式的第二工序S300例如根据第二层40的生长中的形态而分类为两个工序。具体而言，本实施方式的第二工序S300例如具有c面扩大工序S320和主生长工序S340。通过这些工序，第二层40例如具有c面扩大层42和主生长层44。
(S320：c面扩大工序)
如图6的(b)所示那样，在上述第二生长条件下，使由III族氮化物半导体的单晶形成的第二层40的c面扩大层42在第一层30上外延生长。
此时，随着向第一层30的上方去，使c面40c扩大且使除了c面之外的倾斜界面40i缩小。
具体而言，通过第二生长条件下的生长，c面扩大层42从倾斜界面维持层34的倾斜界面30i起，以倾斜界面40i作为生长面在沿着与c轴垂直的方向的方向(即沿面方向或横向)上生长。若使c面扩大层42逐渐横向生长，则在倾斜界面维持层34的顶部30t的上方，再次开始露出c面扩大层42的c面40c。由此，形成在表面40s混杂有c面40c和除了c面之外的倾斜界面40i的c面扩大层42。
进而，若使c面扩大层42逐渐横向生长，则c面40c缓缓扩大，c面扩大层42的倾斜界面40i缓缓缩小。由此，在第一层30的表面中，多个由倾斜界面30i构成的凹部30p被缓缓填埋。
其后，若c面扩大层42进一步生长，则c面扩大层42的倾斜界面40i完全消失，在第一层30的表面中，多个由倾斜界面30i构成的凹部30p被完全填埋。由此，c面扩大层42的表面40s成为仅由c面40c构成的镜面(平坦面)。
此时，在第一层30和c面扩大层42的生长过程中，位错在局部汇集，从而能够降低位错密度。具体而言，在第一层30中朝向相对于c轴发生倾斜的方向弯曲传播的位错在c面扩大层42中也沿着相同方向持续传播。由此，在c面扩大层42之中，在一对顶部30t之间的大致中央的上方，在邻接的倾斜界面40i的会合部，位错在局部汇集。在c面扩大层42中，在邻接的倾斜界面40i的会合部汇集的多个位错之中，具有互为相反的柏氏矢量的位错彼此在会合时会消失。另外，在邻接的倾斜界面40i的会合部汇集的多个位错的一部分形成闭环，在沿着c轴的方向(即c面扩大层42的表面侧)上的传播受到抑制。需要说明的是，使在c面扩大层42中邻接的倾斜界面40i的会合部汇集的多个位错之中的其他部分的传播方向从相对于c轴发生倾斜的方向再次变成沿着c轴的方向，并传播至第二层40的表面40s侧为止。像这样，通过使多个位错的一部分消失或者抑制多个位错的一部分向c面扩大层42的表面侧传播，能够使第二层40的表面40s中的位错密度较之基底层5的基底面5s中的位错密度更为降低。另外，通过使位错在局部汇集，在第二层40之中，在位错朝向相对于c轴发生倾斜的方向传播的部分的上方能够形成低位错密度区域。
另外，此时，在c面扩大层42中，通过使c面40c缓缓扩大，以c面40c作为生长面而生长的后述第2c面生长区域80随着向厚度方向的上方去而缓缓扩大并形成。
第2c面生长区域80是以c面40c作为生长面而生长的区域。在第2c面生长区域80中，与倾斜界面生长区域70相比，氧的混入受到抑制。因此，第2c面生长区域80中的氧浓度低于倾斜界面生长区域70中的氧浓度。第2c面生长区域80中的氧浓度与例如第1c面生长区域60中的氧浓度同等。
另一方面，在c面扩大层42中，通过使倾斜界面40i缓缓缩小，倾斜界面生长区域70随着向厚度方向的上方去而缓缓地缩小，在厚度方向的规定位置终结。通过这种c面扩大层42的生长过程，在剖视下，在再次产生c面40c的位置形成倾斜界面生长区域70的谷部70a。在剖视下，倾斜界面生长区域70的多个谷部70a分别形成于第1c面生长区域60的多个山部60b的上方。另外，在由倾斜界面40i构成的凹部被缓缓填埋的过程中，在剖视下，在倾斜界面40i消失的位置形成倾斜界面生长区域70的山部70b。在剖视下，倾斜界面生长区域70的多个山部70b分别形成于第1c面生长区域60的多个谷部60a的上方。
需要说明的是，观察与基底基板1的主面1s垂直的任意截面时，夹着多个山部70b之中的1个山部的多个谷部70a之中最接近的一对谷部70a彼此在沿着基底基板1的主面1s的方向上间隔的平均距离相当于上述第一层30的最接近顶部间平均距离L。
另外，第二层40之中在倾斜界面生长区域70的上端且与基底基板1的主面1s大致平行的面成为第二层40中倾斜界面40i消失而终结的位置的边界面40b。
在c面扩大工序S320中，c面扩大层42的表面成为仅由c面40c构成的镜面，因此，c面扩大层42的厚度方向的高度(厚度方向的最大高度)成为例如从倾斜界面维持层34的谷部30v起至顶部30t为止的高度以上。
(S340：主生长工序(c面生长工序))
在c面扩大层42中，倾斜界面40i消失而表面40s镜面化后，如图7的(a)所示那样，在c面扩大层42上，以c面40c作为生长面，遍及规定厚度地形成主生长层44。由此，形成在表面40s不具有倾斜界面40i而仅具有c面40c的主生长层44。
此时，将主生长工序S340中的生长条件与c面扩大工序S320同样地维持为上述第二生长条件。由此，能够以c面40c作为生长面使主生长层44进行层流生长。
另外，此时，通过不使倾斜界面40i露出，仅以c面40c作为生长面使主生长层44进行生长，从而主生长层44整体成为后述第2c面生长区域80。
在主生长工序S340中，将主生长层44的厚度例如设为300μm以上且10mm以下。通过将主生长层44的厚度设为300μm以上，从而在后述切片工序S400中，能够从主生长层44切下至少1张以上的基板50。另一方面，通过将主生长层44的厚度设为10mm，在将最终厚度设为650μm并从主生长层44切下700μm厚的基板50时，即使考虑到切削损失200μm左右，也能够获得至少10张基板50。
通过以上的第二工序S300，形成具有c面扩大层42和主生长层44的第二层40。其结果，形成本实施方式的层叠结构体90。
该层叠结构体90中，第二层40的表面40s整体沿着+c面取向而构成，第一层30和第二层40分别不含极性反转区(Inversion domain)。在这一点上，第二工序S300中的层叠结构体90与通过所谓的DEEP(Dislocation Elimination by the Epitaxial-growth withinverse-pyramidal Pits)法而形成的层叠结构体不同，即，与在位于凹坑中心的芯包含极性反转区的层叠结构体不同。
(S380：剥离工序)
在第二层40的生长结束后，停止从气体供给管232a向成膜室201内供给HCl气体。另一方面，继续NH3气体的供给和基于泵231的成膜室201内的排气。
其后，如上所述，在继续NH3气体的供给和成膜室201内的排气这一状态下，停止基于加热器207的成膜室201内的加热。在成膜室201内的温度降低而成为500℃以下后，停止NH3气体的供给，将成膜室201内的气氛置换成N2气体并使其恢复至大气压。
此时，如图7的(b)所示那样，在第二工序S300之后，自第二层40的生长温度进行降温的期间，因比基底基板1靠上方的层的线膨胀系数与基底基板1的线膨胀系数之差而至少使第二层40从基底基板1自发性地剥离。需要说明的是，此处提及的“比基底基板1靠上方的层”是指缓冲层2、基底层5、第一层30和第二层40。通过至少使第二层40从基底基板1发生剥离，从而形成氮化物半导体晶体92。
另外，此时，至少第二层40从基底基板1发生剥离的剥离面的位置例如可通过基底基板1的厚度等来调整。
本实施方式中，例如通过包含第一层30之中的倾斜界面生长区域70的剥离面而至少使第二层40剥离。由此，能够剥离第二层40的主生长层44而不使其缺损。通过不使主生长层44缺损，从而在后述切片工序S400中，能够从第二层40中稳定地切割具有期望厚度的至少1片以上的基板50。
需要说明的是，此时，剥离面依赖于剥离方式，有可能不与基底基板1的主面1s或主生长层44的表面40s平行。
另外，此时，例如，经剥离的第二层40之中的至少一部分可以破裂。其中，在剥离时破裂的第二层40的碎片各自的面积例如为25mm2以上、优选为100mm2以上。由于高输出LED等半导体装置的芯片尺寸为600μm以上且1mm以下，因此，例如，能够由第二层40的碎片获得25个以上、优选为100个以上的半导体装置。
另外，此时，残留在基底基板1侧的层叠结构体90、即具有第一层30和基底层5之中的至少任一残留层和基底基板1的层叠结构体90因它们的线膨胀系数差而向残留层侧凸起地翘曲。与此相对，通过该剥离工序S380而剥离的第二层40因应力被释放而不发生翘曲。由此，能够使通过该剥离工序S380而剥离的第二层40的c面40c的曲率半径大于例如第一层30和基底层5之中的至少任一残留层的c面的曲率半径。
具体而言，能够将通过该剥离工序S380而剥离的第二层40的c面40c的曲率半径例如设为5m以上、优选设为10m以上。
在剥离上述第二层40后，将成膜室201内的温度降低至能够搬出层叠结构体90等的温度后，将已剥离的第二层40和基底基板1侧残留的层叠结构体90从成膜室201内搬出。
本实施方式中，不对模板10进行大气暴露，在同一气相外延装置200内连续地进行从以上的模板形成工序S100起至剥离工序S380为止的工序。由此，能够抑制在缓冲层2与基底层5的界面、基底层5与第一层30的界面、以及第一层30与第二层40之间的界面形成未预期的高氧浓度区域(与倾斜界面生长区域70相比具有过高氧浓度的区域)。
(S400：切片工序)
接着，如图7的(b)所示那样，例如，沿着与主生长层44的表面大致平行的切断面(单点划线)，利用线锯对主生长层44进行切片。由此，形成至少1个作为原位切片基板的氮化物半导体基板50(也称为基板50)。此时，将基板50的厚度设为例如300μm以上且700μm以下。
(S500：研磨工序)
接着，利用研磨装置来研磨基板50的两面。需要说明的是，此时，将最终的基板50的厚度设为例如250μm以上且650μm以下。
需要说明的是，在剥离第二层40时第二层40发生破裂的情况下，可以在研磨基板50之前或之后进行对基板50(的外形)进行整形的工序。
通过以上的工序S100～S500来制造本实施方式所述的基板50。
(半导体层叠物的制作工序和半导体装置的制作工序)
在制造基板50后，例如使由III族氮化物半导体形成的半导体功能层在基板50上外延生长，制作半导体层叠物。在制作半导体层叠物后，使用半导体层叠物来形成电极等，对半导体层叠物进行切割，切出规定大小的芯片。由此，制作半导体装置。
(2)氮化物半导体晶体
接着，使用图7的(b)，针对本实施方式所述的氮化物半导体晶体92进行说明。
本实施方式中，通过上述制造方法而得到的氮化物半导体晶体92例如由从基底基板1剥离的至少第二层40构成。
本实施方式的氮化物半导体晶体92例如具有至少第二层40从基底基板1剥离时的痕迹(以下称为“剥离时的痕迹”)。
氮化物半导体晶体92中，例如，作为剥离时的痕迹，在主生长层44的与表面40s相反的一侧具有剥离面。如上所述，氮化物半导体晶体92的剥离面依赖于剥离方式，有可能不平行于主生长层44的表面40s。此时，只要该剥离面不过度地进入至第二层40中，则例如可以相对于主生长层44的表面40s发生倾斜或弯曲或起伏。另外，该剥离面例如在俯视下可以具有相对于基底基板1的中心为同心圆状的条纹。
另外，氮化物半导体晶体92中，例如，作为剥离时的痕迹，可以具有因剥离的第二层40之中的至少一部分破裂而形成的分割面。分割面可以沿着相对于a轴方向或m轴方向中的任一者为10°以内、优选为5°以内的方向来形成，也未必一定沿着该方向来形成。
另外，氮化物半导体晶体92中，例如，作为剥离时的痕迹，可以在与主生长层44的表面40s相反的一侧具有缓冲层2、基底层5和第一层30中的至少一部分。
本实施方式中，通过包含第一层30之中的倾斜界面生长区域70的剥离面而使至少第二层40发生剥离，从而氮化物半导体晶体92在与主生长层44的表面40s相反的一侧具有倾斜界面生长区域70的至少一部分。此时，氮化物半导体晶体92所具有的倾斜界面生长区域70例如可以沿着主生长层44的表面40s而离散性地分布。
(3)氮化物半导体基板(氮化物半导体自支撑基板、氮化物晶体基板)
接着，使用图10的(a)～(c)对本实施方式所述的氮化物半导体基板50进行说明。图10的(a)是表示本实施方式所述的氮化物半导体基板的概略上表面图，(b)是本实施方式所述的氮化物半导体基板的沿着m轴的概略截面图，(c)是本实施方式所述的氮化物半导体基板的沿着a轴的概略截面图。
本实施方式中，通过利用上述制造方法由从基底基板1剥离的第二层40得到的基板50例如为由III族氮化物半导体的单晶形成的自支撑基板。本实施方式中，基板50例如为GaN自支撑基板。
基板50的厚度例如为300μm以上且1mm以下。
基板50例如具有成为外延生长面的主面50s。本实施方式中，相对于主面50s最近的低指数晶面例如为c面50c(+c面)。
基板50的主面50s例如进行了镜面化，基板50的主面50s的均方根粗糙度RMS例如小于1nm。
基板50例如由在上述剥离工序S380中破裂的第二层40的碎片获得。基板50的外形可整形成任意形状，例如，可制成多边形或圆形等。
基板50的主面50s的面积例如为25mm2以上、优选为100mm2以上。需要说明的是，如果在上述剥离工序S380中第二层40未破裂，则基板50的主面50s的面积的上限值与基底基板1的主面1s的面积相等。
基板50的导电性没有特别限定，使用基板50来制造作为立式的肖特基势垒二极管(SBD)的半导体装置时，基板50例如为n型，基板50中的n型杂质例如为Si或锗(Ge)，基板50中的n型杂质浓度例如为1.0×1018cm-3以上且1.0×1020cm-3以下。
另外，本实施方式中，通过上述制造方法而得到的基板50中的其它杂质浓度小于通过助熔剂法或氨热法等而得到的基板。
具体而言，基板50中的氢浓度例如小于1×1017cm-3、优选为5×1016cm-3以下。
另外，本实施方式中，基板50通过对以c面40c作为生长面而生长的主生长层44进行切片来形成，因此不包含以倾斜界面30i或倾斜界面40i作为生长面而生长的倾斜界面生长区域70。即，基板50整体由低氧浓度区域构成。
具体而言，基板50中的氧浓度例如为5×1016cm-3以下、优选为3×1016cm-3以下。
另外，本实施方式中，基板50例如如上所述地不包含极性反转区(Inversiondomain)。
(c面的弯曲)
如图10的(b)和(c)所示那样，本实施方式中，作为相对于基板50的主面50s最近的低指数晶面的c面50c例如相对于主面50s弯曲成凸或凹的球面状。
本实施方式中，基板50的c面50c例如在沿着m轴的截面和沿着a轴的截面中分别呈现近似球面的曲面状。
本实施方式中，由于基板50的c面50f如上所述地弯曲成凸或凹的球面状，因此，至少一部分c轴50ca相对于主面50s的法线发生倾斜。c轴50ca相对于主面50s的法线所成的角度、即偏离角θ在主面50s内具有规定的分布。
需要说明的是，在c轴50ca相对于主面50s的法线的偏离角θ之中，将沿着m轴的方向成分记作“θm”，将沿着a轴的方向成分记作“θa”。需要说明的是，θ2＝θm 2+θa 2。
本实施方式中，由于基板50的c面50c如上所述地弯曲成凸或凹的球面状，因此，偏离角m轴成分θm和偏离角a轴成分θa可以分别用x的一次函数和y的一次函数来近似地表示。
本实施方式中，在上述剥离工序S380中，第二层40自基底基板1发生剥离，从而不会对由该第二层40得到的基板50施加因与基底基板1的晶格失配而造成的应变、以及因与基底基板1的线膨胀系数差而造成的压缩应力。由此，如上所述，基板50的c面50c的曲率半径(的绝对值)例如大于通过上述剥离工序S380而残留在基底基板1侧的残留层的曲率半径。
具体而言，基板50的c面50c的曲率半径(的绝对值)例如为5m以上、优选为10m以上。
本实施方式中，基板50的c面50c的曲率半径的上限值越大越好，因此没有特别限定。在基板50的c面50c大致平坦的情况下，可以认为该c面50c的曲率半径无限大。
另外，本实施方式中，相对于基板50的主面50s，c面50c的弯曲各向同性地变小，因此，c面50c的曲率半径的绝对值的方向依赖性小。
具体而言，沿着a轴的方向上的c面50c的曲率半径的绝对值与沿着m轴的方向上的c面50c的曲率半径的绝对值之差例如为它们之中较大者的曲率半径的绝对值的90％以下、优选为50％以下、更优选为20％以下、进一步优选为10％以下。
(暗点)
接着，针对本实施方式的基板50的主面50s中的暗点进行说明。需要说明的是，此处提及的“暗点”是指：在多光子激发显微镜中的主面50s的观察图像、主面50s的阴极发光图像等中观察到的发光强度低的点，不仅包括位错，还包括以异物或点缺陷为起因的非发光中心。需要说明的是，“多光子激发显微镜”有时也被称为双光子激发荧光显微镜。
本实施方式中，由在气相外延装置200内通过一连的工序而形成的第二层40来制造基板50，因此，在基板50中，以异物或点缺陷为起因的非发光中心少。因此，利用多光子激发显微镜等观察基板50的主面时的暗点的95％以上、优选99％以上不是以异物或点缺陷为起因的非发光中心，而是位错。
另外，本实施方式中，通过上述制造方法，第二层40的表面中的位错密度与基底层5的基底面5s中的位错密度相比得以降低。由此，在对第二层40进行切片而形成的基板50的主面50s中，位错也得以降低。
另外，本实施方式中，通过上述制造方法，使用未实施加工的状态的模板10来进行第一工序S200和第二工序S300，由此，在对第二层40进行切片而形成的基板50的主面50s中，不会形成由基于加工的位错汇集导致的位错密度高的区域，而是随机地形成位错密度低的区域。
具体而言，本实施方式中，例如，利用多光子激发显微镜以250μm见方的视野观察基板50的主面50s，并由暗点密度求出位错密度时，不存在位错密度超过5×106cm-2的区域。
换言之，本实施方式中，对基板50的主面50s整体加以平均而得的位错密度例如为5×106cm-2以下，优选小于3×106cm-2。
此处，使用图11，针对本实施方式的基板50的主面50s中的位错分布进行说明。图11是利用多光子激发显微镜来观察本实施方式所述的氮化物半导体基板的主面而得的观察图像的放大概略图。
如图11所示那样，本实施方式的基板50的主面50s例如具有多个位错列50da。此处提及的“位错列50da”是指例如沿着规定方向以1μm以下的间隔排列有3个以上位错的集合(组)。需要说明的是，此处，与位错列50da中排列的位错50d的数量和排列长度无关，将满足上述定义的位错列50da计数为1列。
本实施方式的基板50的主面50s中的多个位错列50da例如包含沿着相对于a轴方向或m轴方向中的任一者为10°以内、优选为5°以内的方向排列的沿轴位错列。沿轴位错列的排列方向例如在俯视下与凹部30p的棱线方向或构成凹部30p的倾斜界面30i的法线方向之中的任一者大致一致。
需要说明的是，在基板50的主面50s内，可以存在未沿着相对于a轴方向或m轴方向之中的任一者为10°以内的方向排列的位错列。需要说明的是，即使在该情况下，全部位错列之中的80％以上、优选为90％以上的位错列也是沿着相对于a轴方向或m轴方向之中的任一者为10°以内、优选为5°以内的方向排列的沿轴位错列。
另外，本实施方式中，通过上述制造方法来局部地汇集位错，能够使具有互为相反的柏氏矢量的位错彼此消失，或者局部汇集的位错形成闭环。由此，由第二层40得到的基板50的主面50s中，能够减少位错50d的数量。其结果，即便在基板50的主面50s中存在位错列50da，位错列50da的数量也会变少。
具体而言，本实施方式的基板50的主面50s中的位错列50da的密度例如为1×106列/cm2以下、优选为1×105列/cm2以下、更优选为8×104列/cm2以下。若位错列50da的密度超过1×106列/cm2，则使用基板50来制造半导体装置时，有可能发生由位错列50da引起的电流泄露或者形成由位错列50da引起的非发光中心。与此相对，本实施方式中，通过将位错列50da的密度设为1×106列/cm2以下，从而在使用基板50来制造半导体装置时，能够抑制由位错列50da引起的电流泄露的发生，抑制由位错列50da引起的非发光中心的形成。进而，通过将位错列50da的密度设为1×105列/cm2以下，能够稳定地抑制上述缺陷的发生。进而，通过将位错列50da的密度设为8×104列/cm2以下，能够更稳定地抑制上述缺陷的发生。
需要说明的是，位错列50da的密度的下限值越小越好，因此没有限定。但是，在使用作为异种基板的基底基板1的制造方法中，难以完全消除位错列50da，因此，位错列50da的密度的下限值例如为1×102列/cm2。
另外，本实施方式的基板50的主面50s中的沿轴位错列的排列长度la例如短于ELO法中的位错列的排列长度，为100μm以下。若沿轴位错列的排列长度la超过100μm，则从基板50切出半导体装置时，沿轴位错列在半导体装置内所占的比例容易变高。与此相对，本实施方式中，通过将沿轴位错列的排列长度la设为100μm以下，在从基板50中切出半导体装置时，能够抑制沿轴位错列在半导体装置内所占的比例变高。
需要说明的是，沿轴位错列的排列长度la的下限值越短越好，因此没有限定。但是，从位错列50da的上述定义来考虑，沿轴位错列的排列长度la的下限值例如为2μm。
(X射线摇摆曲线测定中的半值宽度)
本实施方式的基板50的主面10s中，如上所述，位错少、晶体品质要素良好。
其结果，本实施方式中，对基板50进行(0002)面衍射的X射线摇摆曲线测定时的半值宽度(FWHM)例如为100arcsec以下、优选为80arcsec以下。需要说明的是，入射侧的狭缝的ω方向的宽度设为0.1mm。
进而，本实施方式中，位错少且晶体品质要素良好的区域遍及基板50的主面50s的广泛范围。
其结果，在本实施方式的基板50的主面50s内以5mm的间隔设定的多个测定点处进行(0002)面衍射的X射线摇摆曲线测定时，例如，在所有测定点的90％以上，(0002)面衍射的半值宽度为100arcsec以下、优选为80arcsec以下。
(4)通过本实施方式而得到的效果
根据本实施方式，能够获得以下所示的1个或多个效果。
(a)在模板形成工序S100后，通过在第一工序S200中使第一层30在模板10上进行三维生长，从而即便使第二层40在第一层30上生长至能够稳定获得基板50的厚度为止，也能够抑制在第二层40的生长中比基底基板1靠上方的层(外延层)产生裂纹。可以认为：第一层30三维生长而得的结构具有应力(应变)缓和效果。
(b)在第一工序S200中，通过使构成第一层30的单晶的表面产生除了c面之外的倾斜界面30i，在露出倾斜界面30i的位置处，能够使位错朝向相对于该倾斜界面30i大致垂直的方向弯曲传播。由此，能够使位错在局部汇集。通过使位错在局部汇集，能够使具有互为相反的柏氏矢量的位错彼此消失。或者，通过使局部汇集的位错形成闭环，能够抑制位错向第二层40的表面侧传播。如此操作，能够降低第二层40的表面中的位错密度。其结果，能够获得与模板10的基底层5相比位错密度得以降低的基板50。
(c)在第二工序S300后的剥离工序S380中，在自第二层40的生长温度进行降温的期间，因比基底基板1靠上方的层的线膨胀系数与基底基板1的线膨胀系数之差而至少使第二层40从基底基板1自发性地剥离。由此，在不施加由基底基板1与外延层的线膨胀系数差引起的压缩应力的状态(即未翘曲的状态)下，至少能够使第二层40自支撑。其结果，能够由所剥离的第二层40容易地获得基板50。
通过以上的(a)～(c)，能够容易地获得位错密度降低且晶体品质良好的基板50。
需要说明的是，为了参考，作为制造高品质的氮化物半导体基板的方法，已知所谓的VAS(Void-Assisted Separation)法。基于VAS法的氮化物半导体基板的制造工序具有例如第一晶体层形成工序、金属层形成工序、空孔化退火工序、第二晶体层形成工序、剥离工序和切片工序。换言之，VAS法中的制造工序数多。
与此相对，本实施方式中，无需利用其它装置来进行第一晶体层形成工序。另外，不需要金属层形成工序和空孔化退火工序。由此，能够简化制造工序。另一方面，能够使通过本实施方式得到的基板50的主面50s中的位错密度与VAS法大致相等。换言之，本实施方式中，能够兼顾制造工序的简化和基板50的高品质化。
(d)在第一工序S200之前，通过在模板形成工序S100中遍及基底基板1的主面1s整体地形成具有经镜面化的基底面5s的基底层5，从而在第一工序S200中，能够使第一层30中的倾斜界面30i的出现情况在面内均匀。具体而言，例如，能够使第一层30的最接近顶部间距离在面内均等。其结果，能够遍及第二层40的表面整体地降低位错密度。
(e)在第一工序S200之中，在倾斜界面扩大层32生长的初始阶段，以c面30c作为生长面并以规定的厚度使倾斜界面扩大层32进行二维生长后，使该倾斜界面扩大层32的顶面30u产生多个凹部30p。换言之，在倾斜界面扩大层32开始三维生长之前，以规定的厚度形成具有经镜面化的表面的倾斜界面扩大层32(初始层)。由此，在第一工序S200中，能够使第一层30中的倾斜界面30i的出现情况稳定地在面内均匀。其结果，能够遍及第二层40的表面整体地降低位错密度。
另外，在第一工序S200的初始阶段，以c面30c作为生长面并以规定的厚度使倾斜界面扩大层32进行二维生长后，使该倾斜界面扩大层32的顶面30u产生多个凹部30p，由此，能够遍及基底层5的基底面5s的整体地使晶轴一致。由此，能够抑制由晶轴的偏移引起的新位错的产生。其结果，能够降低位错密度和位错列的密度，缩短位错列的长度。
需要说明的是，为了参考，针对使非晶的缓冲层以低温在基底层上生长，其后进行升温而使外延层三维生长的情况进行考量。此时，在升温至外延层的生长温度位置的过程中，缓冲层从非晶变成多晶。在其后的外延层的生长中，外延层在经多晶化的缓冲层上进行岛状生长。在多晶上进行岛状生长而得的晶体各自的晶轴存在偏差。因此，岛状晶体进一步生长且岛状晶体彼此汇聚时，因晶轴的偏移而产生新的位错。因此，在外延层中，存在位错密度和位错列的密度变高或者出现长位错列的可能性。
(f)第一工序S200中，使c面30c从第一层30的顶面30u消失。由此，能够在第一层30的表面形成多个谷部30v和多个顶部30t。其结果，能够使从模板10的基底层5传播的位错在第一层30中的露出倾斜界面30i的位置处确实地发生弯曲。
此处，在第一工序中，考虑残留有c面的情况。在该情况下，在残留有c面的部分，从基底基板传播的位错不弯曲地沿着大致铅直上方发生传播并到达第二层的表面。因此，在残留有c面的部分的上方，位错不会降低，而是形成高位错密度区域。
与此相对，根据本实施方式，在第一工序S200中，通过使c面30c从第一层30的顶面30u消失，从而能够仅由c面之外的倾斜界面30i构成第一层30的表面，能够在第一层30的表面形成多个谷部30v和多个顶部30t。由此，能够遍及第一层30的整个表面地使从模板10的基底层5传播的位错确实地弯曲。通过使位错确实地弯曲，从而容易使多个位错的一部分消失，或者难以将多个位错的一部分向第二层40的表面侧传播。其结果，能够遍及由第二层40得到的基板50的主面1s整体地降低位错密度。
(g)第一工序S200中，使c面30c从第一层30的表面消失后，维持该表面仅由倾斜界面30i构成的状态，且遍及规定厚度地继续第一层30的生长。由此，能够遍及第一层30的整个表面地使c面30c确实地消失。例如，即便在倾斜界面扩大工序S220中c面30c在第一层30的表面消失的时刻发生偏移，在倾斜界面扩大层32的一部分残留有c面30c，也能够使c面30c确实地消失。
另外，在c面30c消失后，通过继续进行基于第一层30的倾斜界面30i的生长，能够充分确保使位错在露出倾斜界面30i的位置发生弯曲的时间。此处，若在c面消失后立即使c面生长，则位错有可能不会充分弯曲，而是朝向第二层的表面在大致铅直方向上传播。与此相对，在本实施方式中，通过充分确保使位错在露出除了c面之外的倾斜界面30i的位置发生弯曲的时间，尤其是能够使第一层30的顶部30t附近的位错确实地弯曲，能够抑制位错从模板10的基底层5朝向第二层40的表面在大致铅直方向上传播。由此，能够抑制第一层30的顶部30t的上方的位错的集中。
(h)在剥离工序S380中，至少使第二层40从基底基板1自发性地剥离，由此，能够释放所剥离的第二层40的应力，抑制该第二层40的翘曲。由此，能够使通过该剥离工序S380而剥离的第二层40的c面40c的曲率半径例如大于第一层30和基底层5之中的至少任一残留层的c面的曲率半径。具体而言，能够将所剥离的第二层40的c面40c的曲率半径设为例如5m以上。
<本发明的第二实施方式>
接着，针对本发明的第二实施方式进行说明。
上述第一实施方式中，针对使用蓝宝石基板作为基底基板1的情况进行了说明，但本发明不限定于该情况。如以下的本实施方式那样，可以变更基底基板1。本实施方式中，基底基板1、以及与其相关的各工序等与上述第一实施方式不同。
以下，仅针对与上述实施方式不同的要素进行说明，对与在上述实施方式中说明过的要素实质相同的要素标注相同的符号，并省略其说明。
(1)氮化物半导体基板的制造方法
将上述第一实施方式中的图7替换成图12，针对本实施方式的氮化物半导体基板的制造方法进行说明。图12的(a)～(b)是表示本实施方式所述的氮化物半导体基板的制造方法的一部分的概略截面图。
(S120：基底基板准备工序)
本实施方式中，作为基底基板1，准备例如由RAO3(MO)n的组成式所示的单晶形成的基板(以下也称为“RAO3(MO)n基板”)。其中，组成式中，将R设为Sc、In、Y和镧系元素之中的至少任一种三价元素，将A设为Fe(III)、Ga和Al之中的至少任一种三价元素，将M设为Mg、Mn、Fe(II)、Co、Cu、Zn和Cd之中的至少任一种二价元素，将n设为1以上的整数。
RAMO4(n＝1)具有YbFe2O4结构。另外，RAO3(MO)n(n≥2)具有InFeO3(ZnO)n结构。这些单晶构成为云母状。由此，能够使这些单晶在(0001)面裂开。
本实施方式中，将相对于基底基板1的主面1s最近的低指数晶面设为例如(0001)面。由此，能够使基底基板1在沿着主面1s的裂开面裂开。需要说明的是，基底基板1的<0001>轴可以相对于主面1s的法线以规定的偏离角发生倾斜。
另外，本实施方式中，优选将基底基板1设为例如由ScAlMgO4的单晶形成的基板。
ScAlMgO4与GaN的晶格失配率{(GaN的晶格常数-ScAlMgO4的晶格常数)/GaN的晶格常数}×100的绝对值小于蓝宝石与GaN的该绝对值，约为1.9％。由此，能够抑制由基底基板1与氮化物半导体层的晶格失配引起的晶体应变的发生。
另外，ScAlMgO4与GaN的线膨胀系数的失配率{(GaN的热膨胀系数-ScAlMgO4的热膨胀系数)/GaN的热膨胀系数}×100的绝对值小于蓝宝石与GaN的该绝对值，约为10.9％。由此，能够抑制从氮化物半导体的晶体生长温度进行降温时产生过量的热应力。
(S140～S300)
在准备基底基板1后，与上述第一实施方式同样地进行缓冲层形成工序S140～第二工序S300的工序。
其结果，如图12的(a)所示那样，形成本实施方式的层叠结构体90。
(S380：剥离工序)
在层叠结构体90的形成结束后，如图12的(b)所示那样，利用云母状的基底基板1的裂开性，以基底基板1的(0001)面作为基底基板1的沿着主面1s的裂开面1cs，使基底基板1裂开。
此时，本实施方式中，在第二工序S300之后，从第二层40的生长温度进行降温的期间，因比基底基板1靠上方的层的线膨胀系数与基底基板1的线膨胀系数之差而使基底基板1自发性地裂开。
需要说明的是，如上所述，作为基底基板1的ScAlMgO4与GaN的线膨胀系数的失配率小。因此，即便从第二层40的生长温度降温至常温，在比基底基板1靠上方的层与基底基板1之间也有可能不会产生裂开所需的热应力。其结果，有可能无法使基底基板1自发性地裂开。然而，该情况下，可以在降温至常温后，以在基底基板1的侧部形成的缺损部为起点，使基底基板1裂开。需要说明的是，形成于基底基板1的缺损部可以在基底基板准备工序S120中形成，或者，也可以在第二工序S300后降温至常温后再形成。
如上所述，通过以基底基板1的(0001)面为裂开面1cs，使基底基板1裂开，从而以比基底基板1的裂开面1cs靠上侧的部分作为牺牲层，从比基底基板1的裂开面1cs靠下侧的部分发生分离。由此，能够使具有比基底基板1的裂开面1cs靠上侧(即牺牲层)的部分、基底层5、第一层30和第二层40的层叠结构体90从比基底基板1的裂开面1cs靠下侧的部分发生剥离。
(S400：切片工序)
接着，如图12的(b)所示那样，在已剥离的层叠结构体90中，例如，沿着与主生长层44的表面大致平行的切割面(单点划线)，利用线锯来切割主生长层44。由此，形成至少1个作为原位切片基板的基板50。
此时，对具有比基底基板1的裂开面1cs靠上侧的部分、基底层5、第一层30和第二层40的层叠结构体90施加了由它们的线膨胀系数之差引起的应力。与此相对，通过切割主生长层44而形成的基板50中，应力得以释放。由此，能够使由该切片工序S400形成的基板50的c面50c的曲率半径大于例如第一层30和基底层5之中的至少任一残留层的c面的曲率半径。
具体而言，可以将基板50的c面50c的曲率半径设为例如5m以上、优选设为10m以上。
(S500：研磨工序)
接着，通过研磨装置来研磨基板50的两面。
通过以上的工序S100～S500来制造本实施方式所述的基板50。
需要说明的是，作为本实施方式的基板50的特性，能够获得与上述第一实施方式相同的特性。
(2)通过本实施方式而得到的效果
(a)使用构成为云母状的RAO3(MO)n基板作为基底基板1。由此，能够利用云母状的基底基板1的裂开性，以基底基板1的(0001)面作为基底基板1的沿着主面1s的裂开面1cs，使基底基板1裂开。
(b)通过在剥离工序S380中使基底基板1沿着主面1s裂开，能够抑制对用于获得基板50的第二层40施加复杂的应力。由此，能够抑制至少第二层40中的裂纹(破裂)的发生。
(c)通过在剥离工序S380中使基底基板1在沿着主面1s的裂开面1cs裂开，能够抑制剥离面进入用于获得基板50的第二层40。由此，能够使第二层40的主生长层44稳定地剥离而不缺损。通过使主生长层44不缺损，从而在切片工序S400中，能够从第二层40中稳定地切割具有期望厚度的至少1片以上的基板50。
<其它实施方式>
以上，具体说明本发明的实施方式。然而，本发明不限定于上述实施方式，可以在不超出其主旨的范围内进行各种变更。
上述实施方式中，针对使用蓝宝石基板作为基底基板1的情况进行了说明，但只要基底基板1由与III族氮化物半导体不同的材料形成，则也可以不为蓝宝石基板。具体而言，基底基板1可以由碳化硅(SiC)形成。
上述实施方式中，针对在基底基板1上形成作为缓冲层2的AlN层的情况进行了说明，但缓冲层2不限定于AlN，例如，可以由GaN、氮化铟(InN)、氮化铟镓(InGaN)、氮化铝铟镓(AlInGaN)等III族氮化物半导体、即AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式所示的III族氮化物半导体形成。
上述实施方式中，针对形成GaN层作为模板10的基底层5的情况进行了说明，但模板10的基底层5不限定于GaN，可以由例如AlN、AlGaN、InN、InGaN、AlInGaN等III族氮化物半导体、即AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式所示的III族氮化物半导体形成。
上述实施方式中，针对基板50为GaN自支撑基板的情况进行了说明，但基板50不限定于GaN自支撑基板，可以为例如由AlN、AlGaN、InN、InGaN、AlInGaN等III族氮化物半导体、即AlxInyGa1-x-yN(0≤x≤1、0≤y≤1、0≤x+y≤1)的组成式所示的III族氮化物半导体形成的自支撑基板。
上述实施方式中，针对基板50为n型的情况进行了说明，但基板50可以为p型或具有半绝缘性。例如，使用基板50来制造作为高电子迁移率晶体管(HEMT)的半导体装置时，基板50优选具有半绝缘性。
上述实施方式中，针对从模板形成工序S100起至剥离工序S380为止的工序在同一气相外延装置200内连续进行的情况进行了说明，但不限定于该情况。例如，可以应用以下的(i)或(ii)。
(i)例如，模板形成工序S100与从第一工序S200起至剥离工序S380为止的工序可以在不同的气相外延装置中进行。此时，模板形成工序S100与从第一工序S200起至剥离工序S380为止的工序可以分别在不同的HVPE装置中进行。由此，能够以适合于各工序的方式构成各装置。需要说明的是，在(i)的情况下，可以在有机金属气相外延装置(MOVPE装置)中进行模板形成工序S100，并在作为上述HVPE装置的气相外延装置200中进行从第一工序S200起至剥离工序S380为止的工序。
(ii)例如，模板形成工序S100之中的缓冲层形成工序S140与从基底层形成工序S160起至剥离工序S380为止的工序可以在不同的气相外延装置中进行。此时，缓冲层形成工序S140与从基底层形成工序S160起至剥离工序S380为止的工序可以分别在不同的HVPE装置中进行。由此，可以在进行缓冲层形成工序S140的HVPE装置中仅设置容纳Al的气体生成器，且在进行从基底层形成工序S160起至剥离工序S380为止的工序的HVPE装置中仅设置仅容纳Ga熔液的气体生成器。换言之，能够简化各装置的构成。需要说明的是，在(ii)的情况下，可以利用溅射装置来进行缓冲层形成工序S140，并在作为上述HVPE装置的气相外延装置200中进行从基底层形成工序S160起至剥离工序S380为止的工序。
上述实施方式中，针对在第一工序S200中作为第一生长条件而主要调整生长温度的情况进行了说明，但只要第一生长条件满足式(1)，则作为该第一生长条件，可以调整除了生长温度之外的生长条件或者组合调整生长温度和除了生长温度之外的生长条件。
上述实施方式中，针对在第二工序S300中作为第二生长条件而主要调整生长温度的情况进行了说明，但只要第二生长条件满足式(2)，则作为该第二生长条件，可以调整除了生长温度之外的生长条件或者组合调整生长温度和除了生长温度之外的生长条件。
上述实施方式中，针对将倾斜界面维持工序S240中的生长条件与倾斜界面扩大工序S220同样地维持为上述第一生长条件的情况进行了说明，但只要倾斜界面维持工序S240中的生长条件满足第一生长条件，则也可以使该倾斜界面维持工序S240中的生长条件不同于倾斜界面扩大工序S220中的生长条件。
上述实施方式中，针对将主生长工序S340中的生长条件与c面扩大工序S320同样地维持为上述第二生长条件的情况进行了说明，但只要主生长工序S340中的生长条件满足第二生长条件，则也可以使该主生长工序S340中的生长条件不同于c面扩大工序S320中的生长条件。
上述实施方式中，针对在切片工序S170和切片工序S400中使用线锯对第二晶体层6或主生长层44进行切片的情况进行了说明，但也可以使用例如外周刃切片机、内周刃切片机、放电加工机等。
实施例
以下，针对验证本发明效果的各种实验结果进行说明。需要说明的是，以下，有时将“氮化物半导体基板”简写为“基板”。
(1)氮化物半导体基板的制作
利用以下的条件来制作样品1～4的基板。需要说明的是，针对样品1～3，在同一气相外延装置内连续地进行从模板形成工序起至剥离工序为止的工序。需要说明的是，缓冲层、基底层、第一层和第二层的生长方法设为HVPE法。
[样品1的氮化物半导体基板的制作条件]
(基底基板)
材质：蓝宝石
直径：2英寸
厚度：400μm
相对于主面最近的低指数晶面：c面
未对主面进行掩膜层等的加工。
(缓冲层)
材质：AlN
生长温度：1050℃
厚度：100nm
(基底层)
材质：GaN
生长温度：1050℃
V/III比：2
厚度：5μm
(第一层)
材质：GaN
生长温度：1008℃
V/III比：10
需要说明的是，上述第一生长条件满足式(1)。
厚度：约800μm
(第二层)
材质：GaN
生长温度：1050℃
V/III比：2
需要说明的是，上述第二生长条件满足式(2)。
厚度：800μm
(切片条件)
基板厚度：400μm
切割损耗：200μm
[样品2的氮化物半导体基板的制作条件]
除了第一层的生长温度之外的条件与样品1相同。
第一层的生长温度：1012℃
[样品3的氮化物半导体基板的制作条件]
除了第一层的生长温度之外的条件与样品1相同。
第一层的生长温度：1017℃
[样品4的氮化物半导体基板的制作条件]
(基底基板)
与样品1相同。
(缓冲层)
与样品1相同。
(晶体层)
无第一层。
生长条件与样品1的第二层相同。
厚度：1600μm
(2)评价
(基于荧光显微镜的观察)
在样品1～3中，利用荧光显微镜观察所剥离的第二层、以及残留的基底基板和残留层各自的截面。
(基于多光子激发显微镜的观察)
使用多光子激发显微镜，观察样品1～3各自的基板的主面。此时，通过以250μm视野遍及整个主面地测定暗点密度来测定位错密度。需要说明的是，这些基板中的暗点均为位错是通过在厚度方向上错开焦点地进行测定来确认的。
(X射线摇摆曲线测定)
进行样品2的基板的(0002)面的X射线摇摆曲线测定。此时，在各个基板的主面内之中的m轴方向和a轴方向上分别以5mm的间隔设定的多个测定点处，进行该测定。测定的结果，基于各测定点的(0002)面的衍射峰角度，求出c面的曲率半径。另外，在各测定点处，求出(0002)面衍射的半值宽度。
需要说明的是，测定中使用SPECTRIS公司制的“X’Pert-PRO MRD”，作为入射侧的单色器，使用该公司制的“混合单色器”。混合单色器从X射线光源侧起依次具有X射线镜和Ge(220)面的双晶。需要说明的是，若通过模拟实验来求出使用该混合单色器测定理想晶体的GaN的(0002)面的摇摆曲线时的半值宽度，则为25.7arcsec。即，该半值宽度是通过上述光学体系进行测定时的理论上的测定极限。
作为测定条件，将入射侧狭缝的ω方向的宽度设为0.1mm。另一方面，受光侧设为open。将受光侧的检测器的窗宽度设为14.025mm。在上述光学体系中，由于角度半径为420mm，因此，能够测定±0.95°的布拉格角的变动。
(3)结果
(针对样品4)
样品4中，在晶体层生长后确认降温至室温的状态时，基底基板和晶体层两者微细地破裂。另外，晶体自晶体层的破裂的截面发生异常生长。由此可以认为：在晶体层的生长中，基底基板和晶体层发生破裂。样品4中，无法将晶体层从基底基板剥离，因此，未进行基板的制作。
(针对样品1～3)
样品1～3中，分别在第二层生长后确认使其降温至室温的状态时，外延层自基底基板发生剥离。另外，残留的基底基板和剥离的外延层分别发生破裂。观察所剥离的外延层的破裂的截面时，未观察到晶体自该截面的异常生长。由此确认到：至第二层的生长结束(高温时)为止，未发生外延层自基底基板的剥离以及基底基板和外延层的破裂。另外，在第二工序后，从第二层的生长温度进行降温的期间，确认到外延层从基底基板自发性地剥离。
需要说明的是，由破裂的碎片得到的基板的主面的面积为100mm2以上。
接着，使用图13，针对样品1～3各自的层叠结构体的截面进行说明。图13的(a)～(c)分别是表示在样品1～3中利用荧光显微镜观察所剥离的第二层与残留在基底基板侧的层叠结构体各自的截面而得的观察图像的图。
如图13的(a)～(c)所示那样，关于样品1～3各自，第一层根据生长过程中的生长面的差异(即氧浓度的差异)而具有以c面作为生长面而生长的第1c面生长区域和以倾斜界面作为生长面而生长的倾斜界面生长区域。需要说明的是，第1c面生长区域是看起来明亮的区域，倾斜界面生长区域是看起来昏暗的区域。
第1c面生长区域具有与在第一层的生长初始阶段在基底基板上以c面作为生长面而生长的初始层相当的部分。初始层遍及基底基板的主面整体地以规定的厚度形成。
样品1～3中，随着第一层的生长温度变高，初始层的厚度变厚。确认到第一层的三维生长的开始时机依赖于生长温度。需要说明的是，在任意样品中，初始层的厚度均为100μm以下。
另外，倾斜界面生长区域沿着基底基板的主面连续地形成。
另外，样品1～3中，基于倾斜界面生长区域的上侧的最接近谷部间平均距离而预估的第一层的最接近顶部间平均距离分别为66.3μm、76.9μm、77.8μm。
另外，样品1～3中，分别通过包含倾斜界面生长区域的剥离面而使第二层发生剥离。确认到由此能够使第二层的主生长层剥离而不使其缺损。
接着，使用图14，针对样品1～3各自的基板的主面中的位错进行说明。图14的(a)～(c)是分别表示利用多光子激发显微镜来观察样品1～3所述的氮化物半导体基板的主面而得的观察图像的图。
如图14的(a)～(c)所示那样，利用多光子激发显微镜以250μm见方的视野观察样品1～3各自的基板的主面，由暗点密度求出位错密度时，位错密度为5×106cm-2以下。以250μm见方的视野观察样品1～3各自的基板的主面整体时，样品1～3中不存在位错密度超过5×106cm-2的区域。
作为参考，以往的模板的外延层的主面中的位错密度超过5×106cm-2。由此确认：样品1～3各自的基板的主面中的位错密度低于以往的模板的外延层的主面中的位错密度。另外，通过VAS法而制造的基板的主面中的位错密度典型而言为3×106cm-2左右。由此可确认：样品1～3各自的基板的主面中的位错密度与通过VAS法而制造的基板的主面中的位错密度为同等程度。
另外，如图14的(a)～(c)所示那样，样品1～3各自的基板的主面具有沿着规定方向以1μm以下的间隔排列有3个以上位错的多个位错列。样品1～3各自中，基于破裂前的基底基板的定向平面的晶体方位进行确认时，确认到全部位错列之中的90％以上的位错列是沿着相对于a轴方向或m轴方向之中的任一者为10°以内的方向排列的沿轴位错列。
另外，样品1～3之中，位错列最多的是样品3。即使是样品3，该基板的主面中的位错列的密度也为7.8×104列/cm2。即，样品1～3中，确认到该基板的主面中的位错列的密度为1×105列/cm2以下。
另外，样品1～3中，最长的沿轴位错列的排列长度约为31μm。即，确认到样品1～3各自的氮化物半导体基板的主面中的沿轴位错列的排列长度为100μm以下。
接着，使用图15，针对对样品2的基板进行X射线摇摆曲线测定时的结果加以说明。图15的(a)是表示针对样品2的氮化物半导体基板，沿着m轴方向进行(0002)面衍射的X射线摇摆曲线测定而得的结果的图，图15的(b)是表示针对样品2的氮化物半导体基板，沿着a轴方向进行(0002)面衍射的X射线摇摆曲线测定而得的结果的图，图15的(c)是表示针对样品2的残留层进行(0002)面衍射的X射线摇摆曲线测定而得的结果的图。需要说明的是，象征标记为黑色表示峰角度ω，象征标记为白框表示FWHM。关于图中的曲率半径R，相对于表面为凹的情况记作+(正)，相对于表面为凸的情况记作-(负)。
样品2中，残留在基底基板侧的层叠结构体因它们的线膨胀系数之差而向残留层侧凸起地翘曲。因此，如图15的(c)所示那样，样品2的残留层的c面的曲率半径小于1m。
另外，对样品2的残留层进行(0002)面衍射的X射线摇摆曲线测定时的半值宽度(FWHM)超过150arcsec。
与此相对，由样品2中剥离的第二层得到的基板未翘曲。由此，如图15的(a)和(b)所示那样，样品2的氮化物半导体基板的c面的曲率半径的绝对值大于样品2的残留层的c面的曲率半径的绝对值，为19m以上。
另外，对样品2的基板进行(0002)面衍射的X射线摇摆曲线测定时的半值宽度(FWHM)为80arcsec以下。
需要说明的是，虽未对样品1和3进行图示，但确认到样品1和3也分别能够获得与样品2相同的X射线摇摆曲线测定的结果。
(总结)
根据以上的样品1～3可确认：在模板形成工序后，通过在第一工序中使第一层在模板上进行三维生长，从而即便使第二层在第一层上生长至能够稳定地获得基板的厚度，也能够在第二层的生长中抑制外延层产生裂纹。换言之，可确认：第一层进行三维生长而得的结构具有应力(应变)缓和效果。
另外，根据样品1～3，通过在第一工序中使第一层的表面产生除了c面之外的倾斜界面，能够使位错在露出倾斜界面的位置处弯曲传播。由此可确认：在由所剥离的第二层得到的基板的主面中，能够降低位错密度。
另外，根据样品1～3，在从第二层的生长温度进行降温的期间，能够使第二层从基底基板1自发性地剥离。由此可确认：能够容易地获得位错密度降低且晶体品质良好的基板。
另外，根据样品1～3，在模板形成工序中，遍及基底基板的主面整体地形成具有经镜面化的基底面的基底层。另外，第一工序中，在第一层开始三维生长之前，以规定的厚度形成了具有经镜面化的表面的初始层。由此，在第一工序中，能够使第一层中的倾斜界面的出现情况在面内均匀。其结果，确认到能够遍及由第二层得到的基板的主面整体地降低位错密度。
另外，根据样品1～3，能够在第一工序的初始阶段中以c面作为生长面并以规定的厚度使初始层进行二维生长后使该第一层进行三维生长。由此，能够遍及基底基板的主面整体地使晶轴一致，能够抑制由晶轴的偏移引起的新位错的发生。其结果，确认到能够降低位错密度和位错列的密度，能够缩短位错列的长度。
另外，样品1～3中，倾斜界面生长区域以规定的厚度沿着基底基板的主面连续形成。换言之，确认到：在第一工序中，使c面从第一层的顶面消失。确认到：由此能够抑制在由第二层获得的基板的主面中形成高位错密度区域，能够遍及该主面整体地降低位错密度。
另外，样品1～3中，通过使第二层从基底基板自发性地剥离，能够释放所剥离的第二层的应力，抑制该第二层的翘曲。确认到：由此能够使所剥离的第二层的c面的曲率半径大于残留层的c面的曲率半径的绝对值，能够设为5m以上。
另外，根据样品1～3，如上所述，遍及基板的主面的宽范围，位错少，该基板的晶体品质要素良好。由此可确认：样品1～3各自的基板中，遍及主面的宽范围，进行(0002)面衍射的X射线摇摆曲线测定时的半值宽度成为100arcsec以下。
<本发明的优选方式>
以下，针对本发明的优选方式进行附记。
(附记1)
一种氮化物半导体基板的制造方法，其使用了气相外延法，所述制造方法具有如下工序：
准备基底基板的工序，所述基底基板由与III族氮化物半导体的单晶不同的材料形成；
使III族氮化物半导体的单晶在前述基底基板的上方外延生长，使具有经镜面化的基底面且相对于该基底面最近的低指数晶面为(0001)面的基底层生长的工序；
第一工序，使具有露出(0001)面的顶面的III族氮化物半导体的单晶在前述基底层的前述基底面上直接外延生长，使前述顶面产生由除了前述(0001)面之外的倾斜界面构成的多个凹部，使该倾斜界面随着向前述基底层的前述基底面的上方去而缓缓扩大，使前述(0001)面从前述顶面消失，从而使表面仅由前述倾斜界面构成的第一层生长；以及
第二工序，使III族氮化物半导体的单晶在前述第一层上外延生长，使前述倾斜界面消失，使具有经镜面化的表面的第二层生长，
在前述第一工序中，
通过以前述(0001)面作为生长面并以规定的厚度使前述单晶生长后，使该单晶的前述顶面产生前述多个凹部。
(附记2)
根据附记1所述的氮化物半导体基板的制造方法，其中，前述准备基底基板的工序中，
作为前述基底基板，准备如下基板：将R设为Sc、In、Y和镧系元素之中的至少任一种三价元素，将A设为Fe(III)、Ga和Al之中的至少任一种三价元素，将M设为Mg、Mn、Fe(II)、Co、Cu、Zn和Cd之中的至少任一种二价元素，将n设为1以上的整数时，由RAO3(MO)n的组成式所示的单晶形成的基板。
(附记3)
根据附记2所述的氮化物半导体基板的制造方法，其中，在前述第二工序之后，还具有如下的剥离工序：
以前述基底基板的(0001)面作为沿着前述基底基板的主面的裂开面，使前述基底基板裂开，使具有前述基底基板的比前述裂开面靠上侧的部分、前述基底层、前述第一层和前述第二层的层叠结构体从前述基底基板的比前述裂开面靠下侧的部分发生剥离。
(附记4)
根据附记3所述的氮化物半导体基板的制造方法，其具有：对通过前述剥离工序而剥离的前述第二层进行切片，形成至少1个氮化物半导体基板的工序，
对前述第二层进行切片的工序中，
将前述氮化物半导体基板的前述(0001)面的曲率半径设为5m以上。
(附记5)
根据附记1所述的氮化物半导体基板的制造方法，其还具有如下的剥离工序：在前述第二工序之后，在自前述第二层的生长温度进行降温的期间，因比前述基底基板靠上方的层的线膨胀系数与前述基底基板的线膨胀系数之差而使至少前述第二层从前述基底基板自发性地剥离。
(附记6)
根据附记5所述的氮化物半导体基板的制造方法，其中，将通过前述剥离工序进行了剥离的前述第二层的前述(0001)面的曲率半径设为5m以上。
(附记7)
根据附记5或6所述的氮化物半导体基板的制造方法，其中，在前述剥离工序中，
通过前述第一层中的包含以前述倾斜界面作为生长面而生长的区域的剥离面，至少使前述第二层发生剥离。
(附记8)
根据附记1～7中任一项所述的氮化物半导体基板的制造方法，其中，在前述第一工序中，
使前述(0001)面从前述表面消失后，维持前述表面仅由前述倾斜界面构成的状态，并且遍及规定厚度地继续前述第一层的生长。
(附记9)
根据附记1～8中任一项所述的氮化物半导体基板的制造方法，其中，在前述第一工序中，
使用如下状态的模板：其具有前述基底基板和前述基底层，在前述基底面上的掩膜层的形成和在前述基底基板或前述基底面上的凹凸图案的形成中的任一图案加工均未实施。
(附记10)
根据附记1～9中任一项所述的氮化物半导体基板的制造方法，其中，在前述第一工序中，
作为前述倾斜界面，使m≥3的{11-2m}面生长。
(附记11)
根据附记1～10中任一项所述的氮化物半导体基板的制造方法，其中，
前述第一工序中，在满足式(1)的第一生长条件下使前述第一层生长；
前述第二工序中，在满足式(2)的第二生长条件下使前述第二层生长。
Gc1>Gi/cosα···(1)
Gc2<Gi/cosα···(2)
(其中，将前述第一层之中的前述(0001)面的生长速率记作Gc1，将前述第二层之中的前述(0001)面的生长速率记作Gc2，将前述第一层和前述第二层各自之中的相对于前述(0001)面最为倾斜的前述倾斜界面的生长速率记作Gi，将前述第一层和前述第二层各自之中相对于前述(0001)面最为倾斜的前述倾斜界面与前述(0001)面所成的角度记作α。)
(附记12)
根据附记1～11中任一项所述的氮化物半导体基板的制造方法，其中，前述第一工序中，将生长温度设为980℃以上。
(附记12)
根据附记1～11中任一项所述的氮化物半导体基板的制造方法，其中，前述第一工序中，
在相同的生长条件下，从以前述(0001)面作为生长面的二维生长向至以前述倾斜界面作为生长面的三维生长转移。
(附记13)
根据附记1～12中任一项所述的氮化物半导体基板的制造方法，其中，前述第一工序中，
通过使前述单晶的前述顶面产生前述多个凹部，使前述(0001)面消失，从而在前述第一层的表面形成多个谷部和多个顶部，
观察与前述基底基板的主面垂直的任意截面时，夹着前述多个谷部之中的1个谷部的前述多个顶部之中最接近的一对顶部彼此在沿着前述主面的方向上间隔的平均距离设为1μm以上。
(附记14)
根据附记1～13中任一项所述的氮化物半导体基板的制造方法，其中，在同一气相外延装置内连续进行从使前述基底层生长的工序起至前述第二工序为止的工序。
(附记15)
根据附记14所述的氮化物半导体基板的制造方法，其中，在前述准备基底基板的工序与前述形成基底层的工序之间，还具有在前述基底基板上形成由III族氮化物半导体形成的缓冲层的工序，
从形成前述缓冲层的工序起至前述剥离工序为止在同一气相外延装置内连续地进行。
(附记16)
根据附记1～13中任一项所述的氮化物半导体基板的制造方法，其中，在前述准备基底基板的工序与前述形成基底层的工序之间，还具有在前述基底基板上形成由III族氮化物半导体形成的缓冲层的工序，
在形成前述缓冲层的工序中，通过溅射来形成前述缓冲层。
(附记17)
一种氮化物半导体基板，其由III族氮化物半导体的晶体形成，且具有最近的低指数晶面为(0001)面的主面，
利用多光子激发显微镜以250μm见方的视野观察前述主面，由暗点检测位错时，
前述主面中不存在位错密度超过5×106cm-2的区域，
前述主面具有沿着规定方向以1μm以下的间隔排列有3个以上位错的多个位错列，
前述多个位错列包含沿着相对于<11-20>轴方向或<1-100>轴方向中的任一者为10°以内的方向排列的沿轴位错列，
前述主面中的前述多个位错列的密度为1×106列/cm2以下。
(附记18)
根据附记17所述的氮化物半导体基板，其中，前述沿轴位错列的排列长度为100μm以下。
(附记19)
一种氮化物半导体基板，其由III族氮化物半导体的晶体形成，且具有最近的低指数晶面为(0001)面的主面，
利用多光子激发显微镜以250μm见方的视野观察前述主面，由暗点检测位错时，
前述主面中不存在位错密度超过5×106cm-2的区域，
前述主面具有沿着规定方向以1μm以下的间隔排列有3个以上位错的多个位错列，
前述多个位错列包含沿着相对于<11-20>轴方向或<1-100>轴方向中的任一者为10°以内的方向排列的沿轴位错列，
前述沿轴位错列的排列长度为100μm以下。
(附记20)
根据附记17～19中任一项所述的氮化物半导体基板，其中，前述(0001)面的曲率半径为5m以上。
(附记21)
根据附记17～20中任一项所述的氮化物半导体基板，其中，进行(0002)面衍射的X射线摇摆曲线测定时的半值宽度为100arcsec以下。
附图标记说明
1 基底基板
2 缓冲层
5 基底层
10 模板
30 第一层
40 第二层
50氮化物半导体基板(基板)

Claims (15)

1.一种氮化物半导体基板的制造方法，其使用了气相外延法，所述制造方法具有如下工序：
准备基底基板的工序，所述基底基板由与III族氮化物半导体的单晶不同的材料形成；
使III族氮化物半导体的单晶在所述基底基板的上方外延生长，使具有经镜面化的基底面且相对于该基底面最近的低指数晶面为(0001)面的基底层生长的工序；
第一工序，使具有露出(0001)面的顶面的III族氮化物半导体的单晶在所述基底层的所述基底面上直接外延生长，使所述顶面产生由除了所述(0001)面之外的倾斜界面构成的多个凹部，使该倾斜界面随着向所述基底层的所述基底面的上方去而缓缓扩大，使所述(0001)面从所述顶面消失，从而使表面仅由所述倾斜界面构成的第一层生长；以及
第二工序，使III族氮化物半导体的单晶在所述第一层上外延生长，使所述倾斜界面消失，使具有经镜面化的表面的第二层生长，
在所述第一工序中，
以所述(0001)面作为生长面并以规定的厚度使所述单晶生长后，使该单晶的所述顶面产生所述多个凹部。
2.根据权利要求1所述的氮化物半导体基板的制造方法，其中，所述准备基底基板的工序中，
作为所述基底基板，准备如下基板：将R设为Sc、In、Y和镧系元素中的至少任一种三价元素，将A设为Fe(III)、Ga和Al中的至少任一种三价元素，将M设为Mg、Mn、Fe(II)、Co、Cu、Zn和Cd中的至少任一种二价元素，将n设为1以上的整数时，由RAO3(MO)n的组成式所示的单晶形成的基板。
3.根据权利要求2所述的氮化物半导体基板的制造方法，其中，在所述第二工序之后，还具有如下的剥离工序：
以所述基底基板的(0001)面作为沿着所述基底基板的主面的裂开面，使所述基底基板裂开，使具有所述基底基板的比所述裂开面靠上侧的部分、所述基底层、所述第一层和所述第二层的层叠结构体从所述基底基板的比所述裂开面靠下侧的部分发生剥离。
4.根据权利要求1所述的氮化物半导体基板的制造方法，其还具有如下的剥离工序：
在所述第二工序之后，在自所述第二层的生长温度进行降温的期间，因比所述基底基板靠上方的层的线膨胀系数与所述基底基板的线膨胀系数之差而使至少所述第二层从所述基底基板自发性地剥离。
5.根据权利要求1～4中任一项所述的氮化物半导体基板的制造方法，其中，所述第一工序中，
使所述(0001)面从所述表面消失后，维持所述表面仅由所述倾斜界面构成的状态，并且遍及规定厚度地继续所述第一层的生长。
6.根据权利要求1～5中任一项所述的氮化物半导体基板的制造方法，其中，所述第一工序中，
使用如下状态的模板：其具有所述基底基板和所述基底层，在所述基底面上的掩膜层的形成和在所述基底基板或所述基底面上的凹凸图案的形成中的任一图案加工均未实施。
7.根据权利要求1～6中任一项所述的氮化物半导体基板的制造方法，其中，所述第一工序中，将生长温度设为980℃以上。
8.根据权利要求1～7中任一项所述的氮化物半导体基板的制造方法，其中，所述第一工序中，
在相同的生长条件下，从以所述(0001)面作为生长面的二维生长向以所述倾斜界面作为生长面的三维生长转移。
9.根据权利要求1～8中任一项所述的氮化物半导体基板的制造方法，其中，所述第一工序中，
通过使所述单晶的所述顶面产生所述多个凹部，使所述(0001)面消失，从而在所述第一层的表面形成多个谷部和多个顶部，
观察与所述基底基板的主面垂直的任意截面时，夹着所述多个谷部之中的1个谷部的所述多个顶部之中最接近的一对顶部彼此在沿着所述主面的方向上间隔的平均距离设为1μm以上。
10.根据权利要求1～9中任一项所述的氮化物半导体基板的制造方法，其中，在同一气相外延装置内连续进行从使所述基底层生长的工序起至所述第二工序为止的工序。
11.一种氮化物半导体基板，其由III族氮化物半导体的晶体形成，且具有最近的低指数晶面为(0001)面的主面，
利用多光子激发显微镜以250μm见方的视野观察所述主面，由暗点检测位错时，
所述主面中不存在位错密度超过5×106cm-2的区域，
所述主面具有沿着规定方向以1μm以下的间隔排列有3个以上位错的多个位错列，
所述多个位错列包含沿着相对于<11-20>轴方向或<1-100>轴方向中的任一者为10°以内的方向排列的沿轴位错列，
所述主面中的所述多个位错列的密度为1×106列/cm2以下。
12.根据权利要求11所述的氮化物半导体基板，其中，所述沿轴位错列的排列长度为100μm以下。
13.一种氮化物半导体基板，其由III族氮化物半导体的晶体形成，且具有最近的低指数晶面为(0001)面的主面，
利用多光子激发显微镜以250μm见方的视野观察所述主面，由暗点检测位错时，
所述主面中不存在位错密度超过5×106cm-2的区域，
所述主面具有沿着规定方向以1μm以下的间隔排列有3个以上位错的多个位错列，
所述多个位错列包含沿着相对于<11-20>轴方向或<1-100>轴方向中的任一者为10°以内的方向排列的沿轴位错列，
所述沿轴位错列的排列长度为100μm以下。
14.根据权利要求11～13中任一项所述的氮化物半导体基板，其中，所述(0001)面的曲率半径为5m以上。
15.根据权利要求11～14中任一项所述的氮化物半导体基板，其中，进行(0002)面衍射的X射线摇摆曲线测定时的半值宽度为100arcsec以下。
CN201980081552.0A 2018-12-14 2019-11-29 氮化物半导体基板的制造方法和氮化物半导体基板 Active CN113166971B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018234345 2018-12-14
JP2018-234345 2018-12-14
JP2019-063184 2019-03-28
JP2019063184A JP6657459B1 (ja) 2018-12-14 2019-03-28 窒化物半導体基板の製造方法、および窒化物半導体基板
PCT/JP2019/046702 WO2020121837A1 (ja) 2018-12-14 2019-11-29 窒化物半導体基板の製造方法、および窒化物半導体基板

Publications (2)

Publication Number Publication Date
CN113166971A true CN113166971A (zh) 2021-07-23
CN113166971B CN113166971B (zh) 2023-03-31

Family

ID=69997959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980081552.0A Active CN113166971B (zh) 2018-12-14 2019-11-29 氮化物半导体基板的制造方法和氮化物半导体基板

Country Status (4)

Country Link
US (1) US11873578B2 (zh)
JP (1) JP6657459B1 (zh)
CN (1) CN113166971B (zh)
WO (1) WO2020121837A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111286781A (zh) * 2018-12-10 2020-06-16 松下知识产权经营株式会社 Ramo4基板及其制造方法、以及iii族氮化物半导体

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230073549A (ko) * 2021-11-19 2023-05-26 주식회사루미지엔테크 질화물막의 성장 방법
WO2023214590A1 (ja) * 2022-05-06 2023-11-09 株式会社福田結晶技術研究所 高品質・低コストＧａＮ自立基板の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102307A (ja) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP2003183100A (ja) * 2001-10-09 2003-07-03 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP2008091608A (ja) * 2006-10-02 2008-04-17 Sony Corp 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2009167053A (ja) * 2008-01-16 2009-07-30 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
JP2013214686A (ja) * 2012-04-04 2013-10-17 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体層の製造方法
WO2017068933A1 (ja) * 2015-10-20 2017-04-27 日本碍子株式会社 下地基板、下地基板の製法及び１３族窒化物結晶の製法
JP2018095545A (ja) * 2016-12-15 2018-06-21 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板、およびｉｉｉ族窒化物結晶の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4457609B2 (ja) * 2003-08-26 2010-04-28 豊田合成株式会社 窒化ガリウム（ＧａＮ）の製造方法
JP2017226584A (ja) 2016-06-24 2017-12-28 信越半導体株式会社 自立基板の製造方法
US10304740B2 (en) 2016-12-15 2019-05-28 Panasonic Intellectual Property Management Co., Ltd. RAMO4 monocrystalline substrate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102307A (ja) * 1999-09-28 2001-04-13 Sumitomo Electric Ind Ltd 単結晶ＧａＮの結晶成長方法及び単結晶ＧａＮ基板の製造方法と単結晶ＧａＮ基板
JP2003183100A (ja) * 2001-10-09 2003-07-03 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板と単結晶窒化ガリウムの結晶成長方法および単結晶窒化ガリウム基板の製造方法
JP2008091608A (ja) * 2006-10-02 2008-04-17 Sony Corp 発光ダイオードおよびその製造方法ならびに光源セルユニットならびに発光ダイオードバックライトならびに発光ダイオード照明装置ならびに発光ダイオードディスプレイならびに電子機器ならびに電子装置およびその製造方法
JP2009167053A (ja) * 2008-01-16 2009-07-30 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶の成長方法
JP2013214686A (ja) * 2012-04-04 2013-10-17 Furukawa Co Ltd Ｉｉｉ族窒化物半導体層およびｉｉｉ族窒化物半導体層の製造方法
WO2017068933A1 (ja) * 2015-10-20 2017-04-27 日本碍子株式会社 下地基板、下地基板の製法及び１３族窒化物結晶の製法
JP2018095545A (ja) * 2016-12-15 2018-06-21 パナソニックＩｐマネジメント株式会社 Ｒａｍｏ４基板、およびｉｉｉ族窒化物結晶の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111286781A (zh) * 2018-12-10 2020-06-16 松下知识产权经营株式会社 Ramo4基板及其制造方法、以及iii族氮化物半导体

Also Published As

Publication number Publication date
JP6657459B1 (ja) 2020-03-04
WO2020121837A1 (ja) 2020-06-18
JP2020097510A (ja) 2020-06-25
US20220074071A1 (en) 2022-03-10
CN113166971B (zh) 2023-03-31
US11873578B2 (en) 2024-01-16

Similar Documents

Publication Publication Date Title
CN109989110B (zh) 氮化物半导体基板及其制造方法、半导体层叠物及其制造方法、以及层叠结构体
JP5827674B2 (ja) 高品質ホモエピタキシ用微傾斜窒化ガリウム基板
CN113166971B (zh) 氮化物半导体基板的制造方法和氮化物半导体基板
WO2020158571A1 (ja) 窒化物半導体基板、積層構造体、および窒化物半導体基板の製造方法
CN112930423B (zh) 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
US11908688B2 (en) Method for manufacturing nitride semiconductor substrate, nitride semiconductor substrate and layered structure
CN113166970B (zh) 氮化物半导体基板的制造方法和层叠结构体
JP2021147264A (ja) 窒化物結晶基板の製造方法、積層構造体の製造方法、窒化物結晶基板および積層構造体
JP6405767B2 (ja) 窒化ガリウム基板
CN109952393B (zh) SiC单晶复合体和SiC锭
US11970784B2 (en) Nitride semiconductor substrate, method for manufacturing nitride semiconductor substrate, and laminated structure
CN112601847B (zh) 氮化物半导体基板的制造方法、氮化物半导体基板和层叠结构体
JP7403608B2 (ja) 窒化物半導体基板
JP2020033252A (ja) 窒化物半導体基板
CN114423891A (zh) 氮化物半导体衬底、层叠结构体和氮化物半导体衬底的制造方法
JP2020125233A (ja) 窒化物半導体基板
JP2021050115A (ja) 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221118

Address after: Tokyo, Japan

Applicant after: SUMITOMO CHEMICAL Co.,Ltd.

Address before: Ibaraki

Applicant before: RICOH Co.,Ltd.

Applicant before: SUMITOMO CHEMICAL Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant