JP2003051590A - 半導体素子の製造方法及び半導体素子 - Google Patents

半導体素子の製造方法及び半導体素子

Info

Publication number
JP2003051590A
JP2003051590A JP2001237087A JP2001237087A JP2003051590A JP 2003051590 A JP2003051590 A JP 2003051590A JP 2001237087 A JP2001237087 A JP 2001237087A JP 2001237087 A JP2001237087 A JP 2001237087A JP 2003051590 A JP2003051590 A JP 2003051590A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
semiconductor device
growth
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001237087A
Other languages
English (en)
Other versions
JP3969029B2 (ja
Inventor
Tsuyoshi Biwa
剛志 琵琶
Hiroyuki Okuyama
浩之 奥山
Masato Doi
正人 土居
Toyoji Ohata
豊治 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001237087A priority Critical patent/JP3969029B2/ja
Priority to US10/211,419 priority patent/US6927164B2/en
Publication of JP2003051590A publication Critical patent/JP2003051590A/ja
Priority to US10/786,667 priority patent/US6946686B2/en
Application granted granted Critical
Publication of JP3969029B2 publication Critical patent/JP3969029B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/0242Crystalline insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02455Group 13/15 materials
    • H01L21/02458Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639Preparation of substrate for selective deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Laser Beam Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 成長基板上の窒化物系化合物半導層を素子に
分離する際に、下地成長層を成長基板とともに分離する
ことができ、第一導電層に裏面から電極を効率良く形成
することができる半導体素子及び半導体素子の製造方法
を提供することを目的とする 【解決手段】 基板上に形成される下地成長層より小さ
いバンドギャップエネルギーの半導体を用いて第一導電
層を形成すると、これらのバンドギャップエネルギーの
間にエネルギー値を有するレーザ光を照射すると、下地
成長層と第一導電層との第一導電層側界面においてアブ
レーションが生じ、選択成長により形成された半導体成
長層は基板及び下地成長層から分離されると同時に素子
毎に分離され、結晶性が良く電極形成に適した第一導電
層に効率良く裏面から電極を形成することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体素子及び半導
体素子の製造方法に関し、特に、窒化物系化合物半導体
を用いて構成される半導体素子及び半導体素子の製造方
法において、下地成長層を成長基板とともに分離するこ
とができ、第一導電層に裏面から電極を効率良く形成す
ることができる半導体素子及び半導体素子の製造方法に
関する。
【0002】
【従来の技術】従来、サファイア基板上に積層された半
導体成長層はエッチングを施すことによりサファイア基
板から剥離される。しかし、エッチングを施してサファ
イア基板から半導体成長層を剥離する場合、エッチング
速度の緩慢やエッチングによる結晶表面へのダメージな
どの問題がある。
【0003】窒化系化合物半導体成長層において、ウェ
ットエッチングを施してサファイア基板から剥離するこ
とは困難であり、反応性イオンエッチングなどのような
ドライエッチングを施してサファイア基板から剥離され
る。しかし、反応性イオンエッチングには腐食性ガスを
用いるため、一般には結晶表面へのダメージが大きい。
【0004】このようなエッチングを施して半導体成長
層を成長基板から剥離する問題を考慮して、成長基板の
裏側からレーザ光を照射して半導体成長層と成長基板と
の界面においてブレーションを生じさせて半導体成長層
を剥離する方法が開発された。
【0005】窒化物系化合物半導体成長層の場合、サフ
ァイア基板上に形成された半導体成長層は、サファイア
基板の裏側からレーザ光を照射され、半導体成長層のア
ンドープ層やバッファ層においてレーザ光は吸収されア
ブレーションが生じ、サファイア基板からアンドープ層
やバッファ層とともに半導体成長層は剥離される。その
後、アンドープ層やバッファ層にエッチングを施し、素
子の裏面に電極を形成する。
【0006】
【発明が解決しようとする課題】しかし、サファイア基
板から剥離された半導体成長層の裏面のアンドープ層や
バッファ層は多結晶やアモルファス状であるため、抵抗
が高く電極を形成するには不向きであり、裏面にエッチ
ングを施すため効率が良くない。
【0007】さらに、半導体素子の裏面に電極を形成す
る場合、裏面にエッチングを施す工程により、半導体素
子を形成する製造工程が増え、半導体素子の生産コスト
が上昇する。また、半導体素子の生産コストの上昇とと
もに、半導体素子を実装した画像表示装置などの生産コ
ストも上昇する。
【0008】また、窒化物系化合物半導体において、素
子の裏面に電極を形成するためにウェットエッチングを
施すことはできず、反応性イオンエッチングのようなド
ライエッチングが施されるが、そのために電極を形成す
るアンドープ層やバッファ層の結晶へのダメージが大き
い。
【0009】そこで、本発明の半導体素子及び半導体素
子の製造方法は、下地成長層を成長基板とともに分離す
ることができ、第一導電層に裏面から電極を効率良く形
成することができる半導体素子及び半導体素子の製造方
法を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明における半導体素
子の製造方法は、基板上に下地成長層を形成する工程
と、前記下地成長層上に所要の開口部を有する成長阻害
膜を形成する工程と、前記開口部から選択成長によりバ
ンドギャップエネルギーが前記下地成長層より小さい第
一導電層を形成する工程と、前記第一導電層上に活性層
及び第二導電層を積層して形成する工程と、前記基板に
光を照射して前記下地成長層と前記第一導電層との界面
において前記基板から分離する工程とを有することを特
徴とする。
【0011】成長基板上に形成された半導体成長層は、
成長基板の裏側からのレーザ光照射によりアブレーショ
ンが生じて成長基板から分離されるのであるが、バンド
ギャップエネルギーが下地成長層より小さい半導体を用
いて第一導電層を形成すると、これらのバンドギャップ
エネルギーの間にエネルギー値を有するレーザ光を成長
基板の裏面から照射すると、下地成長層と第一導電層と
の第一導電層側界面においてアブレーションが生じる。
そのため、下地成長層と第一導電層との界面において半
導体成長層を分離することができ、下地成長層やバッフ
ァ層を成長基板とともに簡便に分離することができる。
このように簡便に分離された第一導電層の裏面に効率良
く電極を形成することができ、半導体素子の生産コスト
を低減することができる。
【0012】成長基板上の半導体成長層を成長基板から
分離する際に下地成長層やバッファ層が成長基板ととも
に半導体成長層から分離するため、結晶へのダメージの
大きい反応性イオンエッチングなどのドライエッチング
を施さず、結晶へのダメージの小さい酸などのウェット
エッチングを電極が形成される第一導電層の表面に施
す。そのため、結晶へのダメージが小さく良好な第一導
電層に電極を形成することができる。
【0013】本発明における半導体素子は、基板上に下
地成長層が形成され、前記下地成長層上に所要の開口部
を有する成長阻害膜が形成され、前記開口部からの選択
成長によりバンドギャップエネルギーが前記下地成長層
より小さい第一導電層が形成され、前記第一導電層上に
活性層及び第二導電層が積層されて形成され、前記基板
に光を照射して前記下地成長層と前記第一導電層との界
面において前記基板から分離されてなることを特徴とす
る。
【0014】成長基板上に形成された半導体成長層は、
成長基板の裏側からのレーザ光照射によりアブレーショ
ンが生じて成長基板から分離されるのであるが、バンド
ギャップエネルギーが下地成長層より小さい半導体を用
いて第一導電層を形成すると、これらのバンドギャップ
エネルギーの間にエネルギー値を有するレーザ光を成長
基板の裏面から照射すると、下地成長層と第一導電層と
の第一導電層側界面においてアブレーションが生じる。
そのため、下地成長層と第一導電層との界面において半
導体成長層を分離することができ、下地成長層やバッフ
ァ層を成長基板とともに簡便に分離することができる。
このように簡便に分離された第一導電層の裏面に効率良
く電極が形成された半導体素子を形成することができ
る。
【0015】成長基板上の半導体成長層を成長基板から
分離する際に下地成長層やバッファ層が成長基板ととも
に第一導電層、活性層、及び第二導電層から分離するた
め、結晶へのダメージの大きい反応性イオンエッチング
などのドライエッチングを施さず、結晶へのダメージの
小さい酸などのウェットエッチングを電極が形成される
第一導電層の表面に施す。そのため、結晶へのダメージ
が小さく良好な第一導電層に電極が形成された半導体素
子を形成することができる。
【0016】
【発明の実施の形態】以下、本発明の実施の形態につい
て図を参照しながら説明する。
【0017】[第一の実施の形態]選択成長によって形
成される断面略三角形状の六角錘状である半導体発光素
子について説明する。また、図1乃至図8のA及びBは
それぞれ、各工程における断面図及び斜視図を示す。
【0018】図1に示すように、成長基板11上に下地
成長層12が形成される。成長基板11は、一般には次
にウルツ鉱型の化合物半導体層を形成し得るものであれ
ば特に限定されず、種々のものを使用できる。例えば、
成長基板11として、窒化ガリウム(GaN)系化合物
半導体の材料を成長させる場合に多く利用されているC
面を主面としたサファイア基板を用いることができる。
この場合の基板主面としてのC面は、5乃至6度の範囲
で傾いた面方位を含むものである。第一の実施の形態に
おいて成長基板11は、後述する成長基板11を分離す
る際にレーザ光を裏側から照射するため、サファイア基
板などの光透過性を有する基板である。
【0019】この成長基板11の主面上に形成される下
地成長層12としては、後の工程で六角錐のピラミッド
構造を形成することからウルツ鉱型の化合物半導体を用
いることができる。例えば、III族系化合物半導体を
用いることができ、更には窒化ガリウム(GaN)系化
合物半導体、窒化アルミニウム(AlN)系化合物半導
体、窒化インジウム(InN)系化合物半導体、窒化イ
ンジウムガリウム(InGaN)系化合物半導体、窒化
アルミニウムガリウム(AlGaN)系化合物半導体な
どである。
【0020】下地成長層12を成長させる方法として
は、種々の気相成長法を挙げることができる。例えば、
有機金属化合物気相成長法(MOCVD(MOVPE)
法)や分子線エピタキシー法(MBE法)などの気相成
長法や、ハイドライド気相成長法(HVPE法)を用い
て成長させることができる。特に、MOVPE法を用い
ると、迅速に結晶性の良いものが得られる。また、図1
では省略しているが、下地成長層12の底部側には所要
のバッファ層を形成しても良い。
【0021】下地成長層12は、一般には下地成長層1
2にn側電極を形成するための導電層として機能するこ
とから、その全体にシリコンなどの不純物がドープされ
る。第一の実施の形態においては、後述するように、成
長基板11の裏側からレーザ光を照射してアブレーショ
ンにより成長基板11を分離する際に、下地成長層12
を成長基板とともに分離する。そのため、成長基板11
とともに分離される下地成長層12には不純物をドープ
しなくても良い。
【0022】図2のように、下地成長層12を順に積層
した下地成長層12上の全面にシリコン酸化膜やシリコ
ン窒化膜などからなる成長阻害膜13を形成する。この
成長阻害膜13はマスク層として用いられる膜であり、
スパッタ法若しくはその他の方法によって下地成長層1
2の表面に形成される。
【0023】図3に示すように、成長阻害膜13を全面
に形成した後、マスクとして機能する成長阻害膜13の
一部が除去されて開口部13aが形成される。一般に、
選択成長する上で開口部13aの形状は、成長基板11
主面に対して傾斜した傾斜面を有するファセット構造に
形成することができる形状であれば特に限定されるもの
ではない。一例としてストライプ状、矩形状、円形状、
楕円状、三角形状、又は六角形状などの多角形形状とさ
れる。成長阻害膜13の下部の下地成長層12は開口部
13aの形状を反映してその表面が露出する。第一の実
施の形態のように、第一導電層、活性層、及び第二導電
層を断面略三角形状の六角錘状に選択成長させることが
できる形状としては、円形状や六角形状などがあり、図
3においては円形状の開口部13aが形成される。
【0024】このような所定の形状の開口部13aが形
成された後、図4に示すように、開口部13aにより選
択成長によって第一導電層14が形成される。第一導電
層14は下地成長層12と同様に、ウルツ鉱型の化合物
半導体層であって、例えばシリコンドープのGaNの如
き材料から形成される。この第一導電層14はn型クラ
ッド層として機能する。この第一導電層14は、例え
ば、成長基板11がサファイア基板として、その主面が
C面である場合には、選択成長によって断面略三角形状
の六角錐形状に形成することができる。ここで、第一導
電層14のバンドギャップエネルギーは、下地成長層1
2のバンドギャップエネルギーに比べて小さいものとす
る。例えば、下地成長層12に比べてバンドギャップエ
ネルギーが小さい半導体として、下地成長層12にはA
lGaN、第一導電層14にはGaNを用いることがで
きる。
【0025】図5に示すように、開口部13aより選択
成長によって形成された第一導電層14の上に、活性層
15、及び第二導電層16が順に積層されて形成され
る。
【0026】活性層15は、半導体発光素子の光を生成
するための層であり、例えばInGaN層やInGaN
層をAlGaN層で挟む構造の層からなる。この活性層
15は、第一導電層14の傾斜面からなるファセットに
沿って延在され、発光するのに好適な膜厚を有する。ま
た、活性層15は単一のバルク活性層で構成することも
可能であるが、単一量子井戸(SQW)構造、二重量子
井戸(DQW)構造、多重量子井戸(MQW)構造など
の量子井戸構造を形成したものであっても良い。量子井
戸構造には必要に応じて量子井戸の分離のために障壁層
が併用される。
【0027】第二導電層16は、ウルツ鉱型の化合物半
導体層であって、例えばマグネシウムドープのGaNの
如き材料から形成される。この第二導電層16はp型ク
ラッド層として機能する。この第二導電層16も第一導
電層14の傾斜面からなるファセットに沿って延在され
る。選択成長によって形成される六角錐形状の傾斜面は
例えばS面、{11−22}面及びこれら各面に実質的
に等価な面の中から選ばれる面とされる。
【0028】図6に示すように、六角錐形状の第一導電
層14、活性層15、及び第二導電層16の最外部にあ
る第二導電層16の表面にp側電極17の形成する。p
側電極17は、一例として、Ni/Pt/Au電極構造ま
たはPd/Pt/Au電極構造を有し、蒸着法などによっ
て形成される。また、n側電極は裏面に形成されるた
め、ここでは形成されていない。
【0029】図7は成長基板11の裏側からレーザ光を
照射して成長基板11を分離する工程を示す図である。
成長基板11を分離するために照射するレーザ光には、
紫外線であるエキシマレーザや高調波YAGレーザなど
のレーザ光がある。レーザ光は成長基板11全面を照射
しても良いし、所望の素子がある部分を選択的に照射し
ても良い。
【0030】前述のように、第一導電層14のバンドギ
ャップエネルギーが下地成長層12のバンドギャップエ
ネルギーに比べて小さいため、成長基板11の裏側から
照射するレーザ光として、これらのバンドギャップエネ
ルギーの間にエネルギー値を有するレーザ光を用いる
と、レーザ光は下地成長層12において吸収されず、第
一導電層14において吸収される。レーザ光を吸収する
下地成長層12と第一導電層14との第一導電層14側
界面において、アブレーションが生じ、下地成長層12
とともに成長基板11は分離される。
【0031】例えば、下地成長層12をAlGaN(A
l組成が約15%)、第一導電層14(シリコンドー
プ)をAlGaNよりもバンドギャップエネルギーの小
さなGaNとした場合、3倍高調波YAGレーザ(35
5nm)を成長基板11の裏側から照射すると、下地成
長層12と第一導電層14との第一導電層14側界面に
おいて、GaNが金属のGaと窒素とに分解して成長基
板11及び下地成長層12は容易に分離される。
【0032】これは、下地成長層12であるAlGaN
(Al組成が約15%)のバンドギャップエネルギーが
3.8eV、第一導電層14であるGaNのバンドギャ
ップエネルギーが3.2eV、3倍高調波YAGレーザ
(355nm)のレーザ光のエネルギーが3.5eVで
あることから、YAGレーザは下地成長層12において
吸収されず、第一導電層14に至って吸収され、第一導
電層14側界面においてアブレーションが生じるからで
ある。
【0033】このように、第一導電層14として、バン
ドギャップエネルギーが下地成長層12よりも小さな半
導体を用いて積層し、この二層のバンドギャップエネル
ギーの間にエネルギー値を有するレーザ光を照射する
と、下地成長層12において吸収されず、第一導電層1
4に至って吸収される。レーザ光を吸収した下地成長層
12と第一導電層14との第一導電層14側界面におい
てアブレーションが生じ、成長基板11及び下地成長層
12を容易に分離することができる。選択成長によって
形成された第一導電層14、活性層15、及び第二導電
層16は、成長基板11及び下地成長層12を介して繋
がっているが、個々の第一導電層14、活性層15、及
び第二導電層16は分離しているため、成長基板11及
び下地成長層12から分離されると同時に素子毎に分離
され、効率良く複数の素子に分離することができる。
【0034】図8に示すように、素子の裏側表面を酸な
どによりエッチングした後、素子の裏面にn側電極18
を形成する。n側電極18は、一例として、Ti/Al/
Pt/Au電極構造であり、蒸着法などによって形成さ
れる。
【0035】第一導電層14のバンドギャップエネルギ
ーが下地成長層12に比べて大きいため、これらのバン
ドギャップエネルギーの間にエネルギー値を有するレー
ザ光を用いて成長基板11の裏側からレーザ光照射する
と、レーザ光は下地成長層12において吸収されず、第
一導電層14において吸収される。レーザ光は下地成長
層12において吸収され、レーザ光を吸収する下地成長
層12と第一導電層14との第一導電層14側界面にお
いてアブレーションが生じ、下地成長層12とともに成
長基板11は簡便に分離され、露出した第一導電層14
に効率良く裏面にn側電極18を形成することができ
る。
【0036】選択成長によって形成された第一導電層1
4、活性層15、及び第二導電層16は、成長基板11
及び下地成長層12を介して繋がっているが、個々の断
面略三角形状で六角錘状の第一導電層14、活性層1
5、及び第二導電層16は分離しているため、成長基板
11及び下地成長層12から分離されると同時に素子毎
に分離され、効率良く素子毎に分離することができる。
【0037】[第二の実施の形態]選択成長によって形
成される断面略三角形状の三角柱状の半導体発光素子に
ついて説明する。また、図9乃至図15のA及びBはそ
れぞれ、各工程における断面図及び斜視図を示す。
【0038】図9に示すように、第一の実施の形態と同
様に、成長基板31上に下地成長層32を積層し、下地
成長層32上に成長阻害膜33を形成する。図9では省
略しているが、下地成長層32の底部側には所要のバッ
ファ層を形成しても良い。
【0039】成長基板31は、一般には次にウルツ鉱型
の化合物半導体層を形成し得るものであれば特に限定さ
れず、種々のものを使用できるが、第一の実施の形態と
同様に後述する成長基板31を分離する際にレーザ光を
照射するため、サファイア基板などの光透過性を有する
基板である。
【0040】下地成長層32は、六角錘のピラミッド構
造を形成することができる窒化ガリウム(GaN)など
のようなウルツ鉱型の化合物半導体からなり、有機金属
気相成長法(MOCVD(MOVPE)法)などにより
積層されて形成される。また、一般には下地成長層32
はn側電極を形成するための導電層として機能すること
から、シリコンなどの不純物がドープされるが、後述す
るように、レーザ光照射によるアブレーションにより成
長基板31とともに分離されるため、不純物をドープし
なくても良い。
【0041】成長阻害膜33は、シリコン酸化膜やシリ
コン窒化膜などからなるマスク層であり、スパッタ法な
どにより形成される。
【0042】図10は成長阻害膜33にストライプ状の
開口部33aを形成する工程である。成長阻害膜33の
一部を除去して形成される開口部33aの形状は、一般
には成長基板31に対して傾斜した傾斜面を有するファ
セット構造に形成することができるストライプ状や円形
状などの形状であるが、第二の実施の形態では断面略三
角形状の三角柱状に第一導電層、活性層、及び第二導電
層を形成するため、例えばストライプ状の開口部33a
を形成している。また、ストライプ状以外の形状であっ
ても、断面略三角形状の三角柱状に第一導電層、活性
層、及び第二導電層を形成することができる形状であれ
ば良い。
【0043】図11は第一導電層34を形成する工程を
示す図である。第一導電層34の形状は、開口部33a
の形状を反映して表面に露出するが、第二の実施の形態
におけるようにストライプ状の開口部33aを用いて選
択成長をさせた場合、成長基板31に対して傾斜面を有
するファセット構造の断面略三角形状で三角柱状である
第一導電層34が形成される。
【0044】第一導電層34は、ウルツ鉱型の化合物半
導体層であり、例えばシリコンドープのGaNの如き材
料からなり、n型クラッド層として機能する。ここで、
第一導電層34のバンドギャップエネルギーは、下地成
長層32のバンドギャップエネルギーに比べて小さいも
のとする。例えば、下地成長層32に比べてバンドギャ
ップエネルギーが小さい半導体として、下地成長層32
にはAlGaN、第一導電層34にはGaNを用いるこ
とができる。
【0045】図12のような断面略三角形状で三角柱状
である第一導電層34が形成された後に、第一の実施の
形態と同様に、順に活性層35、第二導電層36が積層
して形成される(図13)。活性層35は、半導体発光
素子の光を生成するための層であり、例えばInGaN
層やInGaN層をAlGaN層で挟む構造の層からな
る。また、活性層35は単一のバルク活性層で構成する
ことも可能であるが、単一量子井戸(SQW)構造、二
重量子井戸(DQW)構造、多重量子井戸(MQW)構
造などの量子井戸構造を形成したものであっても良い。
量子井戸構造には必要に応じて量子井戸の分離のために
障壁層が併用される。第二導電層36は、ウルツ鉱型の
化合物半導体層であって、例えばマグネシウムドープの
GaNの如き材料から形成され、p型クラッド層として
機能する。
【0046】図13に示すように、三角柱形状である第
一導電層34、活性層35、及び第二導電層36の最外
部にある第二導電層36の表面にp側電極37の形成す
る。p側電極37は、一例として、Ni/Pt/Au電極
構造またはPd/Pt/Au電極構造を有し、蒸着法など
によって形成される。また、n側電極は裏面に形成され
るため、ここでは形成されていない。
【0047】図14は成長基板31の裏側からレーザ光
を照射して成長基板31を分離する工程を示す図であ
る。成長基板31を分離するために照射するレーザ光に
は、紫外線であるエキシマレーザや高調波YAGレーザ
などのレーザ光がある。レーザ光は成長基板31全面を
照射しても良いし、所望の素子がある部分を選択的に照
射しても良い。
【0048】前述のように、下地成長層32のバンドギ
ャップエネルギーが第一導電層34のバンドギャップエ
ネルギーに比べて大きいため、成長基板31の裏側から
照射するレーザ光として、これらのバンドギャップエネ
ルギーの間にエネルギー値を有するレーザ光を用いる
と、レーザ光は下地成長層32において吸収されず、第
一導電層34において吸収される。レーザ光を吸収する
下地成長層32と第一導電層34との第一導電層34側
界面において、アブレーションが生じ、下地成長層32
とともに成長基板31は分離される。
【0049】例えば、下地成長層32をAlGaN(A
l組成が約15%)、第一導電層34をAlGaNより
もバンドギャップエネルギーの小さなGaNとした場
合、3倍高調波YAGレーザ(355nm)を成長基板
31の裏側から照射すると、下地成長層32と第一導電
層34との第一導電層34側界面において、GaNが金
属のGaと窒素アンドープの成長基板31及び下地成長
層32は容易に分離される。
【0050】これは、下地成長層32であるAlGaN
(Al組成が約15%)のバンドギャップエネルギーが
3.8eV、第一導電層34であるGaNのバンドギャ
ップエネルギーが3.2eV、3倍高調波YAGレーザ
(355nm)のレーザ光のエネルギーが3.5eVで
あることから、YAGレーザはアンドープの下地成長層
32において吸収されず、第一導電層34に至って吸収
され、第一導電層34側界面においてアブレーションが
生じるからである。
【0051】このように、第一導電層34として、バン
ドギャップエネルギーが下地成長層32よりも小さな半
導体を用いて積層し、この二層のバンドギャップエネル
ギーの間にエネルギー値を有するレーザ光を照射する
と、下地成長層32において吸収されず、第一導電層3
4に至って吸収される。レーザ光を吸収した下地成長層
32と第一導電層34との第一導電層34側界面におい
てアブレーションが生じ、成長基板31及び下地成長層
32を容易に分離することができる。選択成長によって
形成された第一導電層34、活性層35、及び第二導電
層36は、成長基板31及び下地成長層32を介して繋
がっているが、個々の第一導電層34、活性層35、及
び第二導電層36は分離しているため、成長基板31及
び下地成長層32から分離されると同時に素子毎に分離
され、効率良く複数の素子に分離することができる。
【0052】図15に示すように、素子の裏側表面を酸
などによりエッチングした後、素子の裏面にn側電極3
8を形成する。n側電極38は、一例として、Ti/A
l/Pt/Au電極構造であり、蒸着法などによって形成
される。
【0053】このように成長基板31及び下地成長層3
2から分離された断面略三角形状の三角柱状の第一導電
層34、活性層35、及び第二導電層36は、稜線と垂
直な方向にダイシングやエッチングを施されて複数の半
導体発光素子に分離される。このとき、例えば、へき開
などにより半導体レーザの共振端面となるへき開面を形
成することができる。
【0054】前述の半導体発光素子の分離方法を応用し
て、図16に示すように、成長基板31の一部にレーザ
光を照射して所望の半導体発光素子を成長基板31及び
下地成長層32から分離して、分離と同時に半導体レー
ザの共振端面を形成することができる。
【0055】図16Aは所望の素子を成長基板31及び
下地成長層32から分離する工程の斜視図であり、図1
6Bは分離するために照射するレーザ光照射部分を示す
底面図である。
【0056】図16Bに示すように、成長基板31の裏
側において、所望の素子41a及び素子41bが位置す
るレーザ光照射部分40にレーザ光を照射する。このと
き、レーザ光照射部分40内に位置する素子41a及び
素子41bにはレーザ光が照射され、前述のようにして
成長基板31及び下地成長層32から分離する。これに
対して、レーザ光照射部分40外に位置する第一導電層
34、活性層35、及び第二導電層36にはレーザ光が
照射されず、成長基板31及び下地成長層32から分離
されない。そのため、素子41a及び素子41bとそれ
以外の第一導電層34、活性層35、及び第二導電層3
6との境界面において、素子41a及び素子41bは第
一導電層34、活性層35、及び第二導電層36の稜線
39に垂直な方向にへき開され、半導体レーザの共振端
面となるへき開面が形成される(図16A)。
【0057】このように所望の素子41a及び素子41
bにレーザ光を照射することにより、分離して素子に分
割すると同時に半導体レーザにおいて共振端面となる一
対のへき開面を効率良く形成することができる。
【0058】第一導電層34のバンドギャップエネルギ
ーが下地成長層32に比べて大きいため、これらのバン
ドギャップエネルギーの間にエネルギー値を有するレー
ザ光を用いて成長基板31の裏側からレーザ光照射する
と、レーザ光は下地成長層32において吸収されず、第
一導電層34において吸収される。レーザ光は下地成長
層32において吸収され、レーザ光を吸収する下地成長
層32と第一導電層34との第一導電層34側界面にお
いてアブレーションが生じ、下地成長層32とともに成
長基板11は簡便に分離され、露出した第一導電層34
に効率良く裏面にn側電極38を形成することができ
る。
【0059】選択成長によって形成された第一導電層3
4、活性層35、及び第二導電層36は、成長基板31
及び下地成長層32を介して繋がっているが、個々の断
面略三角形状で六角錘状の第一導電層34、活性層3
5、及び第二導電層36は分離しているため、成長基板
31及び下地成長層32から分離されると同時に素子毎
に分離され、効率良く素子毎に分離することができる。
さらに、三角柱状の第一導電層34、活性層35、及び
第二導電層36の一部に選択的にレーザを照射すること
により、素子毎に分離すると同時に半導体レーザにおけ
る共振端面となる一対のへき開面を形成することができ
る。
【0060】
【発明の効果】本発明によれば、基板の裏側からレーザ
光を照射してアブレーションを生じさせて基板から第一
導電層、活性層、及び第二導電層を分離する際、下地成
長層や多結晶やアモルファス状で抵抗の高いバッファ層
を同時に分離することができ、結晶性が良く電極形成に
最適な第一導電層に効率良く裏面から電極を形成するこ
とができる。このように効率良く電極を形成することが
できるため、半導体素子の生産コストを低減することが
でき、半導体素子の生産コストの低減にともない、半導
体素子を実装した画像表示装置の製造コストも低減する
ことができる。
【0061】選択成長によって形成された第一導電層、
活性層、及び第二導電層は、成長基板及び下地成長層を
介して繋がっているが、個々の第一導電層、活性層、及
び第二導電層は分離しているため、成長基板及び下地成
長層から分離されると同時に素子毎に分離され、効率良
く素子毎に分離することができる。
【0062】レーザ光を照射してアブレーションにより
第一導電層、活性層、及び第二導電層を成長基板及び下
地成長層から分離する際、レーザ光を選択的に照射した
り、レーザ光を集光や遮断するマスクを形成したりする
ことにより、所望の第一導電層、活性層、及び第二導電
層の部分を成長基板及び下地成長層から分離することが
できる。
【0063】第一導電層、活性層、及び第二導電層を分
離した後の成長基板及び下地成長層は、酸などで表面を
エッチングした後に再利用することができる。成長基板
との格子不整合が大きい窒化物系化合物半導体では、半
導体成長層を形成する下地成長層が形成された成長基板
を製造するのに生産コストが大きくなるが、成長基板及
び下地成長層を再利用することにより生産コストを低減
することができる。
【0064】従来のように成長基板のみを分離させたり
下地成長層の中途部から分離させたりする半導体素子と
は異なり、本発明の半導体素子では成長基板及び下地成
長層が分離されるため、従来の半導体素子に比べて小型
化がされた半導体素子を実現することができる。小型化
された半導体素子は、素子を実装するときに、例えば合
成樹脂などで周囲を固めて容易に扱えるサイズにしたと
しても、電極が裏面に形成されているため、様々な形態
の配線を形成することができる。
【図面の簡単な説明】
【図1】本発明の実施形態の半導体素子の製造方法にお
ける下地成長層形成の工程を示し、Aは断面図であり、
Bは斜視図である。
【図2】本発明の実施形態の半導体素子の製造方法にお
ける成長阻害膜形成の工程を示し、Aは断面図であり、
Bは斜視図である。
【図3】本発明の実施形態の半導体素子の製造方法にお
ける開口部形成の工程を示し、Aは断面図であり、Bは
斜視図である。
【図4】本発明の実施形態の半導体素子の製造方法にお
ける第一導電層形成の工程を示し、Aは断面図であり、
Bは斜視図である。
【図5】本発明の実施形態の半導体素子の製造方法にお
ける活性層及び第二導電層の形成の工程を示し、Aは断
面図であり、Bは斜視図である。
【図6】本発明の実施形態の半導体素子の製造方法にお
けるp側電極形成の工程を示し、Aは断面図であり、B
は斜視図である。
【図7】本発明の実施形態の半導体素子の製造方法にお
ける成長基板及び下地成長層の分離の工程を示し、Aは
断面図であり、Bは斜視図である。
【図8】本発明の実施形態の半導体素子の製造方法にお
けるn側電極形成の工程を示し、Aは断面図であり、B
は斜視図である。
【図9】本発明の実施形態の半導体素子の製造方法にお
ける下地成長層、成長阻害膜の形成の工程を示し、Aは
断面図であり、Bは斜視図である。
【図10】本発明の実施形態の半導体素子の製造方法に
おける開口部形成の工程を示し、Aは断面図であり、B
は斜視図である。
【図11】本発明の実施形態の半導体素子の製造方法に
おける第一導電層形成の工程を示し、Aは断面図であ
り、Bは斜視図である。
【図12】本発明の実施形態の半導体素子の製造方法に
おける活性層及び第二導電層の形成の工程を示し、Aは
断面図であり、Bは斜視図である。
【図13】本発明の実施形態の半導体素子の製造方法に
おけるp側電極形成の工程を示し、Aは断面図であり、
Bは斜視図である。
【図14】本発明の実施形態の半導体素子の製造方法に
おける成長基板及び下地成長層の分離の工程を示し、A
は断面図であり、Bは斜視図である。
【図15】本発明の実施形態の半導体素子の製造方法に
おけるn側電極形成の工程を示し、Aは断面図であり、
Bは斜視図である。
【図16】本発明の実施の形態の半導体素子における第
一導電層、活性層、及び第二導電層の一部を成長基板及
び下地成長層から分離する工程を示し、(a)は斜視図
であり、(b)は底面図である。
【符号の説明】
11,31 成長基板 12,32 下地成長層 13,33 成長阻害膜 13a,33a 開口部 14,34 第一導電層 15,35 活性層 16,36 第二導電層 17,37 p側電極 18,38 n側電極 39 稜線 40 レーザ光照射部分 41a,41b 素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土居 正人 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 (72)発明者 大畑 豊治 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内 Fターム(参考) 4E068 DA09 5F004 AA06 BB03 DB19 EA34 EB08

Claims (28)

    【特許請求の範囲】
  1. 【請求項1】 基板上に下地成長層を形成する工程と、
    前記下地成長層上に所要の開口部を有する成長阻害膜を
    形成する工程と、前記開口部から選択成長によりバンド
    ギャップエネルギーが前記下地成長層より小さい第一導
    電層を形成する工程と、前記第一導電層上に活性層及び
    第二導電層を積層して形成する工程と、前記基板に光を
    照射して前記下地成長層と前記第一導電層との界面にお
    いて前記基板から分離する工程とを有することを特徴と
    する半導体素子の製造方法。
  2. 【請求項2】 前記下地成長層、前記第一導電層、前記
    活性層、及び前記第二導電層はウルツ鉱型化合物半導体
    層であることを特徴とする請求項1記載の半導体素子の
    製造方法。
  3. 【請求項3】 前記ウルツ鉱型化合物半導体層は窒化物
    系化合物半導体層であることを特徴とする請求項2記載
    の半導体素子の製造方法。
  4. 【請求項4】 前記下地成長層はAlGaNであり、且
    つ前記第一導電層はGaNであることを特徴とする請求
    項1記載の半導体素子の製造方法。
  5. 【請求項5】 少なくとも前記活性層は、前記基板上の
    主面に対して傾斜した傾斜結晶面に平行な面内に延在し
    て形成されることを特徴とする請求項1記載の半導体素
    子の製造方法。
  6. 【請求項6】 前記基板は光透過性を有することを特徴
    とする請求項1記載の半導体素子の製造方法。
  7. 【請求項7】 前記光は前記基板の裏側から照射される
    ことを特徴とする請求項1記載の半導体素子の製造方
    法。
  8. 【請求項8】 前記基板からの分離は前記光の照射によ
    り生じるアブレーションによる分離であることを特徴と
    する請求項1記載の半導体素子の製造方法。
  9. 【請求項9】 前記光は前記下地成長層のバンドギャッ
    プエネルギーと前記第一導電層のバンドギャップエネル
    ギーとの間のエネルギー値を有することを特徴とする請
    求項1記載の半導体素子の製造方法。
  10. 【請求項10】 前記光はレーザ光であることを特徴と
    する請求項1記載の半導体素子の製造方法。
  11. 【請求項11】 前記レーザ光の波長は340nm以上
    360nm以下であることを特徴とする請求項10記載
    の半導体素子の製造方法。
  12. 【請求項12】 前記素子の前記第一導電層の分離した
    裏面に一方の電極を形成することを特徴とする請求項1
    記載の半導体素子の製造方法。
  13. 【請求項13】 前記基板からの分離によりへき開面を
    形成することを特徴とする請求項1記載の半導体素子の
    製造方法。
  14. 【請求項14】 前記へき開面は前記素子の共振端面と
    なることを特徴とする請求項13記載の半導体素子の製
    造方法。
  15. 【請求項15】 基板上に下地成長層が形成され、前記
    下地成長層上に所要の開口部を有する成長阻害膜が形成
    され、前記開口部からの選択成長によりバンドギャップ
    エネルギーが前記下地成長層より小さい第一導電層が形
    成され、前記第一導電層上に活性層及び第二導電層が積
    層されて形成され、前記基板に光を照射して前記下地成
    長層と前記第一導電層との界面において前記基板から分
    離されてなることを特徴とする半導体素子。
  16. 【請求項16】 前記下地成長層、前記第一導電層、前
    記活性層、及び前記第二導電層はウルツ鉱型化合物半導
    体層であることを特徴とする請求項15記載の半導体素
    子。
  17. 【請求項17】 前記ウルツ鉱型化合物半導体層は窒化
    物系化合物半導体層であることを特徴とする請求項16
    記載の半導体素子。
  18. 【請求項18】 前記下地成長層はAlGaNであり、
    且つ前記第一導電層はGaNであることを特徴とする請
    求項15記載の半導体素子。
  19. 【請求項19】 少なくとも前記活性層は、前記基板上
    の主面に対して傾斜した傾斜結晶面に平行な面内に延在
    して形成されることを特徴とする請求項15記載の半導
    体素子。
  20. 【請求項20】 前記基板は光透過性を有することを特
    徴とする請求項15記載の半導体素子。
  21. 【請求項21】 前記光は前記基板の裏側から照射され
    ることを特徴とする請求項15記載の半導体素子。
  22. 【請求項22】 前記基板からの分離は前記光の照射に
    より生じるアブレーションによる分離であることを特徴
    とする請求項15記載の半導体素子。
  23. 【請求項23】 前記光は前記下地成長層のバンドギャ
    ップエネルギーと前記第一導電層のバンドギャップエネ
    ルギーとの間のエネルギー値を有することを特徴とする
    請求項15記載の半導体素子。
  24. 【請求項24】 前記光はレーザ光であることを特徴と
    する請求項15記載の半導体素子。
  25. 【請求項25】 前記レーザ光の波長は340nm以上
    360nm以下であることを特徴とする請求項24記載
    の半導体素子。
  26. 【請求項26】 前記素子の前記第一導電層の分離した
    裏面に一方の電極が形成されることを特徴とする請求項
    15記載の半導体素子。
  27. 【請求項27】 前記基板からの分離によりへき開面が
    形成されることを特徴とする請求項15記載の半導体素
    子。
  28. 【請求項28】 前記へき開面は前記素子の共振端面と
    なることを特徴とする請求項27記載の半導体素子。
JP2001237087A 2001-08-03 2001-08-03 半導体素子の製造方法 Expired - Fee Related JP3969029B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001237087A JP3969029B2 (ja) 2001-08-03 2001-08-03 半導体素子の製造方法
US10/211,419 US6927164B2 (en) 2001-08-03 2002-08-02 Method of fabricating semiconductor device and semiconductor device
US10/786,667 US6946686B2 (en) 2001-08-03 2004-02-25 Method of fabricating semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001237087A JP3969029B2 (ja) 2001-08-03 2001-08-03 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2003051590A true JP2003051590A (ja) 2003-02-21
JP3969029B2 JP3969029B2 (ja) 2007-08-29

Family

ID=19068226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001237087A Expired - Fee Related JP3969029B2 (ja) 2001-08-03 2001-08-03 半導体素子の製造方法

Country Status (2)

Country Link
US (2) US6927164B2 (ja)
JP (1) JP3969029B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073569A (ja) * 2005-09-05 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体デバイスの製造方法および窒化物半導体デバイス
JP2011097065A (ja) * 2010-11-17 2011-05-12 Sumitomo Electric Ind Ltd 窒化物半導体デバイス

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3969029B2 (ja) * 2001-08-03 2007-08-29 ソニー株式会社 半導体素子の製造方法
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
TWI228323B (en) * 2002-09-06 2005-02-21 Sony Corp Semiconductor light emitting device and its manufacturing method, integrated semiconductor light emitting device and manufacturing method thereof, image display device and its manufacturing method, illumination device and manufacturing method thereof
JP2005093682A (ja) * 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd GaN系半導体発光素子及びその製造方法
JP5194334B2 (ja) * 2004-05-18 2013-05-08 住友電気工業株式会社 Iii族窒化物半導体デバイスの製造方法
DE102005005635A1 (de) * 2004-08-31 2006-03-02 Osram Opto Semiconductors Gmbh Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
WO2006099211A2 (en) * 2005-03-11 2006-09-21 Ponce Fernando A Solid state light emitting device
SG140473A1 (en) * 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
KR20080032882A (ko) * 2006-10-11 2008-04-16 삼성전기주식회사 발광 다이오드 패키지
US8058082B2 (en) 2008-08-11 2011-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Light-emitting diode with textured substrate
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US9450143B2 (en) * 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
KR101622309B1 (ko) * 2010-12-16 2016-05-18 삼성전자주식회사 나노구조의 발광소자
JP5991018B2 (ja) 2012-05-16 2016-09-14 ソニー株式会社 半導体装置
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
KR101898679B1 (ko) * 2012-12-14 2018-10-04 삼성전자주식회사 나노구조 발광소자
KR101977677B1 (ko) * 2013-02-05 2019-05-13 삼성전자주식회사 반도체 발광소자
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
WO2019055271A1 (en) * 2017-09-15 2019-03-21 Glo Ab OPTICAL EXTENSION IMPROVEMENT OF LIGHT-EMITTING DIODE SUB-PIXELS
US10627673B2 (en) 2018-04-06 2020-04-21 Glo Ab Light emitting diode array containing a multilayer bus electrode and method of making the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
DE19640594B4 (de) 1996-10-01 2016-08-04 Osram Gmbh Bauelement
JP4573374B2 (ja) 1999-05-21 2010-11-04 シャープ株式会社 半導体発光装置の製造方法
JP2001094238A (ja) * 1999-07-16 2001-04-06 Sharp Corp 金属配線の製造方法およびその金属配線を備えた配線基板
JP2002261327A (ja) * 2001-03-06 2002-09-13 Sony Corp 半導体発光素子及び半導体発光素子の製造方法
JP3804485B2 (ja) * 2001-08-02 2006-08-02 ソニー株式会社 半導体レーザー素子の製造方法
JP3969029B2 (ja) * 2001-08-03 2007-08-29 ソニー株式会社 半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007073569A (ja) * 2005-09-05 2007-03-22 Sumitomo Electric Ind Ltd 窒化物半導体デバイスの製造方法および窒化物半導体デバイス
JP4656410B2 (ja) * 2005-09-05 2011-03-23 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JP2011097065A (ja) * 2010-11-17 2011-05-12 Sumitomo Electric Ind Ltd 窒化物半導体デバイス

Also Published As

Publication number Publication date
US6927164B2 (en) 2005-08-09
JP3969029B2 (ja) 2007-08-29
US6946686B2 (en) 2005-09-20
US20040164312A1 (en) 2004-08-26
US20030045042A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
JP3969029B2 (ja) 半導体素子の製造方法
CN111095483B (zh) 利用切割技术移除衬底的方法
EP3619748B1 (en) Method of removing a substrate
EP2023410A1 (en) Integrated semiconductor light emitting device and method for manufacturing same
JP2009081374A (ja) 半導体発光素子
US20240079856A1 (en) Method of fabricating a resonant cavity and distributed bragg reflector mirrors for a vertical cavity surface emitting laser on a wing of an epitaxial lateral overgrowth region
US7939929B2 (en) Semiconductor laser device and method of fabricating semiconductor laser device
JP2007329459A (ja) 窒化物半導体レーザ素子の製造方法及び窒化物半導体レーザ素子
JP5366518B2 (ja) 半導体発光素子およびその製造方法
JP2953326B2 (ja) 窒化ガリウム系化合物半導体レーザ素子の製造方法
JP4899266B2 (ja) 半導体素子の製造方法
JP2003046201A (ja) 半導体レーザー素子の製造方法及び半導体レーザー素子
JP2006165407A (ja) 窒化物半導体レーザ素子
JP4873116B2 (ja) 窒化物半導体レーザ素子、及びその製造方法
JP2003051636A (ja) 半導体素子及びその製造方法
US20060209395A1 (en) Semiconductor laser and method for manufacturing the same
JP4834920B2 (ja) 半導体素子の製造方法
CN107735870B (zh) 发光组件以及发光组件的制造方法
JP2003188142A (ja) 半導体素子の製造方法及び半導体素子
JP2009238834A (ja) 窒化物系半導体層を有する支持基板およびその形成方法
JP2003188412A (ja) 半導体素子の製造方法及び半導体素子
JP6371980B2 (ja) 半導体発光素子
JP2011071449A (ja) 半導体発光素子の製造方法
JP3540643B2 (ja) 半導体素子の製造方法
JP4994656B2 (ja) 光半導体素子の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070411

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100615

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110615

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120615

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees