CN112071743A - 一种高质量低电阻率的半导体材料及其生长方法 - Google Patents

一种高质量低电阻率的半导体材料及其生长方法 Download PDF

Info

Publication number
CN112071743A
CN112071743A CN202010996774.XA CN202010996774A CN112071743A CN 112071743 A CN112071743 A CN 112071743A CN 202010996774 A CN202010996774 A CN 202010996774A CN 112071743 A CN112071743 A CN 112071743A
Authority
CN
China
Prior art keywords
layer
growing
semiconductor material
substrate
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010996774.XA
Other languages
English (en)
Inventor
艾秋
刘可为
申德振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Original Assignee
Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changchun Institute of Optics Fine Mechanics and Physics of CAS filed Critical Changchun Institute of Optics Fine Mechanics and Physics of CAS
Priority to CN202010996774.XA priority Critical patent/CN112071743A/zh
Publication of CN112071743A publication Critical patent/CN112071743A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/407—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本申请公开了一种高质量低电阻率的半导体材料生长方法，包括：在衬底的上表面生长液态金属层；在所述液态金属层的上表面生长缓冲层；在所述缓冲层的上表面生长半导体层。可见，本申请中的半导体材料生长方法在衬底的上表面生长的金属层液态金属层，并在液态金属层上表面生长缓冲层以及在缓冲层的上表面生长半导体层，得到半导体材料，使得半导体材料的缺陷密度降低，表面平整度提升，受主激活能降低，导电性能好。此外，本申请还提供一种具有上述优点的半导体材料。

Description

一种高质量低电阻率的半导体材料及其生长方法
技术领域
本申请涉及半导体材料技术领域，特别是涉及一种高质量低电阻率的半导体材料及其生长方法。
背景技术
半导体材料具有半导体性能，广泛应用于光探测器、传感器、太阳能电池、半导体发光二极管、激光器等器件中，半导体材料的结晶质量和电学参数影响器件的性能。
分子束外延技术是半导体工艺中一种常用高真空制备技术，为了获得高质量、电学性能良好的半导体材料，相关技术人员做了大量研究。以生长ZnO半导体材料薄膜为例，通过调整氧气流量、衬底温度、Zn源温度等生长条件来研究对ZnO半导体材料薄膜的质量以及电学参数的影响，以希望获得高质量、低缺陷密度的半导体材料。但是半导体材料的结晶质量和电学性能还没有达到最理想化的要求。
因此，如何获得高质量、低缺陷密度的半导体材料应是本领域技术人员亟待解决的技术问题。
发明内容
本申请的目的是提供一种高质量低电阻率的半导体材料及其生长方法，以获得高质量、低缺陷密度且导电性能好的半导体材料。
为解决上述技术问题，本申请提供一种半导体材料生长方法，包括：
在衬底的上表面生长液态金属层；
在所述液态金属层的上表面生长缓冲层；
在所述缓冲层的上表面生长半导体层。
可选的，所述在衬底的上表面生长液态金属层之前，还包括：
使用三氯乙烯、丙酮、乙醇分别清洗所述衬底；
使用氮气吹干清洗后的所述衬底。
可选的，所述在衬底的上表面生长液态金属层包括：
控制镓源的温度在1000℃～1200℃之间，利用等离子体辅助外延方法在所述衬底的上表面生长液态镓层；
或者，控制锌源的温度在200℃～250℃之间，利用等离子体辅助外延方法在所述衬底的上表面生长液态锌层。
可选的，所述在所述液态金属层的上表面生长缓冲层包括：
控制镓源的温度在1000℃～1200℃之间，氮气的流量在4×10-7Torr～5.2×10- 7Torr之间，利用利用等离子体辅助外延方法在所述液态镓层的上表面生长氮化镓缓冲层；
或者，控制锌源的温度在200℃～250℃之间，氧气的流量在0.5sccm～1.5sccm之间，利用利用等离子体辅助外延方法在所述液态锌层的上表面生长氧化锌缓冲层。
可选的，所述在所述缓冲层的上表面生长半导体层包括：
控制镓源的温度在1000℃～1200℃之间，氮气的流量在4×10-7Torr～5.2×10- 7Torr之间，镁源的温度在330℃～350℃之间，在所述氮化镓缓冲层的上表面生长镁掺杂的p型氮化镓层；
或者，控制锌源的温度在200℃～250℃之间，氧气的流量在0.5sccm～1.5sccm之间，氮气的流量在0.05sccm～0.2sccm之间，在所述氧化锌缓冲层的上表面生长氮掺杂的p型氧化锌层。
本申请还提供一种半导体材料，包括：
衬底；
位于所述衬底上表面的缓冲层；
位于所述缓冲层上表面的半导体层。
可选的，所述衬底为氮化镓衬底或者蓝宝石衬底。
可选的，所述液态金属层为液态镓层或者液态锌层。
可选的，所述半导体层为镁掺杂的p型氮化镓层或者氮掺杂的p型氧化锌层。
可选的，所述缓冲层为氮化镓缓冲层或者氧化锌缓冲层。
本申请所提供的一种高质量低电阻率的半导体材料生长方法，包括：在衬底的上表面生长液态金属层；在所述液态金属层的上表面生长缓冲层；在所述缓冲层的上表面生长半导体层。可见，本申请中的半导体材料生长方法在衬底的上表面先生长液态金属层，并在液态金属层上表面生长缓冲层以及在缓冲层的上表面生长半导体层，得到半导体材料，使得半导体材料的缺陷密度降低，表面平整度提升，受主激活能降低，导电性能好。
此外，本申请还提供一种具有上述优点的半导体材料。
附图说明
为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例所提供的一种半导体材料生长方法的流程图；
图2(a)为本申请的生长方法制得的氮化镓半导体材料表面平整度图；
图2(b)为现有技术的生长方法制得的氮化镓半导体材料表面平整度图；
图3(a)为本申请的生长方法制得的氮化镓半导体材料表面形貌图；
图3(b)为现有技术的生长方法制得的氮化镓半导体材料表面形貌图；
图4(a)为本申请的生长方法制得的氮化镓半导体材料透射电镜图；
图4(b)为现有技术的生长方法制得的氮化镓半导体材料透射电镜图；
图5(a)为本申请的生长方法制得的氮化镓半导体材料光致发光图谱；
图5(b)为现有技术的生长方法制得的氮化镓半导体材料光致发光图谱；
图6为本申请实施例所提供的一种半导体材料的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术部分所述，目前相关技术人员在气体流量、衬底温度、金属源温度等生长条件方面对半导体材料的质量以及电学参数进行研究，得到的半导体材料的结晶质量和电学性能还没有达到最理想化的要求。
有鉴于此，本申请提供了一种半导体材料生长方法，请参考图1，图1为本申请实施例所提供的一种半导体材料生长方法的流程图，该方法包括：
步骤S101：在衬底的上表面生长液态金属层；
需要说明的是，在生长过程中还需要控制衬底的温度，温度取值范围为650℃～800℃之间。
本申请中对衬底的种类不做具体限定，可自行选择。例如，衬底为蓝宝石衬底或者没有掺杂的氮化镓衬底等等。其中，衬底的厚度一般在0.45～0.55mm，直径为2英寸。
液态金属层的生长时间一般在5min～15min，包括端点值，以获得所需厚度的液态金属层。
步骤S102：在所述液态金属层的上表面生长缓冲层。
可选的，控制缓冲层的生长厚度在20nm～50nm之间，包括端点值。
步骤S103：在所述缓冲层的上表面生长半导体层。
可选的，控制半导体层的生长厚度在500nm～700nm之间，包括端点值。
需要指出的是，随着缓冲层和半导体层的生长，液态金属层会被完全消耗掉，在半导体层生长结束后，还需要对衬底、生长过程中用到的各种材料源进行降温，降温速率为15℃/min～20℃/min，使温度降到200℃以下。
下面以生长氮化镓半导体材料为例对上述方法进行进一步阐述。
具体的，所述在衬底的上表面生长液态金属层包括：
控制镓源的温度在1000℃～1200℃之间，利用等离子体辅助外延方法在所述衬底的上表面生长液态镓层。
所述在所述液态金属层的上表面生长缓冲层包括：
控制镓源的温度在1000℃～1200℃之间，氮气的流量在4×10-7Torr～5.2×10- 7Torr之间，利用利用等离子体辅助外延方法在所述液态镓层的上表面生长氮化镓缓冲层。
所述在所述缓冲层的上表面生长半导体层包括：
控制镓源的温度在1000℃～1200℃之间，氮气的流量在4×10-7Torr～5.2×10- 7Torr之间，镁源的温度在330℃～350℃之间，在所述氮化镓缓冲层的上表面生长镁掺杂的p型氮化镓层。
可以理解的是，获得p型氮化镓层时还可以掺杂其他种类的元素，例如铍等。
下面以生长氧化锌半导体材料为例对上述方法进行进一步阐述。
具体的，所述在衬底的上表面生长液态金属层包括：
控制锌源的温度在200℃～250℃之间，利用等离子体辅助外延方法在所述衬底的上表面生长液态锌层。
所述在所述液态金属层的上表面生长缓冲层包括：
控制锌源的温度在200℃～250℃之间，氧气的流量在0.5sccm～1.5sccm之间，利用利用等离子体辅助外延方法在所述液态锌层的上表面生长氧化锌缓冲层。
所述在所述缓冲层的上表面生长半导体层包括：
控制锌源的温度在200℃～250℃之间，氧气的流量在0.5sccm～1.5sccm之间，氮气的流量在0.05sccm～0.2sccm之间，在所述氧化锌缓冲层的上表面生长氮掺杂的p型氧化锌层。
可以理解的是，获得p型氧化锌层时还可以掺杂其他种类的元素，例如，磷或者砷等。
由于获得p型半导体材料的难度高于n型半导体材料，所以本申请中是以生长p型半导体层以得到p型半导体材料为例进行具体阐述的，但是不局限于此，还可以生长n型半导体材料。本申请中的方法还适用于生长AlGaN、TiO2、NiO、Ga2O3、BN等半导体材料。
本申请中的半导体材料生长方法在衬底的上表面生长的金属层液态金属层，并在液态金属层上表面生长缓冲层以及在缓冲层的上表面生长半导体层，得到半导体材料，使得半导体材料的缺陷密度降低，表面平整度提升，受主激活能降低，导电性能好。
在上述任一实施例的基础上，在本申请的一个实施例中，所述在衬底的上表面生长液态金属层之前，还包括：
使用三氯乙烯、丙酮、乙醇分别清洗所述衬底；
使用氮气吹干清洗后的所述衬底。
氮气为干燥的氮气，对衬底进行清洗和干燥处理以得到表面洁净的衬底，利于在衬底表面生长液态金属层。
下面以生长氮化镓半导体材料为例对本申请的生长方法进行阐述。
步骤1.使用三氯乙烯、丙酮、乙醇分别清洗u-GaN衬底；
步骤2.使用干燥的氮气吹干清洗后的u-GaN衬底；
步骤3.控制衬底的温度为730℃，镓源的温度为1120℃，利用等离子体辅助外延方法在u-GaN衬底上表面生长液态镓层，生长时间为8分钟；
步骤4.控制衬底的温度为600℃，镓源的温度为1120℃，氮气的流量为5.2×10- 7Torr，利用等离子体辅助外延方法在液态镓层上表面生长氮化镓缓冲层，生长时间为15分钟；
步骤5.控制衬底的温度为730℃，镓源的温度为1120℃，镁源的温度为330℃，氮气的流量为5.2×10-7Torr，在氮化镓缓冲层的上表面生长镁掺杂的p型氮化镓层，生长时间为120分钟；
步骤6.对衬底、镓源、镁源进行降温，温度降低至200℃以下，得到氮化镓半导体材料。
对经过步骤1至步骤6得到的氮化镓半导体材料的半导体层与现有技术中制得氮化镓半导体材料中的半导体层在电学性能和位错密度的比较验证结果进行描述，其中，现有技术氮化镓半导体材料的制作过程中，没有步骤3中液态镓层的生长，其余步骤和本申请中步骤相同。
(1)表面平整度测试
分别对通过本申请的生长方法制得的氮化镓半导体材料与现有技术中制得的氮化镓半导体材料切成小块样品并将样品粘贴到样品台上，调整原子力显微镜的探针，慢慢落下距离样品上表面100um左右，利用敲击式方法进行测试，测试区域选取2um×2um。
图2(a)为本申请的生长方法制得的氮化镓半导体材料表面平整度图，图2(b)为现有技术的生长方法制得的氮化镓半导体材料表面平整度图，由图可以得出，本申请中的氮化镓半导体材料表面粗糙度仅为0.20nm，而现有技术中的氮化镓半导体材料表面粗糙度为0.8nm,本申请中的氮化镓半导体材料具有更光滑的表面平整度。
(2)表面形貌测试
将通过本申请的生长方法制得的氮化镓半导体材料与现有技术中制得的氮化镓半导体材料的小块样品粘贴到样品台上，然后将样品送入扫描电子显微镜待测腔室，抽真空，真空达到一定程度后，将加速电子的电压电流调整到相应数值，进行样品表面形貌的测试。
图3(a)为本申请的生长方法制得的氮化镓半导体材料表面形貌图，图3(b)为现有技术的生长方法制得的氮化镓半导体材料表面形貌图，放大倍数为1000倍，由图可以得出，本申请中的氮化镓半导体材料表面更平整，缺陷坑更少，而现有技术中的氮化镓半导体材料表面缺陷坑相对较多。
(3)位错密度测试
利用透射电子显微镜进行位错密度的测试，图4(a)为本申请的生长方法制得的氮化镓半导体材料透射电镜图，图4(b)为现有技术的生长方法制得的氮化镓半导体材料透射电镜图，由图可以得出，本申请中的氮化镓半导体材料位错密度在106cm-3量级以下，现有技术中的氮化镓半导体材料位错密度接近108cm-3量级，本申请的氮化镓半导体材料位错密度明显降低。
(4)变温发光测试
将通过本申请的生长方法制得的氮化镓半导体材料与现有技术中制得的氮化镓半导体材料的小块样品粘贴到样品台上，打开325nm激光器，调整光路使激光聚焦照射到样品上，利用液氮设置不同的测试温度，最后进行发光信号的采集。
图5(a)为本申请的生长方法制得的氮化镓半导体材料在不同的温度下的光致发光图谱，图5(b)为现有技术的生长方法制得的氮化镓半导体材料在不同的温度下的光致发光图谱，图5(a)和图5(b)中的横坐标均为波长，纵坐标均为光致发光强度，由图可以得出，本申请中的氮化镓半导体材料表面关于Mg受主能级发射的位于382nm附近的发射峰更强。
(5)霍尔效应和受主激活能测试
将通过本申请的生长方法制得的氮化镓半导体材料与现有技术中制得的氮化镓半导体材料的小块样品粘贴到样品架上，采用四电极范德堡法选定好测试电流后，进行霍尔效应的测试，测试结果请见表1，由表1可以得出，本申请中的氮化镓半导体材料的迁移率高达25cm2V-1S-1、电阻率低至0.11Ω·cm。同时得到本申请中的氮化镓半导体材料受主激活能为60meV，现有技术中的氮化镓半导体材料受主激活能120meV。
表1不同氮化镓半导体材料的霍尔效应测试结果
Figure BDA0002692796230000091
本申请还提供一种半导体材料，请参见图6，图6为本申请实施例所提供的一种半导体材料的材料示意图，该半导体材料包括：
衬底1；
位于所述衬底1上表面的缓冲层2；所述缓冲层通过生长在所述衬底1上表面的液态金属层的上表面得到；
位于所述缓冲层2上表面的半导体层3。
其中，缓冲层通过生长在衬底1上表面的液态金属层的上表面得到的意思是，在生长过程中，衬底上表面先生长一层液态金属层，然后在液态金属层的上表面生长缓冲层，液态金属层在后续生长过程中被消耗掉，从而使缓冲层位于衬底的上表面。
需要说明的是，本申请中对衬底1的种类不做具体限定，视情况而定。例如，所述衬底1为氮化镓衬底或者蓝宝石衬底等。
可选的，缓冲层2的厚度范围在20nm～50nm之间，包括端点值。
可选的，半导体层3的厚度范围在500nm～700nm之间，包括端点值。
具体的，当半导体材料为氮化镓半导体材料时，所述液态金属层为液态镓层，所述缓冲层2为氮化镓缓冲层，所述半导体层3为镁掺杂的p型氮化镓层；当半导体材料为氧化锌半导体材料时，所述液态金属层为液态锌层，所述缓冲层2为氧化锌缓冲层，所述半导体层3为氮掺杂的p型氧化锌层。
本申请中的半导体材料是通过在衬底的上表面生长的金属层液态金属层，并在液态金属层上表面生长缓冲层以及在缓冲层的上表面生长半导体层得到的，使得半导体材料的缺陷密度降低，表面平整度提升，受主激活能降低，导电性能好。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本申请所提供的高质量低电阻率的半导体材料及其生长方法进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (10)

1.一种高质量低电阻率的半导体材料生长方法，其特征在于，包括：
在衬底的上表面生长液态金属层；
在所述液态金属层的上表面生长缓冲层；
在所述缓冲层的上表面生长半导体层。
2.如权利要求1所述的高质量低电阻率的半导体材料生长方法，其特征在于，所述在衬底的上表面生长液态金属层之前，还包括：
使用三氯乙烯、丙酮、乙醇分别清洗所述衬底；
使用氮气吹干清洗后的所述衬底。
3.如权利要求1或2所述的高质量低电阻率的半导体材料生长方法，其特征在于，所述在衬底的上表面生长液态金属层包括：
控制镓源的温度在1000℃～1200℃之间，利用等离子体辅助外延方法在所述衬底的上表面生长液态镓层；
或者，控制锌源的温度在200℃～250℃之间，利用等离子体辅助外延方法在所述衬底的上表面生长液态锌层。
4.如权利要求3所述的高质量低电阻率的半导体材料生长方法，其特征在于，所述在所述液态金属层的上表面生长缓冲层包括：
控制镓源的温度在1000℃～1200℃之间，氮气的流量在4×10-7Torr～5.2×10-7Torr之间，利用利用等离子体辅助外延方法在所述液态镓层的上表面生长氮化镓缓冲层；
或者，控制锌源的温度在200℃～250℃之间，氧气的流量在0.5sccm～1.5sccm之间，利用利用等离子体辅助外延方法在所述液态锌层的上表面生长氧化锌缓冲层。
5.如权利要求4所述的高质量低电阻率的半导体材料生长方法，其特征在于，所述在所述缓冲层的上表面生长半导体层包括：
控制镓源的温度在1000℃～1200℃之间，氮气的流量在4×10-7Torr～5.2×10-7Torr之间，镁源的温度在330℃～350℃之间，在所述氮化镓缓冲层的上表面生长镁掺杂的p型氮化镓层；
或者，控制锌源的温度在200℃～250℃之间，氧气的流量在0.5sccm～1.5sccm之间，氮气的流量在0.05sccm～0.2sccm之间，在所述氧化锌缓冲层的上表面生长氮掺杂的p型氧化锌层。
6.一种高质量低电阻率的半导体材料，其特征在于，包括：
衬底；
位于所述衬底上表面的缓冲层；所述缓冲层通过生长在所述衬底上表面的液态金属层的上表面得到；
位于所述缓冲层上表面的半导体层。
7.如权利要求6所述的高质量低电阻率的半导体材料，其特征在于，所述衬底为氮化镓衬底或者蓝宝石衬底。
8.如权利要求7所述的高质量低电阻率的半导体材料，其特征在于，所述液态金属层为液态镓层或者液态锌层。
9.如权利要求8所述的高质量低电阻率的半导体材料，其特征在于，所述半导体层为镁掺杂的p型氮化镓层或者氮掺杂的p型氧化锌层。
10.如权利要求8所述的高质量低电阻率的半导体材料，其特征在于，所述缓冲层为氮化镓缓冲层或者氧化锌缓冲层。
CN202010996774.XA 2020-09-21 2020-09-21 一种高质量低电阻率的半导体材料及其生长方法 Pending CN112071743A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010996774.XA CN112071743A (zh) 2020-09-21 2020-09-21 一种高质量低电阻率的半导体材料及其生长方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010996774.XA CN112071743A (zh) 2020-09-21 2020-09-21 一种高质量低电阻率的半导体材料及其生长方法

Publications (1)

Publication Number Publication Date
CN112071743A true CN112071743A (zh) 2020-12-11

Family

ID=73682191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010996774.XA Pending CN112071743A (zh) 2020-09-21 2020-09-21 一种高质量低电阻率的半导体材料及其生长方法

Country Status (1)

Country Link
CN (1) CN112071743A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503590B (en) * 2001-04-27 2002-09-21 Highlink Technology Corp Manufacturing method for buffer layer of light emitting semiconductor devices
CN1467863A (zh) * 2002-06-10 2004-01-14 松下电器产业株式会社 半导体晶片、半导体装置及其制造方法
CN1652299A (zh) * 2004-02-04 2005-08-10 中国科学院半导体研究所 在硅衬底上生长无裂纹ⅲ族氮化物薄膜的方法
US20060180077A1 (en) * 2003-03-19 2006-08-17 Jun Suda Method of growing semiconductor crystal
CN102487074A (zh) * 2010-12-02 2012-06-06 富士通株式会社 化合物半导体器件及其制造方法
CN103515493A (zh) * 2012-06-19 2014-01-15 隆达电子股份有限公司 垂直式固态发光元件的制作工艺
CN104022179A (zh) * 2013-03-01 2014-09-03 台积太阳能股份有限公司 形成太阳能电池的缓冲层的方法和由此形成的太阳能电池
US20150111370A1 (en) * 2013-10-17 2015-04-23 Nanogan Limited Crack-free gallium nitride materials
CN105070804A (zh) * 2015-07-29 2015-11-18 山东浪潮华光光电子股份有限公司 一种以镓液滴作为缓冲层外延GaN的结构及其制备方法
CN106601592A (zh) * 2016-12-22 2017-04-26 中国科学院理化技术研究所 一种光透半导体材料及其制备方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW503590B (en) * 2001-04-27 2002-09-21 Highlink Technology Corp Manufacturing method for buffer layer of light emitting semiconductor devices
US20020158258A1 (en) * 2001-04-27 2002-10-31 Jen-Inn Chyi Buffer layer of light emitting semiconductor device and method of fabricating the same
CN1467863A (zh) * 2002-06-10 2004-01-14 松下电器产业株式会社 半导体晶片、半导体装置及其制造方法
US20060180077A1 (en) * 2003-03-19 2006-08-17 Jun Suda Method of growing semiconductor crystal
CN1652299A (zh) * 2004-02-04 2005-08-10 中国科学院半导体研究所 在硅衬底上生长无裂纹ⅲ族氮化物薄膜的方法
CN102487074A (zh) * 2010-12-02 2012-06-06 富士通株式会社 化合物半导体器件及其制造方法
CN103515493A (zh) * 2012-06-19 2014-01-15 隆达电子股份有限公司 垂直式固态发光元件的制作工艺
CN104022179A (zh) * 2013-03-01 2014-09-03 台积太阳能股份有限公司 形成太阳能电池的缓冲层的方法和由此形成的太阳能电池
US20150111370A1 (en) * 2013-10-17 2015-04-23 Nanogan Limited Crack-free gallium nitride materials
CN105070804A (zh) * 2015-07-29 2015-11-18 山东浪潮华光光电子股份有限公司 一种以镓液滴作为缓冲层外延GaN的结构及其制备方法
CN106601592A (zh) * 2016-12-22 2017-04-26 中国科学院理化技术研究所 一种光透半导体材料及其制备方法

Similar Documents

Publication Publication Date Title
JP5033279B2 (ja) Ｐ型ドーパントを含有する酸化亜鉛膜およびその製造方法
US6342313B1 (en) Oxide films and process for preparing same
JP5708556B2 (ja) Ｉｉｉ族窒化物半導体素子及び窒化ガリウムエピタキシャル基板
Rugen-Hankey et al. Improvement to thin film CdTe solar cells with controlled back surface oxidation
Lee et al. A study of conduction of ZnO film/p-Si heterojunction fabricated by photoinduced electrodeposition under illumination
US7842539B2 (en) Zinc oxide semiconductor and method of manufacturing the same
US20100072518A1 (en) Semiconductor devices and methods of fabricating same
Bayhan et al. Electrical characterization of vacuum-deposited n-CdS/p-CdTe heterojunction devices
Zhang et al. Properties of ZnO thin films grown on Si substrates by MOCVD and ZnO/Si heterojunctions
JP2005538561A (ja) 半導体の光導電特性を改善する方法及び改善された光導電特性を有する半導体を製造する方法
CN112071743A (zh) 一种高质量低电阻率的半导体材料及其生长方法
Kim et al. Measurement and control of ion‐doping‐induced defects in cadmium telluride films
Yang et al. Structural, surface, and electrical properties of nitrogen ion implanted ZnTe epilayers
KR20100034058A (ko) 화합물 반도체 기판, 화합물 반도체 기판의 제조 방법 및 반도체 디바이스
Yao et al. Photovoltaic effect in Ge nanocrystals/c-silicon heterojunctions devices
Marathe et al. A model to study the effect of selective anodic oxidation on ultrathin gate oxides
JP4048316B2 (ja) 単結晶シリコン基板上の酸化亜鉛単結晶膜の製造方法及び製造装置並びに積層構造
RU2399986C1 (ru) СПОСОБ ИЗГОТОВЛЕНИЯ ПРОЗРАЧНОЙ ОМИЧЕСКОЙ КОНТАКТНОЙ СТРУКТУРЫ BeO/Au/BeO/p-GaN
Shiojima Characterization of Metal/GaN Schottky Contacts-Review from the Early Days
Akazawa et al. Effects of Long-Term Low-Temperature Annealing on Lightly Mg-Implanted GaN
Chang et al. ITO/Homoepitaxial ZnSe/ITO MSM sensors with thermal annealing
JP2002151719A (ja) 薄膜太陽電池およびその製造方法
JP5547989B2 (ja) ＺｎＯ系半導体素子の製造方法
Slimi et al. Effects of thickness on 1/f noise of Co and In co-doped ZnO
US20170104127A1 (en) ZnO-CONTAINING SEMICONDUCTOR STRUCTURE AND MANUFACTURE THEREOF

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201211