CN102487074A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN102487074A
CN102487074A CN2011104028271A CN201110402827A CN102487074A CN 102487074 A CN102487074 A CN 102487074A CN 2011104028271 A CN2011104028271 A CN 2011104028271A CN 201110402827 A CN201110402827 A CN 201110402827A CN 102487074 A CN102487074 A CN 102487074A
Authority
CN
China
Prior art keywords
layer
compound semiconductor
initiation
semiconductor device
iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011104028271A
Other languages
English (en)
Other versions
CN102487074B (zh
Inventor
石黑哲郎
山田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102487074A publication Critical patent/CN102487074A/zh
Application granted granted Critical
Publication of CN102487074B publication Critical patent/CN102487074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Rectifiers (AREA)

Abstract

一种化合物半导体器件及其制造方法,该器件包括:基底;初始层,形成在基底的上方;以及核心层,形成在初始层的上方且包含III-V族化合物半导体。初始层是核心层中所包含的III-V族化合物半导体的III族原子的层。本发明可降低形成裂痕的可能性和/或可以防止形成裂痕,并使更高的电子迁移率变得可实现。

Description

化合物半导体器件及其制造方法
相关申请的交叉引用
本申请基于在2010年12月2日提交的申请号为2010-269663的在先日本专利申请并要求该申请的优先权,其全部内容通过引用的方式并入此处。
技术领域
本公开文本的实施例涉及一种化合物半导体器件及其制造方法。
背景技术
已经开发出了这样一种化合物半导体器件,其中在基底的上方形成有氮化镓(GaN)层和氮化铝镓(AlGaN)层,并且GaN层用作电子传输层。一种这样的化合物半导体器件包括GaN基高电子迁移率晶体管(HEMT)。
GaN具有优良的电气特性。例如,由于GaN具有高饱和电子速率和宽带隙,因而其具有高击穿电压特性。GaN还具有纤维锌矿(wurtzite)晶体结构和沿平行于c轴的<0001>方向的极性。而且,利用GaN层和AlGaN层的异质结构,由于两个层的晶格变形而在AlGaN层中感生压电极化,结果在GaN层与AlGaN之间的界面处产生了高浓度的二维电子气(2DEG)。由于上述原因,作为高频器件和用于电力的器件的材料,GaN已备受关注。
在GaN基HEMT的制造过程中,通过金属有机气相外延(MOVPE)方法形成诸如GaN层、AlGaN层以及氮化铝(AlN)层等的化合物半导体层。然而,不同材料的化合物半导体层之间以及化合物半导体层与基底之间的晶格常数不同,使得变形随着化合物半导体层变厚而增大,这样,在化合物半导体层中可能形成裂痕。因此,难以形成具有适当厚度以提供理想特性的化合物半导体层。
考虑到这些问题,存在这样一种已知结构,其中缓冲层设置在基底和电子传输层之间。例如,存在这样的结构,其中构成缓冲层的AlGaN的铝(Al)含量从底部起连续增加。在这种结构中,由于所述缓冲层,变形减小。
然而,即使在包括上述提及的缓冲层的现有GaN基HEMT中,也常常在化合物半导体层中发现裂痕。
在国际公开第WO2004/066393号和未审查的日本专利申请公开第2007-258406号中公开了相关技术。
发明内容
为了解决现有技术的问题,根据本发明的一个方案,一种化合物半导体器件包括:基底;初始层,在基底的上方形成;以及核心层,在初始层的上方形成且包含III-V族化合物半导体。初始层是核心层中所包含的III-V族化合物半导体的III族原子的层。
根据本发明的另一个方案,一种化合物半导体器件包括:基底;成核层,在基底的上方形成;缓冲层,在成核层的上方形成;电子传输层,在缓冲层的上方形成;以及电子供应层,在电子传输层的上方形成。成核层和电子传输层中的至少一个包括初始层和核心层,该核心层在初始层的上方形成且包含III-V族化合物半导体。初始层是核心层中所包含的III-V族化合物半导体的III族原子的层。
根据本发明的又一个方案,一种化合物半导体器件的制造方法包括:在基底的上方形成初始层;以及在初始层的上方形成包含III-V族化合物半导体的核心层。初始层是核心层中所包含的III-V族化合物半导体的III族原子的层。
根据本发明的再一个方案,一种化合物半导体器件的制造方法包括:在基底的上方形成成核层;在成核层的上方形成缓冲层;在缓冲层的上方形成电子传输层;以及在电子传输层的上方形成电子供应层。成核层和电子传输层中的至少一个包括初始层和核心层,该核心层在初始层的上方形成且包含III-V族化合物半导体。初始层是核心层中所包含的III-V族化合物半导体的III族原子的层。
本发明可降低形成裂痕的可能性和/或可以防止形成裂痕,并使更高的电子迁移率变得可实现。
本发明的目的和优点将至少通过权利要求中特别指出的元件、特征以及组合来实现和获得。
应当理解,前述的大致描述和随后的详细描述都是示例性和解释性的,并不是对如同权利要求所要求保护的本发明的限制。
附图说明
图1A和图1B为示出根据第一实施例的化合物半导体器件的制造方法的剖视图;
图2A和图2B为示出根据第二实施例的GaN基HEMT的结构的示意图;
图3A至图3E为示出根据第二实施例的GaN基HEMT的制造方法的剖视图;
图4为示出第二实施例的变型的剖视图;
图5为示出高功率放大器的外型的示意图;
图6A示出了功率因数校正(PFC)电路;以及
图6B示出了电源器件。
具体实施方式
通过针对在包括各种缓冲层的化合物半导体器件中的化合物半导体层中为何会形成裂痕所进行的广泛研究,本发明的发明人发现了以下事实。更具体地,由于基底与成核层之间以及缓冲层与电子传输层之间的晶格常数不同,因而引起变形,从而形成了裂痕。
以下将参照附图来详细描述实施例。
下面来描述第一实施例。图1A和图1B为示出根据第一实施例的化合物半导体器件的制造方法的剖视图。
在第一实施例中,如图1A所示,初始层2在基底1的上方形成。对于基底1,例如,可以使用硅(Si)基底、碳化硅(SiC)基底、蓝宝石基底(sapphiresubstrate)、GaN基底等。而且,各种化合物半导体层可以在上述基底的上方形成。在初始层2形成之后,核心层3在初始层2的上方形成。核心层3包含III-V族化合物半导体,例如,AlN、GaN或AlGaN。例如,初始层2是核心层3中所包含的III-V族化合物半导体的III族原子的层(例如,Al层或Ga层)。
这样,在第一实施例中,在包含III-V族化合物半导体的核心层3形成之前,形成III族原子层作为初始层2。由于III族原子层具有比III-V族化合物半导体层更高的延展性,因而,由基底1与核心层3之间的晶格常数不同所引起的变形通过初始层2得到减轻。这样,核心层3不太可能具有裂痕。初始层2和核心层3的这种组合用于成核层和/或电子传输层(沟道层),使得可以减小形成裂痕的可能性和/或可以防止形成裂痕。
另外,当形成III族原子层和III-V族化合物半导体层时,III族原子层产生凹陷(pit)的可能性小于III-V族化合物半导体。这是因为在III-V族化合物半导体层的形成过程中,III族原子的迁移受到V族原子的限制;而在III族原子层的形成过程中,III族原子可能会进行迁移而不受到这种限制。因此,在本实施例中,初始层2不太可能具有凹陷,而且趋于更加平坦。在初始层2的上方形成的核心层3因此变得更加平坦。当将III族原子层应用于HEMT时,电子迁移率能够更高。
下面来描述第二实施例。图2A和图2B为示出根据第二实施例的GaN基HEMT(化合物半导体器件)的结构的示意图。
在第二实施例中,如图2A所示,在基底11的上方形成成核层12、缓冲层13、电子传输层14、电子供应层15以及覆盖层16。基底11例如是Si基底、SiC基底或蓝宝石基底。尤其优选使用高电阻材料以便减小电流泄漏到基底11的可能性和/或防止电流泄漏到基底11。
成核层12包括初始层12a和核心层12b。例如,初始层12a是Al层,而核心层12b是AlN层。例如,初始层12a具有大约2nm至3nm的厚度,核心层12b具有大约100nm至500nm(例如,300nm)的厚度。
对于缓冲层13,可以形成初始层13a、核心层13b、初始层13c以及核心层13d。例如,初始层13a是Al0.7Ga0.3层,核心层13b是Al0.7Ga0.3N层。例如,初始层13a具有大约2nm至3nm的厚度,而核心层13b具有大约200nm至1000nm的厚度。而且,初始层13c例如是Al0.3Ga0.7层,而核心层13d是Al0.3Ga0.7N层。例如,初始层13c具有大约2nm至3nm的厚度,而核心层13d具有大约200nm至1000nm的厚度。
电子传输层14可以包括初始层14a和核心层14b。例如,初始层14a是Ga层,而核心层14b是非掺杂的i-GaN层。初始层14a具有例如大约2nm至3nm的厚度,核心层14b具有例如大约500nm至2000nm(例如,1000nm)的厚度。
电子供应层15可以包括非掺杂的i-AlGaN层15a和n型AlGaN层15b。例如,i-AlGaN层15a具有大约1nm至30nm(例如,5nm)的厚度,而n-AlGaN层15b具有大约3nm至30nm(例如,15nm)的厚度。i-AlGaN层15a的Al含量和n-AlGaN层15b的Al含量优选为0.3或更少,使得可以减小由于晶格失配所引起的可结晶性降低的可能性和/或可以防止由于晶格失配所引起的可结晶性降低。例如,将大约1×1018cm-3至1×1020cm-3(例如,5×1018cm-3)的硅掺杂到n-AlGaN层15b中。
覆盖层16可以包括n型GaN层。覆盖层16具有例如2nm至20nm(例如,10nm)的厚度。例如,将大约1×1018cm-3至1×1020cm-3(例如,5×1018cm-3)的硅掺杂到覆盖层16中。
源极17s和漏极17d可以在覆盖层16的上方形成。例如,源极17s和漏极17d与覆盖层16进行欧姆接触。源极17s和漏极17d可以包括钛(Ti)膜和在Ti膜的上方形成的Al膜。钝化膜18在覆盖层的上方形成以便覆盖源极17s和漏极17d。例如,形成氮化硅膜作为钝化膜18。用于栅极的开口18a在源极17s与漏极17d之间的钝化膜18中形成。例如,通过开口18a与覆盖层16进行肖特基接触的栅极17g在钝化膜18的上方形成。栅极17g包括例如Ni膜和在Ni膜的上方形成的Au膜。钝化膜19在钝化膜18的上方形成以便覆盖栅极17g。例如,形成氮化硅膜作为钝化膜19。开口在钝化膜18和19中形成以连接至外部端子等。
基底11的布局(从表面方向看)例如是如图2B所示。栅极17g、源极17s以及漏极17d在平面图中的形状是梳状形式(comb-like form)。源极17s和漏极17d交替设置。更具体地,多个栅极17g共同连接栅极布线25g,多个源极17s共同连接源极布线25s,并且多个漏极17d共同连接漏极布线25d。栅极17g设置在源极17s和漏极17d之间。通过采用这种多指条(multifinger)栅极结构通常增大了输出。图2A所示的剖视图是沿图2B的线I-I的截面图。有源区30包括成核层12、缓冲层13以及电子传输层14。通过离子注入、台面刻蚀(mesa etching)等使围绕有源区30的区域为无源的。
这样,在第二实施例中,初始层12a在成核层12的核心层12b的下方形成。初始层14a在电子传输层14的核心层14b的下方形成。初始层12a具有比核心层12b更高的延展性,而初始层14a具有比核心层14b更高的延展性。因此,即使基底11与核心层12b之间的晶格常数存在不同,也可以通过初始层12a减小由于所述不同引起的变形。同样地,即使缓冲层13与核心层14b之间的晶格常数存在不同,也可以通过初始层14a减小由于所述不同引起的变形。这样,在核心层12b和14b中不太可能形成裂痕。另外,初始层13a在缓冲层13的核心层13b的下方形成,初始层13c在缓冲层13的核心层13d的下方形成。初始层13a具有比核心层13b更高的延展性,而初始层13c具有比核心层13d更高的延展性。这样,在核心层13b和13d中不太可能形成裂痕。
以下描述根据第二实施例的化合物半导体器件的制造方法。图3A至图3E为示出根据第二实施例的化合物半导体器件的制造方法的剖视图。
如图3A所示,在基底11的上方形成成核层12、缓冲层13、电子传输层14、电子供应层15以及覆盖层16。通过诸如MOVPE方法等的晶体生长方法形成成核层12、缓冲层13、电子传输层14、电子供应层15以及覆盖层16。通过使用所选择的源气体能够连续地形成这些层。例如,可以分别使用三甲基铝(TMA)和三甲基镓(TMG)作为铝源和镓源。例如,可以使用氨(NH3)作为氮源。例如,可以使用硅烷(SiH4)作为硅源,其中硅源为n型杂质。
在成核层12的形成过程中,例如,将TMA供应至反应腔数秒而不供应NH3,并且,将Al层生长到大约2nm至3nm作为初始层12a。然后,例如,供应NH3以便将AlN层生长到大约100nm至500nm作为核心层12b。初始层12a比核心层12b包含更多的III族原子。
在缓冲层13的形成过程中,例如,将TMA和TMG供应至反应腔数秒而不供应NH3,并且,将Al0.3Ga0.7层生长到大约2nm至3nm作为初始层13a。然后,例如,供应NH3以便将Al0.3Ga0.7N层生长到大约200nm至1000nm作为核心层13b。随后,停止供应NH3;增大TMA的流量;以及减小TMG的流量,这样,例如,将Al0.7Ga0.3层生长到大约2nm至3nm作为初始层13c。随后,重新开始供应NH3,从而,例如,将Al0.7Ga0.3N层生长到大约200nm至1000nm作为核心层13d。初始层13a比核心层13b包含更多的III族原子,初始层13c比核心层13d包含更多的III族原子。而且,缓冲层13的核心层(AlGaN层)不限于两层,而是可以是一层,或者三层或更多层。在每一个核心层中的Al含量可以有所不同。
在电子传输层14的形成过程中,例如,将TMG供应至反应腔数秒而不供应NH3,并且,将Ga层生长到大约2nm至3nm作为初始层14a。然后,例如,供应NH3以便将GaN层生长到大约500nm至2000nm作为核心层14b。初始层14a比核心层14b包含更多的III族原子。
在覆盖层16形成之后,如图3B所示,通过例如剥离(lift-off)技术在覆盖层16的上方形成源极17s和漏极17d。在源极17s和漏极17d的形成过程中,形成带有用于源极17s和漏极17d的开口的抗蚀剂图案,并且沉积Ti和Al。然后,将位于抗蚀剂图案上方的Ti和Al与抗蚀剂图案一起去除,并且在氮气气氛中、在400℃至1000℃(例如,600℃)用热进行处理以建立欧姆接触。
如图3C所示,钝化膜18在覆盖层16的上方形成以便覆盖源极17s和漏极17d。通过例如等离子体化学气相沉积(CVD)方法形成氮化硅膜作为钝化膜18。
随后,在用于开口18a的预定位置处,抗蚀剂图案形成有开口。然后,基于抗蚀剂图案进行蚀刻,并且,如图3D所示,开口18a在钝化膜18中形成。然后,通过剥离技术,经由钝化膜18的上方的开口18a形成与覆盖层16进行接触的栅极17g。在栅极17g的形成过程中,将用于形成开口18a的抗蚀剂图案去除。然后,形成新的抗蚀剂图案以便提供用于栅极17g的开口,并且沉积Ni和Au。随后,将位于抗蚀剂图案上方的Ni和Au与抗蚀剂图案一起去除。
然后,如图3E所示,钝化膜19在钝化膜18的上方形成以便覆盖栅极17g。例如,对于钝化膜19,通过等离子体CVD方法形成氮化硅膜。
而且,形成栅极布线25g以便共同连接多个栅极17g,形成源极布线25s以便共同连接多个源极17s,并且形成漏极布线25d以便共同连接多个漏极17d(参见图2B)。结果是,能够获得如图2A和图2B所示的GaN基HEMT。
在本方法中,在成核层12的形成过程中,例如,形成Al层作为初始层12a,然后形成AlN层作为核心层12b。因此,可以形成具有较少凹陷的初始层12a,这样,使在初始层12a的上方形成的核心层12b处的凹陷最小化,并且还提供基本上平坦的核心层12b。类似地,在核心层14b的形成过程中,形成Ga层作为初始层14a,并且在初始层14a的上方形成GaN层作为核心层14b。因此,可以形成具有较少凹陷的初始层14a,这样,使在初始层14a的上方形成的核心层14b中的凹陷减小和/或最小化,并且还提供基本上平坦的核心层14b。因此,更高的电子迁移率变得可实现。在缓冲层13的形成过程中,形成Al0.3Ga0.7层作为初始层13a,并且在初始层13a的上方形成Al0.3Ga0.7N层作为核心层13b。另外,形成Al0.7Ga0.3层作为初始层13c,并且在初始层13c的上方形成Al0.7Ga0.3N层作为核心层13d。结果是,可以形成具有较少凹陷的初始层13a和13c,这样,提供了基本上平坦的核心层13b和13d。
而且,如图4所示,通过在覆盖层16中提供用于源极17s和漏极17d的开口,源极17s和漏极17d可以形成为与n-AlGaN层15b进行接触。这种情况下,部分覆盖层16可以残留在开口中,部分n-AlGaN层15b可以被去除。
而且,电阻器、电容器等可以安装在基底11的上方,这样提供了单片式微波集成电路(MMIC)。
这些实施例的GaN基HEMTs能够用作例如高功率放大器。图5示出了高功率放大器的外型。在本示例中,连接至源极的源极端子81s设置在封装的表面处。连接至栅极的栅极端子81g以及连接至漏极的漏极端子81d从封装的侧面延伸。
本实施例的GaN基HEMTs能够用作例如电源器件。图6A示出了功率因数校正(PFC)电路,图6B示出了包含图6A所示的PFC电路的服务器电源(电源器件)。
如图6A所示,PFC电路90包括连接至二极管桥91的电容器92,其中交流(AC)电源连接至该二极管桥91。扼流线圈93的一个端子连接至电容器92的一个端子。并且开关元件94的一个端子和二极管96的阳极连接至扼流线圈93的另一个端子。开关元件94等同于上述实施例中的HEMT,而所述的一个端子等同于HEMT的漏极。另外,开关元件94的另一个端子等同于HEMT的源极。电容器95的一个端子连接至二极管96的阴极。电容器92的另一个端子、开关元件94的另一个端子以及电容器95的另一个端子接地。直流(DC)电源在电容器95的两个端子之间输出。
如图6B所示,PFC电路90组成为服务器电源100等的一部分。
类似于服务器电源100,还能够构建以较高的速度运行的电源器件。与开关元件94相同的开关元件可以用于对电源或电子装置进行开关操作。而且,例如,该半导体器件能够用作用于诸如服务器的功率电路等全桥式功率电路的一部分。
在本实施例中,可以使用碳化硅(SiC)基底、蓝宝石基底、硅基底、GaN基底、GaAs基底等作为所述基底。所述基底可以是导电的、半绝缘的或绝缘的。
而且,栅极、源极以及漏极的结构不局限于上述实施例中所述。例如,电极可以具有单层结构。而且,这些电极的形成方法不局限于剥离法。只要获得了欧姆特性,则可以省略在源极和漏极形成之后所进行的热处理。另外,可以在栅极上进行热处理。
而且,每一层的厚度、材料等不局限于上述实施例中所述。例如,可以形成Ga层或AlGa层作为成核层的初始层,可以形成GaN层或AlGaN层作为核心层。而且,可以形成Al层或AlGa层作为电子传输层的初始层;以及可以形成AlN层或AlGaN层作为核心层。而且,可以形成Al层或Ga层作为缓冲层的初始层;以及可以形成AlN层或GaN层作为核心层。
本文所述的全部示例和条件性语言是为了教示性的目的,以帮助读者理解本发明以及发明人为了促进技术而贡献的概念,并应解释为不限制于这些具体描述的示例和条件。尽管已详细描述了根据本发明的方案的实施例,但应理解在不背离本发明的精神和范围的情况下可对其做出各种变化、替换以及更改。

Claims (18)

1.一种化合物半导体器件,包括:
基底;
初始层,形成在所述基底的上方;以及
核心层,形成在所述初始层的上方且包含III-V族化合物半导体,
其中,所述初始层是所述核心层中所包含的III-V族化合物半导体的III族原子的层。
2.根据权利要求1所述的化合物半导体器件,其中,所述初始层和所述核心层形成成核层。
3.根据权利要求2所述的化合物半导体器件,其中,所述初始层是Al层,所述核心层是AlN层。
4.根据权利要求1所述的化合物半导体器件,其中,所述初始层和所述核心层形成电子传输层。
5.根据权利要求4所述的化合物半导体器件,其中,所述初始层是Ga层,所述核心层是GaN层。
6.一种化合物半导体器件,包括:
基底;
成核层,形成在所述基底的上方;
缓冲层,形成在所述成核层的上方;
电子传输层,形成在所述缓冲层的上方;以及
电子供应层,形成在所述电子传输层的上方,
其中,所述成核层和所述电子传输层中的至少一个包括初始层和核心层,该核心层在所述初始层的上方形成且包含III-V族化合物半导体;以及
其中,所述初始层是所述核心层中所包含的III-V族化合物半导体的III族原子的层。
7.根据权利要求6所述的化合物半导体器件,其中,所述初始层是Al层、Ga层或AlGa层,所述核心层是AlN层、GaN层或AlGaN层。
8.根据权利要求6所述的化合物半导体器件,其中,所述缓冲层包括第二初始层和在所述第二初始层的上方形成且包含III-V族化合物半导体的第二核心层;并且其中,所述第二初始层是所述第二核心层中所包含的III-V族化合物半导体的III族原子的层。
9.根据权利要求6所述的化合物半导体器件,其中,所述基底是Si基底、SiC基底或蓝宝石基底。
10.一种化合物半导体器件的制造方法,包括:
在基底的上方形成初始层;以及
在所述初始层的上方形成包含III-V族化合物半导体的核心层,
其中,所述初始层是所述核心层中所包含的III-V族化合物半导体的III族原子的层。
11.根据权利要求10所述的化合物半导体器件的形成方法,其中,所述初始层和所述核心层形成成核层。
12.根据权利要求11所述的化合物半导体器件的形成方法,其中,所述初始层是Al层,所述核心层是AlN层。
13.根据权利要求10所述的化合物半导体器件的形成方法,其中,所述初始层和所述核心层形成电子传输层。
14.根据权利要求13所述的化合物半导体器件的形成方法,其中,所述初始层是Ga层,所述核心层是GaN层。
15.一种化合物半导体器件的制造方法,包括:
在基底的上方形成成核层;
在所述成核层的上方形成缓冲层;
在所述缓冲层的上方形成电子传输层;以及
在所述电子传输层的上方形成电子供应层,
其中,所述成核层和所述电子传输层中的至少一个包括初始层和核心层,该核心层在所述初始层的上方形成且包含III-V族化合物半导体;以及
其中,所述初始层是所述核心层中所包含的III-V族化合物半导体的III族原子的层。
16.根据权利要求15所述的化合物半导体器件的制造方法,其中,所述初始层是Al层、Ga层或AlGa层,所述核心层是AlN层、GaN层或AlGaN层。
17.根据权利要求15所述的化合物半导体器件的制造方法,其中,所述缓冲层包括第二初始层和在所述第二初始层的上方形成且包含III-V族化述缓冲层包括第二初始层和在所述第二初始层的上方形成且包含III-V族化合物半导体的第二核心层;并且其中,所述第二初始层是所述第二核心层中所包含的III-V族化合物半导体的III族原子的层。
18.根据权利要求15所述的化合物半导体器件的制造方法,其中,所述基底是Si基底、SiC基底或蓝宝石基底。
CN201110402827.1A 2010-12-02 2011-12-02 化合物半导体器件及其制造方法 Active CN102487074B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010269663A JP5707903B2 (ja) 2010-12-02 2010-12-02 化合物半導体装置及びその製造方法
JP2010-269663 2010-12-02

Publications (2)

Publication Number Publication Date
CN102487074A true CN102487074A (zh) 2012-06-06
CN102487074B CN102487074B (zh) 2015-02-25

Family

ID=46152545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110402827.1A Active CN102487074B (zh) 2010-12-02 2011-12-02 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US8476642B2 (zh)
JP (1) JP5707903B2 (zh)
CN (1) CN102487074B (zh)
TW (1) TWI563658B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071743A (zh) * 2020-09-21 2020-12-11 中国科学院长春光学精密机械与物理研究所 一种高质量低电阻率的半导体材料及其生长方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219058B2 (en) * 2010-03-01 2015-12-22 Infineon Technologies Americas Corp. Efficient high voltage switching circuits and monolithic integration of same
US8981380B2 (en) * 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
CN106415846B (zh) * 2014-06-13 2021-06-29 英特尔公司 通过层转移在反向极化衬底上的高电子迁移率晶体管制造工艺
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617298A (zh) * 2004-11-17 2005-05-18 金芃 准氮化铝和准氮化镓基生长衬底及在氮化铝陶瓷片上生长的方法
US20080176366A1 (en) * 2006-11-13 2008-07-24 Oki Electric Industry Co., Ltd. Method for fabricating AIGaN/GaN-HEMT using selective regrowth
CN101246902A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN101794815A (zh) * 2009-02-04 2010-08-04 富士通株式会社 化合物半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
TW503590B (en) * 2001-04-27 2002-09-21 Highlink Technology Corp Manufacturing method for buffer layer of light emitting semiconductor devices
WO2003050849A2 (en) * 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
TWI230978B (en) 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
US7491626B2 (en) * 2005-06-20 2009-02-17 Sensor Electronic Technology, Inc. Layer growth using metal film and/or islands
US7335924B2 (en) * 2005-07-12 2008-02-26 Visual Photonics Epitaxy Co., Ltd. High-brightness light emitting diode having reflective layer
WO2008027027A2 (en) * 2005-09-07 2008-03-06 Cree, Inc Transistor with fluorine treatment
JP4908886B2 (ja) 2006-03-23 2012-04-04 日本電信電話株式会社 半導体装置
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Dowaエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP5396911B2 (ja) * 2009-02-25 2014-01-22 富士通株式会社 化合物半導体装置及びその製造方法
JP2013513944A (ja) * 2009-12-11 2013-04-22 ナショナル セミコンダクター コーポレーション ガリウム窒化物又は他の窒化物ベースの半導体デバイスの裏側応力補償
JP2011138971A (ja) * 2009-12-29 2011-07-14 Sharp Corp エピタキシャルウェハ、それを用いたトランジスタ、発光素子、およびエピタキシャルウェハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617298A (zh) * 2004-11-17 2005-05-18 金芃 准氮化铝和准氮化镓基生长衬底及在氮化铝陶瓷片上生长的方法
US20080176366A1 (en) * 2006-11-13 2008-07-24 Oki Electric Industry Co., Ltd. Method for fabricating AIGaN/GaN-HEMT using selective regrowth
CN101246902A (zh) * 2008-03-24 2008-08-20 西安电子科技大学 InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
CN101794815A (zh) * 2009-02-04 2010-08-04 富士通株式会社 化合物半导体器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071743A (zh) * 2020-09-21 2020-12-11 中国科学院长春光学精密机械与物理研究所 一种高质量低电阻率的半导体材料及其生长方法

Also Published As

Publication number Publication date
JP5707903B2 (ja) 2015-04-30
JP2012119581A (ja) 2012-06-21
CN102487074B (zh) 2015-02-25
TW201227958A (en) 2012-07-01
TWI563658B (en) 2016-12-21
US20120138955A1 (en) 2012-06-07
US8476642B2 (en) 2013-07-02

Similar Documents

Publication Publication Date Title
CN103367426B (zh) 化合物半导体器件及其制造方法
TWI512972B (zh) 化合物半導體裝置及其製造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
KR101350092B1 (ko) 화합물 반도체 장치 및 그 제조 방법
KR101501825B1 (ko) 화합물 반도체 장치 및 그 제조 방법
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
TWI546957B (zh) 化合物半導體裝置及其製造方法
CN103715251A (zh) 化合物半导体器件及其制造方法
KR20130035173A (ko) 반도체 장치 및 그 제조 방법
CN103715249A (zh) 化合物半导体器件及其制造方法
US8426260B2 (en) Compound semiconductor device and method of manufacturing the same
CN103325823A (zh) 化合物半导体器件及其制造方法
CN103681833A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
KR101357526B1 (ko) 반도체 장치 및 그의 제조 방법
US10784367B2 (en) Semiconductor device and semiconductor device manufacturing method
CN102487074B (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
US20240047451A1 (en) Nitride-based semiconductor ic chip and method for manufacturing the same
JP2019114581A (ja) 化合物半導体装置及びその製造方法
JP2010010412A (ja) 半導体素子及びその製造方法
CN115997287B (zh) 氮化物基半导体ic芯片及其制造方法
JP6187167B2 (ja) 化合物半導体装置及びその製造方法
JP2021145050A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant