JPH09244553A - 光電子集積パッケージ - Google Patents
光電子集積パッケージInfo
- Publication number
- JPH09244553A JPH09244553A JP9063942A JP6394297A JPH09244553A JP H09244553 A JPH09244553 A JP H09244553A JP 9063942 A JP9063942 A JP 9063942A JP 6394297 A JP6394297 A JP 6394297A JP H09244553 A JPH09244553 A JP H09244553A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- mounting
- substrate
- pads
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 147
- 239000011159 matrix material Substances 0.000 claims abstract description 9
- 230000005693 optoelectronics Effects 0.000 claims description 42
- 239000004020 conductor Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 12
- 230000003213 activating effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 6
- 230000000007 visual effect Effects 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims 2
- 238000003491 array Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 23
- 239000011295 pitch Substances 0.000 description 19
- 239000010410 layer Substances 0.000 description 17
- 230000006870 function Effects 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229920000642 polymer Polymers 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- -1 poly (p-phenylene vinylene) Polymers 0.000 description 4
- 239000012780 transparent material Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 229920003023 plastic Polymers 0.000 description 3
- 229920000553 poly(phenylenevinylene) Polymers 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 210000001747 pupil Anatomy 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229920000265 Polyparaphenylene Polymers 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052791 calcium Inorganic materials 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000010433 feldspar Substances 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 239000002991 molded plastic Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- VEUMBMHMMCOFAG-UHFFFAOYSA-N 2,3-dihydrooxadiazole Chemical compound N1NC=CO1 VEUMBMHMMCOFAG-UHFFFAOYSA-N 0.000 description 1
- OGGKVJMNFFSDEV-UHFFFAOYSA-N 3-methyl-n-[4-[4-(n-(3-methylphenyl)anilino)phenyl]phenyl]-n-phenylaniline Chemical group CC1=CC=CC(N(C=2C=CC=CC=2)C=2C=CC(=CC=2)C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C=C(C)C=CC=2)=C1 OGGKVJMNFFSDEV-UHFFFAOYSA-N 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- XZCJVWCMJYNSQO-UHFFFAOYSA-N butyl pbd Chemical compound C1=CC(C(C)(C)C)=CC=C1C1=NN=C(C=2C=CC(=CC=2)C=2C=CC=CC=2)O1 XZCJVWCMJYNSQO-UHFFFAOYSA-N 0.000 description 1
- 229910052792 caesium Inorganic materials 0.000 description 1
- TVFDJXOCXUVLDH-UHFFFAOYSA-N caesium atom Chemical compound [Cs] TVFDJXOCXUVLDH-UHFFFAOYSA-N 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- VBVAVBCYMYWNOU-UHFFFAOYSA-N coumarin 6 Chemical compound C1=CC=C2SC(C3=CC4=CC=C(C=C4OC3=O)N(CC)CC)=NC2=C1 VBVAVBCYMYWNOU-UHFFFAOYSA-N 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000007850 fluorescent dye Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical group [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/50—Constructional details
- H04N23/55—Optical parts specially adapted for electronic image sensors; Mounting thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Multimedia (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】
【課題】 協働して完全なイメージを生成する発光素子
（ＬＥＤ）１２のアレイ１５がその上に形成された発光
素子（ＬＥＤ）ディスプレイ・チップ１４を備えた光電
子集積パッケージを提供する。 【解決手段】 ＬＥＤ１２を行列に配置し、チップ１４
の外縁部に隣接する接続／取付パッド２２に接続する。
透明な取付基板３０に中央開口部３５を設ける。ドライ
バ基板５５に取付パッド３４を設け、取付基板３０上の
多数のパッド３３，３４にバンプ・ボンディングで接続
する。多数のドライバ回路５７をドライバ基板５５の端
子を介してＬＥＤに接続する。取付基板３０にレンズ６
０を、ＬＥＤディスプレイ・チップ１４とは反対側の表
面に、ＬＥＤ１２のアレイ１５の上にくるように取り付
け、完全なイメージを拡大するか、あるいは光学拡大シ
ステムの１つの要素として使用し、見やすい虚像を生成
する。
（ＬＥＤ）１２のアレイ１５がその上に形成された発光
素子（ＬＥＤ）ディスプレイ・チップ１４を備えた光電
子集積パッケージを提供する。 【解決手段】 ＬＥＤ１２を行列に配置し、チップ１４
の外縁部に隣接する接続／取付パッド２２に接続する。
透明な取付基板３０に中央開口部３５を設ける。ドライ
バ基板５５に取付パッド３４を設け、取付基板３０上の
多数のパッド３３，３４にバンプ・ボンディングで接続
する。多数のドライバ回路５７をドライバ基板５５の端
子を介してＬＥＤに接続する。取付基板３０にレンズ６
０を、ＬＥＤディスプレイ・チップ１４とは反対側の表
面に、ＬＥＤ１２のアレイ１５の上にくるように取り付
け、完全なイメージを拡大するか、あるいは光学拡大シ
ステムの１つの要素として使用し、見やすい虚像を生成
する。
Description
【０００１】
【産業上の利用分野】本発明は、協働するように接続さ
れた電気素子と光素子を含むパッケージに関し、さらに
詳しくは、光素子と電気回路機構内のドライバ回路とを
電気的に接続したパッケージに関する。
れた電気素子と光素子を含むパッケージに関し、さらに
詳しくは、光素子と電気回路機構内のドライバ回路とを
電気的に接続したパッケージに関する。
【０００２】
【従来の技術】一般に、半導体基板、つまり集積回路
は、印刷配線板などの上に実装され、基板を外部回路に
接続するための方法として受け入れられているのは、標
準的なワイヤ・ボンディング技術を使用するものであ
る。しかし、比較的大きいアレイの電気素子またはデバ
イスが形成された半導体基板を接続する場合、標準的な
ワイヤ・ボンディング技術は非常に困難になることがあ
る。例えば、比較的大きいアレイ（例えば１０，０００
個つまり１００個×１００個を超えるもの）の発光ダイ
オードをＰのピッチ（中心間の距離）で基板上に形成す
る場合、基板の周辺のボンディング・パッドのピッチは
２Ｐになる。これは、ボンド・パッド間の距離をできる
だけ大きくするために、行および列が、それぞれ１行お
き，および１列おきに反対側の外周の縁部まで形成され
るために生じる事実である。
は、印刷配線板などの上に実装され、基板を外部回路に
接続するための方法として受け入れられているのは、標
準的なワイヤ・ボンディング技術を使用するものであ
る。しかし、比較的大きいアレイの電気素子またはデバ
イスが形成された半導体基板を接続する場合、標準的な
ワイヤ・ボンディング技術は非常に困難になることがあ
る。例えば、比較的大きいアレイ（例えば１０，０００
個つまり１００個×１００個を超えるもの）の発光ダイ
オードをＰのピッチ（中心間の距離）で基板上に形成す
る場合、基板の周辺のボンディング・パッドのピッチは
２Ｐになる。これは、ボンド・パッド間の距離をできる
だけ大きくするために、行および列が、それぞれ１行お
き，および１列おきに反対側の外周の縁部まで形成され
るために生じる事実である。
【０００３】現時点では、ボンディング・パッドからの
ワイヤ・ボンディング配線のピッチは、４．８ミリイン
チが実現可能な最良の限度である。したがって、上述の
１００×１００の発光ダイオードのアレイの場合、発光
素子ディスプレイ・チップの周辺のボンディング・パッ
ドは、４．８ミリインチの最小ピッチを取り、ボンディ
ング・パッドは周辺の各縁部に沿ってそれぞれ５０個づ
つ配置される。アレイに含まれる素子が多ければ多いほ
ど、必要なボンディング・パッドの数は増加し、追加の
ボンディング・パッドを収容するために、周辺のサイズ
はさらに大きい率で増大する。つまり、ボンディング・
パッドの最小ピッチは４．８ミリインチなので、アレイ
のデバイスのピッチは、基板の大きさに関係なく、２．
４ミリインチ、つまり約６１ミクロンものの大きさにな
る。したがって、たとえ６１ミクロンより小さいデバイ
スを製造することが可能でも、ボンディング・パッドの
最小ピッチのために基板の周辺をそれより小さくするこ
とはできない。基板のサイズがワイヤ・ボンディング技
術の限界によって厳しく制限されることは、すぐに理解
することができる。
ワイヤ・ボンディング配線のピッチは、４．８ミリイン
チが実現可能な最良の限度である。したがって、上述の
１００×１００の発光ダイオードのアレイの場合、発光
素子ディスプレイ・チップの周辺のボンディング・パッ
ドは、４．８ミリインチの最小ピッチを取り、ボンディ
ング・パッドは周辺の各縁部に沿ってそれぞれ５０個づ
つ配置される。アレイに含まれる素子が多ければ多いほ
ど、必要なボンディング・パッドの数は増加し、追加の
ボンディング・パッドを収容するために、周辺のサイズ
はさらに大きい率で増大する。つまり、ボンディング・
パッドの最小ピッチは４．８ミリインチなので、アレイ
のデバイスのピッチは、基板の大きさに関係なく、２．
４ミリインチ、つまり約６１ミクロンものの大きさにな
る。したがって、たとえ６１ミクロンより小さいデバイ
スを製造することが可能でも、ボンディング・パッドの
最小ピッチのために基板の周辺をそれより小さくするこ
とはできない。基板のサイズがワイヤ・ボンディング技
術の限界によって厳しく制限されることは、すぐに理解
することができる。
【０００４】さらに、基板およびインタフェース回路機
構を単一のボード上に実装することは、一般的な慣行に
なっている。そこで生じる問題は、様々なコンポーネン
トを実装し、かつ接続するために、大量の表面面積が必
要になることである。
構を単一のボード上に実装することは、一般的な慣行に
なっている。そこで生じる問題は、様々なコンポーネン
トを実装し、かつ接続するために、大量の表面面積が必
要になることである。
【０００５】
【発明が解決しようとする課題】そこで、基板のサイズ
の限界を実質的に緩和することができ、かつ必要な表面
面積の量を減少することができる、配線および実装の構
造および技術が必要である。
の限界を実質的に緩和することができ、かつ必要な表面
面積の量を減少することができる、配線および実装の構
造および技術が必要である。
【０００６】したがって、本発明の目的は、電気接続に
よってサイズが制限されない光電子集積パッケージを提
供することである。
よってサイズが制限されない光電子集積パッケージを提
供することである。
【０００７】本発明の別の目的は、従来の集積パッケー
ジより実質的に小さい光電子集積パッケージを提供する
ことである。
ジより実質的に小さい光電子集積パッケージを提供する
ことである。
【０００８】本発明のさらに別の目的は、低コストの材
料を利用し、それによって製造コストを低下する光電子
集積パッケージを提供することである。
料を利用し、それによって製造コストを低下する光電子
集積パッケージを提供することである。
【０００９】本発明のさらに別の目的は、組立がより簡
単であり、したがって大量生産になじみやすい光電子集
積パッケージを提供することである。
単であり、したがって大量生産になじみやすい光電子集
積パッケージを提供することである。
【００１０】
【課題を解決するための手段】上記の問題およびその他
の問題は、協働して完全なイメージを生成する発光素子
のアレイを主表面の中央部分に形成した主表面を有する
発光素子ディスプレイ・チップを含む光電子集積パッケ
ージによって、実質的に解決され、かつ上記目的および
その他の目的も、これによって実現される。それぞれの
発光素子は、発光素子を活性化するための第１および第
２電極を有する。発光素子ディスプレイ・チップはさら
に、その外縁部に隣接する位置および主表面の中央部分
の外側に外部接続／取付パッドを具備し、発光素子の第
１電極を第１多数の外部接続／取付パッドに接続し、発
光素子の第２電極を第２多数の外部接続／実装パッドに
接続する。取付基板は主表面を有しており、かつ、発光
素子ディスプレイ・チップの主表面の中央部分における
完全なイメージと実質的に同一の広がりを持って基板を
貫通する中央開口部を設ける。さらに取付基板はそこに
形成された多数の導体を有し、それぞれの導体は、中央
開口部の縁に隣接した取付パッドから取付基板の主表面
上の接続パッドまで伸長する。取付基板は、不透明な成
形プラスチック，セラミック，シリコン，または発光素
子ディスプレイ・チップの熱膨脹係数（ＣＴＥ）に近い
熱膨張係数を持つその他の適切な不透明な材料によって
形成され、基板を貫通する中央開口部を設け、この開口
部の周囲にフレームとして導体を形成する。
の問題は、協働して完全なイメージを生成する発光素子
のアレイを主表面の中央部分に形成した主表面を有する
発光素子ディスプレイ・チップを含む光電子集積パッケ
ージによって、実質的に解決され、かつ上記目的および
その他の目的も、これによって実現される。それぞれの
発光素子は、発光素子を活性化するための第１および第
２電極を有する。発光素子ディスプレイ・チップはさら
に、その外縁部に隣接する位置および主表面の中央部分
の外側に外部接続／取付パッドを具備し、発光素子の第
１電極を第１多数の外部接続／取付パッドに接続し、発
光素子の第２電極を第２多数の外部接続／実装パッドに
接続する。取付基板は主表面を有しており、かつ、発光
素子ディスプレイ・チップの主表面の中央部分における
完全なイメージと実質的に同一の広がりを持って基板を
貫通する中央開口部を設ける。さらに取付基板はそこに
形成された多数の導体を有し、それぞれの導体は、中央
開口部の縁に隣接した取付パッドから取付基板の主表面
上の接続パッドまで伸長する。取付基板は、不透明な成
形プラスチック，セラミック，シリコン，または発光素
子ディスプレイ・チップの熱膨脹係数（ＣＴＥ）に近い
熱膨張係数を持つその他の適切な不透明な材料によって
形成され、基板を貫通する中央開口部を設け、この開口
部の周囲にフレームとして導体を形成する。
【００１１】組立中に、第１および第２多数の外部接続
／取付パッドが取付基板の取付パッドと電気的に接触
し、かつ発光素子ディスプレイ・チップの主表面の中央
部分における完全なイメージが、取付基板の主表面の中
央開口部と軸方向に整列してそれと実質的に同一の広が
りを持つ状態に、発光素子ディスプレイ・チップの主表
面を取付基板の主表面に取り付ける。
／取付パッドが取付基板の取付パッドと電気的に接触
し、かつ発光素子ディスプレイ・チップの主表面の中央
部分における完全なイメージが、取付基板の主表面の中
央開口部と軸方向に整列してそれと実質的に同一の広が
りを持つ状態に、発光素子ディスプレイ・チップの主表
面を取付基板の主表面に取り付ける。
【００１２】第１主表面とその反対側の第２主表面を持
つドライバ基板を用意する。このドライバ基板に多数の
ドライバおよび制御回路を実装し、データ入力端子を設
け、データ入力端子に加えられたデータ信号に従って完
全なイメージが生成されるように発光素子を活性化する
ために、さらに制御信号出力端子を設けて発光素子の第
１および第２端子に接続する。
つドライバ基板を用意する。このドライバ基板に多数の
ドライバおよび制御回路を実装し、データ入力端子を設
け、データ入力端子に加えられたデータ信号に従って完
全なイメージが生成されるように発光素子を活性化する
ために、さらに制御信号出力端子を設けて発光素子の第
１および第２端子に接続する。
【００１３】好適な実施例では、接続／取付パッドの許
容ピッチを実質的に減少するために、発光素子ディスプ
レイ・チップの外部接続／取付パッドは、バンプ・ボン
ディング法により、取付基板の中央開口部の縁に隣接す
る取付パッドに接着する。また、実質的により小さい表
面面積に実質的により多数の接続パッドを設けることが
できるようにするため、取付基板の主表面の接続パッド
は、行と列のマトリックス状に配列する。
容ピッチを実質的に減少するために、発光素子ディスプ
レイ・チップの外部接続／取付パッドは、バンプ・ボン
ディング法により、取付基板の中央開口部の縁に隣接す
る取付パッドに接着する。また、実質的により小さい表
面面積に実質的により多数の接続パッドを設けることが
できるようにするため、取付基板の主表面の接続パッド
は、行と列のマトリックス状に配列する。
【００１４】
【実施例】本発明の特徴と考えられる新規な特徴につい
ては、請求の範囲に記載する。しかし、本発明自体は、
本発明のその他の特徴および利点と同様に、以下の詳細
な説明を添付の図面に照らして読むことにより、最もよ
く理解されるであろう。
ては、請求の範囲に記載する。しかし、本発明自体は、
本発明のその他の特徴および利点と同様に、以下の詳細
な説明を添付の図面に照らして読むことにより、最もよ
く理解されるであろう。
【００１５】この説明の過程で、本発明を図示する異な
る図面によって類似の要素を識別する場合は、類似した
番号を使用する。まず、図１について特定的に説明す
る。この図は、光学的に透明な基板１０の上に発光素子
のアレイ１５を設けて成る、この実施例の発光素子ディ
スプレイ・チップ１４を示す拡大平面図である。図を簡
素化するために、発光素子ディスプレイ・チップ１４お
よび光学的に透明な基板１０の代表的な部分だけが完成
されている。光学的に透明な基板１０は、多数の発光素
子１２が形成された主表面を有する。発光素子１２は、
有機／高分子ルミネセンス素子または発光ダイオードで
ある。以後、この開示を簡素化するために、「有機／高
分子」という用語は、「有機」と省略することにする。
本発明の発光素子ディスプレイ・チップ１４には、例え
ば液晶ディスプレイ（ＬＣＤ），発光ダイオード（ＥＬ
Ｄ），例えば垂直キャビティ面発光レーザ（ＶＣＳＥ
Ｌ）のような面発光レーザ，電界放出デバイス（ＦＥ
Ｄ）等をはじめとする様々な発光素子を利用することが
できることを理解すべきであるが、簡素化のため、この
説明では発光ダイオードを使用する。この実施例では、
各発光素子１２が画素を定義し、発光素子１２は行と列
に並んで配置され、活性化されると、協働して主表面１
１の中央部分１３に完全なイメージを生成する。各発光
素子１２は、活性化電位を与えるために、第１電極およ
び第２電極（後述）を備えている。
る図面によって類似の要素を識別する場合は、類似した
番号を使用する。まず、図１について特定的に説明す
る。この図は、光学的に透明な基板１０の上に発光素子
のアレイ１５を設けて成る、この実施例の発光素子ディ
スプレイ・チップ１４を示す拡大平面図である。図を簡
素化するために、発光素子ディスプレイ・チップ１４お
よび光学的に透明な基板１０の代表的な部分だけが完成
されている。光学的に透明な基板１０は、多数の発光素
子１２が形成された主表面を有する。発光素子１２は、
有機／高分子ルミネセンス素子または発光ダイオードで
ある。以後、この開示を簡素化するために、「有機／高
分子」という用語は、「有機」と省略することにする。
本発明の発光素子ディスプレイ・チップ１４には、例え
ば液晶ディスプレイ（ＬＣＤ），発光ダイオード（ＥＬ
Ｄ），例えば垂直キャビティ面発光レーザ（ＶＣＳＥ
Ｌ）のような面発光レーザ，電界放出デバイス（ＦＥ
Ｄ）等をはじめとする様々な発光素子を利用することが
できることを理解すべきであるが、簡素化のため、この
説明では発光ダイオードを使用する。この実施例では、
各発光素子１２が画素を定義し、発光素子１２は行と列
に並んで配置され、活性化されると、協働して主表面１
１の中央部分１３に完全なイメージを生成する。各発光
素子１２は、活性化電位を与えるために、第１電極およ
び第２電極（後述）を備えている。
【００１６】次に、図２について特定的に説明する。こ
の図は、光学的に透明な基板１０（この実施例の場合、
ガラス基板）上に形成された発光素子１２（この実施例
の場合、単一有機電界発光素子）を示す簡素化された拡
大断面図である。発光素子１２は、この特定の実施例で
はダイオードまたは発光素子１２の陽極として機能す
る、１層の導電性材料１８を含む。有機層１９／２０
は、一層以上の重合体または低分子量の有機化合物を含
む。これらの層を形成する有機材料は、適切な電気特性
と発光特性の組合せが得られるように選択され、様々な
組合せの正孔移動材料，電子移動材料，および発光材料
を使用することができる。例えば、この実施例の場合、
層１９は正孔移動層であり、層２０は発光電子移動層で
ある。層１９／２０の上部表面には第２層の導電性材料
２１が沈積され、この特定の実施例では、これを陰極と
して使用する。
の図は、光学的に透明な基板１０（この実施例の場合、
ガラス基板）上に形成された発光素子１２（この実施例
の場合、単一有機電界発光素子）を示す簡素化された拡
大断面図である。発光素子１２は、この特定の実施例で
はダイオードまたは発光素子１２の陽極として機能す
る、１層の導電性材料１８を含む。有機層１９／２０
は、一層以上の重合体または低分子量の有機化合物を含
む。これらの層を形成する有機材料は、適切な電気特性
と発光特性の組合せが得られるように選択され、様々な
組合せの正孔移動材料，電子移動材料，および発光材料
を使用することができる。例えば、この実施例の場合、
層１９は正孔移動層であり、層２０は発光電子移動層で
ある。層１９／２０の上部表面には第２層の導電性材料
２１が沈積され、この特定の実施例では、これを陰極と
して使用する。
【００１７】一般に、放出された光を透過させるため
に、陽極または陰極のどちらかが光学的に透明でなけれ
ばならない。この実施例の場合、導電層１８は、光学的
に透明なインジウム・すず酸化物（ＩＴＯ）で形成す
る。用途によっては、ＩＴＯの代わりに、非常に薄い金
属膜を透明な導体として使用することができる。また、
必要な電位を低くするために、陰極は一般に、仕事関数
の低い金属／導体，または少なくとも１つは仕事関数の
低いものを含む複数の金属／導体の組合せから形成され
る。この実施例では、不純物を大量に添加したダイアモ
ンドなどの低仕事関数の材料から陰極を形成するが、セ
シウム，カルシウムなどを組み込んだ導電性金属を陰極
に使用することもできる。発光素子ディスプレイ１４は
さらに、その外縁部に隣接する位置，および主表面１１
の中央部分１３の外側に、多数の外部接続／取付パッド
２２を備えている。図１に示すように、発光素子１２の
第１電極，例えば陽極は、多数の横方向の導体１６によ
って第１多数の外部接続／取付パッド２２に接続されて
画素の行を定義し、発光素子１２の第２電極，例えば陰
極は、縦方向の導体１７によって第２多数の外部接続／
取付パッド２２に接続されて画素の列を定義し、それに
よって発光素子１２のアドレス指定可能なアレイ１５を
形成する。
に、陽極または陰極のどちらかが光学的に透明でなけれ
ばならない。この実施例の場合、導電層１８は、光学的
に透明なインジウム・すず酸化物（ＩＴＯ）で形成す
る。用途によっては、ＩＴＯの代わりに、非常に薄い金
属膜を透明な導体として使用することができる。また、
必要な電位を低くするために、陰極は一般に、仕事関数
の低い金属／導体，または少なくとも１つは仕事関数の
低いものを含む複数の金属／導体の組合せから形成され
る。この実施例では、不純物を大量に添加したダイアモ
ンドなどの低仕事関数の材料から陰極を形成するが、セ
シウム，カルシウムなどを組み込んだ導電性金属を陰極
に使用することもできる。発光素子ディスプレイ１４は
さらに、その外縁部に隣接する位置，および主表面１１
の中央部分１３の外側に、多数の外部接続／取付パッド
２２を備えている。図１に示すように、発光素子１２の
第１電極，例えば陽極は、多数の横方向の導体１６によ
って第１多数の外部接続／取付パッド２２に接続されて
画素の行を定義し、発光素子１２の第２電極，例えば陰
極は、縦方向の導体１７によって第２多数の外部接続／
取付パッド２２に接続されて画素の列を定義し、それに
よって発光素子１２のアドレス指定可能なアレイ１５を
形成する。
【００１８】発光素子１２として上述の有機層１０／２
０の有機電界発光素子に使用可能な幾つかの材料例のリ
ストを、次に示す。単層の重合体の例を幾つか上げる
と、ポリ（ｐ−フェニレンビニレン）（ＰＰＶ）；ポリ
（ｐ−フェニレン）（ＰＰＰ）；およびポリ［２−メト
キシ，５−（２´−エチルヘキソキシ）１，４−フェニ
レンビニレン］（ＭＥＴＨ−ＰＰＶ）がある。正孔移動
層または上にリストした単層重合体の１つと低仕事関数
の金属陰極との間の電子移動電界発光層の一例として
は、８−ヒドロキシキノリン・アルミニウム（ＡＬＱ）
がある。電子移動材料の一例としては、２−（４−第三
ブチルフェニル）−５−（ｐ−ビフェニリル）−１，
３，４−オキサジアゾール（ブチル−ＰＢＤ）がある。
正孔移動材の例を幾つか上げると、４，４´−ビス［Ｎ
−フェニル−Ｎ−（３−メチルフェニル）アミノ］ビフ
ェニル（ＴＰＤ）；および１，１−ビス（４−ジ−ｐ−
トリアミノフェニル）シクロヘキサンがある。単層とし
て，または有機電荷移動層へのドーパントとして使用で
きる蛍光体の例としては、クマリン５４０，および様々
な蛍光染料がある。低仕事関数の金属の例としては、Ｍ
ｇ：Ｉｎ，Ｃａ，およびＭｇ：Ａｇがある。
０の有機電界発光素子に使用可能な幾つかの材料例のリ
ストを、次に示す。単層の重合体の例を幾つか上げる
と、ポリ（ｐ−フェニレンビニレン）（ＰＰＶ）；ポリ
（ｐ−フェニレン）（ＰＰＰ）；およびポリ［２−メト
キシ，５−（２´−エチルヘキソキシ）１，４−フェニ
レンビニレン］（ＭＥＴＨ−ＰＰＶ）がある。正孔移動
層または上にリストした単層重合体の１つと低仕事関数
の金属陰極との間の電子移動電界発光層の一例として
は、８−ヒドロキシキノリン・アルミニウム（ＡＬＱ）
がある。電子移動材料の一例としては、２−（４−第三
ブチルフェニル）−５−（ｐ−ビフェニリル）−１，
３，４−オキサジアゾール（ブチル−ＰＢＤ）がある。
正孔移動材の例を幾つか上げると、４，４´−ビス［Ｎ
−フェニル−Ｎ−（３−メチルフェニル）アミノ］ビフ
ェニル（ＴＰＤ）；および１，１−ビス（４−ジ−ｐ−
トリアミノフェニル）シクロヘキサンがある。単層とし
て，または有機電荷移動層へのドーパントとして使用で
きる蛍光体の例としては、クマリン５４０，および様々
な蛍光染料がある。低仕事関数の金属の例としては、Ｍ
ｇ：Ｉｎ，Ｃａ，およびＭｇ：Ａｇがある。
【００１９】発光素子１２は、光学的に透明な基板１０
の主表面１１の中央部分１３に、直径（Ｗ）約２０ミク
ロン未満、図示した実施例の場合は直径約１０ミクロン
に形成される。また、ピッチＰ、つまり発光素子１２間
の中心距離は約３０ミクロン未満、この実施例の場合は
２０ミクロンである。発光素子ディスプレイ・チップ１
４の周縁に接続／取付パッド２２を完全に配置するため
に、接続／取付パッド２２は、一つおきの横方向の導体
１６および一つおきの縦方向の導体１７に取り付ける。
したがって、隣接する接続／取付パッド２２間に得られ
る空間は２Ｐとなり、この特定の実施例の場合は２０ミ
クロンとなる。
の主表面１１の中央部分１３に、直径（Ｗ）約２０ミク
ロン未満、図示した実施例の場合は直径約１０ミクロン
に形成される。また、ピッチＰ、つまり発光素子１２間
の中心距離は約３０ミクロン未満、この実施例の場合は
２０ミクロンである。発光素子ディスプレイ・チップ１
４の周縁に接続／取付パッド２２を完全に配置するため
に、接続／取付パッド２２は、一つおきの横方向の導体
１６および一つおきの縦方向の導体１７に取り付ける。
したがって、隣接する接続／取付パッド２２間に得られ
る空間は２Ｐとなり、この特定の実施例の場合は２０ミ
クロンとなる。
【００２０】次に、図３について特定的に説明する。こ
の図は、第１主表面およびその反対側の第２主表面を有
し、かつ中央開口部３５の輪郭を定める取付基板３０の
拡大平面図である。最も単純な実施例では、中央開口部
の輪郭を定める取付基板３０は、取付基板３０の熱膨張
係数（ＣＴＥ）を発光素子ディスプレイ・チップ１４の
熱膨張係数（ＣＴＥ）の近くまで低下するために、炭
素，シリカ，長石，窒化アルミニウム，および／または
当業界で使用されるその他の一般的に周知の充填剤など
の添加剤，またはより一般的に知られた充填剤を添加し
た、成形プラスチック，セラミック，またはシリコン材
などの不透明な平面状の材料から形成される。中央開口
部３５の大きさは発光素子１２のアレイ１５と実質的に
同じ大きさにして、発光素子ディスプレイ・チップ１４
が取付基板３０上に整列配置されたときに、発光素子１
２の協働によって生成される完全なイメージが中央開口
部を通して完全に見ることができるようにする。多数の
取付パッド３４は、発光素子ディスプレイ・チップ１４
が取付基板３０上に適切に整列配置されたときに、各取
付パッド３４が発光素子ディスプレイ・チップ１４の別
個の接続／取付パッド２２と接触するように、取付基板
３０の第１主表面の中央開口部３５の周縁に配置する。
多数の導体３１は、接続／取付パッド２２および取付パ
ッド３４を介して、発光素子１２の行および列を、取付
基板３０の第１主表面および外周部に配置された同様の
多数の接続パッド３３に接続する。
の図は、第１主表面およびその反対側の第２主表面を有
し、かつ中央開口部３５の輪郭を定める取付基板３０の
拡大平面図である。最も単純な実施例では、中央開口部
の輪郭を定める取付基板３０は、取付基板３０の熱膨張
係数（ＣＴＥ）を発光素子ディスプレイ・チップ１４の
熱膨張係数（ＣＴＥ）の近くまで低下するために、炭
素，シリカ，長石，窒化アルミニウム，および／または
当業界で使用されるその他の一般的に周知の充填剤など
の添加剤，またはより一般的に知られた充填剤を添加し
た、成形プラスチック，セラミック，またはシリコン材
などの不透明な平面状の材料から形成される。中央開口
部３５の大きさは発光素子１２のアレイ１５と実質的に
同じ大きさにして、発光素子ディスプレイ・チップ１４
が取付基板３０上に整列配置されたときに、発光素子１
２の協働によって生成される完全なイメージが中央開口
部を通して完全に見ることができるようにする。多数の
取付パッド３４は、発光素子ディスプレイ・チップ１４
が取付基板３０上に適切に整列配置されたときに、各取
付パッド３４が発光素子ディスプレイ・チップ１４の別
個の接続／取付パッド２２と接触するように、取付基板
３０の第１主表面の中央開口部３５の周縁に配置する。
多数の導体３１は、接続／取付パッド２２および取付パ
ッド３４を介して、発光素子１２の行および列を、取付
基板３０の第１主表面および外周部に配置された同様の
多数の接続パッド３３に接続する。
【００２１】取付パッド３４のピッチは、発光素子ディ
スプレイ・チップ１４の接続／取付パッド２２の離隔距
離２Ｐと等しいので、各取付パッド３４は、電気的な問
題を引き起こすことなく、最大限Ｐまでの大きさとする
ことができる。さらに、導体３１を扇形編出（ファンア
ウト）することにより、接続パッド３３を充分に大きく
構成し、電気的接触を容易にすることができる。例え
ば、発光素子１２のアレイ１５に４０，０００個の素子
（例えば２００×２００）が含まれ、各素子が１０ミク
ロンの直径および２０ミクロンのピッチＰの領域を有す
る場合、光学的に透明な基板１０の中央部分１３の領域
は、一辺が０．２インチ未満となる。この特定の実施例
では、光学的に透明な基板１０は、中央部分１３の一辺
を約０．２インチ、外周部の一辺を０．５インチに構成
する。したがって、取付基板３０の外周部の一辺に設け
る２００個の接続パッドは、約６０ミクロンのピッチを
取ることができる。
スプレイ・チップ１４の接続／取付パッド２２の離隔距
離２Ｐと等しいので、各取付パッド３４は、電気的な問
題を引き起こすことなく、最大限Ｐまでの大きさとする
ことができる。さらに、導体３１を扇形編出（ファンア
ウト）することにより、接続パッド３３を充分に大きく
構成し、電気的接触を容易にすることができる。例え
ば、発光素子１２のアレイ１５に４０，０００個の素子
（例えば２００×２００）が含まれ、各素子が１０ミク
ロンの直径および２０ミクロンのピッチＰの領域を有す
る場合、光学的に透明な基板１０の中央部分１３の領域
は、一辺が０．２インチ未満となる。この特定の実施例
では、光学的に透明な基板１０は、中央部分１３の一辺
を約０．２インチ、外周部の一辺を０．５インチに構成
する。したがって、取付基板３０の外周部の一辺に設け
る２００個の接続パッドは、約６０ミクロンのピッチを
取ることができる。
【００２２】次に、図４について特定的に説明する。こ
の図は、別の実施例の取付基板３０の一部切欠き拡大平
面図であり、この実施例では符号３０´を使用してい
る。図４の実施例では、図３に関連して説明した部分と
同様の部分は、同様の符号で示し、異なる実施例である
ことを示すためにプライム符号（´）を付加する。図３
に関連して説明したように、発光素子ディスプレイ・チ
ップ１４´を受容するために中央開口部３５´を配置
し、取付基板３０´の第１主表面に多数の導体３１´を
配置し、中央開口部３５の外縁から扇形編出させて多数
の接続パッド３３´に接触させる。接続パッド３３´
は、中央開口部３５´の周囲の第１主要面に行列配置す
る。図に示すように導体３１´が接続パッド３３´の間
を伸長するための充分な空間が得られるように、接続パ
ッド３３´は一般に、約２５ミリインチから５０ミリイ
ンチの範囲内のピッチで行列配置する。例えば、４０ミ
リインチのピッチで接続パッド３３´を行列配置する
と、０．２インチ×０．４インチの中央開口部３５´を
有する１インチ×１インチの基板に５００個以上の接続
パッド３３´を設けることができる。
の図は、別の実施例の取付基板３０の一部切欠き拡大平
面図であり、この実施例では符号３０´を使用してい
る。図４の実施例では、図３に関連して説明した部分と
同様の部分は、同様の符号で示し、異なる実施例である
ことを示すためにプライム符号（´）を付加する。図３
に関連して説明したように、発光素子ディスプレイ・チ
ップ１４´を受容するために中央開口部３５´を配置
し、取付基板３０´の第１主表面に多数の導体３１´を
配置し、中央開口部３５の外縁から扇形編出させて多数
の接続パッド３３´に接触させる。接続パッド３３´
は、中央開口部３５´の周囲の第１主要面に行列配置す
る。図に示すように導体３１´が接続パッド３３´の間
を伸長するための充分な空間が得られるように、接続パ
ッド３３´は一般に、約２５ミリインチから５０ミリイ
ンチの範囲内のピッチで行列配置する。例えば、４０ミ
リインチのピッチで接続パッド３３´を行列配置する
と、０．２インチ×０．４インチの中央開口部３５´を
有する１インチ×１インチの基板に５００個以上の接続
パッド３３´を設けることができる。
【００２３】少なくとも導体３１および接続パッド３３
については、金属層を例えばスパッタリングによって沈
積させる、標準的な薄膜メタライズ法を利用することが
できる。一般的なメタライズ・システムでは、ガラス基
板上の接着層として使用するため、スパッタリングによ
ってクロミウムを第１層として蒸着させる。クロミウム
の上に銅を第２層として蒸着させて所望の導体を設け、
銅の上に金層を形成し、それ以後の接続のための障壁お
よび接着層とする。メタライズは、アディティブ法また
はサブトラクティブ法のどちらでも行なうことができ、
技術上周知の様々な方法のどれかによってパターニング
またはエッチングを実行し、所望の最終構造を形成する
ことについては理解されよう。
については、金属層を例えばスパッタリングによって沈
積させる、標準的な薄膜メタライズ法を利用することが
できる。一般的なメタライズ・システムでは、ガラス基
板上の接着層として使用するため、スパッタリングによ
ってクロミウムを第１層として蒸着させる。クロミウム
の上に銅を第２層として蒸着させて所望の導体を設け、
銅の上に金層を形成し、それ以後の接続のための障壁お
よび接着層とする。メタライズは、アディティブ法また
はサブトラクティブ法のどちらでも行なうことができ、
技術上周知の様々な方法のどれかによってパターニング
またはエッチングを実行し、所望の最終構造を形成する
ことについては理解されよう。
【００２４】さらに、取付基板３０をプラスチックから
形成する場合、炭素，シリカ，窒化アルミニウム，長
石，および／または当業界で一般に使用されるその他の
周知の充填剤などの添加充填剤を利用することにより、
熱膨張係数（ＣＴＥ）を発光素子ディスプレイ・チップ
１４の熱膨張係数（ＣＴＥ）とほぼ等しくなるまで低下
すると、発光素子ディスプレイ・チップ１４は取付基板
３０にしっかりと接着され、周囲温度が変化しても生じ
る膨脹または収縮は実質的に同量となり、発光素子ディ
スプレイ・チップ１４が損傷しないですむ。また、発光
素子ディスプレイ・チップ１４と取付基板３０との間の
変化の量が、発光素子ディスプレイ・チップ１４を損傷
させるほど大きく構造物の動作温度範囲を超えなけれ
ば、膨脹／収縮のわずかな差は許容できることは、理解
されよう。
形成する場合、炭素，シリカ，窒化アルミニウム，長
石，および／または当業界で一般に使用されるその他の
周知の充填剤などの添加充填剤を利用することにより、
熱膨張係数（ＣＴＥ）を発光素子ディスプレイ・チップ
１４の熱膨張係数（ＣＴＥ）とほぼ等しくなるまで低下
すると、発光素子ディスプレイ・チップ１４は取付基板
３０にしっかりと接着され、周囲温度が変化しても生じ
る膨脹または収縮は実質的に同量となり、発光素子ディ
スプレイ・チップ１４が損傷しないですむ。また、発光
素子ディスプレイ・チップ１４と取付基板３０との間の
変化の量が、発光素子ディスプレイ・チップ１４を損傷
させるほど大きく構造物の動作温度範囲を超えなけれ
ば、膨脹／収縮のわずかな差は許容できることは、理解
されよう。
【００２５】ここで開示する３つの実施例の光電子パッ
ケージの構成要素の相対的位置の一部切欠き拡大図を、
図５，図６，および図７に示す。図１および図３（また
は図４）の構成要素および光電子パッケージの第１実施
例に含まれる追加構成要素の相対的位置を示す拡大斜視
図を、図５に示す。
ケージの構成要素の相対的位置の一部切欠き拡大図を、
図５，図６，および図７に示す。図１および図３（また
は図４）の構成要素および光電子パッケージの第１実施
例に含まれる追加構成要素の相対的位置を示す拡大斜視
図を、図５に示す。
【００２６】次に図５および図８について説明する。こ
れらは、光電子パッケージ５０の第１実施例を示す。組
立工程で、発光素子ディスプレイ・チップ１４をさかさ
まにして主表面１１を下に向け、発光素子ディスプレイ
・チップ１４が適切に整列配置されたときに、接続／取
付パッド２２がそれぞれ取付基板３０の別個の取付パッ
ド３４（図３参照）に接触するように、接続／取付パッ
ド２２を配置する。発光素子ディスプレイ・チップ１４
は、発光素子ディスプレイ・チップ１４を取付基板３０
に電気的および物理的に接続するために、接続／取付パ
ッド２２に沈積した接点材料（contacting material ）
のバンプ５４を有する。バンプ５４は比較的良導体の材
料で形成し、少なくとも部分的に溶融した後で硬化させ
ることにより、良い接続を形成することができる。この
目的に利用できる材料としては、金，銅，ソルダ（特に
高温ソルダ），導電性エポキシ樹脂等がある。直径２０
ミクロンの方形または丸形接続／取付パッドに、高さ８
０ミクロンまでのバンプを形成することができる。もっ
と小さいピッチの場合、１０ミクロンのピッチで直径５
ミクロンの銅バンプが、２０ミクロンの高さに形成され
たことがある。また、３０ミクロンのピッチで直径１５
ミクロンの金バンプが、３０ないし４５ミクロンの高さ
まで形成されたことがある。
れらは、光電子パッケージ５０の第１実施例を示す。組
立工程で、発光素子ディスプレイ・チップ１４をさかさ
まにして主表面１１を下に向け、発光素子ディスプレイ
・チップ１４が適切に整列配置されたときに、接続／取
付パッド２２がそれぞれ取付基板３０の別個の取付パッ
ド３４（図３参照）に接触するように、接続／取付パッ
ド２２を配置する。発光素子ディスプレイ・チップ１４
は、発光素子ディスプレイ・チップ１４を取付基板３０
に電気的および物理的に接続するために、接続／取付パ
ッド２２に沈積した接点材料（contacting material ）
のバンプ５４を有する。バンプ５４は比較的良導体の材
料で形成し、少なくとも部分的に溶融した後で硬化させ
ることにより、良い接続を形成することができる。この
目的に利用できる材料としては、金，銅，ソルダ（特に
高温ソルダ），導電性エポキシ樹脂等がある。直径２０
ミクロンの方形または丸形接続／取付パッドに、高さ８
０ミクロンまでのバンプを形成することができる。もっ
と小さいピッチの場合、１０ミクロンのピッチで直径５
ミクロンの銅バンプが、２０ミクロンの高さに形成され
たことがある。また、３０ミクロンのピッチで直径１５
ミクロンの金バンプが、３０ないし４５ミクロンの高さ
まで形成されたことがある。
【００２７】１つの製造方法として、発光素子ディスプ
レイ・チップ１４に金のバンプを使用し、熱圧着ボンデ
ィングにより取付基板３０に接着する。発光素子ディス
プレイ・チップ１４を取付基板３０に接着した位置で、
パッケージをそれ以上組み立てる前に、発光素子ディス
プレイ・チップ１４を簡単に試験および／またはバーン
インすることができる。このように中間試験位置が得ら
れることにより、実装手順のコストおよび時間を実質的
に節約することができる。
レイ・チップ１４に金のバンプを使用し、熱圧着ボンデ
ィングにより取付基板３０に接着する。発光素子ディス
プレイ・チップ１４を取付基板３０に接着した位置で、
パッケージをそれ以上組み立てる前に、発光素子ディス
プレイ・チップ１４を簡単に試験および／またはバーン
インすることができる。このように中間試験位置が得ら
れることにより、実装手順のコストおよび時間を実質的
に節約することができる。
【００２８】発光素子ディスプレイ・チップ１４および
取付基板３０の他に、この特定の実施例には、第１表面
およびその反対側の第２表面を有する取付ボードまたは
ドライバ基板５５が含まれ、その第１主表面には多数の
ドライバおよび制御回路５７が実装される。ドライバお
よび制御回路５７は一般に、より小さい集積回路として
形成され、ワイヤ・ボンディングまたはバンプ・ボンデ
ィングによってドライバ基板５５の第１主表面の電気接
点に接続される。ドライバ基板５５は、例えば、ＦＲ４
などのような便利なプリント基板を使用し、Ｃ５ソル
ダ，ハンダ付け可能なめっき金属などの接点材料のバン
プ５１または接続ピン５２のいずれかを、反対側の第２
主表面に配置する。特定の用途によっては、ドライバ基
板５５は、ドライバおよび配線構成要素を全て集積した
単一半導体チップとすることができる。取付基板３０の
接続パッド３３のピッチは比較的大きい（または大きく
することができる）ので、この位置で比較的大きいバン
プ５１またはピン５２を利用することができる。
取付基板３０の他に、この特定の実施例には、第１表面
およびその反対側の第２表面を有する取付ボードまたは
ドライバ基板５５が含まれ、その第１主表面には多数の
ドライバおよび制御回路５７が実装される。ドライバお
よび制御回路５７は一般に、より小さい集積回路として
形成され、ワイヤ・ボンディングまたはバンプ・ボンデ
ィングによってドライバ基板５５の第１主表面の電気接
点に接続される。ドライバ基板５５は、例えば、ＦＲ４
などのような便利なプリント基板を使用し、Ｃ５ソル
ダ，ハンダ付け可能なめっき金属などの接点材料のバン
プ５１または接続ピン５２のいずれかを、反対側の第２
主表面に配置する。特定の用途によっては、ドライバ基
板５５は、ドライバおよび配線構成要素を全て集積した
単一半導体チップとすることができる。取付基板３０の
接続パッド３３のピッチは比較的大きい（または大きく
することができる）ので、この位置で比較的大きいバン
プ５１またはピン５２を利用することができる。
【００２９】光電子パッケージ５０の最後の追加構成要
素は、光学的拡大システムである。これは、発光素子デ
ィスプレイ・チップ１４およびドライバ基板５５とは反
対側で、取付基板３０の中央開口部３５の上にくるよう
に組み立てられた、少なくとも１つのレンズ６０を含
む。レンズ６０は、光学的に透明な基板１０に設けられ
た発光素子１２のアレイ１５によって生成される完全な
イメージを拡大して、見やすい虚像を生成する光学的拡
大システムの１つの要素として機能するように設計す
る。この特定の実施例では、レンズ６０は、取付基板３
０に成形した穴と協働する多数のスナップフィット突起
６４，何らかの便利な光学的に透明なエポキシ樹脂，中
央開口部３５への摩擦係合などにより、取付基板３０の
第２主表面に取り付けられ、取付基板３０の中央開口部
３５と軸方向に整列するように組み立てられる。この実
施例では、レンズ６０にスナップフィット突起を設け
て、様々な倍率および／または補正特性を持つレンズを
容易に交換できるようにする。
素は、光学的拡大システムである。これは、発光素子デ
ィスプレイ・チップ１４およびドライバ基板５５とは反
対側で、取付基板３０の中央開口部３５の上にくるよう
に組み立てられた、少なくとも１つのレンズ６０を含
む。レンズ６０は、光学的に透明な基板１０に設けられ
た発光素子１２のアレイ１５によって生成される完全な
イメージを拡大して、見やすい虚像を生成する光学的拡
大システムの１つの要素として機能するように設計す
る。この特定の実施例では、レンズ６０は、取付基板３
０に成形した穴と協働する多数のスナップフィット突起
６４，何らかの便利な光学的に透明なエポキシ樹脂，中
央開口部３５への摩擦係合などにより、取付基板３０の
第２主表面に取り付けられ、取付基板３０の中央開口部
３５と軸方向に整列するように組み立てられる。この実
施例では、レンズ６０にスナップフィット突起を設け
て、様々な倍率および／または補正特性を持つレンズを
容易に交換できるようにする。
【００３０】発光素子ディスプレイ・チップ１４を実装
した取付基板３０とドライバ基板５５との間の隙間に
は、アンダーフィル材（underfill material）を充填し
て、支持を設け、かつ光電子パッケージ５０をより頑丈
なパッケージにする。使用するアンダーフィル材は、便
利な材料であれば何でもよい。発光素子１２のアレイ１
５から成る発光素子ディスプレイ・チップ１５の形成に
利用される材料によっては、ドライバ基板５５に発光素
子ディスプレイ・チップ１４を受容するための穴を形成
することができ、発光素子ディスプレイ・チップのエッ
ジをドライバ基板５５に充分近づけて配置し、封止樹脂
（encapsulant ）のダムのように機能させることによ
り、発光素子ディスプレイ・チップ１４とドライバ基板
５５との間の隙間を開けたまま、つまり充填せずに残す
ことができる。こうすることにより、発光素子ディスプ
レイ・チップ１４とドライバ基板５５は物理的に付着し
合わず、膨脹係数が異なっても、ほとんどあるいは全く
影響がでない。場合によっては、光電子パッケージ５０
のレンズ６０と発光素子ディスプレイ・チップ１４との
間の隙間を、必要ならば屈折率が整合するゲルまたはエ
ポキシ樹脂などの光学的に透明な材料６３で封止すると
便利であり、また場合によっては、異なる封止材を隙間
に充填したり、あるいは充填せずに空隙として残してお
く方が、より便利であり、かつ費用も安価になる。
した取付基板３０とドライバ基板５５との間の隙間に
は、アンダーフィル材（underfill material）を充填し
て、支持を設け、かつ光電子パッケージ５０をより頑丈
なパッケージにする。使用するアンダーフィル材は、便
利な材料であれば何でもよい。発光素子１２のアレイ１
５から成る発光素子ディスプレイ・チップ１５の形成に
利用される材料によっては、ドライバ基板５５に発光素
子ディスプレイ・チップ１４を受容するための穴を形成
することができ、発光素子ディスプレイ・チップのエッ
ジをドライバ基板５５に充分近づけて配置し、封止樹脂
（encapsulant ）のダムのように機能させることによ
り、発光素子ディスプレイ・チップ１４とドライバ基板
５５との間の隙間を開けたまま、つまり充填せずに残す
ことができる。こうすることにより、発光素子ディスプ
レイ・チップ１４とドライバ基板５５は物理的に付着し
合わず、膨脹係数が異なっても、ほとんどあるいは全く
影響がでない。場合によっては、光電子パッケージ５０
のレンズ６０と発光素子ディスプレイ・チップ１４との
間の隙間を、必要ならば屈折率が整合するゲルまたはエ
ポキシ樹脂などの光学的に透明な材料６３で封止すると
便利であり、また場合によっては、異なる封止材を隙間
に充填したり、あるいは充填せずに空隙として残してお
く方が、より便利であり、かつ費用も安価になる。
【００３１】いずれの場合も、最良の結果を得るために
は、光学的に透明な材料６３およびレンズ６０は、実務
的に可能な限り近い屈折率で構成すべきであることは、
理解されたい。例えば、光学的に透明な材料６３とレン
ズ６０の屈折率が実質的に異なる場合、光が界面で反射
して発光素子ディスプレイ・チップ１４の方向に逆戻り
する傾向があり、光電子パッケージ５０の効率が低下す
る。一般に、光学的に透明な材料６３については約１．
５の屈折率が許容できることが、明らかにされている。
は、光学的に透明な材料６３およびレンズ６０は、実務
的に可能な限り近い屈折率で構成すべきであることは、
理解されたい。例えば、光学的に透明な材料６３とレン
ズ６０の屈折率が実質的に異なる場合、光が界面で反射
して発光素子ディスプレイ・チップ１４の方向に逆戻り
する傾向があり、光電子パッケージ５０の効率が低下す
る。一般に、光学的に透明な材料６３については約１．
５の屈折率が許容できることが、明らかにされている。
【００３２】したがって、光学的に透明な基板１０のよ
うに、ガラスなどの光学的に透明な基板の場合は、発光
素子１２のアレイ１５に対する追加的環境保護機能が得
られるという利点が加わる。また、取付基板３０には、
発光素子ディスプレイ・チップ１４の予め定められた熱
膨張係数（ＣＴＥ）と同一または非常に近い熱膨張係数
（ＣＴＥ）を持つプラスチック，セラミック，またはシ
リコンのような不透明な材料を利用できるので、この実
施例により熱サイクル寿命（thermal cyclinglife）の
実質的な向上が達成される。
うに、ガラスなどの光学的に透明な基板の場合は、発光
素子１２のアレイ１５に対する追加的環境保護機能が得
られるという利点が加わる。また、取付基板３０には、
発光素子ディスプレイ・チップ１４の予め定められた熱
膨張係数（ＣＴＥ）と同一または非常に近い熱膨張係数
（ＣＴＥ）を持つプラスチック，セラミック，またはシ
リコンのような不透明な材料を利用できるので、この実
施例により熱サイクル寿命（thermal cyclinglife）の
実質的な向上が達成される。
【００３３】図６は、図５と同様の構成要素から組み立
てた別の実施例の完全な光電子パッケージ５０´を示
す、図５と同様の拡大図である。図６の実施例では、図
５に関連して説明した部分と同様の部分は、同様の符号
で示し、異なる実施例であることを示すためにプライム
符号（´）を付加する。この実施例では、ドライバ基板
５５´は、基板を貫通する中央開口部を持つように形成
される。中心開口部の形成により、ドライバ基板５５´
を取付基板３０´の発光素子ディスプレイ・チップ１４
´を実装した面とは反対側の、レンズ６０´と同じ側
に、実装することができる。発光素子ディスプレイ・チ
ップ１４´によって生成される完全なイメージは、取付
基板３０´の中央開口部３５´を通過し、レンズ６０´
を通過し、さらにドライバ基板５５´に形成された中央
開口部を通過する。この特定の実施例では、取付基板３
０´にはさらに多数の電気的接続が形成されており、こ
こでは、発光素子ディスプレイ・チップ１４´とドライ
バおよび制御基板５７´を電気的に接続するための多数
の埋込みリードフレーム４３および／または多数のめっ
きスルーホール・ビア４４として示されている。発光素
子ディスプレイ・チップ１４´は、技術上周知のオーバ
モールド・パッド・アレイ・キャリア（ＯＭＰＡＣ）の
ような保護的オーバモールド５６を形成し、その内部に
形成された発光素子１２のアレイ１５を保護している。
てた別の実施例の完全な光電子パッケージ５０´を示
す、図５と同様の拡大図である。図６の実施例では、図
５に関連して説明した部分と同様の部分は、同様の符号
で示し、異なる実施例であることを示すためにプライム
符号（´）を付加する。この実施例では、ドライバ基板
５５´は、基板を貫通する中央開口部を持つように形成
される。中心開口部の形成により、ドライバ基板５５´
を取付基板３０´の発光素子ディスプレイ・チップ１４
´を実装した面とは反対側の、レンズ６０´と同じ側
に、実装することができる。発光素子ディスプレイ・チ
ップ１４´によって生成される完全なイメージは、取付
基板３０´の中央開口部３５´を通過し、レンズ６０´
を通過し、さらにドライバ基板５５´に形成された中央
開口部を通過する。この特定の実施例では、取付基板３
０´にはさらに多数の電気的接続が形成されており、こ
こでは、発光素子ディスプレイ・チップ１４´とドライ
バおよび制御基板５７´を電気的に接続するための多数
の埋込みリードフレーム４３および／または多数のめっ
きスルーホール・ビア４４として示されている。発光素
子ディスプレイ・チップ１４´は、技術上周知のオーバ
モールド・パッド・アレイ・キャリア（ＯＭＰＡＣ）の
ような保護的オーバモールド５６を形成し、その内部に
形成された発光素子１２のアレイ１５を保護している。
【００３４】図７は、図５および図６と同様の構成要素
から組み立てた別の実施例の完全な光電子パッケージ５
０''を示す、図５および図６と同様の拡大図である。図
７の実施例では、図５および図６に関連して説明した部
分と同様の部分は、同様の符号で示すが、異なる実施例
であることを示すために二重プライム符号（''）を使用
する。この実施例では、取付基板３０''を不透明なシリ
コン材で形成し、その上に多数の電気配線または導体３
１をパターン形成する。ドライバ基板５５´は、取付基
板３０''のレンズ６０''を実装した面とは反対側に実装
されている状態が図示されている。代替的に、ドライバ
基板５５''は、図６に関連して説明したように中央開口
部ができている状態に形成し、取付基板３０''のレンズ
６０''と同一面に取り付けることもできる。この場合、
取付基板３０''には、図６に関連して説明したように、
多数の埋込みリードフレームまたはめっきスルーホール
・ビアを形成しておくことになるであろう。取付基板３
０''は、レンズを取り付けるための階段状凹所（step r
ecess ）ができている状態に形成することができる。不
透明なシリコン材を用いて取付基板３０''を形成するこ
とは、本発明の光電子パッケージの製造コストを削減す
るのに役立つであろう。
から組み立てた別の実施例の完全な光電子パッケージ５
０''を示す、図５および図６と同様の拡大図である。図
７の実施例では、図５および図６に関連して説明した部
分と同様の部分は、同様の符号で示すが、異なる実施例
であることを示すために二重プライム符号（''）を使用
する。この実施例では、取付基板３０''を不透明なシリ
コン材で形成し、その上に多数の電気配線または導体３
１をパターン形成する。ドライバ基板５５´は、取付基
板３０''のレンズ６０''を実装した面とは反対側に実装
されている状態が図示されている。代替的に、ドライバ
基板５５''は、図６に関連して説明したように中央開口
部ができている状態に形成し、取付基板３０''のレンズ
６０''と同一面に取り付けることもできる。この場合、
取付基板３０''には、図６に関連して説明したように、
多数の埋込みリードフレームまたはめっきスルーホール
・ビアを形成しておくことになるであろう。取付基板３
０''は、レンズを取り付けるための階段状凹所（step r
ecess ）ができている状態に形成することができる。不
透明なシリコン材を用いて取付基板３０''を形成するこ
とは、本発明の光電子パッケージの製造コストを削減す
るのに役立つであろう。
【００３５】光学的に透明な基板１０上の発光素子１２
のアレイによって生成される完全なイメージは、人間の
目で適切に知覚（充分に理解）するには小さすぎるの
で、楽にかつ完全に見るためには、少なくとも１０倍に
拡大することが一般的に必要であることは理解された
い。レンズ６０は単レンズとし、外部システムによって
追加倍率を補うことができ、あるいはレンズ６０は完全
な拡大システムを含むこともできる。さらに、レンズ６
０は、ガラス，プラスチック，または当業界に周知のそ
の他の材料または方法で製作することができる。また、
用途によっては、レンズ６０を完全な外部拡大システム
にすることもでき、光電子パッケージ５０の一部として
物理的に取り付けなくてもよい。レンズ６０に組み込む
か、あるいは外部から適用することができる光学的拡大
の幾つかの例を、図９ないし図１１に図示し、以下で説
明する。
のアレイによって生成される完全なイメージは、人間の
目で適切に知覚（充分に理解）するには小さすぎるの
で、楽にかつ完全に見るためには、少なくとも１０倍に
拡大することが一般的に必要であることは理解された
い。レンズ６０は単レンズとし、外部システムによって
追加倍率を補うことができ、あるいはレンズ６０は完全
な拡大システムを含むこともできる。さらに、レンズ６
０は、ガラス，プラスチック，または当業界に周知のそ
の他の材料または方法で製作することができる。また、
用途によっては、レンズ６０を完全な外部拡大システム
にすることもでき、光電子パッケージ５０の一部として
物理的に取り付けなくてもよい。レンズ６０に組み込む
か、あるいは外部から適用することができる光学的拡大
の幾つかの例を、図９ないし図１１に図示し、以下で説
明する。
【００３６】図９について説明する。これは、小型虚像
ディスプレイ７０を示す、簡素化された略図である。小
型虚像ディスプレイ７０は、表面７２に画像を出すため
に、上述の光電子パッケージ５０の実施例と同様の画像
生成装置７１を含む。レンズ・システム７３によって表
わされる光学系は、小型虚像ディスプレイ７０の表面７
２から間隔をおいた位置関係に配置され、レンズ・シス
テム７３によって定義されるアパーチャ７８から間隔を
おいた目７７によって見ることのできる虚像を生成す
る。
ディスプレイ７０を示す、簡素化された略図である。小
型虚像ディスプレイ７０は、表面７２に画像を出すため
に、上述の光電子パッケージ５０の実施例と同様の画像
生成装置７１を含む。レンズ・システム７３によって表
わされる光学系は、小型虚像ディスプレイ７０の表面７
２から間隔をおいた位置関係に配置され、レンズ・シス
テム７３によって定義されるアパーチャ７８から間隔を
おいた目７７によって見ることのできる虚像を生成す
る。
【００３７】光電子パッケージおよび／またはその内部
に含まれる光生成装置のサイズが技術によって縮小され
ていくにつれて、拡大倍率をより大きくし、レンズ・シ
ステムをより小さくしていくことが要求される。
に含まれる光生成装置のサイズが技術によって縮小され
ていくにつれて、拡大倍率をより大きくし、レンズ・シ
ステムをより小さくしていくことが要求される。
【００３８】単レンズによって概略的に表わされたレン
ズ・システム７３は、表面７２から画像を受け取り、そ
れを予め定められた追加倍率に拡大するように、表面７
２から間隔を置いた位置関係に取り付ける。レンズ・シ
ステムは、焦点および追加倍率を調整できるようにした
ければ、そうすることができ、あるいは簡素化を図るた
めにハウジングに固定することもできることは、当然理
解されよう。
ズ・システム７３は、表面７２から画像を受け取り、そ
れを予め定められた追加倍率に拡大するように、表面７
２から間隔を置いた位置関係に取り付ける。レンズ・シ
ステムは、焦点および追加倍率を調整できるようにした
ければ、そうすることができ、あるいは簡素化を図るた
めにハウジングに固定することもできることは、当然理
解されよう。
【００３９】瞳距離とは、目７７がビューイング・アパ
ーチャ７８から離れて、しかも画像を適切に見ることの
できる距離のことであり、この距離を図９では“ｄ”で
示している。レンズ・システム７３の大きさのために、
瞳距離つまり距離ｄは画像を楽に見るのに充分であり、
この実施例の場合、必要ならば観察者が通常の眼鏡をか
けるのにも充分な長さである。改善された瞳距離のた
め、オペレータは通常の矯正レンズ（個人用眼鏡）をか
けることができ、焦点およびその他の調整機能の複雑さ
は軽減することができ、したがって、小型虚像ディスプ
レイ７０の構造は簡素化される。
ーチャ７８から離れて、しかも画像を適切に見ることの
できる距離のことであり、この距離を図９では“ｄ”で
示している。レンズ・システム７３の大きさのために、
瞳距離つまり距離ｄは画像を楽に見るのに充分であり、
この実施例の場合、必要ならば観察者が通常の眼鏡をか
けるのにも充分な長さである。改善された瞳距離のた
め、オペレータは通常の矯正レンズ（個人用眼鏡）をか
けることができ、焦点およびその他の調整機能の複雑さ
は軽減することができ、したがって、小型虚像ディスプ
レイ７０の構造は簡素化される。
【００４０】次に図１０について説明する。これは、別
の小型虚像ディスプレイを示す、簡素化された略図であ
る。導波路虚像ディスプレイ８０の場合、上述の光電子
パッケージ５０と同様の画像生成装置８１は、光導波路
に画像を提供するために光導波路８２の入口に取り付け
られている。光導波路８２は、一般に平行四辺形（側面
図）に形成され、対置する辺８３と８５，８４と８６の
長さが等しく平行であるが、隣接する辺に対して直角で
はない。辺８３は入口を定義し、画像生成装置８１の画
像から光線を、４つの辺全部によって定義される光路に
ほぼ沿って、隣接する辺８５の予め定められた領域に方
向付ける。３つの回折レンズ８７，８８，８９が、隣接
する辺８５，８４，８６の３つの予め定められた領域に
それぞれ配置され、拡大された虚像は辺８６の出口で見
ることができる。この特定の実施例は、全体としての大
きさが幾分縮小され、導波路内の材料の量が減少される
結果、重量および利用される材料が減少されるディスプ
レイを示している。
の小型虚像ディスプレイを示す、簡素化された略図であ
る。導波路虚像ディスプレイ８０の場合、上述の光電子
パッケージ５０と同様の画像生成装置８１は、光導波路
に画像を提供するために光導波路８２の入口に取り付け
られている。光導波路８２は、一般に平行四辺形（側面
図）に形成され、対置する辺８３と８５，８４と８６の
長さが等しく平行であるが、隣接する辺に対して直角で
はない。辺８３は入口を定義し、画像生成装置８１の画
像から光線を、４つの辺全部によって定義される光路に
ほぼ沿って、隣接する辺８５の予め定められた領域に方
向付ける。３つの回折レンズ８７，８８，８９が、隣接
する辺８５，８４，８６の３つの予め定められた領域に
それぞれ配置され、拡大された虚像は辺８６の出口で見
ることができる。この特定の実施例は、全体としての大
きさが幾分縮小され、導波路内の材料の量が減少される
結果、重量および利用される材料が減少されるディスプ
レイを示している。
【００４１】次に図１１について説明する。これは、別
の実施例の小型虚像ディスプレイを示す、簡素化された
略図である。この導波路虚像ディスプレイ９０では、側
面図がほぼ三角形の光導波路９１が利用されている。画
像を生成する、上述の光電子パッケージと同様の画像生
成装置９２は、光導波路９１の第１辺９３に取り付けら
れており、ここから放出された光線は光路に沿って、第
２辺９５に取り付けられた回折レンズ９４まで直接進行
する。光線はレンズ９４から、第３辺９７に取り付けら
れた回折レンズ９６に反射する。光線は次に回折レンズ
９６で反射され、辺９３の光導波路９１の出口に取り付
けられた最後の屈折レンズ９８を通過する。この屈折レ
ンズ９８は、導波路虚像ディスプレイ９０のビューイン
グ・アパーチャを定義する。この特定の実施例の場合、
導波路虚像ディスプレイ９０の辺は斜めに配置され、光
線が相互に直交する入口と出口をそれぞれ入って出てい
くようになっている。
の実施例の小型虚像ディスプレイを示す、簡素化された
略図である。この導波路虚像ディスプレイ９０では、側
面図がほぼ三角形の光導波路９１が利用されている。画
像を生成する、上述の光電子パッケージと同様の画像生
成装置９２は、光導波路９１の第１辺９３に取り付けら
れており、ここから放出された光線は光路に沿って、第
２辺９５に取り付けられた回折レンズ９４まで直接進行
する。光線はレンズ９４から、第３辺９７に取り付けら
れた回折レンズ９６に反射する。光線は次に回折レンズ
９６で反射され、辺９３の光導波路９１の出口に取り付
けられた最後の屈折レンズ９８を通過する。この屈折レ
ンズ９８は、導波路虚像ディスプレイ９０のビューイン
グ・アパーチャを定義する。この特定の実施例の場合、
導波路虚像ディスプレイ９０の辺は斜めに配置され、光
線が相互に直交する入口と出口をそれぞれ入って出てい
くようになっている。
【００４２】次に、図１２，１３，１４について説明す
る。これらの図は、本発明の別の小型虚像ディスプレイ
１００の正面、側面、および上面をそれぞれ示してい
る。本発明によって達成されるサイズの縮小の程度を示
唆するために、図１２，１３，１４は、ほぼ実物大の小
型虚像ディスプレイ１００を示している。小型虚像ディ
スプレイ１００は、光電子集積パッケージ１０２（パッ
ケージ５０に大体類似している）を含んでおり、この特
定の実施例の場合、このパッケージには１４４×２４０
個の画素が含まれる。各画素は、一辺が約２０ミクロン
に製作され、隣接画素間の中心距離は２０ミクロン以下
である。好適な実施例では、光電子集積パッケージ１０
２は、約１５ｆＬ未満の輝度を発生する。この非常に低
い輝度が可能であるのは、小型虚像ディスプレイ１００
が虚像を生成するからである。光電子集積パッケージ１
０２はレンズ・システムに搭載され、画像は約１５倍に
拡大され、約８．５”×１１”の用紙の大きさの虚像を
生成する。
る。これらの図は、本発明の別の小型虚像ディスプレイ
１００の正面、側面、および上面をそれぞれ示してい
る。本発明によって達成されるサイズの縮小の程度を示
唆するために、図１２，１３，１４は、ほぼ実物大の小
型虚像ディスプレイ１００を示している。小型虚像ディ
スプレイ１００は、光電子集積パッケージ１０２（パッ
ケージ５０に大体類似している）を含んでおり、この特
定の実施例の場合、このパッケージには１４４×２４０
個の画素が含まれる。各画素は、一辺が約２０ミクロン
に製作され、隣接画素間の中心距離は２０ミクロン以下
である。好適な実施例では、光電子集積パッケージ１０
２は、約１５ｆＬ未満の輝度を発生する。この非常に低
い輝度が可能であるのは、小型虚像ディスプレイ１００
が虚像を生成するからである。光電子集積パッケージ１
０２はレンズ・システムに搭載され、画像は約１５倍に
拡大され、約８．５”×１１”の用紙の大きさの虚像を
生成する。
【００４３】ここで注意しなければならないのは、光電
子集積パッケージ１０２が非常に小さく、かつ直視型デ
ィスプレイではなく、虚像を利用するという事実のため
に、小型虚像ディスプレイ１００の全体の物理寸法が、
約１．５インチ（３．８ｃｍ）（幅）×０．７５インチ
（１．８ｃｍ）（高）×１．７５インチ（４．６ｃｍ）
（奥）となり、つまり全体積が約２立法インチ（３２ｃ
ｍ3 ）となることである。
子集積パッケージ１０２が非常に小さく、かつ直視型デ
ィスプレイではなく、虚像を利用するという事実のため
に、小型虚像ディスプレイ１００の全体の物理寸法が、
約１．５インチ（３．８ｃｍ）（幅）×０．７５インチ
（１．８ｃｍ）（高）×１．７５インチ（４．６ｃｍ）
（奥）となり、つまり全体積が約２立法インチ（３２ｃ
ｍ3 ）となることである。
【００４４】次に、図１５について特に説明する。この
図は、図１２の小型虚像ディスプレイ１００を明瞭に示
すために、４倍に拡大した側面図である。この図から、
第１光学レンズ１０６（全体的にレンズ６０に類似）
が、不透明な取付基板１０５（全体的に取付基板３０に
類似）の上面に直接取り付けられていることが分かる。
光学プリズム１０８が取り付けられており、画像は表面
１１０で反射し、そこから屈折面１１２を通過する。次
に画像は、入口屈折面１１５および出口屈折面１１６を
有する光学レンズ１１４に送られる。さらに画像は、光
学レンズ１１４から、入口屈折面１１９および出口屈折
面１２０を有する光学レンズ１１８に送られる。また、
この実施例では、色収差およびその他の収差を補正する
ために、表面の１つ，例えば表面１１０および／または
入口屈折面１１５に、少なくとも１つの回折光学要素を
設ける。オペレータが光学レンズ１１８の出口屈折面１
２０を覗き込むと、小型虚像ディスプレイ１００の後ろ
にあるように見える、簡単に識別できる大きい虚像を見
ることになる。
図は、図１２の小型虚像ディスプレイ１００を明瞭に示
すために、４倍に拡大した側面図である。この図から、
第１光学レンズ１０６（全体的にレンズ６０に類似）
が、不透明な取付基板１０５（全体的に取付基板３０に
類似）の上面に直接取り付けられていることが分かる。
光学プリズム１０８が取り付けられており、画像は表面
１１０で反射し、そこから屈折面１１２を通過する。次
に画像は、入口屈折面１１５および出口屈折面１１６を
有する光学レンズ１１４に送られる。さらに画像は、光
学レンズ１１４から、入口屈折面１１９および出口屈折
面１２０を有する光学レンズ１１８に送られる。また、
この実施例では、色収差およびその他の収差を補正する
ために、表面の１つ，例えば表面１１０および／または
入口屈折面１１５に、少なくとも１つの回折光学要素を
設ける。オペレータが光学レンズ１１８の出口屈折面１
２０を覗き込むと、小型虚像ディスプレイ１００の後ろ
にあるように見える、簡単に識別できる大きい虚像を見
ることになる。
【００４５】図１６は、携帯用電子機器の一例であっ
て、例えば、データ出力端子およびビューイング・アパ
ーチャ付き小型虚像ディスプレイを備えた携帯用通信受
信機などの携帯用通信機を示している。図１６は、小型
虚像ディスプレイ１３２が実装されたハンドヘルド・マ
イクロホン１３１を示している。携帯用通信受信機１３
０が、例えばコードレス電話機やセルラー電話機，双方
向無線機，ページャ，データバンクなど、周知の携帯用
受信機のどれでもよいことは、当然理解されよう。この
実施例における携帯用通信受信機１３０は、単なる説明
のために、一般に勤務中の警察官やガードマンが携帯す
るタイプの携帯用双方向警察無線機とする。携帯用通信
無線機１３０は、起呼のためのコントロール・パネル１
３４および呼び出した番号や呼び出し中の番号を表示す
るための標準ビジュアル・ディスプレイ１３６を装備し
たければ、そうすることができる。ハンドヘルド・マイ
クロホン１３１は、プッシュ・トーク・スイッチ１３８
および音声ピックアップ１４０を備えている。 図１７
は、このハンドヘルド・マイクロホンの図１６の線１７
−１７における断面を示す、簡素化された断面図であ
る。小型虚像ディスプレイ１３２は、上述の光電子パッ
ケージ５０と同様の光電子パッケージを含んでおり、こ
のパッケージに取り付けられた画像生成装置１４１は、
固定光学システム１４２に画像を提供し、固定光学シス
テム１４２はさらに、アパーチャ１４４を通してオペレ
ータが見ることができる虚像を生成する。固定光学シス
テム１４２は、可動部を利用することなく、画像生成装
置１４１からの画像全体を拡大するように構成されるの
で、アパーチャ１４４を通して見ることのできる虚像は
１つの完全なフレームまたは絵となり、非常に大きく見
え（一般に印刷ページの大きさ）、オペレータが容易に
認識することができる。光電子パッケージ全体は比較的
小さく、ハンドヘルド・マイクロホン１３１に必要な空
間が増大することは事実上無い。光学システム１４２
は、焦点合わせ，ズーム・レンズなどのオプション機能
を除き、可動部を設けずに構成される。さらに、画像生
成装置１４１は、画像を生成するために必要な電力が非
常に小さく、したがって、携帯用通信受信機１３０に必
要な電力はほとんど増えない。
て、例えば、データ出力端子およびビューイング・アパ
ーチャ付き小型虚像ディスプレイを備えた携帯用通信受
信機などの携帯用通信機を示している。図１６は、小型
虚像ディスプレイ１３２が実装されたハンドヘルド・マ
イクロホン１３１を示している。携帯用通信受信機１３
０が、例えばコードレス電話機やセルラー電話機，双方
向無線機，ページャ，データバンクなど、周知の携帯用
受信機のどれでもよいことは、当然理解されよう。この
実施例における携帯用通信受信機１３０は、単なる説明
のために、一般に勤務中の警察官やガードマンが携帯す
るタイプの携帯用双方向警察無線機とする。携帯用通信
無線機１３０は、起呼のためのコントロール・パネル１
３４および呼び出した番号や呼び出し中の番号を表示す
るための標準ビジュアル・ディスプレイ１３６を装備し
たければ、そうすることができる。ハンドヘルド・マイ
クロホン１３１は、プッシュ・トーク・スイッチ１３８
および音声ピックアップ１４０を備えている。 図１７
は、このハンドヘルド・マイクロホンの図１６の線１７
−１７における断面を示す、簡素化された断面図であ
る。小型虚像ディスプレイ１３２は、上述の光電子パッ
ケージ５０と同様の光電子パッケージを含んでおり、こ
のパッケージに取り付けられた画像生成装置１４１は、
固定光学システム１４２に画像を提供し、固定光学シス
テム１４２はさらに、アパーチャ１４４を通してオペレ
ータが見ることができる虚像を生成する。固定光学シス
テム１４２は、可動部を利用することなく、画像生成装
置１４１からの画像全体を拡大するように構成されるの
で、アパーチャ１４４を通して見ることのできる虚像は
１つの完全なフレームまたは絵となり、非常に大きく見
え（一般に印刷ページの大きさ）、オペレータが容易に
認識することができる。光電子パッケージ全体は比較的
小さく、ハンドヘルド・マイクロホン１３１に必要な空
間が増大することは事実上無い。光学システム１４２
は、焦点合わせ，ズーム・レンズなどのオプション機能
を除き、可動部を設けずに構成される。さらに、画像生
成装置１４１は、画像を生成するために必要な電力が非
常に小さく、したがって、携帯用通信受信機１３０に必
要な電力はほとんど増えない。
【００４６】次に、第２実施例を示した図１８および図
１９について特に説明する。図１６および図１７に関連
して説明したのと同様の部品は、同様の符号で指定し、
異なる実施例であることを示すためにプライム符号
（´）を付加する。この実施例の携帯用通信受信機１３
０´の場合、小型虚像ディスプレイは、ハンドヘルド・
マイクロホンの中ではなく、通信機の本体内に含まれて
いる。ハンドヘルド・マイクロホンは任意で設けること
ができるが、この特定の実施例は、例えば、ハンドヘル
ド・マイクロホンを利用しない場合，それが無い場合，
または送信を行なわないページャなどで使用する場合に
適している。小型虚像ディスプレイ１３２´は、図１６
および図１７の小型虚像ディスプレイ１３２と基本的に
同様であり、携帯用通信受信機１３０´の大きさ、重
量、または電力消費量がほとんど増えない。
１９について特に説明する。図１６および図１７に関連
して説明したのと同様の部品は、同様の符号で指定し、
異なる実施例であることを示すためにプライム符号
（´）を付加する。この実施例の携帯用通信受信機１３
０´の場合、小型虚像ディスプレイは、ハンドヘルド・
マイクロホンの中ではなく、通信機の本体内に含まれて
いる。ハンドヘルド・マイクロホンは任意で設けること
ができるが、この特定の実施例は、例えば、ハンドヘル
ド・マイクロホンを利用しない場合，それが無い場合，
または送信を行なわないページャなどで使用する場合に
適している。小型虚像ディスプレイ１３２´は、図１６
および図１７の小型虚像ディスプレイ１３２と基本的に
同様であり、携帯用通信受信機１３０´の大きさ、重
量、または電力消費量がほとんど増えない。
【００４７】図２０は、図１６および図１７に関連して
説明した小型虚像ディスプレイのビューイング・アパー
チャを覗き込んだオペレータに見える、代表的な画面を
示している。画面１５０は、例えばオペレータ（警察
官）が入ろうとしている建物の床面図である。勤務中
に、床面図は警察署のファイルにあり、警察官が援助を
要求してきたときに、事前に記録してあった図面の画像
を警察署から単に送信するだけでよい。同様に、小型虚
像ディスプレイ１３２は、失踪者や指名手配者の写真、
地図、きわめて長いメッセージ等を送信するのにも利用
することができる。音声が出ず、小型虚像ディスプレイ
１３２にメッセージが表示される無音受信機操作など、
その他多くの利用法が可能である。
説明した小型虚像ディスプレイのビューイング・アパー
チャを覗き込んだオペレータに見える、代表的な画面を
示している。画面１５０は、例えばオペレータ（警察
官）が入ろうとしている建物の床面図である。勤務中
に、床面図は警察署のファイルにあり、警察官が援助を
要求してきたときに、事前に記録してあった図面の画像
を警察署から単に送信するだけでよい。同様に、小型虚
像ディスプレイ１３２は、失踪者や指名手配者の写真、
地図、きわめて長いメッセージ等を送信するのにも利用
することができる。音声が出ず、小型虚像ディスプレイ
１３２にメッセージが表示される無音受信機操作など、
その他多くの利用法が可能である。
【００４８】先行技術では、ビジュアル・ディスプレイ
を装備することが望ましいページャやその他の小型受信
機は特に、ディスプレイの大きさが障害になっていたこ
とに注意する必要がある。一般に、そうしたディスプレ
イは、１行だけの短い文や数桁の数字だけの表示に制限
されているが、それでもなおかつディスプレイの大きさ
は受信機の大きさを左右している。ところが、本発明の
ディスプレイは明瞭で読みやすく、しかも虚像ディスプ
レイを利用するので、その動作に必要な電力は非常に小
さくてすむ。実際、本発明の光電子パッケージを利用し
た本ディスプレイは、電子機器に通常利用される直視型
ディスプレイのどれよりも、ずっと少ない消費電力です
み、その結果、ずっと小さいサイズに製作することがで
きる。
を装備することが望ましいページャやその他の小型受信
機は特に、ディスプレイの大きさが障害になっていたこ
とに注意する必要がある。一般に、そうしたディスプレ
イは、１行だけの短い文や数桁の数字だけの表示に制限
されているが、それでもなおかつディスプレイの大きさ
は受信機の大きさを左右している。ところが、本発明の
ディスプレイは明瞭で読みやすく、しかも虚像ディスプ
レイを利用するので、その動作に必要な電力は非常に小
さくてすむ。実際、本発明の光電子パッケージを利用し
た本ディスプレイは、電子機器に通常利用される直視型
ディスプレイのどれよりも、ずっと少ない消費電力です
み、その結果、ずっと小さいサイズに製作することがで
きる。
【００４９】用途によっては、光学的に透明な基板１０
（図１）上の発光素子１２，横方向導体１６，および縦
方向導体１７は、ミクロンまたはそれ以下の非常に小さ
いサイズにするために、ピッチＰが小さすぎて、導体３
１および接続パッド３３をそこに簡便に接続することが
できない場合がある。そのような用途の場合、ここに引
用によって組み込むことにする"INTEGRATED ELECTRO-OP
TICAL PACKAGE"と称する１９９５年７月１１日発行の米
国特許第５，４３２，３５８号に記載されたプッシュプ
ル型アレイを、発光素子１２の配列形成に利用すること
によって、接続パッド３３間の距離を大きくすることが
できる。
（図１）上の発光素子１２，横方向導体１６，および縦
方向導体１７は、ミクロンまたはそれ以下の非常に小さ
いサイズにするために、ピッチＰが小さすぎて、導体３
１および接続パッド３３をそこに簡便に接続することが
できない場合がある。そのような用途の場合、ここに引
用によって組み込むことにする"INTEGRATED ELECTRO-OP
TICAL PACKAGE"と称する１９９５年７月１１日発行の米
国特許第５，４３２，３５８号に記載されたプッシュプ
ル型アレイを、発光素子１２の配列形成に利用すること
によって、接続パッド３３間の距離を大きくすることが
できる。
【００５０】したがって、本発明は、電気接続によって
サイズが制限されず、かつ同一機能を実行する従来の集
積パッケージより実質的に小さく、しかも経済的に製造
できる光電子集積パッケージを教示している。また、本
発明は、製造工程で利用する材料の対費用効果が高く、
大量生産になじみやすく、かつ組立が簡単な光電子集積
パッケージを教示している。
サイズが制限されず、かつ同一機能を実行する従来の集
積パッケージより実質的に小さく、しかも経済的に製造
できる光電子集積パッケージを教示している。また、本
発明は、製造工程で利用する材料の対費用効果が高く、
大量生産になじみやすく、かつ組立が簡単な光電子集積
パッケージを教示している。
【図１】光学的に透明な基板上に形成された発光素子の
アレイを示す拡大平面図である。
アレイを示す拡大平面図である。
【図２】ガラス基板上の単一有機電界発光（エレクトロ
ルミネセンス）素子を示す簡素化した断面図である。
ルミネセンス）素子を示す簡素化した断面図である。
【図３】基板上に取り付けた発光素子ディスプレイ・チ
ップを有し、電気的接続を含む取付基板を示す拡大平面
図である。
ップを有し、電気的接続を含む取付基板を示す拡大平面
図である。
【図４】取付基板の別の実施例を示す一部切欠き拡大平
面図である。
面図である。
【図５】完全なパッケージに組み立てられた本発明の光
電子パッケージの第１実施例を示す一部切欠き拡大図で
ある。
電子パッケージの第１実施例を示す一部切欠き拡大図で
ある。
【図６】完全なパッケージに組み立てられた本発明の光
電子パッケージの第２実施例を示す一部切欠き拡大図で
ある。
電子パッケージの第２実施例を示す一部切欠き拡大図で
ある。
【図７】完全なパッケージに組み立てられた本発明の光
電子パッケージの第３実施例を示す一部切欠き拡大図で
ある。
電子パッケージの第３実施例を示す一部切欠き拡大図で
ある。
【図８】本発明の図５に示す光電子パッケージのコンポ
ーネントの相対的位置を示す拡大斜視図である。
ーネントの相対的位置を示す拡大斜視図である。
【図９】図８のパッケージを組み込んだ小型虚像ディス
プレイを示す簡素化した略図である。
プレイを示す簡素化した略図である。
【図１０】図８のパッケージを組み込んだ別の小型虚像
ディスプレイを示す、図９と同様の簡素化した追加の略
図である。
ディスプレイを示す、図９と同様の簡素化した追加の略
図である。
【図１１】図８のパッケージを組み込んださらに別の小
型虚像ディスプレイを示す、図９と同様の簡素化した追
加の略図である。
型虚像ディスプレイを示す、図９と同様の簡素化した追
加の略図である。
【図１２】本発明の光電子集積パッケージを利用した画
像表示装置の正面図である。
像表示装置の正面図である。
【図１３】本発明の光電子集積パッケージを利用した画
像表示装置の側面図である。
像表示装置の側面図である。
【図１４】本発明の光電子集積パッケージを利用した画
像表示装置の平面図である。
像表示装置の平面図である。
【図１５】図１２の装置を４倍に拡大した側面図であ
る。
る。
【図１６】図９の小型虚像ディスプレイを組み込んだ携
帯用通信受信機を示す斜視図である。
帯用通信受信機を示す斜視図である。
【図１７】図１６の線１７−１７における簡素化した断
面図である。
面図である。
【図１８】図９の小型虚像ディスプレイを組み込んだ別
の携帯用通信受信機を示す斜視図である。
の携帯用通信受信機を示す斜視図である。
【図１９】図１８の線１９−１９における簡素化した断
面図である。
面図である。
【図２０】図１６の携帯用通信受信機のオペレータに見
える代表的な表示の状態を示す斜視図である。
える代表的な表示の状態を示す斜視図である。
１０ 基板 １１ 主表面 １３ 中央開口部 １２ 発光素子 １４ 発光素子ディスプレイ・チップ １５ 発光素子のアレイ １６ 導体 ２２ 外部接続／取付パッド ３０ 取付基板 ３４ 取付パッド ３５ 中央開口部 ５０ 光電子パッケージ ５５ ドライバ基板 ６０ レンズ ７０ 小型虚像ディスプレイ ７３ レンズ・システム ７７ 目
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フレッド・ブイ・リチャード アメリカ合衆国アリゾナ州スコッツデー ル、イースト・チャーター・オーク・ロー ド7531
Claims (5)
- 【請求項１】 個々の素子が協働して完全なイメージを
生成する発光素子（１５）のアレイから成る発光素子デ
ィスプレイ・チップ（１４）であって、前記発光素子
（１５）を行列に配置して前記完全なイメージの全画素
を定め、前記発光素子を前記発光素子ディスプレイ・チ
ップ（１４）の外縁部に隣接する複数の外部接続／取付
パッド（２２）に動作可能に接続して成る発光素子ディ
スプレイ・チップ（１４）；発光素子ディスプレイ・チ
ップ（１４）によって生成される前記完全なイメージと
実質的に同一の広がりを持って基板を貫通する中央開口
部（３５）を設けた取付基板（３０）であって、前記中
央開口部（３５）の周囲表面に複数の取付パッド（３
４）を形成し、前記発光素子ディスプレイ・チップ（１
４）上の複数の外部接続／取付パッド（２２）を前記取
付基板（３０）上の複数の取付パッド（３４）にバンプ
・ボンディングで接続して成る取付基板（３０）；およ
び前記取付基板（３０）上の複数の端子および複数の取
付パッド（３４）を介して前記発光素子（１２）に接続
される複数のドライバおよび制御回路（５７）；によっ
て構成されることを特徴とする光電子集積パッケージ。 - 【請求項２】 主表面（１１）を有する発光素子ディス
プレイ・チップ（１４）であって、前記主表面（１１）
の中央部分（１３）で個々の素子が協働して完全なイメ
ージを生成する発光素子（１５）のアレイを形成し、そ
れぞれの前記発光素子（１２）に前記発光素子（１２）
を活性化するための第１電極（１６）および第２電極
（１７）を設け、前記発光素子ディスプレイ・チップ
（１４）の外縁部に隣接する位置および前記主表面（１
１）の中央部分（１３）の外側の位置に外部接続／取付
パッド（２２）をさらに設け、それぞれの前記発光素子
（１２）の前記第１電極を前記複数の外部接続／取付パ
ッド（２２）の第１のものの一つに接続し、それぞれの
前記発光素子（１２）の前記第２電極を前記複数の外部
接続／取付パッド（２２）の第２のものの一つに接続し
て成る発光素子ディスプレイ・チップ（１４）；第１主
表面（３２）および第２主表面を有し、前記発光素子デ
ィスプレイ・チップ（１４）の主表面（１１）の中央部
分（１３）における完全なイメージと実質的に同一の広
がりを持って基板を貫通する中央開口部（３５）を設け
た取付基板（３０）であって、さらに前記取付基板（３
０）に複数の導体（３１）を形成し、前記中央開口部
（３５）の縁部に隣接する複数の取付パッド（３４）の
一つから前記取付基板（３０）の前記第１主表面（３
２）上の複数の接続パッド（３３）の一つまで各導体
（３１）を伸長させ、前記発光素子ディスプレイ・チッ
プ（１４）の前記主表面（１１）を前記取付基板（３
０）の前記第１主表面（３２）上に取り付け、複数の外
部接続／取付パッド（２２）の第１のものおよび複数の
外部接続／取付パッド（２２）の第２のものを前記取付
基板（３０）の取付パッド（３４）と電気的に接触さ
せ、前記発光素子ディスプレイ・チップ（１４）の主表
面（１１）の中央部分（１３）における完全なイメージ
を前記取付基板（３０）の主表面（３２）の中央部分
（３５）と軸方向に整列させ同一の広がりを持つように
構成して成る取付基板（３０）；データ入力端子を有
し、それぞれの前記発光素子（１２）の第１電極（１
６）および第２電極（１７）に接続された制御信号出力
端子をさらに有し、前記データ入力端子に加えられたデ
ータ信号に従って前記発光素子（１２）を活性化させて
完全なイメージを生成する複数のドライバおよび制御回
路（５７）；および第１主表面および反対側の第２主表
面を有するドライバ基板（５５）であって、前記第１主
表面に第１電気接続パッドを設け、前記反対側の第２主
表面に第２電気接続パッドを設け、前記ドライバ基板
（５５）の前記第１電気接続パッドと前記第２電気接続
パッドとの間に電気的接続を形成し、前記制御信号出力
端子が前記第１電気接続パッドと電気的に接続され、前
記複数のドライバおよび制御回路（５７）を前記ドライ
バ基板（５５）の第１主表面上に取り付け、前記ドライ
バ基板（５５）の前記第２電気接続パッドが前記発光素
子ディスプレイ・チップ（１４）の前記第１および第２
の複数の外部接続／取付パッド（２２）と電気的に接続
し、前記ドライバ基板（５５）を前記取付基板（３０）
の第１主表面（３２）および反対側の第２表面のいずれ
か一方に取り付けて成るドライバ基板（５５）；によっ
て構成されることを特徴とする光電子集積パッケージ。 - 【請求項３】 主表面（１１）に複数の発光素子（１
２）が設けられた主表面（１１）を有する光学的に透明
な基板（１０）であって、それぞれの前記発光素子（１
２）は前記発光素子（１２）を活性化するための第１電
極（１６）および第２電極（１７）を有し、前記発光素
子（１２）は行列に配置された複数の画素を定め、活性
化されたときに個々の素子が協働して前記主表面（１
１）の中央部分（１３）に完全なイメージを生成し、光
学的に透明な前記基板（１０）はその外縁部に隣接する
位置および前記主表面（１１）の中央部分（１３）の外
側の位置に外部接続／取付パッド（２２）をさらに有
し、それぞれの前記発光素子（１２）の第１電極（１
６）は第１の複数の外部接続／取付パッド（２２）に接
続されて画素行を形成し、かつそれぞれの前記発光素子
（１２）の第２電極は第２多数の外部接続／取付パッド
（２２）に接続されて画素列を形成して成る光学的に透
明な基板；第１主表面（３２）および反対側の第２主表
面を有し、前記光学的に透明な基板（１０）の第１主表
面（１１）の中央部分（１３）における完全なイメージ
と実質的に同一の広がりを持って基板を貫通する中央開
口部（３５）を設けた不透明な成形取付基板（３０）に
おいて、前記取付基板（３０）はそこに形成された多数
の導体（３１）をさらに有し、それぞれの前記導体（３
１）は前記中央開口部（３５）の縁部に隣接する多数の
取付パッド（３４）の一つから前記第１主表面（３２）
上の多数の接続パッド（３３）の一つまで伸長し、第１
多数および第２多数の外部接続／取付パッド（２２）が
前記取付基板（３３）の取付パッド（３４）と電気的に
接触した状態で前記光学的に透明な基板（１０）を前記
取付基板（３０）の前記第１主表面（３３）に取り付
け、前記光学的に透明な基板（１０）の主表面（１１）
の中央部分（１３）における完全なイメージが前記取付
基板（３０）の主表面（３２）の中央開口部（３５）と
軸方向に整列し同一の広がりを持つように構成して成る
前記不透明な取付基板（３０）；データ入力端子を有
し、かつ前記データ入力端子に加えられたデータ信号に
従って前記発光素子（１２）を活性化させて完全なイメ
ージを生成するために、前記発光素子（１２）の第１電
極（１６）および第２電極（１７）に接続するように構
成された制御信号出力端子をさらに有する多数のドライ
バおよび制御基板（５７）；および第１主表面および反
対側の第２主表面を有するドライバ基板（５５）におい
て、前記第１主表面に第１電気接続パッドを設け、前記
反対側の第２主表面に第２電気接続パッドを設け、前記
ドライバ基板（５５）の前記第１電気接続パッドと前記
第２電気接続パッドとの間に電気的接続を形成し、前記
制御信号出力端子が前記第１電気接続パッドと電気的に
接触した状態で前記多数のドライバおよび制御基板（５
７）を前記ドライバ基板（５５）の第１主表面上に取り
付け、前記第２電気接続パッドが前記光学的に透明な基
板（１０）の第１および第２多数の外部接続／取付パッ
ドと（２２）と電気的に接触した状態で前記取付基板
（３０）を前記ドライバ基板（５５）の前記反対側の第
２主表面上に取り付けて成る前記ドライバ基板（５
５）；によって構成されることを特徴とする光電子集積
パッケージ。 - 【請求項４】 データ出力端子を有する携帯用電子装置
（１３０）；ビューイング・アパーチャを有する小型虚
像ディスプレイ（１３２）において、前記ディスプレイ
は受信機に動作可能に取り付けられており、かつ主表面
（１１）に多数の発光素子が形成された主表面（１１）
を有する光学的に透明な基板（１０）を含み、それぞれ
の前記発光素子（１２）は前記発光素子（１２）を活性
化するための第１お呼び第２電極（１６，１７）を有
し、前記発光素子（１２）は行列に配置された多数の画
素を定義し、かつ活性化されたときに協働して前記主表
面（１１）の中央部分（１３）に完全なイメージを生成
し、前記光学的に透明な基板（１０）はその外縁部に隣
接する位置および前記主表面（１１）の中央部分（１
３）の外側に外部接続パッド（２２）をさらに有し、前
記発光素子（１２）の第１電極（１６）は第１多数の外
部接続パッド（２２）に接続されて画素行を形成し、前
記発光素子（１２“の第２電極（１７）は第２多数の外
部接続パッド（２２）に接続されて画素列を形成して成
る前記小型虚像ディスプレイ（１３２）；電子装置（１
３０）のデータ出力端子に接続されたデータ入力端子を
有し、かつ前記データ入力端子に加えられたデータ信号
に従って前記発光素子（１２）を活性化させて完全なイ
メージを生成するために、前記発光素子（１２）の第１
電極および第２電極（１６，１７）に接続するように構
成された制御信号出力端子をさらに有する多数のドライ
バおよび制御基板（５７）；前記発光素子（１２）によ
って生成される完全なイメージと実質的に同一の広がり
を持って基板を貫通する中央開口部（３５）を設けた取
付基板（３０）において、前記中央開口部の周囲の表面
に多数の取付パッド（３４）を設け、前記光学的に透明
な基板（１０）の多数の外部接続／取付パッド（２２）
を前記取付基板（３０）の多数の取付基板にバンプ・ボ
ンディングで接続するように構成した前記取付基板；第
１主表面および反対側の第２主表面を有するドライバ基
板（５５）において、前記第１主表面に第１電気接続パ
ッドを設け、前記反対側の第２主表面に第２電気接続パ
ッドを設け、前記ドライバ基板（５５）の前記第１電気
接続パッドと前記第２電気接続パッドとの間に電気的接
続を形成し、前記第１電気接続パッドが前記光学的に透
明な基板上の第１および第２多数の外部接続パッド（２
２）と電気的に接触した状態で前記取付基板（３０）を
前記ドライバ基板（５５）の第１主表面上に取り付け、
前記制御信号出力端子が前記第２電気接続パッドと電気
的に接触した状態で前記多数のドライバおよび制御回路
（５７）を前記ドライバ基板（５５）の前記反対側の第
２主表面上に取り付けて成る前記ドライバ基板（５
５）；および前記電子装置（１３０）に取り付けられ、
前記光学的に透明な基板（１０）の中央部分（１３）と
軸方向に整列し、アパーチャ（１４４）を定義し、多数
の発光素子（１２）によって生成される完全なイメージ
から、前記電子装置（１３０）のオペレータが容易に見
ることができる虚像を提供する光学的拡大システム（１
４２）；によって構成されることを特徴とするビジュア
ル・ディスプレイを備えた携帯用電子装置。 - 【請求項５】光学的に透明な基板（１０）の主表面（１
１）に多数の発光素子（１２）を形成する段階におい
て、それぞれの前記発光素子（１２）に前記発光素子
（１２）を活性化するための第１および第２電極（１
５，１７）を有し、前記発光素子（１２）は行列に配置
された多数の画素を定義し、かつ活性化されたときに協
働して前記主表面（１１）の中央部分（１３）に完全な
イメージを生成し、前記光学的に透明な基板（１０）は
その外縁部に隣接する位置および前記主表面（１１）の
中央部分（１３）の外側に外部接続パッド（２２）をさ
らに形成し、前記発光素子（１２）の第１電極（１６）
を第１多数の外部接続パッド（２２）に接続して画素行
を形成し、発光素子（１２）の第２電極（１７）を第２
多数の外部接続パッド（２２）に接続して画素行を形成
することを特徴とする発光素子（１２）の形成段階；第
１主表面（３２）および反対側の第２主表面を有し、発
光素子（１２）によって生成される完全なイメージと実
質的に同一の広がりを持って基板を貫通する中心開口部
（３５）を設けた不透明な取付基板（３０）を形成する
段階において、前記第１主表面（３２）の前記中央開口
部（３５）の周囲に多数の取付パッド（３４）を形成
し、取付基板の周縁部の第１主表面（３２）に多数の接
続パッド（３３）を形成し、両者の間に伸長する多数の
導体（３１）を形成して成る取付基板（３０）を形成す
る段階；光学的に透明な基板（１０）の第１および第２
多数の外部接続／取付パッド（２２）を取付基板（３
０）の多数の取付パッド（３４）と電気的に接触した状
態で、しかも光学的に透明な基板（１０）の中央部分
（１３）の完全なイメージが取付基板（３０）の中央開
口部分（３５）と軸方向に整列する状態で、前記光学的
に透明な基板（１０）の主表面（１１）を取付基板（３
０）の第１主表面（３２）に取り付ける段階；データ入
力端子を有し、かつ前記データ入力端子に加えられたデ
ータ信号に従って発光素子（１２）を活性化して完全な
イメージが生成するために、前記発光素子（１２）の第
１および第２電極（１６，１７）に接続するように構成
された制御信号出力端子をさらに有する多数のドライバ
および制御回路を形成する段階；第１主表面および反対
側の第２主表面を有し、前記第１主表面に第１電気接続
パッドを形成し、前記第２主表面に第２電気接続パッド
を形成し、前記第１および第２電気接続パッド間にドラ
イバ基板（１５）の電気的接続を形成して成るドライバ
基板（５５）を形成する段階；前記制御信号出力端子が
前記第１電気接続パッドに電気的に接触した状態で、多
数のドライバおよび制御回路（５７）をドライバ基板
（５５）の第１主表面に取り付ける段階；および前記ド
ライバ基板（５５）の前記第２電気接続パッドが前記取
付基板（３０）の多数の接続パッドと接触した状態で、
前記ドライバ基板を前記取付基板（３０）の第１主表面
（３２）または反対側の第２主表面のどちらか一方に取
り付ける段階；によって構成されることを特徴とする光
電子集積パッケージ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US610506 | 1990-11-08 | ||
| US08/610,506 US5739800A (en) | 1996-03-04 | 1996-03-04 | Integrated electro-optical package with LED display chip and substrate with drivers and central opening |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09244553A true JPH09244553A (ja) | 1997-09-19 |
Family
ID=24445293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9063942A Pending JPH09244553A (ja) | 1996-03-04 | 1997-03-04 | 光電子集積パッケージ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5739800A (ja) |
| JP (1) | JPH09244553A (ja) |
| KR (1) | KR100455969B1 (ja) |
| FR (1) | FR2745677A1 (ja) |
| TW (1) | TW351007B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261335A (ja) * | 2000-07-18 | 2002-09-13 | Sony Corp | 画像表示装置及び画像表示装置の製造方法 |
| JP2003022031A (ja) * | 2001-05-29 | 2003-01-24 | Lg Philips Lcd Co Ltd | 平板型表示装置の結合構造および当該結合構造を有する平板型表示装置 |
| JP2020515068A (ja) * | 2017-03-21 | 2020-05-21 | ルミレッズ ホールディング ベーフェー | 平坦なキャリア上へのｌｅｄ素子の取り付け |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818404A (en) * | 1996-03-04 | 1998-10-06 | Motorola, Inc. | Integrated electro-optical package |
| US5708280A (en) * | 1996-06-21 | 1998-01-13 | Motorola | Integrated electro-optical package and method of fabrication |
| US5831832A (en) * | 1997-08-11 | 1998-11-03 | Motorola, Inc. | Molded plastic ball grid array package |
| US6897855B1 (en) | 1998-02-17 | 2005-05-24 | Sarnoff Corporation | Tiled electronic display structure |
| US6476783B2 (en) | 1998-02-17 | 2002-11-05 | Sarnoff Corporation | Contrast enhancement for an electronic display device by using a black matrix and lens array on outer surface of display |
| US6059173A (en) | 1998-03-05 | 2000-05-09 | International Business Machines Corporation | Micro grid array solder interconnection structure for second level packaging joining a module and printed circuit board |
| DE19861162A1 (de) * | 1998-11-06 | 2000-06-29 | Harting Elektrooptische Bauteile Gmbh & Co Kg | Verfahren zur Herstellung einer Leiterplatte sowie Leiterplatte |
| US6498592B1 (en) | 1999-02-16 | 2002-12-24 | Sarnoff Corp. | Display tile structure using organic light emitting materials |
| US6439731B1 (en) * | 1999-04-05 | 2002-08-27 | Honeywell International, Inc. | Flat panel liquid crystal display |
| EP1076357A1 (de) * | 1999-08-11 | 2001-02-14 | SiMoTec GmbH | Montagevorrichtung zur Herstellung microsystemtechnischer Produkte |
| JP2001092381A (ja) * | 1999-09-27 | 2001-04-06 | Nec Corp | 有機ｅｌディスプレイおよびその製造方法 |
| JP4461616B2 (ja) | 2000-12-14 | 2010-05-12 | ソニー株式会社 | 素子の転写方法、素子保持基板の形成方法、及び素子保持基板 |
| JP4649745B2 (ja) * | 2001-02-01 | 2011-03-16 | ソニー株式会社 | 発光素子の転写方法 |
| WO2002084631A1 (fr) * | 2001-04-11 | 2002-10-24 | Sony Corporation | Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image |
| US6573660B2 (en) * | 2001-04-30 | 2003-06-03 | Intel Corporation | Driving emissive displays |
| JP3659407B2 (ja) * | 2001-08-03 | 2005-06-15 | ソニー株式会社 | 発光装置 |
| US7855708B2 (en) * | 2001-09-05 | 2010-12-21 | Honeywell International Inc. | LED backlight luminance sensing for LCDs |
| JP2003077940A (ja) * | 2001-09-06 | 2003-03-14 | Sony Corp | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| JP2003255850A (ja) * | 2002-03-05 | 2003-09-10 | Pioneer Electronic Corp | 表示パネル基板及び表示装置 |
| JP4259979B2 (ja) | 2003-10-22 | 2009-04-30 | 新光電気工業株式会社 | 光透過性カバー及びこれを備えたデバイス並びにそれらの製造方法 |
| US20090080197A1 (en) * | 2006-03-21 | 2009-03-26 | Koninklijke Philips Electronics N.V. | Light emitting diode module and method for the manufacturing of such an led module |
| TWI363432B (en) * | 2007-02-26 | 2012-05-01 | Everlight Electronics Co Ltd | A structure of a light emitting diode and a method to assemble thereof |
| US8138027B2 (en) | 2008-03-07 | 2012-03-20 | Stats Chippac, Ltd. | Optical semiconductor device having pre-molded leadframe with window and method therefor |
| WO2010088553A2 (en) * | 2009-01-30 | 2010-08-05 | Ndsu Research Foundation | Infra-extensible led array controller for light emission and/or light sensing |
| US8456586B2 (en) | 2009-06-11 | 2013-06-04 | Apple Inc. | Portable computer display structures |
| TWI423483B (zh) * | 2009-09-28 | 2014-01-11 | Silicon Base Dev Inc | 光二極體封裝結構 |
| US8408780B2 (en) * | 2009-11-03 | 2013-04-02 | Apple Inc. | Portable computer housing with integral display |
| US8743309B2 (en) | 2009-11-10 | 2014-06-03 | Apple Inc. | Methods for fabricating display structures |
| US9143668B2 (en) | 2010-10-29 | 2015-09-22 | Apple Inc. | Camera lens structures and display structures for electronic devices |
| US8467177B2 (en) | 2010-10-29 | 2013-06-18 | Apple Inc. | Displays with polarizer windows and opaque masking layers for electronic devices |
| US9899329B2 (en) | 2010-11-23 | 2018-02-20 | X-Celeprint Limited | Interconnection structures and methods for transfer-printed integrated circuit elements with improved interconnection alignment tolerance |
| US8889485B2 (en) | 2011-06-08 | 2014-11-18 | Semprius, Inc. | Methods for surface attachment of flipped active componenets |
| US8710630B2 (en) * | 2011-07-11 | 2014-04-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for marking the orientation of a sawed die |
| US9638950B2 (en) | 2014-05-15 | 2017-05-02 | Apple Inc. | Display with opaque border resistant to electrostatic discharge |
| US9799719B2 (en) | 2014-09-25 | 2017-10-24 | X-Celeprint Limited | Active-matrix touchscreen |
| US10217730B2 (en) | 2016-02-25 | 2019-02-26 | X-Celeprint Limited | Efficiently micro-transfer printing micro-scale devices onto large-format substrates |
| US10395966B2 (en) | 2016-11-15 | 2019-08-27 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| TWI739949B (zh) | 2016-11-15 | 2021-09-21 | 愛爾蘭商艾克斯展示公司技術有限公司 | 微轉印可印刷覆晶結構及方法 |
| US10600671B2 (en) | 2016-11-15 | 2020-03-24 | X-Celeprint Limited | Micro-transfer-printable flip-chip structures and methods |
| US11024608B2 (en) | 2017-03-28 | 2021-06-01 | X Display Company Technology Limited | Structures and methods for electrical connection of micro-devices and substrates |
| CN109064913B (zh) * | 2017-07-19 | 2022-05-20 | 广州超维光电科技有限责任公司 | 基于类舞台结构的内嵌集成式行单元 |
| JP2020008813A (ja) * | 2018-07-12 | 2020-01-16 | 富士通コンポーネント株式会社 | 光モジュール |
| US11094870B2 (en) | 2019-03-12 | 2021-08-17 | X Display Company Technology Limited | Surface-mountable pixel packages and pixel engines |
| US11164934B2 (en) | 2019-03-12 | 2021-11-02 | X Display Company Technology Limited | Tiled displays with black-matrix support screens |
| US11838432B2 (en) | 2019-12-03 | 2023-12-05 | Apple Inc. | Handheld electronic device |
| US11637919B2 (en) | 2019-12-03 | 2023-04-25 | Apple Inc. | Handheld electronic device |
| KR20220143010A (ko) * | 2020-02-18 | 2022-10-24 | 에베 그룹 에. 탈너 게엠베하 | 구성요소 전달을 위한 방법 및 장치 |
| US12003657B2 (en) | 2021-03-02 | 2024-06-04 | Apple Inc. | Handheld electronic device |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4431270A (en) * | 1979-09-19 | 1984-02-14 | Sharp Kabushiki Kaisha | Electrode terminal assembly on a multi-layer type liquid crystal panel |
| JPH0752779B2 (ja) * | 1987-12-09 | 1995-06-05 | 日立電線株式会社 | 発光ダイオードアレイ |
| JPH03241392A (ja) * | 1990-02-20 | 1991-10-28 | Casio Comput Co Ltd | 表示パネルの実装構造 |
| JPH05152605A (ja) * | 1991-11-28 | 1993-06-18 | Nec Corp | アレイ状光素子及びその実装基板 |
| US5482896A (en) * | 1993-11-18 | 1996-01-09 | Eastman Kodak Company | Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same |
| US5432358A (en) * | 1994-03-24 | 1995-07-11 | Motorola, Inc. | Integrated electro-optical package |
| US5612549A (en) * | 1994-03-24 | 1997-03-18 | Motorola | Integrated electro-optical package |
| US5467215A (en) * | 1994-12-21 | 1995-11-14 | Motorola | Integrated electro-optic package for reflective spatial light modulators |
| US5621225A (en) * | 1996-01-18 | 1997-04-15 | Motorola | Light emitting diode display package |
-
1996
- 1996-03-04 US US08/610,506 patent/US5739800A/en not_active Expired - Fee Related
-
1997
- 1997-01-24 TW TW086100797A patent/TW351007B/zh active
- 1997-02-27 KR KR1019970006197A patent/KR100455969B1/ko not_active IP Right Cessation
- 1997-03-03 FR FR9702481A patent/FR2745677A1/fr active Pending
- 1997-03-04 JP JP9063942A patent/JPH09244553A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002261335A (ja) * | 2000-07-18 | 2002-09-13 | Sony Corp | 画像表示装置及び画像表示装置の製造方法 |
| US7880184B2 (en) | 2000-07-18 | 2011-02-01 | Sony Corporation | Image display unit |
| JP2003022031A (ja) * | 2001-05-29 | 2003-01-24 | Lg Philips Lcd Co Ltd | 平板型表示装置の結合構造および当該結合構造を有する平板型表示装置 |
| JP2020515068A (ja) * | 2017-03-21 | 2020-05-21 | ルミレッズ ホールディング ベーフェー | 平坦なキャリア上へのｌｅｄ素子の取り付け |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970067059A (ko) | 1997-10-13 |
| TW351007B (en) | 1999-01-21 |
| FR2745677A1 (fr) | 1997-09-05 |
| KR100455969B1 (ko) | 2004-12-17 |
| US5739800A (en) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09244553A (ja) | 光電子集積パッケージ | |
| US5818404A (en) | Integrated electro-optical package | |
| US5699073A (en) | Integrated electro-optical package with carrier ring and method of fabrication | |
| US5748161A (en) | Integrated electro-optical package with independent menu bar | |
| US5612549A (en) | Integrated electro-optical package | |
| US5689279A (en) | Integrated electro-optical package | |
| US8129730B2 (en) | Solid state light sheet and bare die semiconductor circuits with series connected bare die circuit elements | |
| JP5094983B2 (ja) | 発光装置 | |
| KR101262314B1 (ko) | 일체화된 정전기 방전 방지부를 구비한 발광 소자용 패키지 | |
| US7534025B2 (en) | Thin backlight with flipped light emitting diode | |
| US5831699A (en) | Display with inactive portions and active portions, and having drivers in the inactive portions | |
| US8842255B2 (en) | Light source module and lighting apparatus having the same | |
| JPH08137409A (ja) | 光電パッケージに一体化された二重画像表示装置 | |
| US20060081833A1 (en) | Package structure of light-emitting device | |
| EP0777276A2 (en) | Integrated electro-optical package | |
| CN1160903A (zh) | 集成电光组件 | |
| CN1180215A (zh) | 具有独立菜单条的集成光电部件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070209 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070213 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070216 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071025 |