JPH05313210A - 薄膜積層デバイス - Google Patents

薄膜積層デバイス

Info

Publication number
JPH05313210A
JPH05313210A JP14812492A JP14812492A JPH05313210A JP H05313210 A JPH05313210 A JP H05313210A JP 14812492 A JP14812492 A JP 14812492A JP 14812492 A JP14812492 A JP 14812492A JP H05313210 A JPH05313210 A JP H05313210A
Authority
JP
Japan
Prior art keywords
film
stress
thin film
hard carbon
laminated device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14812492A
Other languages
English (en)
Inventor
Katsuyuki Yamada
勝幸 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP14812492A priority Critical patent/JPH05313210A/ja
Publication of JPH05313210A publication Critical patent/JPH05313210A/ja
Priority to US08/584,289 priority patent/US5674599A/en
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C23C14/0652—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/10—Glass or silica
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/26—Deposition of carbon only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24967—Absolute thicknesses specified
    • Y10T428/24975—No layer or component greater than 5 mils thick
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/30—Self-sustaining carbon mass or layer with impregnant or other layer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【目的】 軽量、低コスト、膜はがれ、クラック、基板
カール等の無い信頼性の良好な薄膜積層デバイスの提
供。 【構成】 少なくとも片面に無機材料からなるバッファ
ー層を有するプラスチック基板上に形成した薄膜積層デ
バイスにおいて、バッファー層の全応力が＋７００Ｐａ
・ｍ以下、−７００Ｐａ・ｍ以上であることを特徴とす
る薄膜積層デバイス。

Description

【発明の詳細な説明】
【０００１】
【技術分野】本発明は、薄膜積層デバイスに関し、詳し
くは、ＯＡ機器用やＴＶ用などのフラットパネルディス
プレイなどに好適に使用しうるスィッチング素子に関す
る。
【０００２】
【従来技術】ＯＡ機器端末機や液晶ＴＶには大面積液晶
パネルの使用の要望が強く、そのため、アクティブマト
リクス方式では各画素ごとにスイッチをもうけ、電圧を
保持するように工夫されている（特開昭６１−２６０２
１９、特開昭６２−６２３３３）。また近年、液晶パネ
ルの軽量化、低コスト化が盛んに行われており、スイッ
チイング素子の基板にプラスチックを用いることが検討
されている（特開平１−４７７６９）。しかし、プラス
チック上に、薄膜積層スイッチング素子を形成するとプ
ラスチック基板の変形やカールを生じ、膜はがれ等の問
題があった。また、薄膜積層スイッチング素子を作製す
る際、酸、アルカリ、水等の溶液中にプラスチックを浸
漬するフォトリソグラフィーの工程があり、プラスチッ
ク内に酸、アルカリ、水等が残存し、素子劣化の原因と
なった。薄膜積層デバイスを微細パターン化する場合、
基板の伸縮によってパターンずれを生じ、大面積を一括
露光することが困難であった。また、基板伸縮の異方性
は、パターン形成をさらに困難なものとした。さらに、
プラスチック基板上に薄膜積層デバイスを作製後、所定
の方法によって駆動させた際、薄膜積層デバイスがプラ
スチック基板より剥がれるという問題があった。また、
薄膜積層デバイスを液晶駆動素子として用いる場合、液
晶あるいは高分子分散型液晶の駆動電圧が大きいと、薄
膜積層デバイスとプラスチック基板との剥がれの問題は
さらに顕著となった。プラスチックフィルム基板を用い
た液晶表示装置の作製において、配向処理の際、プラス
チック特有の配向方法を行う必要があった。そこでＳｉ
Ｏ2層をプラスチックフィルムの片面に形成することに
よって、ガラス基板と同様の方法で配向処理ができるこ
とが知られている（特公平１−４７７６９号）。
【０００３】
【目的】本発明は前記従来の課題を解決し、軽量、低コ
スト、膜はがれ、クラック、基板カール等の無い信頼性
の良好な薄膜積層デバイスを提供することを目的として
いる。
【０００４】
【構成】前記目的を達成させるために、本発明者は軽
量、安価なプラスチック上にスイッチング素子を作製す
ることを検討し、研究を重ねた結果、プラスチックとス
イッチング素子の密着力や信頼性を確保するためにＳｉ
Ｏ2やＳｉ3Ｎ4などの無機材料からなるバッファー層を
形成することが不可欠であることがわかった。しかしな
がら、無機薄膜を形成したプラスチック基板は変形やカ
ール、バッファー層の膜質によっては膜ハガレを生じ
た。その主たる原因はバッファー層の内部応力であるこ
とを知見し、研究を重ねた結果、全応力−７００Ｐａ・
ｍ（圧縮応力）から＋７００Ｐａ・ｍ（引張り応力）の
応力範囲の無機薄膜をプラスチック基板とスイッチング
素子等の各種素子のバッファー層に用いることが効果的
であることが明らかとなった。また、バッファー層の無
機薄膜の内部応力を−１０００ＭＰａ（圧縮応力）から
＋１０００ＭＰａ（引張り応力）とすることが全応力を
小さくできかつバッファー層を厚くすることも可能とな
り、薄膜積層デバイスの信頼性を確保するうえで効果的
であることが明らかとなった。薄膜積層デバイスとして
硬質炭素膜を絶縁層としたＭＩＭ素子とする場合には、
バッファー層の無機薄膜の応力を−４００Ｐａ・ｍ（圧
縮応力）から＋７００Ｐａ・ｍ（引張り応力）とするこ
とが効果的であることが明らかとなった。薄膜積層デバ
イスとして硬質炭素膜を絶縁層とするＭＩＭ素子とする
場合に、その全応力によって基板が伸長してしまい、パ
ターンずれを生ずることがある。このパターンずれの許
容範囲はステッパーの光学系の変倍可能範囲内であり、
硬質炭素膜の全応力が＋３００Ｐａ・ｍ以下とすること
が効果的であることも明らかとなった。
【０００５】本発明の薄膜積層デバイスを作製するため
には、まず、ポリエチレンテレフタレート（ＰＥＴ）、
ポリエチレンナフタレート（ＰＥＮ）、ポリイミド（Ｐ
Ｉ）、ポリフェニレンサルファイド（ＰＰＳ）、ポリエ
ーテルエーテルケトン（ＰＥＥＫ）、ポリアミド（Ｐ
Ａ）、ポリエーテルサルフォン（ＰＥＳ）、ポリアリレ
ート（ＰＡｒ）、ポリカーボネート（ＰＣ）などのプラ
スチック基板を用いる。これらプラスチックの厚さは、
５０μｍ〜２ｍｍのものを使用するが、５００μｍ以
下、特に３００μｍ以下が好ましい。
【０００６】プラスチック基板への無機物質からなる薄
膜の形成は、プラスチック基板（プラスチックフィル
ム）の片面あるいは両面にＳｉＯ2、ＳｉＯ、ＳｉＯ
Ｎ、ＳｉＯ：Ｈ、ＳｉＮ：Ｈ、ＳｉＯＮ：Ｈ、Ｓｉ
3Ｎ4、ＴｉＯ2、ＺｎＳ、ＺｎＯ、Ａｌ2Ｏ3、ＡｌＮ、
ＭｇＯ、ＧｅＯ、ＺｒＯ2、Ｎｂ2Ｏ5、ＳｉＣ、Ｔａ2Ｏ
5などの無機物質、あるいはＳｉＯ：Ｆ、ＳｉＯ2：Ｆ、
ＳｉＯｘ：Ｆ、Ｓｉ3Ｎ4：Ｆ、ＳｉＮｘ：Ｆ、ＳｉＯ
Ｎ：Ｆ、ＳｉＣ：Ｆ、ＳｉＯｘ：ＣＦｙなどのフッ素を
含有したケイ素化合物をスパッタ法、蒸着法、プラズマ
ＣＶＤ法等により３００〜１５０００Å、好ましくは１
０００〜１００００Åの厚さおよび所定の応力で形成す
る。両面に薄膜を形成する場合、必ずしも両面の無機物
質が同一である必要はなく、たとえば第１無機材料層
（図１，２ａ）および第２無機材料層（図１，２ｂ）を
構成する無機材料をＳｉＯ2およびＳｉ3Ｎ4よりなる群
から選択してもよく、また膜厚も同一である必要はな
い。特に好ましい無機物質としてはＳｉＯ2、Ｓｉ
3Ｎ4、ＳｉＯＮ、ＳｉＯ：Ｈ、ＳｉＮ：Ｈ、ＳｉＯＮ：
Ｈ、ＡｌＮ、ＳｉＯ2：Ｆ、ＳｉＯＮ：Ｆ、Ｓｉ3Ｎ4：
Ｆなどがある。また両面の無機物質が同一の場合、すな
わち第１無機材料層と第２無機材料層に同一無機物質を
用いる場合には、ＳｉＯ2、Ｓｉ3Ｎ4、ＳｉＯＮが好ま
しく、特に好ましくはＳｉＯ2、Ｓｉ3Ｎ4である。さら
に前記薄膜は、本出願人が先に出願した発明（特願平２
−４１７３１３号）のように、２層以上、特に種類の異
なる無機物質の層を積層したものであってもよい。薄膜
積層デバイスを液晶表示駆動素子に用いる場合、表示コ
ントラストを確保するため、無機物質の透過率が波長４
００〜８５０ｎｍにおいて７５％以上有することが好ま
しい。プラスチック基板の両面に薄膜を形成する際に、
片面ずつ形成したのでは、片面側だけに形成した直後に
基板がカールする。また、片面ずつそれぞれに薄膜形成
の手順が必要であるため、生産性、コストの点にも問題
がある。そこで、同時に両面に無機物質薄膜を形成する
ことが好ましい。
【０００７】プラスチック基板上に形成されたバッファ
ー層は厚膜化した場合や後プロセスによって膜ハガレと
いう問題を生じる。その主たる原因はバッファー層の応
力によるところが大きい。バッファー層の応力には、真
性応力と熱応力に分類される。応力には、膜面を凹とす
る引張り応力（＋）と膜面を凸とする圧縮応力（−）が
ある。一般に、スパッタやＣＶＤ等では、圧縮応力にな
る傾向があり、ゾル・ゲル、スピンコート等による湿式
プロセスでは引張り応力（＋）となる傾向がある。ま
た、基板にプラスチックを用いて真空製膜によってバッ
ファー層を形成する場合、密着力を確保するため、堆積
粒子の運動エネルギーを増大させなくてはならず、それ
による熱応力の発生はさけられず、真性応力と熱応力の
分離が困難である。そのため、本発明では真性応力と熱
応力をあわせた応力を内部応力とした。さて、プラスチ
ック基板上へのバッファー層の形成によって生じる内部
応力（σ）は式（１）で表わされ、全応力（Ｓ）は式
（２）で表わされる。また、その全応力Ｓによって、プ
ラスチック基板は式（３）に示す伸縮を生じることがわ
かった。この伸縮がバッファー層をプラスチック基板か
らの脱離つまり膜ハガレを引きおこす要因となってい
る。
【数１】 δ；基板の変位量（メートルすなわちｍ）（図７参照） Ｅ；基板のヤング率 ｂ；基板の厚さ ν；基板のポアソン比 ｌ；基板の長さ（メートルすなわちｍ） ｄ；薄膜の厚さ（メートルすなわちｍ） σ；薄膜の内部応力（パスカルすなわちＰａ） Ｓ；全応力（Ｐａ・ｍ） γ；基板の長さの変化率 （注）全応力（Ｐａ・ｍ）＝内部応力（Ｐａ）×膜厚
（ｍ） このようなバッファー層の膜ハガレについて研究検討を
重ねた結果、バッファー層の全応力Ｓは−７００Ｐａ・
ｍ以上、＋７００Ｐａ・ｍ以下において膜ハガレがなく
効果的である。また、薄膜積層デバイスに応力が存在す
る場合には、バッファー層の応力は、薄膜積層デバイス
の応力を差引く必要がある。また、応力によるプラスチ
ック基板の伸縮は微細パターンのずれを生じる。その許
容範囲は露光装置の変倍能力に依存する。現状の装置で
は５００ｐｐｍの伸縮が許容範囲と考えられる。その伸
縮量に対応するためには好適なプラスチック基板を用い
た場合に、薄膜積層デバイスの応力を−３００Ｐａ以
上、＋３００Ｐａ以下とすることが効果的である。薄膜
積層デバイスが硬質炭素膜を絶縁層としたＭＩＭの場合
には、その応力のほとんどが硬質炭素膜の圧縮応力とな
る。従って、硬質炭素膜を絶縁層としたＭＩＭを薄膜積
層デバイスとするときは、硬質炭素膜の応力を−３００
Ｐａ・ｍ以上（圧縮応力で３００Ｐａ・ｍ以下）とする
ことが効果的となる。バッファー層の薄膜の応力はドラ
イプロセスの場合には製膜時の圧力によって容易に制御
される。一般に、圧力が低いほど内部応力は大きくなる
傾向にある。また、反応性製膜の場合には、膜組成を制
御することが可能となり、それによっても内部応力が制
御可能となる。内部応力には、熱応力も含まれる。熱応
力の影響は製膜方法に左右され、スパッタでは温度上昇
が大きい。基板を冷しながら間欠的に製膜することが有
効である。内部応力を制御するためには、膜内にＣＨ3
基等を導入することも有効である。
【０００８】薄膜積層デバイスとしては、金属−絶縁体
−金属の層構成のＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔ
ｏｒ−Ｍｅｔａｌ）型素子、特開昭６１−２７５８１１
号公報でいうところのＭＳＩ（Ｍｅｔａｌ−Ｓｅｍｉ−
Ｉｎｓｕｌａｔｏｒ）素子、半導体−絶縁体−半導体の
層構成のＳＩＳ（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ−Ｉｎｓ
ｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）素子、特
開昭６４−７５７７号公報に記載の金属−絶縁体−金属
−絶縁体−金属の層構成のＭＩＭＩＭ素子などがある。
なかでも、絶縁体に硬質炭素膜を用いたＭＩＭ素子が有
利である。液晶駆動用ＭＩＭ素子としては、Ｔａ、Ａｌ
を陽極酸化したＴａ2Ｏ5、Ａｌ2Ｏ3を絶縁層としたＭＩ
Ｍ素子やプラズマＣＶＤにより作製したＳｉＮｘ、ａ−
Ｃ：Ｈ（硬質炭素膜）を絶縁層としたＭＩＭ素子が知ら
れている。なかでも、プロセス温度が１５０℃以下、素
子の急峻性が大きい硬質炭素膜を絶縁層としたＭＩＭが
有効である。
【０００９】次に前記素子の製法について図１〜３を参
照して詳細に説明する。まず、前記の無機物質を片面あ
るいは両面にコート（２ａ，２ｂ）したプラスチック基
板１上に画素電極用透明電極材料を蒸着、スパッタリン
グ等の方法で堆積し、所定のパターンにパターニング
し、画素電極４とする。次に、蒸着、スパッタリング等
の方法で下部電極用導体薄膜を形成し、ウエット又はド
ライエッチングにより所定のパターンにパターニングし
て下部電極となる第１導体７とし、その上にプラズマＣ
ＶＤ法、イオンビーム法等により硬質炭素膜２を被覆
後、ドライエッチング、ウエットエッチング又はレジス
トを用いるリフトオフ法により所定のパターンにパター
ニングして絶縁膜とし、次にその上に蒸着、スパッタリ
ング等の方法によりバスライン用導体薄膜を被覆し、所
定のパターンにパターニングしてバスラインとなる第２
導体６を形成し、最後に下部電極の不必要部分を除去
し、透明電極パターンを露出させ、画素電極４とする。
この場合、ＭＩＭ素子の構成はこれに限られるものでは
なく、ＭＩＭ素子の作製後、最上層に透明電極を設けた
もの、透明電極が上部又は下部電極を兼ねた構成のも
の、下部電極の側面にＭＩＭ素子を形成したもの等、種
々の変形が可能である。ここで下部電極、上部電極及び
透明電極の厚さは通常、夫々数百〜数千Å、数百〜数千
Å、数百〜数千Åの範囲である。硬質炭素膜の厚さは、
100〜8000Å、望ましくは200〜6000Å、さらに望ましく
は300〜4000Åの範囲である。又プラスチック基板の場
合、いままでその耐熱性から能動素子を用いたアクティ
ブマトリックス装置の作製が非常に困難であった。しか
し硬質炭素膜は室温程度の基板温度で良質な膜の作製が
可能であり、プラスチック基板においても作製が可能で
あり、非常に有効な画質向上手段である。
【００１０】次に本発明で使用されるＭＩＭ素子の材料
について更に詳しく説明する。下部電極となる第１導体
７の材料としては、Ａｌ,Ｔａ,Ｃｒ,Ｗ,Ｍｏ,Ｐｔ,Ｎ
ｉ,Ｔｉ,Ｃｕ,Ａｕ,Ｗ,ＩＴＯ,ＺｎＯ：Ａｌ,Ｉｎ2Ｏ3,
ＳｎＯ2等種々の導電体が使用される。次にバスライン
となる第２導体６の材料としては、Ａｌ,Ｃｒ,Ｎｉ,Ｍ
ｏ,Ｐｔ,Ａｇ,Ｔｉ,Ｃｕ,Ａｕ,Ｗ,Ｔａ,ＩＴＯ，Ｚｎ
Ｏ：Ａｌ,Ｉｎ2Ｏ3,ＳｎＯ2等種々の導電体が使用され
るが、Ｉ−Ｖ特性の安定性及び信頼性が特に優れている
点からＮｉ，Ｐｔ，Ａｇが好ましい。絶縁膜として硬質
炭素膜２を用いたＭＩＭ素子は電極の種類を変えても対
称性が変化せず、また１ｎＩ∝√ｖの関係からプールフ
レンケル型の伝導をしていることが判る。またこの事か
らこの種のＭＩＭ素子の場合、上部電極と下部電極との
組合せをどのようにしてもよいことが判る。しかし硬質
炭素膜と電極との密着力や界面状態により素子特性(Ｉ
−Ｖ特性）の劣化及び変化が生じる。これらを考慮する
と、Ｎｉ,Ｐｔ,Ａｇが良いことがわかった。本発明のＭ
ＩＭ素子の電流−電圧特性は図３のように示され、近似
的には以下に示すような伝導式で表わされる。
【数２】
【００１１】Ｉ:電流 Ｖ:印加電圧 κ:導電係数 β:
プールフレンケル係数 ｎ:キャリヤ密度 μ:キャリヤモビリティ ｑ:電子の
電荷量 Φ:トラップ深さ ρ:比抵抗 ｄ:硬質炭素の膜厚(Å) ｋ:ボルツマン定数 Ｔ:雰囲気温度 ε1：硬質炭素の
誘電率 ε2:真空誘電率
【００１２】本発明デバイスのＭＩＭ素子に使用する硬
質炭素膜について詳しく説明する。硬質炭素膜を形成す
るためには有機化合物ガス、特に炭化水素ガスが用いら
れる。これら原料における相状態は常温常圧において必
ずしも気相である必要はなく、加熱或は減圧等により溶
融、蒸発、昇華等を経て気化し得るものであれば、液相
でも固相でも使用可能である。原料ガスとしての炭化水
素ガスについては、例えばＣＨ4，Ｃ2Ｈ6，Ｃ3Ｈ8，Ｃ4
Ｈ10等のパラフィン系炭化水素、C2H2等のアセチレン系
炭化水素、オレフィン系炭化水素、ジオレフィン系炭化
水素、さらには芳香族炭化水素などすベての炭化水素を
少なくとも含むガスが使用可能である。さらに、炭化水
素以外でも、例えば、アルコール類、ケトン類、エーテ
ル類、エステル類、ＣＯ，ＣＯ2等、少なくとも炭素元
素を含む化合物であれば使用可能である。本発明におけ
る原料ガスからの硬質炭素膜の形成方法としては、成膜
活性種が、直流、低周波、高周波、或いはマイクロ波等
を用いたプラズマ法により生成されるプラズマ状態を経
て形成される方法が好ましいが、より大面積化、均一性
向上、低温成膜の目的で、低圧下で堆積を行なうため、
磁界効果を利用する方法がさらに好ましい。また高温に
おける熱分解によっても活性種を形成できる。その他に
も、イオン化蒸着法、或いはイオンビーム蒸着法等によ
り生成されるイオン状態を経て形成されてもよいし、真
空蒸着法、或いはスパッタリング法等により生成される
中性粒子から形成されてもよいし、さらには、これらの
組み合せにより形成されてもよい。
【００１３】こうして作製される硬質炭素膜の堆積条件
の一例はプラズマＣＶＤ法の場合、次の通りである。 ＲＦ出力：０．１〜５０Ｗ／ｃｍ2 圧 力：１０-3〜１０Ｔｏｒｒ 堆積温度：室温〜３５０℃、好ましくは室温〜２５０℃ このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少くとも
一方を含む硬質炭素膜が堆積する。また、硬質炭素膜の
諸特性を表１に示す。
【表１】 注）測定法; 比抵抗(ρ) ：コプレナー型セルによるＩ-Ｖ特性より
求める。 光学的バンドギャップ(Egopt)：分光特性から吸収係数
(α)を求め、数２式の関係より決定。
【数３】 膜中水素量〔Ｃ（Ｈ）〕：赤外吸収スペクトルから２９
００／ｃｍ近のピークを積分し、吸収断面積Ａを掛けて
求める。すなわち、 〔Ｃ（Ｈ）〕＝Ａ・∫α（ν）／ν・ｄν ＳP3／ＳP2比：赤外吸収スペクトルを、SP3,SP2にそれ
ぞれ帰属されるガウス関数に分解し、その面積比より求
める。 ビッカース硬度（Ｈ）：マイクロビッカース計による。 屈折率（ｎ） ：エリプソメーターによる。 欠陥密度 ：ＥＳＲによる。
【００１４】こうして形成される硬質炭素膜はラマン分
光法及びＩＲ吸収法による分析の結果、夫々、図４，５
及び６に示すように炭素原子がＳＰ3の混成軌道とＳＰ2
の混成軌道とを形成した原子間結合が混在していること
が明らかになっている。ＳＰ3結合とＳＰ2結合の比率
は、ＩＲスペクトルをピーク分離することで概ね推定で
きる。ＩＲスペクトルには、２８００〜３１５０ｃｍ-1
に多くのモードのスペクトルが重なって測定されるが、
夫々の波数に対応するピークの帰属は明らかになってお
り、図４の如くガウス分布によってピーク分離を行な
い、夫々のピーク面積を算出し、その比率を求めればＳ
Ｐ3／ＳＰ2を知ることができる。また、Ｘ線及び電子線
回折分析によればアモルファス状態（ａ-Ｃ：Ｈ）、及
び／又は約５０Å〜数μｍ程度の微結晶粒を含むアモル
ファス状態にあることが判っている。一般に量産に適し
ているプラズマＣＶＤ法の場合には、ＲＦ出力が小さい
ほど膜の比抵抗値および硬度が増加し、低圧力なほど活
性種の寿命が増加するために基板温度の低温化、大面積
での均一化が図れ、かつ比抵抗、硬度が増加する傾向に
ある。更に、低圧力ではプラズマ密度が減少するため、
磁場閉じ込め効果を利用する方法は比抵抗の増加には特
に効果的である。さらに、この方法は常温〜１５０℃程
度の比較的低い温度条件でも同様に良質の硬質炭素膜を
形成できるという特徴を有しているため、ＭＩＭ素子製
造プロセスの低温化には最適である。従って、使用する
基板材料の選択自由度が広がり、基板温度をコントロー
ルし易いために大面積に均一な膜が得られるという特徴
をもっている。また硬質炭素膜の構造、物性は表１に示
したように、広範囲に制御可能であるため、デバイス特
性を自由に設計できる利点もある。さらには膜の比誘電
率も２〜６と従来のＭＩＭ素子に使用されていたＴａ2
Ｏ5,Ａｌ2Ｏ3,ＳｉＮｘと比較して小さいため、同じ電
気容量を持った素子を作る場合、素子サイズが大きくて
すむので、それほど微細加工を必要とせず、歩留りが向
上する（駆動条件の関係からＬＣＤとＭＩＭ素子の容量
比はＣ（ＬＣＤ）／Ｃ（ＭＩＭ）＝１０：１程度必要で
ある)。また、素子急峻性は、β∝１／√ε・√ｄであ
るため、比誘電率εが小さければ急峻性は大きくなり、
オン電流Ｉonとオフ電流Ｉoffとの比が大きくとれるよ
うになる。このためより低デューティ比でのＬＣＤ駆動
が可能となり、高密度のＬＣＤが実現できる。さらに膜
の硬度が高いため、液晶材料封入時のラビング工程によ
る損傷が少なくこの点からも歩留りが向上する。以上の
点を顧みるに、硬質炭素膜を使用することで、低コス
ト、階調性（カラー化）、高密度ＬＣＤが実現できる。
さらにこの硬質炭素膜が炭素原子及び水素原子の他に、
周期律表第III族元素、同第IV族元素、同第V族元素、ア
ルカリ金属元素、アルカリ土類金属元素、窒素原子、酸
素元素、カルコゲン系元素又はハロゲン原子を構成元素
として含んでもよい。構成元素の１つとして周期律表第
III族元素、同じく第V族元素、アルカリ金属元素、アル
カリ土類金属元素、窒素原子又は酸素原子を導入したも
のは硬質炭素膜の膜厚をノンドープのものに比べて約２
〜３倍に厚くすることができ、またこれにより素子作製
時のピンホールの発生を防止すると共に、素子の機械的
強度を飛躍的に向上することができる。更に窒素原子又
は酸素原子の場合は以下に述べるような周期律表第IV族
元素等の場合と同様な効果がある。同様に周期律表第IV
族元素、カルコゲン系元素又はハロゲン元素を導入した
ものは硬質炭素膜の安定性が飛躍的に向上すると共に、
膜の硬度も改善されることも相まって高信頼性の素子が
作製できる。これらの効果が得られるのは第IV族元素及
びカルコゲン系元素の場合は硬質炭素膜中に存在する活
性な２重結合を減少させるからであり、またハロゲン元
素の場合は、1)水素に対する引抜き反応により原料ガス
の分解を促進して膜中のダングリングボンドを減少さ
せ、2)成膜過程でハロゲン元素ＸがＣ−Ｈ結合中の水素
を引抜いてこれと置換し、Ｃ−Ｘ結合として膜中に入
り、結合エネルギーが増大する(Ｃ−Ｈ間及びＣ−Ｘ間
の結合エネルギーはＣ−Ｘ間の方が大きい)からであ
る。これらの元素を膜の構成元素とするためには、原料
ガスとしては炭化水素ガス及び水素の他に、ドーパント
として膜中に周期律表第III族元素、同第IV族元素、同
第Ｖ族元素、アルカリ金属元素、アルカリ土類金属元
素、窒素原子、酸素原子、カルコゲン系元素又はハロゲ
ン元素を含有させるために、これらの元素又は原子を含
む化合物(又は分子)(以下、これらを「他の化合物」と
いうこともある)のガスが用いられる。ここで周期律表
第III族元素を含む化合物としては、例えばＢ(ＯＣ
2Ｈ5)3，Ｂ2Ｈ6，ＢＣl3，ＢＢr3，ＢＦ3，Ａl(Ｏ-i-Ｃ
3Ｈ7)3，(ＣＨ3)3Ａl，(Ｃ2Ｈ5)3Ａl，(i-Ｃ4Ｈ9)3Ａ
l，ＡlＣl3，Ｇa(Ｏ-i-Ｃ3Ｈ7)3,(ＣＨ3)3Ｇa，(Ｃ
2Ｈ5)3Ｇa，ＧaＣl3，ＧaＢr3，(Ｏ-i-Ｃ3Ｈ7)3Ｉn，
(Ｃ2Ｈ5)3Ｉn等がある。周期律表第IV族元素を含む化合
物としては、例えばＳi2Ｈ6，(Ｃ2Ｈ5)3ＳiＨ，Ｓi
Ｆ4，ＳiＨ2Ｃl2，ＳiＣl4，Ｓi(ＯＣＨ3)4，Ｓi(ＯＣ2
Ｈ5)4，Ｓi(ＯＣ3Ｈ7)4，ＧeＣl4，ＧeＨ4，Ｇe(ＯＣ2
Ｈ5)4,Ｇe(Ｃ2Ｈ5)4,(ＣＨ3)4Ｓn，(Ｃ2Ｈ5)4Ｓn，Ｓn
Ｃl4等がある。周期律表第V族元素を含む化合物として
は、例えばPH3，ＰＦ3，ＰＦ5，ＰＣl2Ｆ3，ＰＣl3，Ｐ
Ｃl2Ｆ，ＰＢr3，ＰＯ(ＯＣＨ3)3，Ｐ(Ｃ2Ｈ5)3，ＰＯ
Ｃl3，ＡsＨ3，ＡsＣl3，ＡsＢr3，ＡsＦ3，ＡsＦ5，Ａ
sＣl3，ＳbＨ3,ＳbＦ3，ＳbＣl3，Ｓb(ＯＣ2Ｈ5)3等が
ある。アルカリ金属原子を含む化合物としては、例えば
ＬiＯ-i-Ｃ3Ｈ7，ＮaＯ-i-Ｃ3Ｈ7，ＫＯ-i-Ｃ3Ｈ7等が
ある。アルカリ土類金属原子を含む化合物としては、例
えばＣa(ＯＣ2Ｈ5)3，Ｍg(ＯＣ2Ｈ5)2，(Ｃ2Ｈ5)2Ｍg等
がある。窒素原子を含む化合物としては、例えば窒素ガ
ス、アンモニア等の無機化合物、アミノ基、シアノ基等
の官能基を有する有機化合物及び窒素を含む複素環等が
ある。酸素原子を含む化合物としては、例えば酸素ガ
ス、オゾン、水（水蒸気）、過酸化水素、一酸化炭素、
二酸化炭素、亜酸化炭素、一酸化窒素、二酸化窒素、三
酸化二窒素、五酸化二窒素、三酸化窒素等の無機化合
物、水酸基、アルデヒド基、アシル基、ケトン基、ニト
ロ基、ニトロソ基、スルホン基、エーテル結合、エステ
ル結合、ペプチド結合、酸素を含む複素環等の官能基或
いは結合を有する有機化合物、更には金属アルコキシド
等が挙げられる。カルコゲン系元素を含む化合物として
は、例えばＨ2Ｓ，(ＣＨ3)(ＣＨ2)4Ｓ(ＣＨ2)4ＣＨ3，
ＣＨ2＝ＣＨＣＨ2ＳＣＨ2ＣＨ＝ＣＨ2，Ｃ2Ｈ5ＳＣ
2Ｈ5，Ｃ2Ｈ5ＳＣＨ3，チオフェン、Ｈ2Ｓe，(Ｃ2Ｈ5)2
Ｓe，Ｈ2Ｔe等がある。またハロゲン元素を含む化合物
としては、例えば弗素、塩素、臭素、沃素、弗化水素、
弗化炭素、弗化塩素、弗化臭素、弗化沃素、塩化水素、
塩化臭素、塩化沃素、臭化水素、臭化沃素、沃化水素等
の無機化合物、ハロゲン化アルキル、ハロゲン化アリー
ル、ハロゲン化スチレン、ハロゲン化ポリメチレン、ハ
ロホルム等の有機化合物が用いられる。液晶駆動ＭＩＭ
素子として好適な硬質炭素膜は、駆動条件から膜厚が10
0〜8000Å、比抵抗が106〜1013Ω・cmの範囲であること
が有利である。なお、駆動電圧と耐圧（絶縁破壊電圧）
とのマージンを考慮すると膜厚は200Å以上であること
が望ましく、また、画素部と薄膜二端子素子部の段差
（セルギャップ差）に起因する色むらが実用上問題とな
らないようにするには膜厚は6000Å以下であることが望
ましいことから、硬質炭素膜の膜厚は200〜6000Å、比
抵抗は５×106〜1013Ω・cmであることがより好まし
い。硬質炭素膜のピンホールによる素子の欠陥数は膜厚
の減少にともなって増加し、300Å以下では特に顕著に
なること(欠陥率は１％を越える)、及び、膜厚の面内分
布の均一性(ひいては素子特性の均一性)が確保できなく
なる(膜厚制御の精度は30Å程度が限度で、膜厚のバラ
ツキが10％を越える)ことから、膜厚は300Å以上である
ことがより望ましい。また、ストレスによる硬質炭素膜
の剥離が起こりにくくするため、及び、より低デューテ
ィ比（望ましくは1/1000以下）で駆動するために、膜厚
は4000Å以下であることがより望ましい。これらを総合
して考慮すると、硬質炭素膜の膜厚は300〜4000Å、比
抵抗率は107〜1011Ω・cmであることが一層好ましい。
【００１５】
【実施例】本発明の実施例を説明するが、本発明はこれ
らに限定されるものではない。 実施例１ 表１にＰＥＴ、ＰＡｒ、ＰＰＳ、ＰＥＳよりなる各種基
板上に、各種薄膜を形成したときの内部応力（σ）、全
応力（Ｓ）および膜ハガレ状況を示す。各応力は式
（１）から算出した。スパッタＡ、Ｂ、Ｃは反応圧３．
０×１０-3ｔｏｒｒでのＳｉＯ2あるいはＳｉ3Ｎ4のス
パッタ、反応圧１．０×１０-2ｔｏｒｒ、反応圧３．０
×１０-3ｔｏｒｒでの反応性スパッタを示す。ＰＣＶＤ
は圧力０．０３５ｔｏｒｒ、ＣＨ4流量１０ＳＣＣＭ、
ＲＦパワー０．２Ｗ／ｃｍ2のプラズマＣＶＤを示す。
ゾル・ゲル＋ＰはＴＥＯＳのスピンコート膜をプラズマ
処理する方法を示す。表の中のａｓ ｄｅｐｏとは膜を
形成した直後の状況を示し、プロセスとは、ＭＩＭを作
製した後の状態を示す。表から明らかなように、全応力
が−７００Ｐａ・ｍ以上＋７００Ｐａ・ｍ以下の領域で
はａｓ ｄｅｐｏで（薄膜を作成した後何の後処理も行
わないで）バッファー層（ＳｉＯ2、Ｓｉ3Ｎ4）のハガ
レは認められなかった。また、内部応力が−１０００Ｍ
Ｐａ以上＋１０００ＭＰａ以下では、厚膜化が可能とな
り、プロセスにおいても膜ハガレが認められず良好であ
った。また、サンプル１２、１３、１４、１５では、直
接プラスチック基板上に硬質炭素膜（以下の表中ではＤ
ＬＣと表示した）を形成したときの膜の状態を示してお
り、プラスチックによってはａｓｄｅｐｏで膜ハガレを
生じ、さらにＭＩＭ作製プロセスにおいてもすべてのプ
ラスチックでプロセス上の問題を生じてしまい、バッフ
ァー層なしではＭＩＭが作製できなかった。次に、サン
プル４の条件で両面にＳｉＯ2（７０００Å）を作製し
たＰＥＴ（２５０μｍ）基板を用いて、サンプル１５の
条件で作製した硬質炭素膜（ＤＬＣ膜）を絶縁層とする
ＭＩＭの作製を行った。その結果、パターンずれ２００
ｐｐｍで膜ハガレのないＭＩＭ素子が作製できた。さら
に、８０℃、１０００時間の保存でも特性変化がほとん
どなかった。薄膜の応力と膜ハガレを表２、３、４に示
す。
【表２】
【表３】 （注） スパッタＡ：ＳｉＯ2ｏｒＳｉ3Ｎ4のスパッタ 反応圧
３．０×１０-3ｔｏｒｒ スパッタＢ：Ｓｉの反応性スパッタ 反応圧 １．０×
１０-2ｔｏｒｒ スパッタＣ：Ｓｉの反応性スパッタ 反応圧 ３．０×
１０-3ｔｏｒｒ ＋：引張り応力 −：圧縮応力
【表４】 （注） ＯＫ ：膜ハガレなし ＮＧ ：膜ハガレあり （ＮＧ）：膜ハガレ以外の問題あり
【００１６】
【効果】本発明は、以上説明したように構成されている
から、本発明の基板付薄膜積層デバイスは、基板の変
形、カール、伸縮等が少なく、かつ低コスト、軽量化を
達成できた。とくに、請求項１ではａｓ ｄｅｐｏの状
態でプラスチック基板とバッファー層の密着力が確保で
きた。請求項２では、バッファー層の厚膜化が可能とな
り、後プロセスにおいてもプラスチック基板とバッファ
ー層の密着力が確保でき、薄膜積層デバイスの信頼性も
確保できた。請求項３では、薄膜積層デバイスにおける
絶縁膜に硬質炭素膜を使用したＭＩＭを用いたとき、プ
ラスチック基板／バッファー層／ＭＩＭの密着力が確保
できた。請求項４では、ＭＩＭ素子のパターンずれを５
００ｐｐｍ以下にすることができた。また、硬質炭素膜
を用いたときの共通効果としてはつぎのものがある。さ
らに薄膜積層デバイスを絶縁層に硬質炭素膜を用いたＭ
ＩＭ型素子にすると、硬質炭素膜が、 1) プラズマＣＶＤ法等の気相合成法で作製されるた
め、成膜条件によって物性が広範に制御でき、従ってデ
バイス設計上の自由度が大きい、 2) 硬質でしかも厚膜にできるため、機械的損傷を受け
難く、また厚膜化によるピンホールの減少も期待でき
る、 3) 室温付近の低温においても良質な膜を形成できるの
で、基板材質に制約がない、 4) 膜厚、膜質の均一性に優れているため、薄膜デバイ
ス用として適している、 5) 誘電率が低いので、高度の微細加工技術を必要とせ
ず、従って素子の大面積化に有利であり、さらに誘電率
が低いので素子の急峻性が高くIon/Ioff比がとれるの
で、低デューティ比での駆動が可能である、等の特長を
有し、このため特に信頼性の高い液晶表示用スイッチン
グ素子として好適であって、産業上極めて有用である。
【図面の簡単な説明】
【図１】本発明の基板付薄膜デバイスの構造を示す断面
図である。
【図２】本発明の基板付薄膜デバイスにより構成された
ＭＩＭ素子の要部説明図である。
【図３】ａ，ｂはそれぞれＭＩＭ素子のＩ−Ｖ特性曲
線、ｌnＩ−√v特性曲線を示すグラフである。
【図４】本発明のＭＩＭ素子の絶縁層に使用した硬質炭
素膜のＩＲスペクトルのガウス分布を示す。
【図５】本発明のＭＩＭ素子の絶縁層に使用した硬質炭
素膜をラマンスペクトル法で分光した分析結果を示すス
ペクトル図である。
【図６】本発明のＭＩＭ素子の絶縁層に使用した硬質炭
素膜をＩＲ吸収法で分析した分析結果を示すスペクトル
図である。
【図７】内部応力による基板の先端の変位δを説明する
ための図である。
【符号の説明】
１ プラスチック基板 ２ 硬質炭素膜 ２ａ 無機物質層 ２ｂ 無機物質層 ３ 液晶 ４ 画素電極 ５ 能動素子（ＭＩＭ素子） ６ 第２導体（バスライン)(上部電極) ７ 第１導体（下部電極）

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも片面に無機材料からなるバッ
    ファー層を有するプラスチック基板上に形成した薄膜積
    層デバイスにおいて、バッファー層の全応力が＋７００
    Ｐａ・ｍ以下、−７００Ｐａ・ｍ以上であることを特徴
    とする薄膜積層デバイス。
  2. 【請求項２】 バッファー層の内部応力が＋１０００Ｍ
    Ｐａ以下、−１０００ＭＰａ以上である請求項１記載の
    薄膜積層デバイス。
  3. 【請求項３】 請求項１または２記載の薄膜積層デバイ
    スが、絶縁層として硬質炭素膜を用いたＭＩＭ素子であ
    って、バッファー層の全応力が＋７００Ｐａ・ｍ以下、
    −４００Ｐａ・ｍ以上であるＭＩＭ素子。
  4. 【請求項４】 前記硬質炭素膜の全応力が＋３００Ｐａ
    ・ｍ以下、−３００Ｐａ・ｍ以上である請求項３記載の
    ＭＩＭ素子。
JP14812492A 1992-05-14 1992-05-14 薄膜積層デバイス Pending JPH05313210A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP14812492A JPH05313210A (ja) 1992-05-14 1992-05-14 薄膜積層デバイス
US08/584,289 US5674599A (en) 1992-05-14 1996-01-11 Deposited multi-layer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14812492A JPH05313210A (ja) 1992-05-14 1992-05-14 薄膜積層デバイス

Publications (1)

Publication Number Publication Date
JPH05313210A true JPH05313210A (ja) 1993-11-26

Family

ID=15445798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14812492A Pending JPH05313210A (ja) 1992-05-14 1992-05-14 薄膜積層デバイス

Country Status (2)

Country Link
US (1) US5674599A (ja)
JP (1) JPH05313210A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380574C (zh) * 2001-08-10 2008-04-09 株式会社半导体能源研究所 剥离方法及半导体器件的制造方法
JP2008147207A (ja) * 2006-12-06 2008-06-26 Dainippon Printing Co Ltd 薄膜トランジスタ基板
KR100847379B1 (ko) * 2006-11-10 2008-07-21 주식회사 큐닉스 광도파로 구조체 및 이에 적용되는 기판 구조체와 그제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6005260A (en) * 1993-10-19 1999-12-21 U.S. Philips Corporation Non-linear switching element of an electro-optical display device with metallic protective layer
US6184157B1 (en) * 1998-06-01 2001-02-06 Sharp Laboratories Of America, Inc. Stress-loaded film and method for same
US6600725B1 (en) * 1998-12-16 2003-07-29 At&T Corp. Apparatus and method for providing multimedia conferencing services with selective information services
WO2000054328A1 (fr) * 1999-03-09 2000-09-14 Tokyo Electron Limited Systeme de fabrication de dispositif semi-conducteur
US6322712B1 (en) * 1999-09-01 2001-11-27 Micron Technology, Inc. Buffer layer in flat panel display
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
US6692850B2 (en) * 2001-03-07 2004-02-17 Axsun Technologies, Inc. Controlled stress optical coatings for membranes
US7027382B2 (en) 2001-06-26 2006-04-11 Ricoh Company, Ltd. Optical recording medium having relation between reflection layer and pit lengths
KR100802445B1 (ko) * 2001-07-30 2008-02-13 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US20060019502A1 (en) * 2004-07-23 2006-01-26 Park Beom S Method of controlling the film properties of a CVD-deposited silicon nitride film
US7988875B2 (en) * 2007-02-08 2011-08-02 Applied Materials, Inc. Differential etch rate control of layers deposited by chemical vapor deposition
KR20090042574A (ko) * 2007-10-26 2009-04-30 삼성전자주식회사 반도체 모듈 및 이를 구비하는 전자 장치
US9281238B2 (en) * 2014-07-11 2016-03-08 United Microelectronics Corp. Method for fabricating interlayer dielectric layer
CN114182219B (zh) * 2020-09-14 2024-04-09 新奥(天津)能源技术有限公司 一种无脱膜剂的自支撑靶膜的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227196A (en) * 1989-02-16 1993-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of forming a carbon film on a substrate made of an oxide material
JP3090979B2 (ja) * 1990-09-04 2000-09-25 株式会社リコー 基板付薄膜積層デバイスおよびその製法
US5190807A (en) * 1990-10-18 1993-03-02 Diamonex, Incorporated Abrasion wear resistant polymeric substrate product

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100380574C (zh) * 2001-08-10 2008-04-09 株式会社半导体能源研究所 剥离方法及半导体器件的制造方法
KR100847379B1 (ko) * 2006-11-10 2008-07-21 주식회사 큐닉스 광도파로 구조체 및 이에 적용되는 기판 구조체와 그제조방법
JP2008147207A (ja) * 2006-12-06 2008-06-26 Dainippon Printing Co Ltd 薄膜トランジスタ基板

Also Published As

Publication number Publication date
US5674599A (en) 1997-10-07

Similar Documents

Publication Publication Date Title
JP3090979B2 (ja) 基板付薄膜積層デバイスおよびその製法
JPH05313210A (ja) 薄膜積層デバイス
JP3074209B2 (ja) 基板付薄膜積層デバイス
JPH0618908A (ja) 液晶表示装置
JP2986933B2 (ja) 薄膜積層デバイス
JP2989285B2 (ja) 基板付薄膜積層デバイス
JPH02259725A (ja) 液晶表示装置
JP3009520B2 (ja) 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス
JPH05273600A (ja) 薄膜積層デバイス用プラスチック基板および該基板付き薄膜積層デバイス
JP2994056B2 (ja) 薄膜二端子素子
JP2869436B2 (ja) 液晶表示装置
JP2987531B2 (ja) 液晶表示装置
JPH0486810A (ja) 液晶表示装置
JPH04299318A (ja) 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス
JPH04198916A (ja) 薄膜積層デバイス
JPH04113324A (ja) 液晶表示装置
JPH05113572A (ja) カラー液晶表示装置
JPH04298722A (ja) 基板付薄膜積層デバイスおよびその製法
JPH02289828A (ja) Ｍｉｍ素子
JPH04223431A (ja) Ｍｉｍ型素子
JPH04348090A (ja) 基板付薄膜積層デバイス
JPH03238424A (ja) 液晶表示装置
JPH04245229A (ja) 薄膜二端子素子
JPH06337441A (ja) 薄膜二端子素子
JPH0411227A (ja) 薄膜二端子素子