CN106783648B - 一种led显示屏的制备方法 - Google Patents

一种led显示屏的制备方法 Download PDF

Info

Publication number
CN106783648B
CN106783648B CN201611239537.9A CN201611239537A CN106783648B CN 106783648 B CN106783648 B CN 106783648B CN 201611239537 A CN201611239537 A CN 201611239537A CN 106783648 B CN106783648 B CN 106783648B
Authority
CN
China
Prior art keywords
led
epitaxial wafer
transparent substrates
preparation
pixel point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611239537.9A
Other languages
English (en)
Other versions
CN106783648A (zh
Inventor
冯向旭
邹泉波
陈培炫
甘桃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Goertek Inc
Original Assignee
Goertek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goertek Inc filed Critical Goertek Inc
Priority to CN201611239537.9A priority Critical patent/CN106783648B/zh
Publication of CN106783648A publication Critical patent/CN106783648A/zh
Application granted granted Critical
Publication of CN106783648B publication Critical patent/CN106783648B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81132—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed outside the semiconductor or solid-state body, i.e. "off-chip"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Abstract

本申请公开了一种LED显示屏的制备方法，对衬底基片上的LED外延片先进行面扫描，定位出LED外延片的缺陷的位置，在避开缺陷的区域对LED外延片和衬底基片一起进行切割，得到多个显示屏切片，将显示屏切片定位贴到临时透光基板上，在LED外延片上制作出LED像素点，将临时透光基板上的LED像素点与电路背板键合连接，最后去除临时透光基板和衬底基片，完成LED像素点的转移。该制备方法将LED外延片进行切割，得到多个不含缺陷的显示屏切片，将这些显示屏切片按照特定的位置重新组合定位贴到其它尺寸的临时透光基板上，制作好LED像素点后与电路背板键合连接，通过临时透光基板使LED外延片尺寸能够满足各产线的尺寸要求，且提高了产品良率。

Description

一种LED显示屏的制备方法
技术领域
本发明涉及半导体照明技术领域，特别涉及一种LED显示屏的制备方法。
背景技术
在LED显示屏工业生产中，需要用到LED外延片，LED外延片由气态物质InGaAlP利用有机金属化学气相沉积方法在一块加热至适当温度的衬底基片(主要有蓝宝石、SiC和Si)上沉积形成，LED外延片包括衬底基片和外延膜。
现有的LED厂使用的是4英寸LED外延片的产线，生产得到的LED外延片的尺寸为4英寸，而主流的半导体生产厂(如MEMS产线、IC产线)都是8英寸或12英寸的LED外延片加工产线，这种产线无法加工4寸的LED外延片。并且LED外延片在外延过程中可能因为衬底缺陷、灰尘颗粒或设备波动造成LED外延片缺陷，且出现缺陷的位置是不确定的，如果缺陷出现在显示屏显示区域，则加工出的产品需要对该区域进行修补或直接报废该产品，因此，降低了生产良率，增大了生产成本。
综上所述，如何解决LED显示屏生产过程中LED外延片尺寸不能满足加工产线的尺寸需求以及因LED外延片缺陷导致产品良率下降的问题，成为了本领域技术人员亟待解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种LED显示屏的制备方法，以使LED外延片尺寸能够满足各产线的尺寸要求，且提高产品良率。
为达到上述目的，本发明提供以下技术方案：
一种LED显示屏的制备方法，包括步骤：
S100、对LED外延片的外延膜进行面扫描，定位出所述外延膜上的缺陷所在的位置；
S200、在避开所述缺陷的区域对LED外延片进行切割，得到多个显示屏切片；
S300、将所述显示屏切片定位贴到临时透光基板上，所述LED外延片的衬底基片一侧与所述透光基板贴合；
S400、在所述临时透光基板上的LED外延片上制作出LED像素点，并制作P电极；
S500、将所述临时透光基板上的LED像素点与设置有控制电路的电路背板键合连接，所述临时透光基板的尺寸大于等于所述电路背板的尺寸；
S600、去除所述临时透光基板和所述衬底基片，完成单色LED像素点的转移。
优选的，在上述的LED显示屏的制备方法中，在所述步骤S600之后，还包括步骤：
S700、重复两次所述步骤S100至所述步骤S600，分别完成另外两个颜色LED像素点向同一所述电路背板的转移，得到包含三色LED像素点的电路背板。
优选的，在上述的LED显示屏的制备方法中，在所述步骤S700之后，还包括步骤：
S800、在三色LED像素点上制作N电极，在所述三色LED像素点外部设置保护层，得到多个LED显示屏。
优选的，在上述的LED显示屏的制备方法中，在所述步骤S800之后还包括步骤：
S900、对所述电路背板进行切割，得到单个LED显示屏。
优选的，在上述的LED显示屏的制备方法中，在所述步骤S100中，对所述LED外延片的外延膜进行面扫描后，还包括定位出所述外延膜上的波长分布；在所述步骤S200中，在避开所述缺陷的区域根据所述波长分布确定符合产品要求的波长分布区域对所述LED外延片进行切割，得到多个显示屏切片。
优选的，在上述的LED显示屏的制备方法中，在所述步骤S200中，切割得到的所述显示屏切片的尺寸具有至少1mm的加工余量。
优选的，在上述的LED显示屏的制备方法中，在所述步骤S200中，在进行所述LED外延片和所述衬底基片的切割之前，对所述LED外延片的衬底基片一侧进行减薄抛光。
优选的，在上述的LED显示屏的制备方法中，所述步骤S500中的将所述临时透光基板上的LED像素点与设置有控制电路的电路背板键合连接具体为：
S501、在新的背板上制作用于控制所述LED像素点的亮与灭的控制电路，得到所述电路背板；
S502、在所述电路背板上制作用于所述控制电路与所述LED像素点键合的金属凸起，以及用于键合操作的对准标记；
S503、将所述临时透光基板上的LED像素点与所述电路背板的控制电路按照所述对准标记的位置通过所述金属凸起键合连接。
优选的，在上述的LED显示屏的制备方法中，所述衬底基片为蓝宝石衬底。
优选的，在上述的LED显示屏的制备方法中，在所述步骤S600中，去除所述衬底基片的方法为激光分离所述衬底基片和所述LED像素点。
与现有技术相比，本发明的有益效果是：
本发明提供的LED显示屏的制备方法中，对LED外延片的外延膜先进行面扫描，定位出外延膜的缺陷所在的位置，在避开缺陷的区域对LED外延片进行切割，得到多个显示屏切片，将显示屏切片定位贴到临时透光基板上，临时透光基板的尺寸大于等于电路背板的尺寸，在LED外延片上制作出LED像素点，将临时透光基板上的LED像素点与电路背板键合连接，最后去除临时透光基板和衬底基片，完成LED像素点的转移。可以看出，该制备方法将LED外延片进行切割，得到多个不包含缺陷的显示屏切片，将这些显示屏切片按照特定的位置重新组合定位贴到其它尺寸的临时透光基板上，再将临时透光基板上的LED外延片制作好LED像素点后与电路背板键合连接，通过临时透光基板将小尺寸的LED外延片应用到大尺寸的加工产线上，使LED外延片尺寸能够满足各产线的尺寸要求，且用于加工使用的LED外延片避开了缺陷，因此提高了产品良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种LED显示屏的制备方法的流程示意图；
图2为本发明实施例提供的一种LED显示屏的制备方法中的切割LED外延片的示意图；
图3为本发明实施例提供的一种LED显示屏的制备方法中的显示屏切片贴到临时透光基板的示意图；
图4为图3的仰视图；
图5为本发明实施例提供的一种LED显示屏的制备方法中的在LED外延片上制作LED像素点的示意图；
图6为本发明实施例提供的一种LED显示屏的制备方法中的临时透光基板与电路背板键合连接的示意图；
图7为本发明实施例提供的一种LED显示屏的制备方法中的去除临时透光基板和衬底基片的示意图。
具体实施方式
本发明的核心是提供了一种LED显示屏的制备方法，能够以使LED外延片尺寸能够满足各产线的尺寸要求，且提高了产品良率。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1-图7，本发明提供了一种LED显示屏的制备方法，包括以下步骤：
步骤S100、对LED外延片1的外延膜进行面扫描，定位出外延膜上的缺陷101所在的位置。具体可通过激光从外延膜一侧照射，通过检测外延膜反射光线的强度和波长定位外延膜上的缺陷101，缺陷101处反射的光线的强度和波长不同于其他正常区域的强度和波长。
步骤S200、如图2所示，在避开缺陷101的区域对LED外延片1进行切割，得到多个显示屏切片2，每个显示屏切片2均包括衬底基片202和外延膜，每个显示屏切片2用于制作一个LED显示屏。
步骤S300、如图3和图4所示，将显示屏切片2定位粘贴到临时透光基板3上，LED外延片1的衬底基片202一侧与临时透光基板3贴合，临时透光基板3可以为玻璃基板等透光基板，能够透过激光，如紫外光等。临时透光基板3的尺寸可以根据半导体加工厂的产线所能加工的尺寸而定，如8英寸或12英寸等，临时透光基板3上设置有对应每个显示屏的定位标记，并设置了后续半导体工艺所使用的对准标记。
步骤S400、如图5所示，在临时透光基板3上的LED外延片1上制作出LED像素点201，具体在外延膜上制作LED像素点，并在LED像素点201上制作用于键合操作的P型金属层，即P电极。
步骤S500、如图6所示，将临时透光基板3上的LED像素点201与设置有控制电路5的电路背板4键合连接，控制电路5用于控制LED显示屏的量与灭，控制电路5上设置有金属凸起501，作为控制电路5的阳极，用于和LED像素点201的P电极键合在一起。临时透光基板3的尺寸大于等于电路背板5的尺寸，优选地，临时透光基板5的尺寸与电路背板4的尺寸一致，方便进行键合。
步骤S600、如图7所示，去除临时透光基板3和衬底基片202，完成单色LED像素点的转移，单色LED像素点转移到电路背板5上。
上述的LED显示屏的制备方法在进行LED外延片1切割之前，先对LED外延片1的外延膜表面进行扫描，定位出缺陷101所在的位置，之后再进行切割时，可以轻松避开缺陷101区域，得到多个不包含缺陷101的显示屏切片2，将这些显示屏切片2按照特定的位置重新组合定位贴到其它尺寸的临时透光基板3上，再将临时透光基板3上的LED外延片1制作好LED像素点201后与电路背板5键合连接，通过临时透光基板3将小尺寸的LED外延片1应用到大尺寸的加工产线上，使LED外延片1尺寸能够满足各产线的尺寸要求，且用于加工使用的LED外延片1避开了缺陷101，因此提高了产品良率。
对LED显示屏的制备方法进行优化，在本实施例中，在步骤S600之后，还包括步骤S700，即重复两次步骤S100至步骤S600，使用两个新的临时透光基板3分别依次完成另外两个颜色LED像素点向同一电路背板5的转移，得到包含三色LED像素点的电路背板5，具体操作不再赘述。当然，也可以只进行单色LED像素点或双色LED像素点的转移，得到单色LED显示屏或双色LED显示屏。
进一步地，在步骤S700之后，还包括步骤S800，即在三色LED像素点上制作N电极，在三色LED像素点外部设置保护层，得到多个组合在一起的LED显示屏。保护层为透明保护层，可以为透明塑料或透明玻璃，只要能够透光即可。
更进一步地，在步骤S800之后还包括步骤S900，即对具有多个LED显示屏的电路背板5进行切割，得到单个LED显示屏，单个LED显示屏具有独立的控制电路，用于只有一个LED显示屏的产品中。当然，也可以将多个LED显示屏组合在一起使用。
在本实施例中，为了进一步提高LED显示屏的产品质量，在步骤S100中，对LED外延片1的外延膜进行面扫描后，除了定位出外延膜的缺陷101所在的位置，还包括定位出外延膜上的波长分布；在步骤S200中，在避开缺陷101的区域根据波长分布确定符合产品要求的波长分布区域对LED外延片1进行切割，得到多个显示屏切片2。由于不同的产品对LED显示屏的波长要求不同，因此，在LED外延片1上进行面扫描后，得到其上的波长分布，依据PL波长分布数据，按照产品对波长要求切割符合要求的显示屏切片2。
进一步地，在步骤S200中，切割得到的显示屏切片2的尺寸具有至少1mm的加工余量。即显示屏切片2的尺寸要比实际的显示屏的尺寸大至少1mm，这样无需高度精确地对准即可保证切割好的LED外延片1与显示屏加工区域的对准。
在本实施例中，对步骤S200进行优化，在步骤S200中，在进行LED外延片1的切割之前，对LED外延片1的衬底基片一侧进行减薄抛光。减薄抛光的目的有两个，一个是减小翘曲，另一个是为了在进行激光剥离工艺时，使激光更容易穿过衬底基片。由于LED外延片1的外延膜材料为GaN，衬底基片202的材料通常为Al2O3，两者的晶格常数是不一样的，GaN晶格常数大于Al2O3的晶格常数，因此LED外延片1中心是朝上凸的，减薄衬底基片202可以减小翘曲。由于激光剥离工艺是在衬底基片202侧打激光，通过分解外延膜和衬底基片202界面的GaN实现这两层的分离。衬底基片202相对激光来说是透明的，但是由于缺陷的存在，激光在穿过衬底基片202到达外延膜和衬底基片202界面时会牺牲光强度。因此减薄并抛光衬底基片202可以有效地减少激光在穿透衬底基片202过程中的损失和界面散射。
在本实施例中，对步骤S500进行优化，步骤S500中的将临时透光基板3上的LED像素点201与设置有控制电路5的电路背板4键合连接具体包括以下步骤：
步骤S501、在新的背板上制作用于控制LED像素点201的亮与灭的控制电路5，得到电路背板4。
步骤S502、在电路背板4上制作用于控制电路5与LED像素点201键合的金属凸起501，即制作控制电路5的阳极，以及用于键合操作的对准标记，该对准标记用于和临时透光基板3上的对准标记配合对准，方便快速地进行键合操作。
步骤S503、将临时透光基板3上的LED像素点201与电路背板4的控制电路5按照述对准标记的位置通过金属凸起501键合连接。
当然，也可以不设置对准标记，只是键合操作不方便。
在本实施例中，衬底基片202优选为蓝宝石衬底，当然还可以为其他材质的衬底基片202，只要能够实现LED外延片1的生成即可。
在本实施例中，在步骤S600中，去除衬底基片202的方法为激光分离衬底基片202和LED像素点201。当然，也可以采用刻蚀的方式进行临时透光基板3和衬底基片202与LED像素点201的分离。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种LED显示屏的制备方法，其特征在于，包括步骤：
S100、对LED外延片的外延膜进行面扫描，定位出所述外延膜上的缺陷所在的位置；
S200、在避开所述缺陷的区域对LED外延片进行切割，得到多个显示屏切片；
S300、将所述显示屏切片定位贴到临时透光基板上，所述LED外延片的衬底基片一侧与所述透光基板贴合；
S400、在所述临时透光基板上的LED外延片上制作出LED像素点，并制作P电极；
S500、将所述临时透光基板上的LED像素点与设置有控制电路的电路背板键合连接，所述临时透光基板的尺寸大于等于所述电路背板的尺寸；
S600、去除所述临时透光基板和所述衬底基片，完成单色LED像素点的转移。
2.根据权利要求1所述的LED显示屏的制备方法，其特征在于，在所述步骤S600之后，还包括步骤：
S700、重复两次所述步骤S100至所述步骤S600，分别完成另外两个颜色LED像素点向同一所述电路背板的转移，得到包含三色LED像素点的电路背板。
3.根据权利要求2所述的LED显示屏的制备方法，其特征在于，在所述步骤S700之后，还包括步骤：
S800、在三色LED像素点上制作N电极，在所述三色LED像素点外部设置保护层，得到多个LED显示屏。
4.根据权利要求3所述的LED显示屏的制备方法，其特征在于，在所述步骤S800之后还包括步骤：
S900、对所述电路背板进行切割，得到单个LED显示屏。
5.根据权利要求1所述的LED显示屏的制备方法，其特征在于，在所述步骤S100中，对所述LED外延片的外延膜进行面扫描后，还包括定位出所述外延膜上的波长分布；在所述步骤S200中，在避开所述缺陷的区域根据所述波长分布确定符合产品要求的波长分布区域对所述LED外延片进行切割，得到多个显示屏切片。
6.根据权利要求1-5任一项所述的LED显示屏的制备方法，其特征在于，在所述步骤S200中，切割得到的所述显示屏切片的尺寸具有至少1mm的加工余量。
7.根据权利要求1-5任一项所述的LED显示屏的制备方法，其特征在于，在所述步骤S200中，在进行所述LED外延片和所述衬底基片的切割之前，对所述LED外延片的衬底基片一侧进行减薄抛光。
8.根据权利要求1-5任一项所述的LED显示屏的制备方法，其特征在于，所述步骤S500中的将所述临时透光基板上的LED像素点与设置有控制电路的电路背板键合连接具体为：
S501、在新的背板上制作用于控制所述LED像素点的亮与灭的控制电路，得到所述电路背板；
S502、在所述电路背板上制作用于所述控制电路与所述LED像素点键合的金属凸起，以及用于键合操作的对准标记；
S503、将所述临时透光基板上的LED像素点与所述电路背板的控制电路按照所述对准标记的位置通过所述金属凸起键合连接。
9.根据权利要求1-5任一项所述的LED显示屏的制备方法，其特征在于，所述衬底基片为蓝宝石衬底。
10.根据权利要求1-5任一项所述的LED显示屏的制备方法，其特征在于，在所述步骤S600中，去除所述衬底基片的方法为激光分离所述衬底基片和所述LED像素点。
CN201611239537.9A 2016-12-28 2016-12-28 一种led显示屏的制备方法 Active CN106783648B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611239537.9A CN106783648B (zh) 2016-12-28 2016-12-28 一种led显示屏的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611239537.9A CN106783648B (zh) 2016-12-28 2016-12-28 一种led显示屏的制备方法

Publications (2)

Publication Number Publication Date
CN106783648A CN106783648A (zh) 2017-05-31
CN106783648B true CN106783648B (zh) 2019-01-25

Family

ID=58923300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611239537.9A Active CN106783648B (zh) 2016-12-28 2016-12-28 一种led显示屏的制备方法

Country Status (1)

Country Link
CN (1) CN106783648B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102514755B1 (ko) 2017-07-10 2023-03-29 삼성전자주식회사 마이크로 엘이디 디스플레이 및 그 제작 방법
CN107910414B (zh) * 2017-11-21 2020-02-14 歌尔股份有限公司 Led显示器制备方法及led显示器
CN108447795B (zh) * 2018-04-16 2020-03-17 歌尔股份有限公司 Led晶片的键合方法
CN109148652B (zh) * 2018-08-23 2020-08-25 上海天马微电子有限公司 无机发光二极管显示面板及其制作方法和显示装置
US11437265B2 (en) 2019-06-13 2022-09-06 Beijing Boe Technology Development Co., Ltd. Mass transfer method and system for micro light emitting diodes

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101046624A (zh) * 2006-03-31 2007-10-03 Hoya株式会社 图案缺陷检查装置、图案缺陷检查方法及光掩模的制造方法
CN101625981A (zh) * 2009-08-03 2010-01-13 南昌欣磊光电科技有限公司 一种高像素密度led显示模块及其制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3906653B2 (ja) * 2000-07-18 2007-04-18 ソニー株式会社 画像表示装置及びその製造方法
TWI594661B (zh) * 2013-04-19 2017-08-01 隆達電子股份有限公司 發光二極體顯示器及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101046624A (zh) * 2006-03-31 2007-10-03 Hoya株式会社 图案缺陷检查装置、图案缺陷检查方法及光掩模的制造方法
CN101625981A (zh) * 2009-08-03 2010-01-13 南昌欣磊光电科技有限公司 一种高像素密度led显示模块及其制作方法

Also Published As

Publication number Publication date
CN106783648A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
CN106783648B (zh) 一种led显示屏的制备方法
US9847455B2 (en) Vertical topology light emitting device
TW521334B (en) Semiconductor device separation using a patterned laser projection
JP4642137B2 (ja) 化合物半導体素子ウェハーの製造方法
TWI433343B (zh) 具有改良光輸出的垂直構造半導體裝置
TW533547B (en) Separation method for gallium nitride devices on lattice-mismatched substrates
CN1943050B (zh) 化合物半导体发光器件、其晶片以及该晶片的制造方法
CN107004735A (zh) 柔性GaN发光二极管
JP2008198845A (ja) 化合物半導体素子の製造方法および化合物半導体素子
CN101449400A (zh) 半导体发光元件的制造方法
TWI289943B (en) Manufacturing method for semiconductor light emitting device
JP4734770B2 (ja) 樹脂形成素子の製造方法、画像表示装置の製造方法、および照明装置の製造方法
JP5533695B2 (ja) 半導体チップの製造方法および半導体チップの実装方法
CN107394016A (zh) 一种提高发光二极管单片产出的制作方法
US20150144968A1 (en) Method of stress induced cleaving of semiconductor devices
CN109585615B (zh) 将氮化镓外延层从衬底上剥离的方法
JP2008115074A (ja) 窒化ガリウム単結晶基板及び表面加工方法
JP2001274458A (ja) 半導体発光装置及びその製造方法
KR20050029646A (ko) 드라이 에칭을 이용한 사파이어 웨이퍼의 분할 방법
JPH11274559A (ja) 窒化ガリウム系半導体ウエハ及びその製造方法
CN107078187A (zh) 发光组件以及发光组件的制造方法
JP4126913B2 (ja) 半導体発光素子、画像表示装置、照明装置及びこれらの製造方法
JP7298757B1 (ja) 接合型発光素子ウェーハ及びその製造方法
CN115241048B (zh) 半导体器件的制作方法以及半导体器件
TWI405353B (zh) Method for manufacturing photovoltaic element

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant