JPH11317577A - 第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス - Google Patents

第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス

Info

Publication number
JPH11317577A
JPH11317577A JP10343444A JP34344498A JPH11317577A JP H11317577 A JPH11317577 A JP H11317577A JP 10343444 A JP10343444 A JP 10343444A JP 34344498 A JP34344498 A JP 34344498A JP H11317577 A JPH11317577 A JP H11317577A
Authority
JP
Japan
Prior art keywords
substrate
transfer process
area
layer
final
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10343444A
Other languages
English (en)
Other versions
JP4163310B2 (ja
Inventor
Jean-Pierre Joly
ジャン−ピエール・ジョリ
Gerard Nicolas
ジェラール・ニコラ
Michel Bruel
ミシェル・ブリュエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPH11317577A publication Critical patent/JPH11317577A/ja
Application granted granted Critical
Publication of JP4163310B2 publication Critical patent/JP4163310B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Micromachines (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)

Abstract

(57)【要約】 【課題】 第一基板から最終基板へと微細構造部をトラ
ンスファーする効率的なプロセスを提供する。 【解決手段】 第一基板１０上に形成された少なくとも
一つの微細構造部１２を最終基板３２上へとトランスフ
ァーするトランスファープロセスであって：微細構造部
１２に対向する中間基板２４に対して第一基板１０を接
着するステップと；前記微細構造部を備えた前記第一基
板の少なくとも一つの選択領域１６上に適切な処理によ
り接着材料の層３０を形成するステップと；最終基板３
２に対して選択領域１６を接触させるステップと；選択
領域１６に対応するエリア内で初期接着力を接着力を増
大させるために、このエリア内で接着材料の層３０を処
理するステップと；選択領域１６と中間基板２４との間
の接着部を破壊するステップと；を連続して備えること
を特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、第一基板と称され
る一の基板上に形成された微細構造部（microstructur
e）を、最終基板と称される他の基板へと選択的にトラ
ンスファー（transfer）するプロセスに関する。
【０００２】
【従来の技術】本発明に対して、微細構造部は、機械加
工、材料堆積またはマイクロエレクトロニクスもしくは
微細加工の分野における材料形成技術によって第一基板
上に形成された何らかの電子的、機械的または光学部品
あるいはこれらの一組の部品を意味する。
【０００３】特に本発明は、チップ等の受動素子または
能動素子とすることができる複数の電子部品をトランス
ファーするために使用することができる。
【０００４】本発明による各部品のトランスファーは、
異なる材料で形成された各基板上にデバイスの異なる各
部品を装備しなければならない分野、および組立前に別
々にデバイスの多くの部品を製造することが要求される
分野に対して特に有利である。
【０００５】例えば、本発明は、シリコン基板上に別々
に形成された複数のレーザ孔部（laser cavities）をト
ランスファーするために使用することができる。
【０００６】本発明はさらに、他の適用分野において、
ディスプレイユニット製造用に構成されたガラスプレー
ト上に液晶ディスプレイ用の制御回路の各部品をトラン
スファーするために使用することができる。
【０００７】第一基板から最終基板へと部品を輸送する
既知の技術は、通常“中間”基板を使用する。この中間
基板の本質的な機能は、トランスファーを行っている間
の部品に対して機械的支持を提供するものである。
【０００８】部品のトランスファーを行う際の主要な問
題点は、第一基板から部品を分離し、さらに中間基板か
ら部品を分離することに関連するものである。
【０００９】概して、各部品は、“リフトオフ（liftof
f）”と称される技術を用いて第一または中間の支持体
から分離される。この技術は、頑丈な基部と、選択的に
化学エッチを行うことができる材料で形成された薄い中
間犠牲層と、各部品が上部に形成され或いは各部品が上
部にトランスファーされた上部層と、を備えた各基板を
用いることによって実施される。
【００１０】各部品をトランスファーする際には、中間
犠牲層を消滅させるための該中間犠牲層に対する化学的
攻撃によって、各部品を含有する表面層は、全く部品を
含有しない頑丈な基部から分離される。この中間犠牲層
の消滅により、リフトオフ効果として犠牲層上の各部品
が解放されることになる。
【００１１】この技術には、いくつかの困難点および制
限がある。
【００１２】第一の困難点は、通常液体とされた化学エ
ッチ剤と中間層が接触することに関連するものである。
中間層は薄くしかも基部と表面層との間に位置するの
で、化学エッチ剤の作用があまり効率的でないというこ
とである。この困難点により、トランスファーされるべ
き部品の大きさが増大させられ、換言すれば中間犠牲層
の大きさが増大させられることになる。
【００１３】さらに、トランスファーされるべき部品を
劣化させることなく中間層を選択的にエッチするために
は、連続製造の要求とは必ずしも合致しない特定の材料
を使用する必要がある。
【００１４】この技術分野は、本明細書の最後に示した
参考文献（１）および（２）に記載されている。
【００１５】
【発明が解決しようとする課題】本発明の目的は、前記
各困難点を解消するとともに前記各制限を受けることな
く第一基板から最終基板へと微細構造部をトランスファ
ーするプロセスを提供することである。
【００１６】特に一つの目的は、中間犠牲層のエッチン
グまたはリフトオフ操作を含まないプロセスを提供する
ことである。
【００１７】本発明の他の目的は、所定の各微細構造部
を備えた基板の一または複数の領域を最終基板上の特定
領域へと選択的にトランスファーすることができるプロ
セスを提供することである。
【００１８】さらに他の目的は、連続生産に対して産業
的に使用することができる迅速でかつ廉価なトランスフ
ァープロセスを提供することである。
【００１９】
【課題を解決するための手段】これらの目的を達成する
ために、本発明の主題は、より正確には、第一基板と称
される基板上に形成された少なくとも一つの微細構造部
を、最終基板と称される他の基板上へとトランスファー
するプロセスとされる。
【００２０】上記プロセスは、以下の各ステップを連続
して備える： ａ）第一基板と中間基板と称される基板との間を、初期
接着力を有して取り外し可能に接着し得るために第一基
板を準備するステップ ｂ）微細構造部に対向配置された前記中間基板に対して
前記第一基板を接着するステップ ｃ）前記微細構造部を備えた前記第一基板の少なくとも
一つの選択領域上に、および／または、前記最終基板の
収容領域上に、適切な処理により接着力を増大させるこ
とができる接着能力を有する接着材料の層を形成するス
テップ ｄ）前記最終基板上の前記収容領域に対して前記第一基
板の前記選択領域を接触させるステップ ｅ）前記微細構造部を備えた前記第一基板の前記領域に
対応するエリア内で前記初期接着力を超える値まで接着
力を増大させるために、また前記最終基板上の前記収容
領域上に対して前記第一基板の前記領域を固定するため
に、前記エリア内で前記接着材料の前記層を処理するス
テップ ｆ）前記微細構造部を備えた前記第一基板の前記領域と
前記中間基板との間の接着部を破壊するステップ
【００２１】上述したように、基板内に形成された微細
構造部は、一または複数の電子部品、光学部品または機
械部品から構成することができる。
【００２２】この構造部は、基板表面上に材料を形成ま
たは堆積することにより基板表面上に形成することがで
きる。さらに、ドープされた各領域および埋設された各
部品のような態様で基板の厚さ部分内に形成することが
できる。また、構造部は、基板の深さ部分内に形成され
た各部品と、表面上に形成された各接触点のような各部
品とを組み合わせた構成とすることができる。
【００２３】本発明によるプロセスは、埋設された犠牲
層の化学エッチを必要とするリフトオフ操作を全く含ま
ないものである。
【００２４】さらに、本発明によれば、特に基板の一ま
たは複数の領域が選択的に処理されるステップｅ）にお
いて、選択的なトランスファーは、これら領域に関して
のみ行うことができる。
【００２５】中間基板と取り外し可能に接着するために
第一基板を準備するステップと、トランスファーされる
べき構造部と最終基板との間の各接着部を局所的に強化
するステップとを組み合わせることにより、この構造部
を選択的に分離することができる。
【００２６】特に、微細構造部分を備える第一基板の領
域を引き裂くことによって、中間基板から分離すること
ができる。
【００２７】本発明の一の特別な構成によれは、取り外
し可能に接着を行うために第一基板の表面を準備するス
テップは、前記基板の前記表面を制御された粗さで形成
することを含む。
【００２８】この表面粗さにより、第一基板と中間基板
との間の接触面積を減少させられることになる。
【００２９】したがって、例えば材料を添加または添加
せずに接着することによる接着によって、微細構造部を
引き裂くときに打ち勝つことができる比較的低い接着力
が得られる。
【００３０】特に、表面粗さは、第一基板と中間基板と
の間の初期接着力が、ステップｅ）における処理後に、
第一基板の選択領域と最終領域との間の接着力よりも小
さいものとなるように選択される。
【００３１】一変形例によれば、取り外し可能な接着を
行うために第一基板の表面を準備するステップは、第一
基板内に少なくとも一つの破壊開始部（initiating rup
ture）を形成することをさらに含むことができる。
【００３２】特に、破壊開始部は、例えば水素等のイオ
ン注入により、中間基板と接着されるべき第一基板の一
部分に形成することができる。第一基板内に注入された
水素イオンによって、微細構造部を備えた第一基板から
選択領域を分離することができる強度の低いエリアが形
成される。
【００３３】この場合において、初期接着力とは、強度
の低いエリアに沿って引き裂くことによって分離させる
ために打ち勝たなければならない接着力を意味する。
【００３４】他の変形例によれば、取り外し可能に接着
を行うために第一基板の表面を準備するステップは、破
壊層と称される層を基板の表面に形成することを含む。
破壊層は、微細構造部を備えた第一基板の少なくとも一
つの領域に対向するエリア内に第一の厚さ部分と、第一
の厚さ部分を超える厚さを有するとともに微細構造部を
備えていない第一基板の領域と対向するエリア内に第二
の厚さ部分と、を有している。
【００３５】破壊層の形成は、基板の表面上で該基板に
対して選択的にエッチングすることができる材料の層を
堆積させることを含むことができる。そしてこの層は、
微細構造部を備える基板の少なくとも一つの領域に対応
する少なくとも一つのエリアを薄肉化させるために、選
択的かつ部分的にエッチングされる。エッチングされる
材料の層は、第一基板の表面上で自由に接近可能とされ
るので、このエッチングに関して特別な困難点は全くな
い。
【００３６】本発明のこの特定の態様は、本明細書の以
下の部分においてさらに詳細に説明される。
【００３７】本発明の他の特定の態様によれば、第一基
板は、ステップｃ）の前に薄肉化することができる。
【００３８】薄肉化は、化学的または機械的なエッチン
グにより行うことができる。
【００３９】さらに、第一基板内で前もって注入された
分裂層（cleavage layer）において、分裂させることに
より薄肉化することができる。
【００４０】本発明の他の有利な態様によれば、微細構
造部を備えた第一基板の前記領域を取り囲む該第一基板
の強度を低下させるために、ｄ）のステップの前に少な
くとも一つのトレンチ溝（trench）を形成することがで
きる。好ましくは、強度低下用の各トレンチ溝および第
一の厚さを有する破壊層のエリアは、少なくとも部分的
に一致するように配置される。
【００４１】これらトレンチ溝によれば、微細構造部を
有する第一基板の領域は、中間基板からさらに容易に分
離することができる。第一基板のこの領域は、さらに、
トランスファーとは関係なくかつ中間基板と接着された
ままとされた第一基板の残余部分からさらに容易に分離
することができる。
【００４２】ステップｅ）における接着材料の層の処理
には、微細構造部を備えた基板の領域内に放射を行うこ
とが含まれる。
【００４３】選択された接着材料に応じて、接着材料の
架橋あるいは溶融を生じさせるために放射を適合させる
ことができ、これにより、できれば冷却期間後に、さら
に強い接着が実現される。この態様は、本明細書の以下
の部分においてさらに詳細に説明される。
【００４４】本発明の特定の一態様によれば、透明な中
間基板を用いることができるとともに、この透明な中間
基板を介して、微細構造を備える第一基板の領域および
接着材料の層に放射することができる。
【００４５】透明な最終基板を用いることができるとと
もに、この透明な最終基板を介して、微細構造を備える
第一基板の領域および接着材料の層に放射を行うことが
できる。
【００４６】本発明によるプロセスは、１０μｍ以下の
厚さを有する構造部をトランスファーするのに特に適し
ている。ただし、第一基板の表面の平面における面積
は、数μｍ2から数ｃｍ2までとすることができる。
【００４７】構造部の面積に応じて、接着材料の処理の
ために照射される放射は、分離した複数の点に対して照
射され、あるいはスキャンすることにより照射される。
【００４８】好ましくは、特に中間基板または最終基板
が透明とされているときに、ステップｄ）を行っている
間に各基板の正確な配列を可能とするために、最終基板
および第一基板上に視覚的なマークを形成することがで
きる。
【００４９】特に、この種の手段によれば、適切な機械
装置を用いることにより各基板の自動組立が可能とな
る。
【００５０】本発明の他の特徴点および有利点は、各添
付図面を参照した以下の説明から明らかとなる。この説
明は、例示的な目的に対してのみなされるものであり、
いかなる場合でも制限的なものとはされない。
【００５１】
【発明の実施の形態】図１は、微細構造部を備えかつ中
間基板に接着された第一基板の概略を示した断面図であ
る。図２は、最終基板と接着するために準備された図１
の基板の概略を示した断面図である。図３は、図２の基
板の選択領域と最終基板との間を接着する際の図２の基
板の概略を示した断面図である。図４は、選択領域の中
間基板からの分離の概略を示した断面図である。図５
は、最終基板に接着された選択領域、および該選択領域
に配置された微細構造部に対する接触エリアの構成の概
略を示した断面図である。
【００５２】以下の説明は、単一の微細構造部の特定の
トランスファーに関するものである。ただし、この形式
の複数の微細構造部に対してトランスファープロセスが
同時に実施され得ることは理解されるところである。
【００５３】図１には、微細構造部が形成された例えば
シリコン製の第一基板１０が示されている。図示した実
施形態において微細構造部は、基板１０の深さ方向に形
成された電子回路１２と、該基板の表面１４上に形成さ
れた接触エリア１２ａと、を備えている。微細構造部を
含む基板領域が符号１６で示されている。この領域は、
以下の説明において、トランスファー領域とよぶことに
する。
【００５４】第一基板の表面１４上には、破壊層と称さ
れる層１８が形成されている。例えば、この層はシリカ
またはポリマーで構成することができる。この層の厚さ
は、基板トランスファー領域１６に対向させて凹所１９
を形成することができるのに十分なものとされている。
凹所は、破壊層１８の局所エッチングによって形成され
ているとともに、この層内で二つのエリアを規定するた
めに使用できるようになっている。これら二つのエリア
は、主としてトランスファー領域１６に対向して配置さ
れた第一の厚さを有する薄肉エリア２０と、トランスフ
ァー領域の外側にさらに厚い第二の厚さを有する厚肉エ
リア２２とされている。好ましくは、トランスファー領
域の範囲を僅かに超えて薄肉エリアを延長形成し得るこ
とに留意すべきである。
【００５５】第一基板１０は破壊層１８によって中間基
板２４と接着されており、厚肉エリア２２は中間基板２
４上に密着されている。
【００５６】凹所１９が形成されていることにより、第
一基板と中間基板との間の初期接着力が弱いものとなっ
ている。
【００５７】結果として、凹所１９は、破壊層１８が中
間基板へ向かって曲がらずかつ該凹所１９内の領域内で
中間基板と接触しないように、使用材料の応力分布を考
慮して十分な深さで形成することができる。
【００５８】図２には、第一基板１０が薄肉にされるプ
ロセスである次のステップが示されている。薄肉化は、
要素１２を収容しかつ該要素の機械的支持を保証するた
めの十分な基板厚さが残されるように停止される。
【００５９】薄肉化は、磨いたり（grinding）、こすり
おろしたり（rubbing down）、停止層を用いて或いは用
いずに化学エッチを使用したり、または分裂（cleaveg
e）させたりして行うことができる。
【００６０】分裂により薄肉化が行われた場合には、図
１において符号１１で概略的に示された分裂層と称され
るガス状イオンの層が前もって第一基板内に注入され
る。したがって、熱処理を施すことにより、結晶再配置
（crystalline rearrangement）の効果の結果として、
この層に沿って基板の分裂を引き起こすことができる。
【００６１】薄肉化に加えて、第一基板１０内には、薄
肉化後に得られる第一基板の自由表面２８から出発する
複数のトレンチ溝（trench）２６が（エッチングによ
り）形成される。
【００６２】残された第一基板の厚さ部分の全て或いは
一部にわたって形成された各トレンチ溝２６は、電子部
品１２を含みかつトランスファーされるべき該基板の領
域１６を規定する。各トレンチ溝は、破壊層１８内に形
成された凹所１９と少なくとも一部分が一致するように
配置されている。
【００６３】詳細には、各トレンチ溝は、第一基板内で
最小の抵抗を有するエリアを形成している。
【００６４】図２に示すように、主としてトランスファ
ー領域１６とされた第一基板の自由表面２８上に、接着
材料の層３０が局所的に形成されている。
【００６５】接着材料は、適切な処理により増大させる
ことができる接着能力を有する材料とされる。
【００６６】例えば、Ｕ．Ｖ．放射に曝されたときに固
まるポリマーとすることができる。
【００６７】上述した実施形態において、接着材料は、
Ｓｎ、Ｐｂ、Ｓｎ−Ｐｂ、Ｉｎ−Ｐｂ等の溶かすことが
できる材料とされている。この種の材料が適切な放射に
より加熱されると、溶融し、冷却後に非常に強固な接着
力を得ることができる。
【００６８】本発明の有利な一実施形態によれば、トラ
ンスファー領域１６内の電子部品１２と最終基板上の各
部品との間で電気接触を行うために、接着材料として導
電性を有するものを選択することができる。この場合に
は、接着材料は、上述したような溶融可能な導電性合金
または導電性接着剤によって形成することができる。
【００６９】最終基板との電気接触部を独立して一また
は複数形成するために、トランスファー領域の全表面に
わたって或いは選択された各部分にのみ接着材料を形成
することができる。
【００７０】最終基板の収容領域の全部または一部にも
接着材料の層を形成することができることに留意すべき
である。
【００７１】図３には次のステップが示されている。最
終基板３２の収容領域１６’が（部品１２を含む）第一
基板のトランスファー領域１６と接触している。
【００７２】この図は、トランスファー領域１６および
収容領域１６’が接着材料３０の層を備えていることを
示している。
【００７３】赤外線放射等の放射３４に対して透明とさ
れた中間基板２４を介して、トランスファー領域１６に
対する放射が行われる。トランスファー領域１６と最終
基板３２とを溶接するために、放射３４によって、層３
０内の溶融可能とされた接着材料を溶融することができ
る。トランスファー領域および溶融可能とされた接着材
料が冷却された後に、最大接着力が得られる。
【００７４】紫外線放射に曝されたときに固化するフォ
トセッティング（photosetting）ポリマーを接着材料と
した一変形例に対しては、紫外線放射に対して透明とさ
れた中間基板を使用すべきである。
【００７５】さらに、使用される接着材料の形式に応じ
て透明あるいは不透明に選択された最終基板３２を介し
て、接着材料に対して放射を行うことができることに留
意すべきである。
【００７６】部品１２を含むトランスファー領域１６が
最終基板３２に確実に固定された後に、この領域１６を
中間基板から分離することができる。
【００７７】この分離については図４に示されている。
最終基板３２および中間基板に対して、引張り力３６，
３８および可能な限りのせん断力が及ぼされる。
【００７８】トランスファー領域１６内において接着材
料層３０の接着力は増大されているので、この領域は最
終基板に固定されたままである。
【００７９】しかし、第一基板は、各トレンチ溝２６の
底部において引き裂かれる。
【００８０】部品１２を含む第一基板の領域１６は、中
間基板からだけでなく部品を含まない第一基板１０の残
余部分からも解放される。
【００８１】図５は、微細構造部のトランスファーを行
った後の処理ステップを示している。
【００８２】微細構造部および最終基板上に絶縁層４０
が堆積されている。そして、部品１２の各接触エリア１
２ａを対象基板（図示せず）に対して電気接続するため
に、図５に線状部４２として示した複数の金属製接続路
が形成される。
【００８３】したがって、上述したように、導電路およ
び／または接着材料３０を介して最終基板３２の各部品
に対して、部品１２を電気的に接続することができる。
【００８４】参考文献 （１）米国特許第５ ２５８ ３２５号明細書 （２）" Alignable Epitaxial Liftoff of GaAs Materi
als with Selective Deposition Using Polyimide Diap
hragms" C.Camperi-Ginestet氏等 IEEE transactions
Photonics Technology Letters, vol. 3, No. 12. １９
９１年１２月，１１２３〜１１２６頁
【図面の簡単な説明】
【図１】 微細構造部を備えかつ中間基板に接着された
第一基板の概略を示した断面図である。
【図２】 最終基板と接着するために準備された図１の
基板の概略を示した断面図である。
【図３】 図２の基板の選択領域と最終基板との間を接
着する際の図２の基板の概略を示した断面図である。
【図４】 選択領域の中間基板からの分離の概略を示し
た断面図である。
【図５】 最終基板に接着された選択領域、および該選
択領域に配置された微細構造部に対する接触エリアの構
成の概略を示した断面図である。
【符号の説明】
１０ 第一基板 １２ 微細構造部 １６ 選択領域 ２４ 中間基板 ３０ 接着材料の層 ３２ 最終基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミシェル・ブリュエル フランス・ヴォレ・38113・プレヴェー ル・ニュメロ・ヌフ

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 第一基板と称される基板（１０）上に形
    成された少なくとも一つの微細構造部（１２）を、最終
    基板と称される他の基板（３２）上へとトランスファー
    するトランスファープロセスであって、 ａ）前記第一基板（１０）と中間基板と称される基板
    （２４）との間を、初期接着力を有して取り外し可能に
    接着するために第一基板を準備するステップと、 ｂ）前記微細構造部に対向する前記中間基板（２４）に
    対して前記第一基板（１０）を接着するステップと、 ｃ）前記微細構造部を備えた前記第一基板の少なくとも
    一つの選択領域（１６）上に、および／または、前記最
    終基板の収容領域（１６’）上に、適切な処理により接
    着力を増大させることができる接着能力を有する接着材
    料の層（３０）を形成するステップと、 ｄ）前記最終基板上の前記収容領域に対して前記第一基
    板の前記選択領域（１６）を接触させるステップと、 ｅ）前記微細構造部を備えた前記第一基板の前記選択領
    域（１６）に対応するエリア内で前記初期接着力を超え
    る値まで接着力を増大させるために、また前記最終基板
    （３２）上の前記収容領域（１６’）上に対して前記第
    一基板の前記選択領域（１６）を固定するために、前記
    エリア内で前記接着材料の前記層を処理するステップ
    と、 ｆ）前記微細構造部を備えた前記第一基板の前記選択領
    域（１６）と前記中間基板（２４）との間の接着部を破
    壊するステップと、 を連続して備えることを特徴とするトランスファープロ
    セス。
  2. 【請求項２】 前記第一基板（１０）は、前記ステップ
    ｃ）の前に薄肉化されることを特徴とする請求項１記載
    のトランスファープロセス。
  3. 【請求項３】 前記第一基板（１０）は、化学的および
    ／または機械的エッチングにより薄肉化されることを特
    徴とする請求項２記載のトランスファープロセス。
  4. 【請求項４】 前記第一基板（１０）は、該第一基板
    （１０）内で前もって注入された分裂層（１１）に沿っ
    て分裂させることにより薄肉化されることを特徴とする
    請求項２記載のトランスファープロセス。
  5. 【請求項５】 取り外し可能に接着を行うために第一基
    板を準備するステップは、前記第一基板（１０）の表面
    を制御された粗さで形成することを含むことを特徴とす
    る請求項１記載のトランスファープロセス。
  6. 【請求項６】 取り外し可能に接着を行うために第一基
    板を準備するステップは、前記第一基板内に少なくとも
    一つの破壊開始部を形成することを含むことを特徴とす
    る請求項１記載のトランスファープロセス。
  7. 【請求項７】 取り外し可能に接着を行うために第一基
    板を準備するステップは、破壊層と称される層（１８）
    を基板（１０）の表面（１４）に形成することを含み、 前記破壊層は、前記微細構造部（１２）を備える前記第
    一基板の少なくとも一つの前記選択領域（１６）に対向
    するエリア内に第一の厚さ部分と、該第一の厚さ部分を
    超える厚さを有するとともに前記選択領域（１６）の周
    りに配置されたエリア内に第二の厚さ部分と、を有して
    いることを特徴とする請求項１記載のトランスファープ
    ロセス。
  8. 【請求項８】 前記破壊層（１８）の形成は、前記基板
    （１０）の表面（１４）上で該基板に対して選択的にエ
    ッチングすることができる材料の層を堆積させ、かつ、 前記基板の前記選択領域（１６）に対応する少なくとも
    一つのエリアを薄肉化させるために、前記破壊層を選択
    的かつ部分的にエッチングすることを含むことを特徴と
    する請求項７記載のトランスファープロセス。
  9. 【請求項９】 前記ｄ）のステップの前に、前記微細構
    造部（１２）を備える前記第一基板（１０）の前記選択
    領域（１６）を取り囲む該第一基板の強度を低下させる
    少なくとも一つのトレンチ溝（２６）を形成することを
    特徴とする請求項１記載のトランスファープロセス。
  10. 【請求項１０】 前記ｄ）のステップの前に、前記微細
    構造部（１２）を備える前記第一基板（１０）の前記選
    択領域（１６）を取り囲む該第一基板の強度を低下させ
    る少なくとも一つのトレンチ溝（２６）を形成し、 強度低下用の前記各トレンチ溝（２６）と、第一の厚さ
    を有する前記破壊層（１８）のエリアとは、少なくとも
    部分的に一致するように配置されていることを特徴とす
    る請求項７記載のトランスファープロセス。
  11. 【請求項１１】 接着層（３０）の接着材料は、溶融可
    能でかつ、適切な放射に曝すことにより接着力を増大さ
    せることができる材料から選択されることを特徴とする
    請求項１記載のトランスファープロセス。
  12. 【請求項１２】 前記中間基板を介して視認できる複数
    のマークが前記最終基板上に形成され、かつ、前記最終
    基板を介して視認できる複数のマークが前記中間基板上
    に形成され、 前記各マークは、前記ステップｄ）において接触させる
    前に、前記中間基板と前記最終基板とを整列させるため
    に使用されることを特徴とする請求項１記載のトランス
    ファープロセス。
  13. 【請求項１３】 前記最終基板（３２）上に前もって形
    成された各部品に対して、前記微細構造部（１２）を電
    気的に接触させる工程によって完成されることを特徴と
    する請求項１記載のトランスファープロセス。
  14. 【請求項１４】 前記ステップｅ）における接着材料の
    層の処理は、前記微細構造部を備える前記基板の前記選
    択領域（１６）に放射することを特徴とする請求項１記
    載のトランスファープロセス。
  15. 【請求項１５】 透明な中間基板（２４）が使用される
    とともに、 該透明な基板を介して前記微細構造部（１２）を備える
    前記第一基板の前記選択領域（１６）に対して放射が行
    われることを特徴とする請求項１４記載のトランスファ
    ープロセス。
  16. 【請求項１６】 透明な最終基板（３２）が使用される
    とともに、 該最終基板（３２）を介して前記微細構造部（１２）を
    備える前記第一基板の前記選択領域（１６）に対して放
    射が行われることを特徴とする請求項１５記載のトラン
    スファープロセス。
  17. 【請求項１７】 電気的な接触を行う接着材料（３０）
    は、前記選択領域（１６）と前記最終基板（３２）との
    間で少なくとも一つの電気接触部を形成するために使用
    されることを特徴とする請求項１記載のトランスファー
    プロセス。
JP34344498A 1997-12-02 1998-12-02 第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス Expired - Fee Related JP4163310B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9715152A FR2771852B1 (fr) 1997-12-02 1997-12-02 Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
FR9715152 1997-12-02

Publications (2)

Publication Number Publication Date
JPH11317577A true JPH11317577A (ja) 1999-11-16
JP4163310B2 JP4163310B2 (ja) 2008-10-08

Family

ID=9514050

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34344498A Expired - Fee Related JP4163310B2 (ja) 1997-12-02 1998-12-02 第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス

Country Status (5)

Country Link
US (1) US6159323A (ja)
EP (1) EP0923123B1 (ja)
JP (1) JP4163310B2 (ja)
DE (1) DE69838970T2 (ja)
FR (1) FR2771852B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004535664A (ja) * 2001-04-13 2004-11-25 コミサリヤ・ア・レネルジ・アトミク 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
JP2006080237A (ja) * 2004-09-08 2006-03-23 Canon Inc 半導体装置及びその製造方法
KR101027424B1 (ko) 2001-05-11 2011-04-11 크리 인코포레이티드 높은 항복 전압을 갖는 반도체 장치를 위한 고저항 실리콘카바이드 기판

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
US6436614B1 (en) 2000-10-20 2002-08-20 Feng Zhou Method for the formation of a thin optical crystal layer overlying a low dielectric constant substrate
FR2823599B1 (fr) * 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
US7045878B2 (en) * 2001-05-18 2006-05-16 Reveo, Inc. Selectively bonded thin film layer and substrate layer for processing of useful devices
US6956268B2 (en) 2001-05-18 2005-10-18 Reveo, Inc. MEMS and method of manufacturing MEMS
TW553891B (en) * 2001-08-15 2003-09-21 Reveo Inc MEMS and method of manufacturing
US6875671B2 (en) 2001-09-12 2005-04-05 Reveo, Inc. Method of fabricating vertical integrated circuits
US7033910B2 (en) * 2001-09-12 2006-04-25 Reveo, Inc. Method of fabricating multi layer MEMS and microfluidic devices
US7163826B2 (en) 2001-09-12 2007-01-16 Reveo, Inc Method of fabricating multi layer devices on buried oxide layer substrates
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
US7122095B2 (en) * 2003-03-14 2006-10-17 S.O.I.Tec Silicon On Insulator Technologies S.A. Methods for forming an assembly for transfer of a useful layer
FR2852445B1 (fr) 2003-03-14 2005-05-20 Soitec Silicon On Insulator Procede de realisation de substrats ou composants sur substrats avec transfert de couche utile, pour la microelectronique, l'optoelectronique ou l'optique
US7763136B2 (en) * 2003-04-10 2010-07-27 Precision Floor Marking, Inc. Tape applicator
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
DE10342980B3 (de) * 2003-09-17 2005-01-05 Disco Hi-Tec Europe Gmbh Verfahren zur Bildung von Chip-Stapeln
FR2860842B1 (fr) * 2003-10-14 2007-11-02 Tracit Technologies Procede de preparation et d'assemblage de substrats
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US7179719B2 (en) * 2004-09-28 2007-02-20 Sharp Laboratories Of America, Inc. System and method for hydrogen exfoliation
DE102004058876B3 (de) * 2004-12-06 2006-05-24 Infineon Technologies Ag Verfahren zum Aufbringen einer Klebstoffschicht auf dünngeschliffene Halbleiterchips eines Halbleiterwafers
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
JP4292424B2 (ja) * 2006-11-15 2009-07-08 セイコーエプソン株式会社 配線基板およびその製造方法、並びに電子機器
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2965396B1 (fr) 2010-09-29 2013-02-22 S O I Tec Silicon On Insulator Tech Substrat démontable, procédés de fabrication et de démontage d'un tel substrat
FR2978600B1 (fr) 2011-07-25 2014-02-07 Soitec Silicon On Insulator Procede et dispositif de fabrication de couche de materiau semi-conducteur
FR3038128B1 (fr) * 2015-06-26 2018-09-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif electronique

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3992236A (en) * 1967-10-09 1976-11-16 Western Electric Company, Inc. Releasable mounting and method of placing an oriented array of devices on the mounting
EP0015100B1 (en) * 1979-02-26 1983-08-17 National Research Development Corporation Method of incorporating a distributed microwave circuit element in a microwave integrated circuit
US5258325A (en) * 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5508065A (en) * 1994-10-14 1996-04-16 Regents Of The University Of California Method for materials deposition by ablation transfer processing
US5897727A (en) * 1996-09-20 1999-04-27 Minnesota Mining And Manufacturing Company Method for assembling layers with a transfer process using a crosslinkable adhesive layer
US5915167A (en) * 1997-04-04 1999-06-22 Elm Technology Corporation Three dimensional structure memory

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004535664A (ja) * 2001-04-13 2004-11-25 コミサリヤ・ア・レネルジ・アトミク 剥離可能な基板または剥離可能な構造、およびそれらの製造方法
KR100933897B1 (ko) * 2001-04-13 2009-12-28 꼼미사리아 아 레네르지 아토미끄 분리가능 기판 또는 분리가능 구조체 및 그 생산방법
US7713369B2 (en) 2001-04-13 2010-05-11 Commissariat A L'energie Atomique Detachable substrate or detachable structure and method for the production thereof
KR101027424B1 (ko) 2001-05-11 2011-04-11 크리 인코포레이티드 높은 항복 전압을 갖는 반도체 장치를 위한 고저항 실리콘카바이드 기판
JP2006080237A (ja) * 2004-09-08 2006-03-23 Canon Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
DE69838970T2 (de) 2009-01-29
EP0923123B1 (fr) 2008-01-09
EP0923123A2 (fr) 1999-06-16
JP4163310B2 (ja) 2008-10-08
EP0923123A3 (fr) 1999-12-08
FR2771852A1 (fr) 1999-06-04
DE69838970D1 (de) 2008-02-21
US6159323A (en) 2000-12-12
FR2771852B1 (fr) 1999-12-31

Similar Documents

Publication Publication Date Title
JP4163310B2 (ja) 第一基板上に形成された微細構造部の最終基板への選択的なトランスファープロセス
JP4465315B2 (ja) ウェファ基板のキャビティを含む構造とその製造方法
KR101148052B1 (ko) 기판의 준비 및 어셈블링 방법
US5087585A (en) Method of stacking semiconductor substrates for fabrication of three-dimensional integrated circuit
JP4425631B2 (ja) 超小型構成部品を含む薄膜層を製造するための方法
US6756288B1 (en) Method of subdividing a wafer
JPH0267742A (ja) 半導体集積回路チップの組合体及びその接着方法
JPH09213594A (ja) 薄膜を最初の基体から目的の基体上に移動させる方法
JP2004503111A (ja) 材料ブロックを切り取るための方法ならびに薄膜の形成方法
JPH04365377A (ja) 半導体装置
JP2002519847A (ja) 薄い基層の製造方法
US7544586B2 (en) Method of fabricating chips and an associated support
JP4554930B2 (ja) 材料を接合及び転写して半導体デバイスを形成する方法
JP2533272B2 (ja) 半導体デバイスの製造方法
JPH06224542A (ja) 集積回路への導電線の付加
JPH10503324A (ja) 三次元回路装置の製造方法
JPH07168066A (ja) 単結晶基体に取り付けられて電気・光トランスデューサに光学的に結合する方法
US7041528B2 (en) Method for forming a micro-mechanical component in a semiconductor wafer, and a semiconductor wafer comprising a micro-mechanical component formed therein
JP2751242B2 (ja) 半導体装置の製造方法
US4815208A (en) Method of joining substrates for planar electrical interconnections of hybrid circuits
JP2748530B2 (ja) 半導体装置の製造方法
JPH09246159A (ja) 位置合せ用マークを用いた半導体装置の製法
JP2874184B2 (ja) 半導体装置の製造方法
JP2001093869A (ja) 半導体装置の製造方法
JP2009160673A (ja) マイクロデバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080724

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees