JP2001093869A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001093869A JP2001093869A JP26883499A JP26883499A JP2001093869A JP 2001093869 A JP2001093869 A JP 2001093869A JP 26883499 A JP26883499 A JP 26883499A JP 26883499 A JP26883499 A JP 26883499A JP 2001093869 A JP2001093869 A JP 2001093869A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- grinding
- grinding tape
- main surface
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 ウェハレベルで一括してバンプ電極を形成し
た場合であっても，半導体ウェハの（裏面）研削工程を
容易に行うことの可能な半導体装置の製造方法を提供す
る。 【解決手段】 半導体装置の製造方法において，半導体
ウェハ１１の主面にＣｕポスト１２を形成する工程と，
Ｃｕポストと実質的に同じ高さまで半導体ウェハの主面
を樹脂１３で覆う工程と，樹脂表面から半導体ウェハの
所定の深さまで達する溝１７を形成する工程と，Ｃｕポ
ストと電気的に接続するはんだボール１８を形成する工
程と，半導体ウェハの主面側に研削テープ１９を貼付す
る工程と，半導体ウェハの裏面を研削する工程とを含
み，研削テープは，少なくともその一部が樹脂表面に密
着している。研削テープは，半導体ウェハの主面のはん
だボールが形成される領域に対応して穴１９ａが形成さ
れていることを特徴とする。
た場合であっても，半導体ウェハの（裏面）研削工程を
容易に行うことの可能な半導体装置の製造方法を提供す
る。 【解決手段】 半導体装置の製造方法において，半導体
ウェハ１１の主面にＣｕポスト１２を形成する工程と，
Ｃｕポストと実質的に同じ高さまで半導体ウェハの主面
を樹脂１３で覆う工程と，樹脂表面から半導体ウェハの
所定の深さまで達する溝１７を形成する工程と，Ｃｕポ
ストと電気的に接続するはんだボール１８を形成する工
程と，半導体ウェハの主面側に研削テープ１９を貼付す
る工程と，半導体ウェハの裏面を研削する工程とを含
み，研削テープは，少なくともその一部が樹脂表面に密
着している。研削テープは，半導体ウェハの主面のはん
だボールが形成される領域に対応して穴１９ａが形成さ
れていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は，半導体装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】従来の樹脂封止半導体装置の製造方法に
ついて，図３を参照しながら説明する。まず，半導体ウ
ェハ１の主面（回路形成面）上に電気メッキ等によりＣ
ｕの配線（以下，「Ｃｕポスト」と称する。）２を形成
する（図３（Ａ））。次いで，Ｃｕポスト２を完全に覆
うように半導体ウェハ１の主面に対して樹脂３を充填す
る（図３（Ｂ））。
ついて，図３を参照しながら説明する。まず，半導体ウ
ェハ１の主面（回路形成面）上に電気メッキ等によりＣ
ｕの配線（以下，「Ｃｕポスト」と称する。）２を形成
する（図３（Ａ））。次いで，Ｃｕポスト２を完全に覆
うように半導体ウェハ１の主面に対して樹脂３を充填す
る（図３（Ｂ））。
【０００３】次いで，半導体ウェハ１の裏面に研削テー
プ４を貼付する。そして，樹脂３に埋もれてしまってい
るＣｕポスト２が露出するまで，研磨剤５によって樹脂
３の表面を研削する（図３（Ｃ））。Ｃｕポスト２を露
出させた後，後工程で半導体ウェハ１を個片化する部分
に切断刃６で溝（切り込み）７を形成し，所定の深さま
で到達させる（図３（Ｄ））。この溝７を形成すること
をハーフカットするという。
プ４を貼付する。そして，樹脂３に埋もれてしまってい
るＣｕポスト２が露出するまで，研磨剤５によって樹脂
３の表面を研削する（図３（Ｃ））。Ｃｕポスト２を露
出させた後，後工程で半導体ウェハ１を個片化する部分
に切断刃６で溝（切り込み）７を形成し，所定の深さま
で到達させる（図３（Ｄ））。この溝７を形成すること
をハーフカットするという。
【０００４】次いで，溝７が形成された半導体ウェハ１
の主面に研削テープ９を貼付する。（図３（Ｅ））。こ
の研削テープ９は上記工程で用いた研削テープ４と同じ
ものである。そして，研削テープ９を貼付した面を研削
ステージ（図示しない）に固定した状態で半導体ウェハ
１の裏面側の全面を研削する。この研削は前工程で形成
した溝７の底部に達するまで行う（図３（Ｆ））。以上
の工程により，半導体ウェハ１を個々の半導体装置に個
片化することができる。
の主面に研削テープ９を貼付する。（図３（Ｅ））。こ
の研削テープ９は上記工程で用いた研削テープ４と同じ
ものである。そして，研削テープ９を貼付した面を研削
ステージ（図示しない）に固定した状態で半導体ウェハ
１の裏面側の全面を研削する。この研削は前工程で形成
した溝７の底部に達するまで行う（図３（Ｆ））。以上
の工程により，半導体ウェハ１を個々の半導体装置に個
片化することができる。
【０００５】後工程では，個片化された半導体装置の主
面にＣｕポストに接続するバンプ電極が形成される。
面にＣｕポストに接続するバンプ電極が形成される。
【０００６】
【発明が解決しようとする課題】ところで，半導体装置
の主面に形成されるバンプ電極は，ウェハレベルで一括
して形成を行うことが好ましいが，上記従来の製造方法
では，バンプ電極のウェハレベルでの一括形成は困難で
ある。上記従来の製造方法では，図３（Ｆ）に示したよ
うに，半導体ウェハ１の裏面側を研削すると同時に個々
の半導体装置に個片化されてしまうからである。
の主面に形成されるバンプ電極は，ウェハレベルで一括
して形成を行うことが好ましいが，上記従来の製造方法
では，バンプ電極のウェハレベルでの一括形成は困難で
ある。上記従来の製造方法では，図３（Ｆ）に示したよ
うに，半導体ウェハ１の裏面側を研削すると同時に個々
の半導体装置に個片化されてしまうからである。
【０００７】また，半導体ウェハ１の裏面研削工程（図
３（Ｆ））前に予めＣｕポスト２と接続するバンプ電極
をウェハレベルで一括して形成してしまうことも可能で
ある。しかしながら，半導体ウェハの裏面研削工程（図
３（Ｆ））以前にバンプ電極を形成してしまうと，半導
体ウェハの裏面研削に必要な研削テープを貼付する工程
（図３（Ｅ））で，バンプ電極に直接研削テープ４を接
着することになる。この場合，バンプ電極と研削テープ
４との接点が小さく，密着が弱まって不安定となるた
め，半導体ウェハ１の裏面研削工程（図３（Ｆ））が困
難となるという問題があった。
３（Ｆ））前に予めＣｕポスト２と接続するバンプ電極
をウェハレベルで一括して形成してしまうことも可能で
ある。しかしながら，半導体ウェハの裏面研削工程（図
３（Ｆ））以前にバンプ電極を形成してしまうと，半導
体ウェハの裏面研削に必要な研削テープを貼付する工程
（図３（Ｅ））で，バンプ電極に直接研削テープ４を接
着することになる。この場合，バンプ電極と研削テープ
４との接点が小さく，密着が弱まって不安定となるた
め，半導体ウェハ１の裏面研削工程（図３（Ｆ））が困
難となるという問題があった。
【０００８】本発明は，従来の半導体装置の製造方法が
有する上記問題点に鑑みてなされたものであり，本発明
の目的は，ウェハレベルで一括してバンプ電極を形成し
た場合であっても，半導体ウェハの（裏面）研削工程を
容易に行うことの可能な，新規かつ改良された半導体装
置の製造方法を提供することである。
有する上記問題点に鑑みてなされたものであり，本発明
の目的は，ウェハレベルで一括してバンプ電極を形成し
た場合であっても，半導体ウェハの（裏面）研削工程を
容易に行うことの可能な，新規かつ改良された半導体装
置の製造方法を提供することである。
【０００９】
【課題を解決するための手段】上記課題を解決するた
め，請求項１によれば，半導体装置の製造方法におい
て，半導体ウェハの主面に配線を形成する工程と，配線
と実質的に同じ高さまで半導体ウェハの主面を樹脂で覆
う工程と，樹脂表面から半導体ウェハの所定の深さまで
達する溝を形成する工程と，配線と電気的に接続するバ
ンプ電極を形成する工程と，半導体ウェハの主面側に研
削テープを貼付する工程と，半導体ウェハの裏面を研削
する工程とを含み，研削テープは，少なくともその一部
が樹脂表面に密着していることを特徴とする半導体装置
の製造方法が提供される。
め，請求項１によれば，半導体装置の製造方法におい
て，半導体ウェハの主面に配線を形成する工程と，配線
と実質的に同じ高さまで半導体ウェハの主面を樹脂で覆
う工程と，樹脂表面から半導体ウェハの所定の深さまで
達する溝を形成する工程と，配線と電気的に接続するバ
ンプ電極を形成する工程と，半導体ウェハの主面側に研
削テープを貼付する工程と，半導体ウェハの裏面を研削
する工程とを含み，研削テープは，少なくともその一部
が樹脂表面に密着していることを特徴とする半導体装置
の製造方法が提供される。
【００１０】かかる製造方法によれば，半導体ウェハの
裏面研削工程の前にウェハレベルで一括してバンプ電極
を形成した場合であっても，研削テープが樹脂表面に密
着しているため，半導体ウェハを研削用のステージ（以
下，「研削ステージ」と称する。）に十分に固定するこ
とができる。このため，半導体ウェハの裏面研削工程を
容易に行うことができる。
裏面研削工程の前にウェハレベルで一括してバンプ電極
を形成した場合であっても，研削テープが樹脂表面に密
着しているため，半導体ウェハを研削用のステージ（以
下，「研削ステージ」と称する。）に十分に固定するこ
とができる。このため，半導体ウェハの裏面研削工程を
容易に行うことができる。
【００１１】上記方法の実現のための一例としては，請
求項２に記載のように，半導体ウェハの主面のバンプ電
極が形成される領域に対応して穴が形成された研削テー
プを用いることができる。このとき，請求項３に記載の
ように，穴とバンプ電極とが１対１に対応して形成され
ていると，研削テープの樹脂表面と半導体ウェハとの密
着面積を増大させ，より安定した研削工程を行うことが
できる。
求項２に記載のように，半導体ウェハの主面のバンプ電
極が形成される領域に対応して穴が形成された研削テー
プを用いることができる。このとき，請求項３に記載の
ように，穴とバンプ電極とが１対１に対応して形成され
ていると，研削テープの樹脂表面と半導体ウェハとの密
着面積を増大させ，より安定した研削工程を行うことが
できる。
【００１２】上記方法の実現のための他の一例として
は，請求項４に記載のように，半導体ウェハの主面のバ
ンプ電極が形成される領域に対応して凹部が形成された
研削テープを用いることができる。このとき，請求項５
に記載のように，凹部とバンプ電極とが１対１に対応し
て形成されていると，研削テープの樹脂表面と半導体ウ
ェハとの密着面積を増大させ，より安定した研削工程を
行うことができる。
は，請求項４に記載のように，半導体ウェハの主面のバ
ンプ電極が形成される領域に対応して凹部が形成された
研削テープを用いることができる。このとき，請求項５
に記載のように，凹部とバンプ電極とが１対１に対応し
て形成されていると，研削テープの樹脂表面と半導体ウ
ェハとの密着面積を増大させ，より安定した研削工程を
行うことができる。
【００１３】
【発明の実施の形態】以下に添付図面を参照しながら，
本発明にかかる半導体装置の製造方法の好適な実施の形
態について詳細に説明する。なお，本明細書及び図面に
おいて，実質的に同一の機能構成を有する構成要素につ
いては，同一の符号を付することにより重複説明を省略
する。
本発明にかかる半導体装置の製造方法の好適な実施の形
態について詳細に説明する。なお，本明細書及び図面に
おいて，実質的に同一の機能構成を有する構成要素につ
いては，同一の符号を付することにより重複説明を省略
する。
【００１４】（第１の実施の形態）本実施の形態にかか
る半導体装置の製造方法を，図１を参照しながら説明す
る。まず，厚み６２５μｍ程度の半導体ウェハ１１の主
面（回路形成面）上に電気メッキ等により，高さ約７０
μｍのＣｕポスト（配線）１２を形成する（図１
（Ａ））。このＣｕポスト１２は，後工程で半導体ウェ
ハ１１上に形成されるはんだボール（バンプ電極）１８
と電気的に接続される。なお，半導体ウェハ１１の厚み
は６２５μｍに限定されず，例えば７２５μｍ程度とす
ることができる。また，Ｃｕポスト１２の高さは７０〜
１００μｍ程度であればよい。
る半導体装置の製造方法を，図１を参照しながら説明す
る。まず，厚み６２５μｍ程度の半導体ウェハ１１の主
面（回路形成面）上に電気メッキ等により，高さ約７０
μｍのＣｕポスト（配線）１２を形成する（図１
（Ａ））。このＣｕポスト１２は，後工程で半導体ウェ
ハ１１上に形成されるはんだボール（バンプ電極）１８
と電気的に接続される。なお，半導体ウェハ１１の厚み
は６２５μｍに限定されず，例えば７２５μｍ程度とす
ることができる。また，Ｃｕポスト１２の高さは７０〜
１００μｍ程度であればよい。
【００１５】次いで，Ｃｕポスト１２を完全に覆うよう
に半導体ウェハ１１の主面に対して樹脂１３を充填する
（図１（Ｂ））。樹脂充填の方法はトランスファーモー
ルド法，ポッティング法，印刷法等で行う。
に半導体ウェハ１１の主面に対して樹脂１３を充填する
（図１（Ｂ））。樹脂充填の方法はトランスファーモー
ルド法，ポッティング法，印刷法等で行う。
【００１６】次いで，半導体ウェハ１１の裏面に研削テ
ープ１４を貼付する。そして，樹脂１３に埋もれてしま
っているＣｕポスト１２が露出するまで，研磨剤１５に
よって樹脂１３の表面を研削する（図１（Ｃ））。この
研削テープ１４は，例えば紫外線を照射すること等によ
って，粘着力が落ち，簡単にはがせるものを用いる。以
下で用いられる研削テープについても同様である。この
研削工程により，Ｃｕポスト１２は高さ約５０μ程度と
なる。
ープ１４を貼付する。そして，樹脂１３に埋もれてしま
っているＣｕポスト１２が露出するまで，研磨剤１５に
よって樹脂１３の表面を研削する（図１（Ｃ））。この
研削テープ１４は，例えば紫外線を照射すること等によ
って，粘着力が落ち，簡単にはがせるものを用いる。以
下で用いられる研削テープについても同様である。この
研削工程により，Ｃｕポスト１２は高さ約５０μ程度と
なる。
【００１７】Ｃｕポスト１３を露出させた後，ハーフカ
ットを行う。すなわち，後工程で半導体ウェハ１１を個
片化する部分に切断刃１６で溝１７を形成し，所定の深
さまで到達させる（図１（Ｄ））。この溝１７の深さは
最終的に個々の半導体装置とした場合の厚みに基づいて
決定される。半導体ウェハ１１の厚みを１００μｍとす
る場合，溝１７は約２０μｍ深く形成し約１２０μｍと
する。そして，樹脂１２の厚みも加えて合計で溝１７の
深さは約１７０μｍとなる。以上の工程は従来技術と同
様である。
ットを行う。すなわち，後工程で半導体ウェハ１１を個
片化する部分に切断刃１６で溝１７を形成し，所定の深
さまで到達させる（図１（Ｄ））。この溝１７の深さは
最終的に個々の半導体装置とした場合の厚みに基づいて
決定される。半導体ウェハ１１の厚みを１００μｍとす
る場合，溝１７は約２０μｍ深く形成し約１２０μｍと
する。そして，樹脂１２の厚みも加えて合計で溝１７の
深さは約１７０μｍとなる。以上の工程は従来技術と同
様である。
【００１８】次いで，本実施の形態では，半導体ウェハ
１１上にＣｕポスト１２と電気的に接続するはんだボー
ル１８を形成する（図１（Ｅ））。このはんだボール１
８は，ウェハレベルで一括して形成を行うことができ
る。
１１上にＣｕポスト１２と電気的に接続するはんだボー
ル１８を形成する（図１（Ｅ））。このはんだボール１
８は，ウェハレベルで一括して形成を行うことができ
る。
【００１９】次いで，はんだボール１８が形成された
面，すなわち，溝１７が形成された半導体ウェハ１１の
主面に研削テープ１９を貼付する（図１（Ｆ））。この
研削テープ１９は上記工程で用いた研削テープ１４と異
なり，はんだボール１８が形成される領域に対応して穴
１９ａが形成されている。この穴１９ａは，図示の例で
は，バンプ電極１８と１対１に対応して形成されてい
る。かかる研削テープ１９によれば，はんだボール１８
が形成されていても研削テープ１９を半導体ウェハ１１
の樹脂表面に密着させることができる。
面，すなわち，溝１７が形成された半導体ウェハ１１の
主面に研削テープ１９を貼付する（図１（Ｆ））。この
研削テープ１９は上記工程で用いた研削テープ１４と異
なり，はんだボール１８が形成される領域に対応して穴
１９ａが形成されている。この穴１９ａは，図示の例で
は，バンプ電極１８と１対１に対応して形成されてい
る。かかる研削テープ１９によれば，はんだボール１８
が形成されていても研削テープ１９を半導体ウェハ１１
の樹脂表面に密着させることができる。
【００２０】そして，研削テープ１９を貼付した半導体
ウェハ１１の裏面を研削ステージ（図示しない）に固定
して，半導体ウェハ１１の裏面側の全面を研削する。こ
の研削は前工程で形成した溝１７の底部に達するまで行
う（図１（Ｇ））。以上の工程により，半導体ウェハ１
１を個々の半導体装置に個片化することができる。
ウェハ１１の裏面を研削ステージ（図示しない）に固定
して，半導体ウェハ１１の裏面側の全面を研削する。こ
の研削は前工程で形成した溝１７の底部に達するまで行
う（図１（Ｇ））。以上の工程により，半導体ウェハ１
１を個々の半導体装置に個片化することができる。
【００２１】以上のように本実施の形態によれば，はん
だボール１８が形成される領域に対応して穴１９ａが形
成された研削テープ１９を用いたので，半導体ウェハ１
１の裏面研削工程の前にウェハレベルで一括してはんだ
ボール１８を形成した場合であっても，半導体ウェハ１
１を研削ステージに十分に固定することができる。この
ため，半導体ウェハ１１の裏面研削工程を容易に行うこ
とができる。
だボール１８が形成される領域に対応して穴１９ａが形
成された研削テープ１９を用いたので，半導体ウェハ１
１の裏面研削工程の前にウェハレベルで一括してはんだ
ボール１８を形成した場合であっても，半導体ウェハ１
１を研削ステージに十分に固定することができる。この
ため，半導体ウェハ１１の裏面研削工程を容易に行うこ
とができる。
【００２２】また，研削テープ１９の穴１９ａがはんだ
ボール１８と１対１に対応して形成されているので，研
削テープ１９と半導体ウェハ１１の樹脂表面との密着面
積を増大させ，より安定した研削工程を行うことができ
る。
ボール１８と１対１に対応して形成されているので，研
削テープ１９と半導体ウェハ１１の樹脂表面との密着面
積を増大させ，より安定した研削工程を行うことができ
る。
【００２３】（第２の実施の形態）本実施の形態にかか
る半導体装置の製造方法を，図２を参照しながら説明す
る。まず，厚み６２５μｍ程度の半導体ウェハ２１の主
面（回路形成面）上に電気メッキ等により，高さ約７０
μｍのＣｕポスト（配線）２２を形成する（図２
（Ａ））。このＣｕポスト２２は，後工程で半導体ウェ
ハ２１上に形成されるはんだボール（バンプ電極）２８
と電気的に接続される。なお，半導体ウェハ２１の厚み
は６２５μｍに限定されず，例えば７２５μｍ程度とす
ることができる。また，Ｃｕポスト２２の高さは７０〜
１００μｍ程度であればよい。
る半導体装置の製造方法を，図２を参照しながら説明す
る。まず，厚み６２５μｍ程度の半導体ウェハ２１の主
面（回路形成面）上に電気メッキ等により，高さ約７０
μｍのＣｕポスト（配線）２２を形成する（図２
（Ａ））。このＣｕポスト２２は，後工程で半導体ウェ
ハ２１上に形成されるはんだボール（バンプ電極）２８
と電気的に接続される。なお，半導体ウェハ２１の厚み
は６２５μｍに限定されず，例えば７２５μｍ程度とす
ることができる。また，Ｃｕポスト２２の高さは７０〜
１００μｍ程度であればよい。
【００２４】次いで，Ｃｕポスト２２を完全に覆うよう
に半導体ウェハ２１の主面に対して樹脂２３を充填する
（図２（Ｂ））。樹脂充填の方法はトランスファーモー
ルド法，ポッティング法，印刷法等で行う。
に半導体ウェハ２１の主面に対して樹脂２３を充填する
（図２（Ｂ））。樹脂充填の方法はトランスファーモー
ルド法，ポッティング法，印刷法等で行う。
【００２５】次いで，半導体ウェハ２１の裏面に研削テ
ープ２４を貼付する。そして，樹脂２３に埋もれてしま
っているＣｕポスト２２が露出するまで，研磨剤２５に
よって樹脂２３の表面を研削する（図２（Ｃ））。
ープ２４を貼付する。そして，樹脂２３に埋もれてしま
っているＣｕポスト２２が露出するまで，研磨剤２５に
よって樹脂２３の表面を研削する（図２（Ｃ））。
【００２６】Ｃｕポスト２３を露出させた後，ハーフカ
ットを行う。すなわち，後工程で半導体ウェハ２１を個
片化する部分に切断刃２６で溝２７を形成し，所定の深
さまで到達させる（図２（Ｄ））。この溝２７の深さは
最終的に個々の半導体装置とした場合の厚みに基づいて
決定される。半導体ウェハ２１の厚みを１００μｍとす
る場合，溝２７は約２０μｍ深く形成し約１２０μｍと
する。そして，樹脂２２の厚みも加えて合計で溝１７の
深さは約１７０μｍとなる。以上の工程は従来技術と同
様である。
ットを行う。すなわち，後工程で半導体ウェハ２１を個
片化する部分に切断刃２６で溝２７を形成し，所定の深
さまで到達させる（図２（Ｄ））。この溝２７の深さは
最終的に個々の半導体装置とした場合の厚みに基づいて
決定される。半導体ウェハ２１の厚みを１００μｍとす
る場合，溝２７は約２０μｍ深く形成し約１２０μｍと
する。そして，樹脂２２の厚みも加えて合計で溝１７の
深さは約１７０μｍとなる。以上の工程は従来技術と同
様である。
【００２７】次いで，第１の実施の形態と同様に，半導
体ウェハ２１上にＣｕポスト２２と電気的に接続するは
んだボール２８を形成する（図２（Ｅ））。このはんだ
ボール２８は，ウェハレベルで一括して形成を行うこと
ができる。
体ウェハ２１上にＣｕポスト２２と電気的に接続するは
んだボール２８を形成する（図２（Ｅ））。このはんだ
ボール２８は，ウェハレベルで一括して形成を行うこと
ができる。
【００２８】次いで，はんだボール２８が形成された
面，すなわち，溝２７を入れた半導体ウェハ２１の主面
に研削テープ２９を貼付する（図２（Ｆ））。この研削
テープ２９は，本実施の形態では，はんだボール２８が
形成される領域に対応して凹部２９ａが形成されてい
る。この凹部２９ａは，図示の例では，はんだボール２
８と１：１に対応して形成されている。かかる研削テー
プ２９によれば，はんだボール２８が形成されていても
研削テープ２９を半導体ウェハ２１の樹脂表面に密着さ
せることができる。
面，すなわち，溝２７を入れた半導体ウェハ２１の主面
に研削テープ２９を貼付する（図２（Ｆ））。この研削
テープ２９は，本実施の形態では，はんだボール２８が
形成される領域に対応して凹部２９ａが形成されてい
る。この凹部２９ａは，図示の例では，はんだボール２
８と１：１に対応して形成されている。かかる研削テー
プ２９によれば，はんだボール２８が形成されていても
研削テープ２９を半導体ウェハ２１の樹脂表面に密着さ
せることができる。
【００２９】そして，研削テープ２９を貼付した半導体
ウェハ２１の裏面を研削ステージ（図示しない）に固定
して，半導体ウェハ２１の裏面側の全面を研削する。こ
の研削は前工程で形成した溝２７の底部に達するまで行
う（図２（Ｇ））。以上の工程により，半導体ウェハ２
１を個々の半導体装置に個片化することができる。
ウェハ２１の裏面を研削ステージ（図示しない）に固定
して，半導体ウェハ２１の裏面側の全面を研削する。こ
の研削は前工程で形成した溝２７の底部に達するまで行
う（図２（Ｇ））。以上の工程により，半導体ウェハ２
１を個々の半導体装置に個片化することができる。
【００３０】以上のように本実施の形態によれば，はん
だボール２８が形成される領域に対応して凹部２９ａが
形成された研削テープ２９を用いたので，半導体ウェハ
２１の裏面研削工程の前にウェハレベルで一括してはん
だボール２８を形成した場合であっても，半導体ウェハ
２１を研削ステージに十分に固定することができる。こ
のため，半導体ウェハ２１の裏面研削工程を容易に行う
ことができる。
だボール２８が形成される領域に対応して凹部２９ａが
形成された研削テープ２９を用いたので，半導体ウェハ
２１の裏面研削工程の前にウェハレベルで一括してはん
だボール２８を形成した場合であっても，半導体ウェハ
２１を研削ステージに十分に固定することができる。こ
のため，半導体ウェハ２１の裏面研削工程を容易に行う
ことができる。
【００３１】また，研削テープ２９の凹部２９ａがはん
だボール２８と１対１に対応して形成されているので，
研削テープ２９と半導体ウェハ２１の樹脂表面との密着
面積を増大させ，より安定した研削工程を行うことがで
きる。
だボール２８と１対１に対応して形成されているので，
研削テープ２９と半導体ウェハ２１の樹脂表面との密着
面積を増大させ，より安定した研削工程を行うことがで
きる。
【００３２】以上，添付図面を参照しながら本発明にか
かる半導体装置の製造方法の好適な実施形態について説
明したが，本発明はかかる例に限定されない。当業者で
あれば，特許請求の範囲に記載された技術的思想の範疇
内において各種の変更例または修正例に想到し得ること
は明らかであり，それらについても当然に本発明の技術
的範囲に属するものと了解される。
かる半導体装置の製造方法の好適な実施形態について説
明したが，本発明はかかる例に限定されない。当業者で
あれば，特許請求の範囲に記載された技術的思想の範疇
内において各種の変更例または修正例に想到し得ること
は明らかであり，それらについても当然に本発明の技術
的範囲に属するものと了解される。
【００３３】例えば，上記実施の形態においては，研削
テープの穴あるいは凹部がはんだボールと１対１に対応
して形成されている場合の一例につき説明したが，本発
明はこれに限定されない。はんだボールが複数形成され
る所定の領域に対して１つの穴あるいは凹部が形成され
ていてもよく，さらには，半導体ウェハ上のすべてのは
んだボールに対して１つの穴あるいは凹部が形成されて
いてもよい。ただし，研削テープの穴あるいは凹部がは
んだボールと１：１に対応して形成されていると，研削
テープと半導体ウェハの樹脂表面との密着面積を増大さ
せ，より安定した研削工程を行うことができるため，上
記実施の形態の方が好ましい。
テープの穴あるいは凹部がはんだボールと１対１に対応
して形成されている場合の一例につき説明したが，本発
明はこれに限定されない。はんだボールが複数形成され
る所定の領域に対して１つの穴あるいは凹部が形成され
ていてもよく，さらには，半導体ウェハ上のすべてのは
んだボールに対して１つの穴あるいは凹部が形成されて
いてもよい。ただし，研削テープの穴あるいは凹部がは
んだボールと１：１に対応して形成されていると，研削
テープと半導体ウェハの樹脂表面との密着面積を増大さ
せ，より安定した研削工程を行うことができるため，上
記実施の形態の方が好ましい。
【００３４】また，研削テープの少なくともその一部が
半導体ウェハの樹脂表面に密着していればよく，例え
ば，研削テープに１または２以上の穴と１または２以上
の凹部とが混在して形成されていてもよい。また，研削
テープに，一般に穴あるいは凹部とは称されない形状，
例えば溝状のものが形成されていてもよい。
半導体ウェハの樹脂表面に密着していればよく，例え
ば，研削テープに１または２以上の穴と１または２以上
の凹部とが混在して形成されていてもよい。また，研削
テープに，一般に穴あるいは凹部とは称されない形状，
例えば溝状のものが形成されていてもよい。
【００３５】
【発明の効果】以上のように本実施の形態によれば，半
導体ウェハの裏面研削工程の前にウェハレベルで一括し
てバンプ電極を形成した場合であっても，半導体ウェハ
の（裏面）研削工程を容易に行うことができる。
導体ウェハの裏面研削工程の前にウェハレベルで一括し
てバンプ電極を形成した場合であっても，半導体ウェハ
の（裏面）研削工程を容易に行うことができる。
【００３６】また特に，請求項３，請求項５に記載の発
明によれば，より安定した研削工程を行うことができ
る。
明によれば，より安定した研削工程を行うことができ
る。
【図１】第１の実施の形態にかかる半導体装置の製造方
法を示す説明図である。
法を示す説明図である。
【図２】第２の実施の形態にかかる半導体装置の製造方
法を示す説明図である。
法を示す説明図である。
【図３】従来の半導体装置の製造方法を示す説明図であ
る。
る。
１１ 半導体ウェハ １２ Ｃｕポスト（配線） １３ 樹脂 １４ 研削テープ １５ 研削剤 １６ 切断刃 １７ 溝（切り込み） １８ はんだボール（バンプ電極） １９ 穴が形成された研削テープ １９ａ 穴 ２９ 凹部が形成された研削テープ ２９ａ 凹部
Claims (5)
- 【請求項１】 半導体装置の製造方法において：半導体
ウェハの主面に配線を形成する工程と；前記配線と実質
的に同じ高さまで前記半導体ウェハの主面を樹脂で覆う
工程と；前記樹脂表面から前記半導体ウェハの所定の深
さまで達する溝を形成する工程と；前記配線と電気的に
接続するバンプ電極を形成する工程と；前記半導体ウェ
ハの主面側に研削テープを貼付する工程と；前記半導体
ウェハの裏面を研削する工程と；を含み，前記研削テー
プは，少なくともその一部が前記樹脂表面に密着してい
ることを特徴とする，半導体装置の製造方法。 - 【請求項２】 前記研削テープは，前記半導体ウェハの
主面の前記バンプ電極が形成される領域に対応して穴が
形成されていることを特徴とする，請求項１に記載の半
導体装置の製造方法。 - 【請求項３】 前記穴は，前記バンプ電極と１対１に対
応して形成されていることを特徴とする，請求項２に記
載の半導体装置の製造方法。 - 【請求項４】 前記研削テープは，前記半導体ウェハの
主面の前記バンプ電極が形成される領域に対応して凹部
が形成されていることを特徴とする，請求項１，２また
は３のいずれかに記載の半導体装置の製造方法。 - 【請求項５】 前記凹部は，前記バンプ電極と１対１に
対応して形成されていることを特徴とする，請求項４に
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26883499A JP4343347B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26883499A JP4343347B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001093869A true JP2001093869A (ja) | 2001-04-06 |
| JP4343347B2 JP4343347B2 (ja) | 2009-10-14 |
Family
ID=17463922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26883499A Expired - Fee Related JP4343347B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4343347B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006202802A (ja) * | 2005-01-18 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US7276799B2 (en) | 2003-08-26 | 2007-10-02 | Samsung Electronics Co., Ltd. | Chip stack package and manufacturing method thereof |
| WO2009107883A1 (en) * | 2008-02-26 | 2009-09-03 | Foundation Seoul Technopark | Method for manufacturing wafer stack |
| US8319324B2 (en) | 2006-12-05 | 2012-11-27 | Samsung Electronics Co., Ltd. | High I/O semiconductor chip package and method of manufacturing the same |
| KR20170115950A (ko) * | 2016-04-08 | 2017-10-18 | 가부시기가이샤 디스코 | 패키지 웨이퍼의 제조 방법 및 디바이스 칩의 제조 방법 |
-
1999
- 1999-09-22 JP JP26883499A patent/JP4343347B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276799B2 (en) | 2003-08-26 | 2007-10-02 | Samsung Electronics Co., Ltd. | Chip stack package and manufacturing method thereof |
| US7537959B2 (en) | 2003-08-26 | 2009-05-26 | Samsung Electronics Co., Ltd. | Chip stack package and manufacturing method thereof |
| US7977156B2 (en) | 2003-08-26 | 2011-07-12 | Samsung Electronics Co., Ltd. | Chipstack package and manufacturing method thereof |
| US8368231B2 (en) | 2003-08-26 | 2013-02-05 | Samsung Electronics Co., Ltd. | Chipstack package and manufacturing method thereof |
| JP2006202802A (ja) * | 2005-01-18 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP4507889B2 (ja) * | 2005-01-18 | 2010-07-21 | パナソニック株式会社 | 半導体装置の製造方法 |
| US8319324B2 (en) | 2006-12-05 | 2012-11-27 | Samsung Electronics Co., Ltd. | High I/O semiconductor chip package and method of manufacturing the same |
| WO2009107883A1 (en) * | 2008-02-26 | 2009-09-03 | Foundation Seoul Technopark | Method for manufacturing wafer stack |
| KR20170115950A (ko) * | 2016-04-08 | 2017-10-18 | 가부시기가이샤 디스코 | 패키지 웨이퍼의 제조 방법 및 디바이스 칩의 제조 방법 |
| KR102254618B1 (ko) * | 2016-04-08 | 2021-05-20 | 가부시기가이샤 디스코 | 패키지 웨이퍼의 제조 방법 및 디바이스 칩의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4343347B2 (ja) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8093701B2 (en) | Semiconductor device manufacturing method and electronic equipment using same | |
| US6525415B2 (en) | Three-dimensional semiconductor integrated circuit apparatus and manufacturing method therefor | |
| JP4035034B2 (ja) | 半導体装置およびその製造方法 | |
| US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
| US8058165B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3646720B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3455762B2 (ja) | 半導体装置およびその製造方法 | |
| US6852564B2 (en) | Semiconductor device and method of fabricating the same | |
| US7208335B2 (en) | Castellated chip-scale packages and methods for fabricating the same | |
| TWI460845B (zh) | 具有區域陣列單元連接器之可堆疊模製微電子封裝 | |
| US8034713B2 (en) | Method for stacking and interconnecting integrated circuits | |
| JP3530149B2 (ja) | 配線基板の製造方法及び半導体装置 | |
| US6509256B2 (en) | Methods of forming electrically conductive interconnections and electrically interconnected substrates | |
| US20030143819A1 (en) | Method of producing semiconductor chips with a chip edge guard, in particular for wafer level packaging chips | |
| JP4042749B2 (ja) | 半導体装置の製造方法 | |
| JPH10135270A (ja) | 半導体装置及びその製造方法 | |
| US10985115B2 (en) | Semiconductor package and manufacturing method thereof | |
| KR20040092435A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2000068401A (ja) | 半導体装置およびその製造方法 | |
| TWI390688B (zh) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2003086762A (ja) | 半導体装置及びその製造方法 | |
| JP2001093869A (ja) | 半導体装置の製造方法 | |
| JPH01140753A (ja) | 立体型半導体装置の製造方法 | |
| JP2007158078A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081010 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081021 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090707 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |