CN102820209A - 一种高k介质埋层的绝缘体上材料制备方法 - Google Patents
一种高k介质埋层的绝缘体上材料制备方法 Download PDFInfo
- Publication number
- CN102820209A CN102820209A CN2011101518033A CN201110151803A CN102820209A CN 102820209 A CN102820209 A CN 102820209A CN 2011101518033 A CN2011101518033 A CN 2011101518033A CN 201110151803 A CN201110151803 A CN 201110151803A CN 102820209 A CN102820209 A CN 102820209A
- Authority
- CN
- China
- Prior art keywords
- dielectric
- insulator
- buried layer
- preparation methods
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种高K介质埋层的绝缘体上材料的制备方法,通过在沉积态的高K介质材料上沉积金属材料并结合退火工艺,使高K介质材料的微观结构由沉积态转变为单晶,从而使高K介质材料有了更好的取向,并通过选择性腐蚀的方法彻底去除不需要的金属材料,沉积半导体材料,最终可得到高质量的绝缘体上材料。采用本发明方法所形成的绝缘体上材料,由于具有高质量的超薄高K介质材料作为埋层,可以更好的控制器件的短沟道效应,为下一代的CMOS器件提供候选的衬底材料。
Description
技术领域
本发明涉及一种半导体衬底材料的制备方法,尤其涉及一种高K介质埋层的绝缘体上材料的制备方法,属于微电子与固体电子学技术领域。
背景技术
随着器件特征尺寸缩短到纳米范围,短沟道效应给器件性能带来了重要影响。短沟道效应会造成器件阈值电压下降,从而使亚阈值电流呈指数倍增加。SOI(Silicon On Insulator)是指绝缘体上硅技术,采用该技术在两层硅材料之间插入绝缘埋层,可以把其上的硅膜层与体硅衬底层分隔开来,因此大面积的p-n结将被介电隔离(dielectric isolation)取代,可减小源漏的寄生电容,SOI电路的速度相对传统体硅电路的速度有显著的提高,同时SOI还具有短沟道效应小,很好的抗闭锁性,工艺简单等一系列优点,因此SOI技术已逐渐成为制造高速、低功耗、高集成度和高可靠超大规模硅集成电路的主流技术。
传统的SOI衬底材料通常由以下三层构成:薄的单晶硅顶层,在其上形成蚀刻电路;相当薄的埋层氧化层(BOX,buried oxide),即二氧化硅(SiO2)绝缘埋层;非常厚的体硅衬底层,其主要作用是为上面的两层提供机械支撑。这种传统SOI衬底中的绝缘埋层采用SiO2材料,通过注入氧离子然后高温退火等工艺制作,或者通过注入氧离子结合剥离等工艺制作,制作方法较为简单。然而,当器件特征尺寸进一步缩小,以SiO2作为绝缘埋层的SOI材料将面临挑战。为了更好的控制器件的短沟道效应,本发明将提出一种制备以超薄高K介质为绝缘埋层的绝缘体上材料的方法,为下一代的CMOS器件提供候选的衬底材料。其中,高K介质材料通常是指介电常数在20-50的介质材料,包括HfO2,LaLuO3等氧化物,铁电材料,氮化物材料等。
发明内容
本发明要解决的技术问题在于提供一种高K介质埋层的绝缘体上材料的制备方法。
为了解决上述技术问题,本发明采用如下技术方案:
一种高K介质埋层的绝缘体上材料的制备方法,包括以下步骤:
步骤一、提供一层衬底,在所述衬底上沉积一层高K介质材料;
步骤二、在所述高K介质材料上沉积一层金属材料;
步骤三、进行退火工艺,使所述高K介质材料的微观结构由沉积态转变为单晶形态;
步骤四、采用选择性腐蚀方法去除所述金属材料;
步骤五、在去除所述金属材料的高K介质材料表面沉积半导体材料,从而形成以高K介质材料为埋层的绝缘体上材料。
作为本发明的优选方案,步骤一所述衬底为玻璃片、单晶Si片等。
作为本发明的优选方案,步骤一采用电子束蒸发、分子束沉积或者原子层沉积的方法在所述衬底上沉积高K介质材料。
作为本发明的优选方案,步骤一所述高K介质材料为HfO2,LaLuO3等。
作为本发明的优选方案,步骤一所述高K介质材料的厚度为5-30nm。
作为本发明的优选方案,步骤二所述的金属材料为Al,Ni,Ag,Au,Pt等。
作为本发明的优选方案,步骤二所述的金属材料的厚度为1-20nm。
作为本发明的优选方案,步骤三退火工艺的退火温度为300-800℃,时间为30秒-2小时。
作为本发明的优选方案,步骤五所述半导体材料为Si、Ge等。
作为本发明的优选方案,步骤五所述半导体材料的厚度为5-30nm。
本发明的有益效果在于:
本发明提供了一种制备超薄高K介质埋层的绝缘体上材料的方法,通过在沉积态的高K介质材料上沉积金属材料并结合退火工艺,使高K介质材料的微观结构由沉积态的多晶或非晶转变为单晶,从而使高K介质材料有了更好的取向,并通过选择性腐蚀的方法彻底去除不需要的金属材料,沉积半导体材料,最终可得到高质量的绝缘体上材料。采用本发明方法所形成的绝缘体上材料,由于具有高质量的超薄高K介质材料作为埋层,可以更好的控制器件的短沟道效应,为下一代的CMOS器件提供候选的衬底材料。
附图说明
图1-5为本发明方法的工艺流程示意图。
具体实施方式
下面结合附图进一步说明本发明的具体实施步骤,为了示出的方便附图并未按照比例绘制。
实施例一
请参见图1-5,本实施例提供一种高K介质埋层的绝缘体上材料的制备方法,包括以下步骤:
步骤一、如图1所示,提供一层衬底11,在所述衬底11上沉积一层高K介质材料12。其中,所述衬底11可以采用玻璃片、单晶Si片等,所述高K介质材料12可以选用HfO2,LaLuO3等材料,沉积高K介质材料12的方法优选为电子束蒸发、分子束沉积或者原子层沉积等方法,生长厚度为5-30nm。本实施例采用的高K介质材料12为HfO2,厚度为5nm。
步骤二、如图2所示,在所述高K介质材料12上沉积一层金属材料22。其中,所述的金属材料22优选为Al,Ni,Ag,Au,Pt等,厚度优选为1-20nm。本实施例采用的金属材料22为Al,厚度为1nm。
步骤三、如图3所示,进行退火工艺,使所述高K介质材料12的微观结构由沉积态转变为单晶形态。其中,沉积态的高K介质材料12通常为多晶或者非晶,而利用金属可导致非晶以及多晶材料变成单晶的原理(metal induced lateral crystal),可以使沉积的多晶或者非晶高K介质材料变成单晶的材料,从而有很好的取向。该退火工艺的退火温度优选为300-800℃,时间优选为30秒-2小时。此时,可以根据根据金属材料22的不同,选择不同的温度,如本实施例采用Al,可选择400℃,使温度不超过其熔点,退火时间为30秒。
步骤四、如图4所示,采用选择性腐蚀方法,如化学腐蚀方法,去除所述金属材料22。针对不同的金属材料22可以采用不同的腐蚀试剂及工艺参数,此为本领域技术人员习知的,故不再赘述。
步骤五、如图5所示,在去除所述金属材料22的高K介质材料12表面沉积半导体材料33,从而形成以高K介质材料12为埋层的绝缘体上材料。其中,所述半导体材料33优选为Si、Ge等,其厚度可为5-30nm。
实施例二
采用与实施例一相类似的工艺步骤,不同之处在于:
步骤一中采用的高K介质材料为LaLuO3,厚度为20nm;步骤二中采用的金属材料为Ni,厚度为10nm;步骤三中可根据选取的金属材料为Ni选取退火温度为300℃,时间为2小时。
实施例三
采用与实施例一相类似的工艺步骤,不同之处在于:
步骤一中采用的高K介质材料为HfO2,厚度为10nm;步骤二中采用的金属材料为Ag,厚度为20nm;步骤三中可根据选取的金属材料为Ag选取退火温度为800℃,时间为60分钟。
实施例四
采用与实施例一相类似的工艺步骤,不同之处在于:
步骤一中采用的高K介质材料为LaLuO3,厚度为30nm;步骤二中采用的金属材料为Au,厚度为10nm;步骤三中可根据选取的金属材料为Ni选取退火温度为600℃,时间为1.5小时。
实施例五
采用与实施例一相类似的工艺步骤,不同之处在于:
步骤一中采用的高K介质材料为LaLuO3,厚度为30nm;步骤二中采用的金属材料为Pt,厚度为5nm;步骤三中可根据选取的金属材料为Ag选取退火温度为500℃,时间为2小时。
上述实施例仅列示性说明本发明的原理及功效,而非用于限制本发明。任何熟悉此项技术的人员均可在不违背本发明的精神及范围下,对上述实施例进行修改。因此,本发明的权利保护范围,应如权利要求书所列。
Claims (10)
1.一种高K介质埋层的绝缘体上材料的制备方法,其特征在于,包括以下步骤:
步骤一、提供一层衬底,在所述衬底上沉积一层高K介质材料;
步骤二、在所述高K介质材料上沉积一层金属材料;
步骤三、进行退火工艺,使所述高K介质材料的微观结构由沉积态转变为单晶形态;
步骤四、采用选择性腐蚀方法去除所述金属材料;
步骤五、在去除所述金属材料的高K介质材料表面沉积半导体材料,从而形成以高K介质材料为埋层的绝缘体上材料。
2.根据权利要求1所述的高K介质埋层的绝缘体上材料的制备方法,其特征在于:步骤一所述衬底为玻璃片、单晶Si片。
3.根据权利要求1所述的高K介质埋层的绝缘体上材料的制备方法,其特征在于:步骤一采用电子束蒸发、分子束沉积或者原子层沉积的方法在所述衬底上沉积高K介质材料。
4.根据权利要求1所述的高K介质埋层的绝缘体上材料的制备方法,其特征在于:步骤一所述高K介质材料为HfO2,LaLuO3。
5.根据权利要求1所述的高K介质埋层的绝缘体上材料的制备方法,其特征在于:步骤一所述高K介质材料的厚度为5-30nm。
6.根据权利要求1所述的高K介质埋层的绝缘体上材料的制备方法,其特征在于:步骤二所述的金属材料为Al,Ni,Ag,Au,Pt。
7.根据权利要求1所述的高K介质埋层的绝缘体上材料的制备方法,其特征在于:步骤二所述的金属材料的厚度为1-20nm。
8.根据权利要求1所述的高K介质埋层的绝缘体上材料的制备方法,其特征在于:步骤三退火工艺的退火温度为300-800℃,时间为30秒-2小时。
9.根据权利要求1所述的高K介质埋层的绝缘体上材料的制备方法,其特征在于:步骤五所述半导体材料为Si、Ge。
10.根据权利要求1所述的高K介质埋层的绝缘体上材料的制备方法,其特征在于:步骤五所述半导体材料的厚度为5-30nm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110151803.3A CN102820209B (zh) | 2011-06-08 | 2011-06-08 | 一种高k介质埋层的绝缘体上材料制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110151803.3A CN102820209B (zh) | 2011-06-08 | 2011-06-08 | 一种高k介质埋层的绝缘体上材料制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102820209A true CN102820209A (zh) | 2012-12-12 |
CN102820209B CN102820209B (zh) | 2015-03-25 |
Family
ID=47304256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110151803.3A Expired - Fee Related CN102820209B (zh) | 2011-06-08 | 2011-06-08 | 一种高k介质埋层的绝缘体上材料制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102820209B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166420A (en) * | 2000-03-16 | 2000-12-26 | International Business Machines Corporation | Method and structure of high and low K buried oxide for SoI technology |
US20040180519A1 (en) * | 2002-12-20 | 2004-09-16 | Walter Schwarzenbach | Method of making cavities in a semiconductor wafer |
US20060060826A1 (en) * | 2003-12-29 | 2006-03-23 | Translucent, Inc. | Composition comprising rare-earth dielectric |
US20070072403A1 (en) * | 2005-09-27 | 2007-03-29 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for fabricating the same |
CN101924030A (zh) * | 2010-07-20 | 2010-12-22 | 中国科学院上海微系统与信息技术研究所 | 一种改善高阻soi衬底上高介电常数栅介质性能的方法 |
-
2011
- 2011-06-08 CN CN201110151803.3A patent/CN102820209B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6166420A (en) * | 2000-03-16 | 2000-12-26 | International Business Machines Corporation | Method and structure of high and low K buried oxide for SoI technology |
US20040180519A1 (en) * | 2002-12-20 | 2004-09-16 | Walter Schwarzenbach | Method of making cavities in a semiconductor wafer |
US20060060826A1 (en) * | 2003-12-29 | 2006-03-23 | Translucent, Inc. | Composition comprising rare-earth dielectric |
US20070072403A1 (en) * | 2005-09-27 | 2007-03-29 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for fabricating the same |
CN101924030A (zh) * | 2010-07-20 | 2010-12-22 | 中国科学院上海微系统与信息技术研究所 | 一种改善高阻soi衬底上高介电常数栅介质性能的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102820209B (zh) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100570823C (zh) | 一种使用缩颈外延获得低位错密度外延薄膜的方法 | |
CN101866834A (zh) | 低温减压化学气相淀积选择性外延高Ge组分SiGe材料 | |
KR20100017143A (ko) | 유리계 기판을 제조하는 방법 및 이를 채용한 장치 | |
Jun et al. | Electrical characteristics of thin-film transistors using field-aided lateral crystallization | |
CN104576753B (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
CN103050432B (zh) | 一种GaAsOI结构及Ⅲ-ⅤOI结构的制备方法 | |
US20070187728A1 (en) | Field effect transistor with suitable source, drain and channel materials and integrated circuit comprising same | |
CN101924030B (zh) | 一种改善高阻soi衬底上高介电常数栅介质性能的方法 | |
CN102790005B (zh) | 一种选择性刻蚀制备全隔离混合晶向soi的方法 | |
CN106531682A (zh) | GeOI结构以及制备方法 | |
CN103187280A (zh) | 鳍式场效应晶体管的制作方法 | |
CN102820209B (zh) | 一种高k介质埋层的绝缘体上材料制备方法 | |
CN103646910A (zh) | 一种sgoi结构的制备方法 | |
CN102437158B (zh) | Cmos半导体器件及其制造方法 | |
CN102820251A (zh) | 一种基于键合工艺的高k介质埋层的soi材料制备方法 | |
CN103137538B (zh) | 一种图形化绝缘体上Si/NiSi2衬底材料及其制备方法 | |
CN103137537B (zh) | 一种图形化全耗尽绝缘体上Si/CoSi2衬底材料及其制备方法 | |
KR20090044566A (ko) | 반도체 기판 제조 방법 | |
Lee et al. | Progress of p-channel bottom-gate poly-Si thin-film transistor by nickel silicide seed-induced lateral crystallization | |
CN103021812A (zh) | 一种ⅲ-ⅴoi结构的制备方法 | |
CN103258855A (zh) | 基于固相结晶技术的多晶硅薄膜晶体管及其制造方法 | |
CN102064097B (zh) | 一种混晶材料的制备方法及用该材料制备的半导体器件 | |
CN103972065A (zh) | SiGe层的形成方法 | |
CN103151294A (zh) | 器件隔离结构及其制造方法 | |
US10269900B2 (en) | Semiconductor film with adhesion layer and method for forming the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150325 Termination date: 20180608 |