CN101866834A - 低温减压化学气相淀积选择性外延高Ge组分SiGe材料 - Google Patents
低温减压化学气相淀积选择性外延高Ge组分SiGe材料 Download PDFInfo
- Publication number
- CN101866834A CN101866834A CN200910242318A CN200910242318A CN101866834A CN 101866834 A CN101866834 A CN 101866834A CN 200910242318 A CN200910242318 A CN 200910242318A CN 200910242318 A CN200910242318 A CN 200910242318A CN 101866834 A CN101866834 A CN 101866834A
- Authority
- CN
- China
- Prior art keywords
- component
- substrate
- preparing
- chemical vapor
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims abstract description 55
- 239000000463 material Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 50
- 238000000407 epitaxy Methods 0.000 title claims abstract description 16
- 238000005229 chemical vapour deposition Methods 0.000 title claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 40
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 238000001259 photo etching Methods 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract 4
- 229910052681 coesite Inorganic materials 0.000 claims abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 claims abstract 2
- 239000000377 silicon dioxide Substances 0.000 claims abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract 2
- 229910052682 stishovite Inorganic materials 0.000 claims abstract 2
- 229910052905 tridymite Inorganic materials 0.000 claims abstract 2
- 238000005516 engineering process Methods 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 15
- 239000007789 gas Substances 0.000 claims description 15
- 230000012010 growth Effects 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 14
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 230000006911 nucleation Effects 0.000 claims description 8
- 238000010899 nucleation Methods 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000001947 vapour-phase growth Methods 0.000 claims description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 1
- 229910000078 germane Inorganic materials 0.000 claims 1
- 229910000077 silane Inorganic materials 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 18
- 230000003746 surface roughness Effects 0.000 abstract description 18
- 230000007547 defect Effects 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 230000008901 benefit Effects 0.000 abstract description 3
- 241000033695 Sige Species 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 238000005406 washing Methods 0.000 abstract 1
- 239000000470 constituent Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000002178 crystalline material Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 238000000089 atomic force micrograph Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 1
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66651—Lateral single gate silicon transistors with a single crystalline channel formed on the silicon substrate after insulating device isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
低温减压化学气相淀积(RPCVD)选择性外延高Ge组分SiGe材料的方法属于高锗(Ge)组分半导体材料制备方法领域，其特征在于，含有：准备硅(Si)衬底或低锗(Ge)组分SiGe衬底、在衬底上制备所需要的SiO2介质层上光刻并刻蚀出所需深宽比大小的外延深孔并进行清洗、采用450℃-550℃下的低温化学气相淀积(RPCVD)在外延深孔中选择性外延高Ge组分锗硅(SiGe)材料，用于MOS器件制备。本发明制备出的高锗(Ge)组分锗硅(SiGe)材料具有表面粗糙度低、外延厚度较薄、位错缺陷密度低等优点。
Description
技术领域
本发明涉及半导体材料技术领域，特别是涉及一种采用低温减压化学气相淀积(RPCVD)工艺结合选择性外延工艺制备高锗(Ge)组分锗硅(SiGe)材料的方法。
背景技术
在半导体产业中，硅作为占据统治地位的半导体材料已经发展了几十年，表现出了良好的性能。然而，随着器件特征尺寸的不断缩小使单个晶体管尺寸逐渐达到物理和技术的双重极限，以硅作为沟道材料的CMOS器件的迁移率越来越低，已经无法满足器件性能不断提升的要求，因此就需要引入应变工程来提高硅材料的迁移率，或者是直接采用其它的迁移率比较高的材料来代替硅(Si)作为器件的沟道材料，其中的锗(Ge)材料由于比较高空穴载流子迁移率而备受关注，纯Ge材料或高Ge组分的锗硅SiGe在研究中都呈现出了远远高于现有Si材料的空穴迁移率，非常适合于应用于未来CMOS工艺中制备PMOS器件。由于现有硅(Si)工艺及设备非常成熟，考虑成本与兼容性的要求，就需要以硅圆片做为载体采用各种工艺方法仅在表面处制备出纯锗(Ge)或高Ge组分SiGe材料做为器件的沟道材料层，在其中实现载流子的高迁移率输运，提高器件性能。
由于锗(Ge)材料的晶格常数与硅不同，存在4.2％晶格失配，直接在Si衬底上外延纯Ge或高Ge组分SiGe等新材料会产生大量的位错穿通到表面形成缺陷，极大的恶化制备出的MOS器件的性能，无法应用于半导体MOS器件的制造。因此就要开发新的工艺与技术，在硅衬底上制备出一层低表面穿通位错密度的可应用于器件制备的高Ge组分的沟道材料层。
一种方法是在原始的Si圆片上整片全局直接外延高Ge组分材料，主要采用以下几种工艺和方法来降低表面穿通位错密度，从而减小表面缺陷密度：采用外延Ge组分渐变的SiGe层得到高Ge组分材料的工艺；热氧化浓缩低Ge组分SiGe层提高Ge组分工艺；快速热退火二次生长方法等。这些方法的优点是整片全局外延，便于后续工艺MOS器件的制备，与传统工艺流程兼容，缺点是在表面粗糙度，外延层厚度，工艺复杂性与表面缺陷密度等参数方面都有各自的缺点，且由于全局异质外延工艺本身的局限性，制备出的材料表面穿通位错密度仍旧比较高，不适于未来纳米尺寸的CMOS器件的制备。
另一种方法是采用选择性外延工艺，在Si圆片上淀积一层绝缘介质，利用光刻和刻蚀工艺在绝缘层上形成高深宽比的刻蚀孔，孔底部露出Si材料，然后通过超高真空外延(UHVCVD)等工艺手段外延高Ge组分的晶体材料，利用刻蚀孔中垂直的侧墙阻挡住位错的继续延伸，使其不能延伸到表面，通过一定高度的侧墙阻挡就能滤去大部分的位错缺陷，得到低表面缺陷密度的高Ge组分材料，在这些生长有高质量Ge材料的区域制备MOS器件，而在其它的被绝缘介质覆盖的区域，由于高Ge材料晶体成核困难，同时通过引入HCl等气体对Ge材料等的刻蚀作用阻挡成核，可以保证晶体生长主要发生在孔中裸露出Si衬底的区域，在设定的区域得到所需要的材料。
发明内容
本发明把选择性外延工艺和低温减压化学气相淀积(RPCVD)工艺结合起来，可以制备出表面粗糙度低、外延层厚度薄、缺陷密度低的高Ge组分SiGe或纯Ge材料层，可应用于半导体器件的制备。
步骤(1)选择原始硅片作为衬底或选择已外延了低Ge组分SiGe层的硅片做为衬底，并清洗，在所述的低Ge组分SiGe材料中，Ge的组分不大于30％，用质量百分比表示。
步骤(2)根据所需要的高Ge组分SiGe材料区域孔的尺寸大小及深宽比用低压化学气相淀积(LPCVD)或等离子增强化学气相淀积(PECVD)在所述衬底上制备一层所需厚度的SiO2介质层，在所述的高Ge组分SiGe材料中，Ge的组分为50％-100％，用质量百分比表示，所述SiO2介质层的厚度在几十纳米(nm)-几个微米(um)之间选取。
步骤(3)利用光刻和干法刻蚀工艺在所述的SiO2介质层上沿不同的晶向定义并刻蚀出设定尺寸的深孔，所述孔的深宽比至少大于1，并对所述孔中裸露出的单晶衬底进行清洗。
步骤(4)采用低温减压化学气相淀积(RPCVD)工艺在450℃-550℃外延温度下在所述孔中裸露出的单晶衬底上外延出所述的高Ge组分SiGe衬底。
通过以上步骤，本发明可以制备出位错缺陷密度低于104cm-2，表面粗糙度1nm以下，且外延层厚度比较薄的高质量纯Ge或高Ge组分SiGe晶体材料，可应用于未来CMOS工艺中的MOS器件的制备。
附图说明
图1是本发明低温减压化学气相淀积选择性外延高Ge组分SiGe材料的主要工艺流程图。
图2是采用低温RPCVD工艺500℃下外延出的高Ge组分SiGe层Si/SiGe界面处的透射电子显微镜(TEM)图像。
图3是采用低温RPCVD工艺500℃下外延出的高Ge组分SiGe层表面的原子力显微镜(AFM)图像，外延层厚度400nm，表面粗糙度RMS＝0.389nm。
图4是实例一说明图。
图5是实例二说明图。
图6是实例三说明图。
图7是实例四说明图。
图8是实例五说明图。
实施实例
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明低温减压化学气相淀积选择性外延高Ge组分SiGe材料的流程如附图1所示，该方法包括以下步骤：
1.准备衬底。在本方法中可以采用原始硅片做为衬底，也可以先外延一层低Ge组分SiGe层后作为衬底，对衬底进行清洗
2.在衬底上制备符合要求厚度的介质层。根据所需要的用来选择性外延SiGe或Ge的孔的尺寸大小来确定SiO2介质层的厚度，一般要求孔的深宽比至少在1以上。根据不同的要求厚度可能从几十nm---几个um，根据不同的SiO2介质厚度要求，可以选择不同的制备方法，如热氧化，化学气相淀积(LPCVD或PECVD)以及溅射等。
3.在介质层上制作出所需要尺寸的外延孔。利用光刻，干法刻蚀工艺在SiO2介质层上沿不同的晶向定义出所需尺寸的高深宽比的外延孔，在孔中裸露出衬底，并进行清洗。
4.在孔中选择性外延所需的材料层。采用低温减压化学气相淀积(RPCVD)外延温度450℃-550℃在外延孔中进行选择性外延，在孔中裸露出的衬底上外延出高质量的高Ge组分SiGe层或纯Ge层。
本发明通过以上步骤，可以得到位错缺陷密度低于104cm-2，表面粗糙度1nm以下，且外延层厚度比较薄的高质量纯Ge或高Ge组分SiGe晶体材料，可应用于未来CMOS工艺中的MOS器件的制备。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
我们通过对对低温减压化学气相淀积(RPCVD)制备高Ge组分SiGe单晶薄膜的研究，发现当外延温度在450℃-550℃之间时，以GeH4和SiH4气体外延生长的气体源外延SiGe薄膜，由失配引起的位错绝大部分都产生在Si/SiGe界面处很薄的区域内，且呈60度在SiGe中斜向上往表面处延伸，观察到的垂直向上延伸的位错数量非常少(如附图2所示)，结合选择性外延工艺利用侧墙阻挡住晶格失配产生的斜位错继续向上延伸到表面的特点，因此采用低温RPCVD工艺结合选择性外延工艺可以过滤掉大部分向上延伸的位错表面穿通位错，较小厚度的侧墙即可阻挡住大部分的缺陷向上延伸，进一步减小了所需侧墙及外延层的厚度，且由于垂直向上延伸的位错数量很少，因此相对于其他外延工艺可进一步降低位错密度。并且，采用低温RPCVD外延可有效的降低外延出的SiGe层的表面粗糙度(如附图3所示)，这对于后边器件的制备以及防止位错的无序延伸有很大的好处，有利于制备出的材料直接应用于器件制备，省略掉化学机械抛光(CMP)工艺步骤。因此，采用低温RPCVD外延工艺结合选择性外延技术可以制备出位错密度更低，外延层厚度更小且表面粗糙度很低的高质量纯Ge或高Ge组分SiGe晶体材料，应用于未来高性能MOS器件的制备。
发明的实施实例如下：
实施实例一
首先准备好Si(100)晶面的衬底，然后根据所需要的纯Ge或高Ge组分SiGe材料区域的大小通过低压化学气相淀积(LPCVD)工艺在衬底上制备一层所需厚度(1um)的SiO2介质层，通过光刻以及刻蚀工艺在SiO2介质层上沿<100>晶向定义出所需尺寸(边长500nm)的孔，这样得到的孔的深宽比为2，以保证刻蚀孔的侧墙能够滤掉大部分的位错线。然后利用RPCVD设备在500℃下外延纯Ge或高Ge组分SiGe材料，以GeH4(流量400sccm)和SiH4(流量0.05slm)作为气源，同时通流量为0.10slm的氯化氢(HCl)气体以降低在SiO2介质上的成核几率及生长速度，使Ge或SiGe外延都发生在孔内与衬底的界面上，保证其二维生长，得到所需的低位错密度，低表面粗糙度的纯Ge层或高Ge组分SiGe层，Ge组分含量87％，其位错密度低于104cm-2，表面粗糙度在1nm以下，适用于CMOS工艺中的MOS器件制备。其结构如附图4所示。
实施实例二
首先准备好Si(100)晶面的衬底，然后根据所需要的纯Ge或高Ge组分SiGe材料区域的大小通过低压化学气相淀积(LPCVD)工艺在衬底上制备一层所需厚度(1um)的SiO2介质层，通过光刻以及刻蚀工艺在SiO2介质层上沿<100>晶向定义出所需尺寸(边长500nm)的孔，这样得到的孔的深宽比为2，以保证刻蚀孔的侧墙能够滤掉大部分的位错线。然后利用RPCVD设备在550℃下外延纯Ge或高Ge组分SiGe材料，以GeH4(流量200sccm)和SiH4(流量0.05slm)作为气源，同时流量为0.10slm的氯化氢(HCl)气体以降低在SiO2介质上的成核几率及生长速度，使Ge或SiGe外延都发生在孔内与衬底的界面上，保证其二维生长，得到所需的低位错密度，低表面粗糙度的纯Ge层或高Ge组分SiGe层，Ge组分含量53％，其位错密度低于104cm-2，表面粗糙度在1nm以下，适用于CMOS工艺中的MOS器件制备。其结构如附图5所示。
实施实例三
首先准备好Si(100)晶面的衬底，然后根据所需要的纯Ge或高Ge组分SiGe材料区域的大小通过低压化学气相淀积(LPCVD)工艺在衬底上制备一层所需厚度(1um)的SiO2介质层，通过光刻以及刻蚀工艺在SiO2介质层上沿<110>晶向定义出所需尺寸(边长500nm)的孔，这样得到的孔的深宽比为2，以保证刻蚀孔的侧墙能够滤掉大部分的位错线。然后利用RPCVD设备在450℃下外延纯Ge或高Ge组分SiGe材料，以SiH4(流量450sccm)和GeH4(流量0.05slm)作为气源，同时流量为0.10slm的氯化氢(HCl)气体以降低在SiO2介质上的成核几率及生长速度，使Ge或SiGe外延都发生在孔内与衬底的界面上，保证其二维生长，得到所需的低位错密度，低表面粗糙度的纯Ge层或高Ge组分SiGe层，Ge组分含量92％，其位错密度低于104cm-2，表面粗糙度在1nm以下，适用于CMOS工艺中的MOS器件制备。其结构如附图6所示。
实施实例四
首先在Si(100)晶面的圆片上外延一层低Ge组分的SiGe层作为衬底，然后根据所需要的纯Ge或高Ge组分SiGe材料区域的大小通过低压化学气相淀积(LPCVD)工艺在衬底上制备一层所需厚度(1um)的SiO2介质层，通过光刻以及刻蚀工艺在SiO2介质层上沿<100>晶向定义出所需尺寸(边长500nm)的孔，这样得到的孔的深宽比为2，以保证刻蚀孔的侧墙能够滤掉大部分的位错线。然后利用RPCVD设备在500℃下外延纯Ge或高Ge组分SiGe材料，以SiH4(流量400sccm)和GeH4(流量0.05slm)做为气源，同时流量为0.10slm的氯化氢(HCl)气体以降低在SiO2介质上的成核几率及生长速度，使Ge或SiGe外延都发生在孔内与衬底的界面上，保证其二维生长，得到所需的低位错密度，低表面粗糙度的纯Ge层或高Ge组分SiGe层，Ge组分含量87％，其位错密度低于104cm-2，表面粗糙度在1nm以下，适用于CMOS工艺中的MOS器件制备。其结构如附图7所示。
实施实例五
首先在Si(100)晶面的圆片上外延一层低Ge组分的SiGe层作为衬底，然后根据所需要的纯Ge或高Ge组分SiGe材料区域的大小通过低压化学气相淀积(LPCVD)工艺在衬底上制备一层所需厚度(1um)的SiO2介质层，通过光刻以及刻蚀工艺在SiO2介质层上沿<110>晶向定义出所需尺寸(边长500nm)的孔，这样得到的孔的深宽比为2，以保证刻蚀孔的侧墙能够滤掉大部分的位错线。然后利用RPCVD设备在450℃下外延纯Ge或高Ge组分SiGe材料，以SiH4(流量450sccm)和GeH4(流量0.05slm)作为气源，同时流量为0.10slm的氯化氢(HCl)气体以降低在SiO2介质上的成核几率及生长速度，使Ge或SiGe外延都发生在孔内与衬底的界面上，保证其二维生长，得到所需的低位错密度，低表面粗糙度的纯Ge层或高Ge组分SiGe层，Ge组分含量92％，其位错密度低于104cm-2，表面粗糙度在1nm以下，适用于CMOS工艺中的MOS器件制备。其结构如附图8所示。
Claims (2)
1.低温减压化学气相淀积选择性外延高Ge组分SiGe材料，其特征在于，依次包括以下步骤：
步骤(1)选择原始硅片作为衬底或选择已外延了低Ge组分SiGe层的硅片做为衬底，并清洗，在所述的低Ge组分SiGe材料中，Ge的组分不大于30％，用质量百分比表示。
步骤(2)根据所需要的高Ge组分SiGe材料区域孔的尺寸大小及深宽比用低压化学气相淀积(LPCVD)或等离子增强化学气相淀积(PECVD)在所述衬底上制备一层所需厚度的SiO2介质层，在所述的高Ge组分SiGe材料中，Ge的组分为50％-100％，用质量百分比表示，所述SiO2介质层的厚度在几十纳米(nm)-几个微米(um)之间选取。
步骤(3)利用光刻和干法刻蚀工艺在所述的SiO2介质层上沿不同的晶向定义并刻蚀出设定尺寸的深孔，所述孔的深宽比至少大于1，并对所述孔中裸露出的单晶衬底进行清洗。
步骤(4)采用低温减压化学气相淀积(RPCVD)工艺在450℃-550℃外延温度下在所述孔中裸露出的单晶衬底上外延出所述的高Ge组分SiGe衬底。
2.根据权利要求1所述的选择性外延高Ge组分SiGe材料的方法，其特征在于，在步骤(4)中，以硅烷(SiH4)和锗烷(GeH4)作为气源，通以氯化氢(HCl)气体以降低在所述SiO2介质上的成核及生长速率。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910242318XA CN101866834B (zh) | 2009-12-11 | 2009-12-11 | 高Ge组分SiGe材料的方法 |
| PCT/CN2010/075375 WO2011069370A1 (zh) | 2009-12-11 | 2010-07-21 | 高Ge组分沟道材料层的形成方法 |
| US13/063,649 US20110212600A1 (en) | 2009-12-11 | 2010-07-21 | Method for forming channel layer with high ge content on substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910242318XA CN101866834B (zh) | 2009-12-11 | 2009-12-11 | 高Ge组分SiGe材料的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101866834A true CN101866834A (zh) | 2010-10-20 |
| CN101866834B CN101866834B (zh) | 2011-09-14 |
Family
ID=42958484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910242318XA Expired - Fee Related CN101866834B (zh) | 2009-12-11 | 2009-12-11 | 高Ge组分SiGe材料的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110212600A1 (zh) |
| CN (1) | CN101866834B (zh) |
| WO (1) | WO2011069370A1 (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101882572A (zh) * | 2010-06-29 | 2010-11-10 | 清华大学 | 通过低温实现选择性的方法 |
| CN102386068A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗硅衬底的生长方法以及锗硅衬底 |
| CN102383192A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
| CN102465336A (zh) * | 2010-11-05 | 2012-05-23 | 上海华虹Nec电子有限公司 | 一种高锗浓度的锗硅外延方法 |
| CN104671194A (zh) * | 2013-12-03 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 防止结构层脱落的mems器件及其制备方法 |
| US9218962B2 (en) | 2011-05-19 | 2015-12-22 | Globalfoundries Inc. | Low temperature epitaxy of a semiconductor alloy including silicon and germanium employing a high order silane precursor |
| CN105369212A (zh) * | 2014-08-12 | 2016-03-02 | 东京毅力科创株式会社 | 锗膜的成膜方法和成膜装置 |
| CN106711226A (zh) * | 2016-11-29 | 2017-05-24 | 东莞市广信知识产权服务有限公司 | 一种硅基锗纳米鳍状结构 |
| CN107727309A (zh) * | 2016-08-11 | 2018-02-23 | 罗伯特·博世有限公司 | 压力测量单元和用于涂覆压力测量单元的载体的方法 |
| CN108292687A (zh) * | 2015-12-24 | 2018-07-17 | 英特尔公司 | 用于ge nmos的低肖特基势垒触点结构 |
| CN108893726A (zh) * | 2013-09-06 | 2018-11-27 | 应用材料公司 | Pecvd微晶硅锗(sige) |
| CN111005067A (zh) * | 2019-12-25 | 2020-04-14 | 韩山师范学院 | 一种外延生长低位错密度的硅基锗的方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101916770B (zh) * | 2010-07-13 | 2012-01-18 | 清华大学 | 具有双缓变结的Si-Ge-Si半导体结构及其形成方法 |
| KR101865626B1 (ko) * | 2011-11-09 | 2018-06-11 | 삼성전자주식회사 | 박막 구조물 및 박막 구조물의 형성 방법 |
| CN104425449B (zh) * | 2013-08-20 | 2018-02-16 | 中芯国际集成电路制造(上海)有限公司 | 硅通孔及其形成方法 |
| CN105529247A (zh) * | 2014-10-21 | 2016-04-27 | 上海华力微电子有限公司 | 嵌入式锗硅的制备方法 |
| US9570588B2 (en) * | 2014-12-29 | 2017-02-14 | Globalfoundries Inc. | Methods of forming transistor structures including forming channel material after formation processes to prevent damage to the channel material |
| US9472575B2 (en) * | 2015-02-06 | 2016-10-18 | International Business Machines Corporation | Formation of strained fins in a finFET device |
| US9570297B1 (en) * | 2015-12-09 | 2017-02-14 | International Business Machines Corporation | Elimination of defects in long aspect ratio trapping trench structures |
| US11492696B2 (en) * | 2016-07-15 | 2022-11-08 | National University Corporation Tokyo University Of Agriculutre And Technology | Manufacturing method for semiconductor laminated film, and semiconductor laminated film |
| US20220108888A1 (en) * | 2020-10-04 | 2022-04-07 | Applied Materials, Inc. | Selective Deposition of Germanium |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3016371B2 (ja) * | 1997-03-26 | 2000-03-06 | 日本電気株式会社 | 光検出器の製造方法 |
| US5906951A (en) * | 1997-04-30 | 1999-05-25 | International Business Machines Corporation | Strained Si/SiGe layers on insulator |
| JP4258034B2 (ja) * | 1998-05-27 | 2009-04-30 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP3970011B2 (ja) * | 2001-12-11 | 2007-09-05 | シャープ株式会社 | 半導体装置及びその製造方法 |
| AU2003238963A1 (en) * | 2002-06-07 | 2003-12-22 | Amberwave Systems Corporation | Semiconductor devices having strained dual channel layers |
| CN1184669C (zh) * | 2002-12-10 | 2005-01-12 | 西安电子科技大学 | 硅锗/硅的化学气相沉积生长方法 |
| US6963078B2 (en) * | 2003-03-15 | 2005-11-08 | International Business Machines Corporation | Dual strain-state SiGe layers for microelectronics |
| JP2005079194A (ja) * | 2003-08-28 | 2005-03-24 | Sony Corp | 半導体素子及び半導体装置の製造方法 |
| JP3908213B2 (ja) * | 2003-09-30 | 2007-04-25 | 富士通株式会社 | レジストパターンの形成方法及び半導体装置の製造方法 |
| CN100397574C (zh) * | 2003-10-30 | 2008-06-25 | 台湾积体电路制造股份有限公司 | 具有应变的多层结构及具有应变层的场效应晶体管的制法 |
| EP1697976A1 (en) * | 2003-12-16 | 2006-09-06 | Koninklijke Philips Electronics N.V. | Method for forming a strained si-channel in a mosfet structure |
| US20050196925A1 (en) * | 2003-12-22 | 2005-09-08 | Kim Sang H. | Method of forming stress-relaxed SiGe buffer layer |
| TWI239569B (en) * | 2004-02-06 | 2005-09-11 | Ind Tech Res Inst | Method of making strain relaxation SiGe epitaxial pattern layer to control the threading dislocation density |
| US7018882B2 (en) * | 2004-03-23 | 2006-03-28 | Sharp Laboratories Of America, Inc. | Method to form local “silicon-on-nothing” or “silicon-on-insulator” wafers with tensile-strained silicon |
| CN100570823C (zh) * | 2007-11-06 | 2009-12-16 | 清华大学 | 一种使用缩颈外延获得低位错密度外延薄膜的方法 |
| US7842982B2 (en) * | 2008-01-29 | 2010-11-30 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| US8183667B2 (en) * | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US20100072515A1 (en) * | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| KR20100064742A (ko) * | 2008-12-05 | 2010-06-15 | 한국전자통신연구원 | 낮은 침투전위 밀도를 갖는 순수 게르마늄 박막 성장법 |
| KR101009338B1 (ko) * | 2009-05-22 | 2011-01-19 | 주식회사 하이닉스반도체 | 반도체 장치 제조방법 |
-
2009
- 2009-12-11 CN CN200910242318XA patent/CN101866834B/zh not_active Expired - Fee Related
-
2010
- 2010-07-21 WO PCT/CN2010/075375 patent/WO2011069370A1/zh active Application Filing
- 2010-07-21 US US13/063,649 patent/US20110212600A1/en not_active Abandoned
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101882572A (zh) * | 2010-06-29 | 2010-11-10 | 清华大学 | 通过低温实现选择性的方法 |
| CN102465336B (zh) * | 2010-11-05 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 一种高锗浓度的锗硅外延方法 |
| CN102465336A (zh) * | 2010-11-05 | 2012-05-23 | 上海华虹Nec电子有限公司 | 一种高锗浓度的锗硅外延方法 |
| US9218962B2 (en) | 2011-05-19 | 2015-12-22 | Globalfoundries Inc. | Low temperature epitaxy of a semiconductor alloy including silicon and germanium employing a high order silane precursor |
| CN102386068B (zh) * | 2011-07-29 | 2014-04-09 | 上海新傲科技股份有限公司 | 锗硅衬底的生长方法以及锗硅衬底 |
| CN102383192B (zh) * | 2011-07-29 | 2014-06-18 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
| CN102383192A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗衬底的生长方法以及锗衬底 |
| CN102386068A (zh) * | 2011-07-29 | 2012-03-21 | 上海新傲科技股份有限公司 | 锗硅衬底的生长方法以及锗硅衬底 |
| CN108893726A (zh) * | 2013-09-06 | 2018-11-27 | 应用材料公司 | Pecvd微晶硅锗(sige) |
| CN104671194A (zh) * | 2013-12-03 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 防止结构层脱落的mems器件及其制备方法 |
| CN104671194B (zh) * | 2013-12-03 | 2016-08-17 | 中芯国际集成电路制造(上海)有限公司 | 防止结构层脱落的mems器件及其制备方法 |
| CN105369212A (zh) * | 2014-08-12 | 2016-03-02 | 东京毅力科创株式会社 | 锗膜的成膜方法和成膜装置 |
| CN105369212B (zh) * | 2014-08-12 | 2019-07-09 | 东京毅力科创株式会社 | 锗膜的成膜方法和成膜装置 |
| CN108292687A (zh) * | 2015-12-24 | 2018-07-17 | 英特尔公司 | 用于ge nmos的低肖特基势垒触点结构 |
| CN107727309A (zh) * | 2016-08-11 | 2018-02-23 | 罗伯特·博世有限公司 | 压力测量单元和用于涂覆压力测量单元的载体的方法 |
| CN106711226A (zh) * | 2016-11-29 | 2017-05-24 | 东莞市广信知识产权服务有限公司 | 一种硅基锗纳米鳍状结构 |
| CN111005067A (zh) * | 2019-12-25 | 2020-04-14 | 韩山师范学院 | 一种外延生长低位错密度的硅基锗的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110212600A1 (en) | 2011-09-01 |
| CN101866834B (zh) | 2011-09-14 |
| WO2011069370A1 (zh) | 2011-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101866834B (zh) | 高Ge组分SiGe材料的方法 | |
| JP4406995B2 (ja) | 半導体基板および半導体基板の製造方法 | |
| US7550370B2 (en) | Method of forming thin SGOI wafers with high relaxation and low stacking fault defect density | |
| TWI382456B (zh) | 鬆弛矽化鍺層的磊晶成長 | |
| JP2008546181A (ja) | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 | |
| CN102386067A (zh) | 有效抑制自掺杂效应的外延生长方法 | |
| CN102024768A (zh) | 半导体装置及半导体结构的制造方法 | |
| WO2000001005A1 (fr) | Procede de formation d'une couche de silicium monocristallin, procede de fabrication d'un dispositif semi-conducteur et dispositif semi-conducteur | |
| EP2206808B1 (en) | Method for manufacturing a mono-crystalline semiconductor layer on a substrate | |
| US9099308B2 (en) | Semiconductor wafer and method for manufacturing the same | |
| US10283356B2 (en) | Semiconductor wafer comprising a monocrystalline group-IIIA nitride layer | |
| CN102104067A (zh) | 一种外延生长源/漏区的晶体管及制造方法 | |
| US7749817B2 (en) | Single-crystal layer on a dielectric layer | |
| EP4187576A1 (en) | Heteroepitaxial structure with a diamond heat sink | |
| JP4158607B2 (ja) | 半導体基板の製造方法 | |
| CN106531683A (zh) | 一种绝缘体上半导体材料衬底结构及其制备方法 | |
| US10141420B1 (en) | Transistors with dielectric-isolated source and drain regions | |
| US20140220766A1 (en) | Planar semiconductor growth on iii-v material | |
| US20230010039A1 (en) | Semiconductor Structure | |
| RU2802796C1 (ru) | Гетероэпитаксиальная структура с алмазным теплоотводом для полупроводниковых приборов и способ ее изготовления | |
| Dargis et al. | Epitaxial Growth and Properties of Silicon on Crystalline Rare-Earth-Metal Oxide for SOI-Applications | |
| CN116926672A (zh) | 基于单晶二硒化钨的垂直异质外延高定向金属铂的方法 | |
| Hayashi et al. | InAs on insulator by hydrogen implantation and exfoliation | |
| US7790566B2 (en) | Semiconductor surface treatment for epitaxial growth | |
| CN101882572B (zh) | 通过低温实现选择性生长含Ge材料层的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110914 Termination date: 20201211 |