KR20100014240A - 절연체 상 반도체 구조물을 제조하는 방법 - Google Patents

절연체 상 반도체 구조물을 제조하는 방법 Download PDF

Info

Publication number
KR20100014240A
KR20100014240A KR1020097009429A KR20097009429A KR20100014240A KR 20100014240 A KR20100014240 A KR 20100014240A KR 1020097009429 A KR1020097009429 A KR 1020097009429A KR 20097009429 A KR20097009429 A KR 20097009429A KR 20100014240 A KR20100014240 A KR 20100014240A
Authority
KR
South Korea
Prior art keywords
layer
oxide layer
semiconductor layer
oxide
thickness
Prior art date
Application number
KR1020097009429A
Other languages
English (en)
Other versions
KR101358361B1 (ko
Inventor
올레그 코논척
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20100014240A publication Critical patent/KR20100014240A/ko
Application granted granted Critical
Publication of KR101358361B1 publication Critical patent/KR101358361B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 전자제품 또는 광전자제품용 구조물을 처리하는 방법에 대한 것으로, 상기 구조물은 연속적으로 기판, 반도체 물질의 산화물로 구성된 산화물층의 열 전도성보다 실질적으로 높은 열 전도성을 갖는 유전층, 반도체 물질의 산화물로 구성된 산화물층, 반도체 물질로 구성된 얇은 반도체층을 포함하고, 불활성 또는 온도 값이 갑소된 대기에서 산화물층의 많은 양의 산소가 반도체층을 통해 확산되어 소정의 값으로 산화물층의 두께가 감소하도록 선택된 시간 동안 구조물을 열처리 하는 것을 포함한다. 본 발명은 또한 상기 열 처리를 포함하는 전자제품 또는 광전자제품용 구조물을 제조하는 방법에 대한 것이다.
유전층, 열 전도성, SiC

Description

절연체 상 반도체 구조물을 제조하는 방법 {Method for producing a Semiconductor-On-Insulator structure}
본 발명은 전자제품 또는 광전자제품용의, SOI(절연체상 실리콘, Silicon-On-Insulator) 구조물과 같이 높은 열 전도성을 갖는 절연체상 반도체(Semiconductor-On-Insulator, SeOI)의 제조에 대한 것이다.
SeOI 구조물은 기판, 유전층 및 최상부 반도체층을 포함하고, 상기 유전층은 상기 기판으로부터 상기 최상부층을 전기적으로 절연시킨다.
SeOI 구조물은 흔히 전기적 절연체로서 및 최상부 층과 기판 사이의 결합층으로서 작용하는 상기 유전층을 통해서 웨이퍼 결합으로 제조된다.
고도의 열 전도체인 상기 SeOI 구조물은 특히 SeOI의 최상부층에 제조되는 부품에서 방출되는 열을 방산하는 데 사용된다. 이는 고 전력 주파 부품과 같이, 부품이 다량의 열을 방출할 수 있도록 하여 특히 유용하다.
이를 위해, 단결정성 또는 다결정성 SiC와 같은, 우수한 열 전도성을 갖는 물질을 기판에 제공하는 것이 알려져 있다.
이러한 종류의 구조물들을 위해, 열 에너지에 대한 우수한 전도체인 유전층을 구비하는 것 또한 도움이 된다.
이를 위해서, 상기 기판과 최상부층 사이에 Si3N4 또는 SixNyOz 와 같은 유전 질화물층을 제공하는 것이 알려져 있다.
그러나, 질화물 물질은 좋지 않은 결합 특성을 갖기 때문에 웨이퍼 결합에 의한 SeOI 구조물의 제조가 어렵다.
SiO2는 더 나은 결합 특성을 갖고 있지만, 낮은 열 전도성을 갖는다.
따라서, 높은 열 전도성을 가지면서 우수한 품질의 결합을 충족하는 SeOI 구조물의 제조가 요구되고 있다.
이 목적을 달성하기 위해서 및 종래 기술들의 결함을 극복하기 위해서, 본 발명은 제 1 목적에 따라, 전자제품 또는 광전자제품용 구조물을 처리하는 방법을 포함하는데, 상기 구조물은 연속적으로,
- 기판,
- 반도체 물질의 산화물로 이루어지는 산화물층의 열 전도성보다 실질적으로 높은 열 전도성을 갖는 유전층,
- 상기 반도체 물질의 산화물로 구성된 산화물층,
- 상기 반도체 물질로 구성된 얇은 반도체층,
을 포함하고, 불활성 또는 대기 온도보다 낮은 온도에서, 산화물층의 산소의 상당한 양이 반도체층 전체로 확산되도록 자극하여, 소정의 값까지 산화물층의 두께가 감소하도록 선택된 시간 동안, 상기 구조물을 열 처리 하는 것을 포함하는 것을 특징으로 한다.
제 2 목적에서, 본 발명은 전자제품 또는 광전자제품용 구조물을 제조하는 방법을 제공하는데, 다음의 단계들을 포함하는 것을 특징으로 한다:
(a) 반도체 물질로 구성되며, 소정의 두께를 갖는 반도체 층을 제공하는 단계;
(b) 기판, 및 상기 반도체 물질의 산화물로 이루어지는 산화물층의 것보다 높은 열 전도성을 갖는 유전 물질로 구성된 최상부 유전층을 연속적으로 포함하는 수용 웨이퍼를 제공하는 단계;
(c) 상기 유전층이 상기 얇은 반도체층과 상기 기판 사이에 샌드위치형으로 위치하도록 상기 수용 웨이퍼에 상기 얇은 반도체층을 결합시키는 단계, 이 결합 단계는 상기 반도체 물질의 산화물로 구성된 결합 계면에서 산화물층을 형성하는 단계를 포함하고, 따라서 상기 기판, 상기 유전층, 상기 산화물층 및 상기 얇은 반도체층을 연속적으로 포함하는 구조물을 형성한다;
(d) 불활성 또는 대기 온도보다 낮은 온도에서, 소정의 값으로 상기 산화물층의 두께가 감소되도록 상기 얇은 반도체층을 통해서 상기 산화물층의 산소의 상당한 양이 확산되도록 선택된 시간 동안 상기 구조물을 열 처리하는 단계.
상기 구조물의 구성에 의해서, (상기 산화물층에 의하여 보장된) 결합 기능은 (유전층에 의하여 보장된) 전기적 절연의 기능으로부터 분리된다.
따라서, 매우 우수한 열 전도성을 가지면서 우수한 결합 품질이 보장되는, 즉, 산화물층을 통한 결합과 유사한 결합을 갖는 유전층을 포함하는 SeOI를 제조할 수 있다. 또한, 상기 산화물층이 상기 반도체층 및 상기 기판 사이에서 우수한 품질의 결합을 보장받으면, 열 처리((d) 단계) 동안 상기 SeOI의 단일 유전층으로서 유전층을 남겨 두고 용해된다.
본 구조물을 제조하는 방법의 다른 특징들은 다음과 같다:
- (c) 단계의 상기 산화물층을 상기 유전층 상에 형성한다;
- 또는, (c) 단계의 상기 산화물층을 상기 얇은 반도체 층 상에 형성한다;
- 또는, (c) 단계의 상기 산화물층을 상기 유전층 및 상기 반도체층 상에 제조한다;
- (a) 단계는 상기 반도체층을 그 내부에 포함하는 공여 웨이퍼를 제공하는 단계를 포함하고, 상기 제조 방법은 추가적으로 (c) 단계 및 (d) 단계 사이에, 상기 기판에 결합된 상기 반도체층을 유지하기 위해서만 상기 공여 기판을 감소eduction)시키는 단계를 포함한다;
- 상기 제조 방법은 추가적으로, (a) 단계 이전에, 상기 반도체층 바로 밑에 취약 영역(weakness zone)을 형성하기 위하여 공여 웨이퍼에 원자종을 주입하는 단계를 포함하고, 상기 공여 웨이퍼의 감소는 상기 취약 영역에서 공여 웨이퍼로부터 상기 반도체층이 이탈하기 위한 에너지를 공급하는 것을 포함한다;
- 상기 온도는 먼저 소정의 프로파일에 따라서 선택되고, 그 다음, 상기 소정의 두께가 상기 시간 동안 결정되도록 선택되거나, 또는 상기 시간이 상기 소정의 두께가 달성될 때에 대해서 선택되며, 이러한 선택은 소정의 값으로 산화물층의 두께가 감소되도록 이루어진다;
- 상기 온도는 1100℃ 내지 1250℃의 사이이고, 예를 들면, 약 1200℃이다;
- 상기 소정의 두께 및 온도는 (d) 단계 동안에 상기 산화물층의 평균 감소율이 적어도 약 0.5Å/min을 갖도록 선택된다;
- 상기 반도체층의 두께는 약 250Å 및 약 5000Å의 사이이고, 상기 온도는 약 1200℃이며 상기 시간은 약 5분 및 5시간 사이이다;
- 상기 산화물층은 약 100Å 및 약 500Å 사이의 두께를 갖는다;
- 상기 열 처리는 실질적으로 전체 산화물층이 제거되도록 처리된다;
- 상기 산화물층의 일부는 상기 열처리 후에 잔존한다;
- 상기 유전층은 (d) 단계 후에, 상기 반도체층에 제조될 부품들을 고려하여, 상기 반도체층이 상기 기판으로부터 전기적으로 절연되기에 충분한 두께를 갖는다;
- 상기 유전층은 질화물 물질, 다이아몬드, 알루미나(Al2O3), 질화 알루미늄(AlN), 사파이어 중에서 제조된다;
- 상기 유전층은 Si3N4를포함한다;
- 상기 유전층은 1000Å 내지 5000Å의 범위 이내의 두께를 갖는다;
- 상기 기판은 SiC와 같이, 높은 열 전도성을 갖는 물질로 구성된다.
도 1을 참조하면, 본 발명에 따른 열처리가 진행될 구조물(60)이 도시된다.
이 구조물(60)은 기판(10), 유전층(30), 산화물층(40), 및 얇은 반도체층(50)을 포함한다.
유전층(30)은 반도체 물질의 산화물로 구성된 산화물층의 것보다 높은 열 전도성을 갖는 물질로 구성된다. 이 유전층(30)은 질화물 물질 또는 다이아몬드, 알루미나(Al2O3), 질화알루미늄(AlN), 사파이어로 구성될 수 있다.
이 구조물(60)은 산화물층(40)을 분해하여, 기판(10), 유전층(30) 및 반도체층(50')을 포함하는 SeOI 구조물을 얻도록 열처리된다. 바람직하게는, 상기 반도체층(50')은 환원된(de-oxidized) 산화물층(40) 및 상기 얇은 반도체층(50)을 포함한다(도 2E를 참조하라). 또는, 상기 SeOI 구조물은 상기 기판(10), 유전층(30), 및 상기 산화물층(40)이 부분적으로 분해되어 형성되는 매우 얇은 산화물층을 포함하는 반도체층(50'), 및 상기 얇은 반도체층(50)을 포함한다.
상기 기판(10)은 전체 구조물(60)을 강화시킨다. 이를 위해, 기판은 충분한 두께, 통상 수백 마이크로미터인 두께를 갖는다.
상기 기판(10)은 단일 벌크 물질로 형성될 수 있는데, 예를 들면, Si, Ge, SiC, GaN, 사파이어, 유리, 석영, 또는 기타 물질들이 있다. 바람직하게는 상기 기판(10)은 우수한 열 전도성을 갖는 물질로 형성되며, 예를 들면, 단결정성 또는 다결정성의 SiC이다.
또는, 상기 기판(10)은 2 이상의 물질로 형성되며, 하나가 다른 하나 위로 적층되는 복합 구조물이다.
상기 반도체층(50)은 하나 이상의 반도체 물질로 이루어진다.
상기 반도체층(50)은 Si, SiC, Ge, SiGe, SiGeC, III-V 물질, II-VI 물질 또는 다른 반도체 물질로 이루어질 수 있다. 상기 반도체층(50)은 또는 적어도 이러한 물질들 중 두 가지의 혼합으로 또는 중첩(superposition)으로 형성될 수 있고, 및/또는 수개의 서브-층들의 중첩으로 형성될 수 있다.
상기 반도체 물질은 단결정성, 다결정성 또는 비결정성이다. 도핑되거나 도핑되지 않은 것일 수 있고, 다공성이거나 비공성(non-porous)인 것일 수 있다.
상기 반도체층(50)은 바람직하게는 전자제품 또는 광전자제품의 부품을 수용하기 위해 형성된다.
본 발명에 따르면, 상기 반도체층(50)은 얇은 것이 좋다. 그 두께는 약 5000Å이하인 것이 좋고, 및 특히 2500Å이하인 것이 좋다. 예를 들면, 상기 반도체층(50)은 약 250Å 내지 2500Å 이내의 두께를 가질 수 있고, 또는 약 250Å 내지 1200Å 이내의 두께를 가질 수 있다. 특히, 산소 확산을 가속화하기 위해서, 상기 반도체층(50)의 두께는 500Å 내지 1000Å 이내에서 선택될 수 있다.
상기 산화물층(40)은 상기 유전층(30)과 상기 반도체층(50) 사이에 위치하면서, 상기 구조물(60) 내에 매립된다.
상기 산화물층(40)은 상기 반도체층 물질의 산화물로 이루어진다. 만약 상기 반도체층(50)이 복수의 반도체 서브-층으로 구성된다면, 상기 산화물층(40)은 인접하는 서브-층의 반도체 물질의 산화물로 이루어진다.
예를 들면, 상기 반도체 층(50)이 Si로 이루어진다면, 상기 산화물층(40)은 SiO2이다.
상기 산화물층(40)은 접착 특성을 갖도록 형성된다. 상기 반도체층(50)에 형성되는 전자제품 또는 광전자제품 부품을 상기 기판(10)으로부터 전기적으로 절연시키기 위해서 이 산화물층(40)이 전기적 절연 특성을 갖도록 형성되지 않는다는 것에 주목하여야 한다.
이 산화물층(40)은 얇을 수 있다.
그 두께는 500Å 또는 이 두께 미만으로 선택될 수 있다. 예를 들면, 이 두께는 약 100Å 내지 약 500Å 이내일 수 있고 또는 약 200Å 내지 약 500Å 이내일 수 있다.
상기 반도체 층(50)이 처음에 스마트컷(Smart Cut®) 기술에 의한 결합에 의해서 이송되었다면, 그리고 상기 산화물층(40)의 밀도를 높이기 위해 추가적으로 열처리가 수행된다면, 350 내지 500Å 이내에서 선택된 두께가 최적으로 고려될 수 있다. 또한, 우수한 품질의 스마트컷 기술을 보장하기 위해(즉, 그 계면에 물을 포획하기 위해) 및 비교적 단시간에 상기 산화물층(40)의 용해가 가능하도록 하기 위해, 이 두께가 선택될 수 있다.
상기 유전층(30)은 상기 기판(10) 및 상기 산화물층(40) 사이에 위치하면서 상기 구조물(60) 내에 매립된다.
상기 유전층(30)은 높은 열 전도성을 갖는 유전 물질로 제조되는데, 예를 들면, Si3N4, SixOyNz와 같은 상기 반도체 물질의 질화물, 다이아몬드, 알루미나(Al2O3), 질화 알루미늄(AlN), 또는 사파이어들이다.
유전층(30)은 그 열 전도성이 산화물층(40)의 것보다 높은, 또는 특히, 그 열 전도성이 실온에서 10W.cm-1.K-1보다 열전도성이 큰, 높은 열 전도성을 갖도록 고려된다.
이 유전층(30)은 얇을 수 있다.
상기 반도체층(50)내에 형성될 전자제품 또는 광전자제품 부품을 상기 기판(10)으로부터 적어도 부분적으로 전기적으로 절연시키기 위하여, 유전층(30)이 전기적으로 절연 특성을 갖도록 형성된다. 이 유전층(30)은 추가적으로 접착 특성을 갖도록 형성되지는 않는다는 것에 주목해야 한다.
또한, 상기 유전층(30)은 소정 량의 열을 전도하도록 형성된다.
상기 유전층(30)이 질화물 물질(예를 들면, Si3N4), 다이아몬드, 알루미나(Al2O3), 질화 알루미늄(AlN), 사파이어로 형성되면, 그 두께는 5000Å보다 작거나 이에 유사할 수 있으며, 예를 들면 그 범위는 1000Å 내지 5000Å일 수 있다. 또한, 이 두께는 약 100Å 내지 약 1000Å의 범위 이내일 수 있고 또는 약 200Å 내지 약 500Å의 범위 이내일 수 있다. 이 두께는 수 Å이 될 수도 있다.
더우기, 이 유전층(30)은 바람직하게는 균일한 두께를 갖도록 형성된다. 획득되는 균일성 값은 +/-3% 또는 그보다 낮을 수 있다.
이 구조물(60)을 제조하는 방법은 도 2A 내지 2E에 묘사된 것과 같이, 제 1 웨이퍼(70)와 제 2 웨이퍼(80) 간의 웨이퍼 결합 기술에 의해서 수행될 수 있다.
특히, 도 2A를 참조하면, 이 제조 방법은 먼저 상기 기판(10) 및 상기 유전층(30)으로 제 1 웨이퍼(70)를 제공하는 단계에 의하여 수행될 수 있는데, 상기 유전층(30)이 최상부층이 된다.
바람직한 실시예에서, 상기 유전층(30)은 상기 기판(10) 상에 형성된다.
이 유전 형성의 목적은, 결합 후에, SeOI 구조물의 절연체 부분이 고도의 열 에너지를 전도하도록, 이 구조물의 절연체 일부가 상기 유전층(30)이 되도록 형성하기 위하여, 소정의 두께로 매립 유전층을 제공하는 것이다.
상기 유전층(30)은 상기 기판(10)의 최상부에, 질화물에 의해서 형성된 질화물층이 될 수 있다.
예를 들면, 상기 기판(10)이 Si 또는 SiGe로 형성된 표면의 층을 갖는다면, Si3N4층(20)이 질화(nitridation)에 의해 상기 표면에서 형성될 수 있다.
또는 상기 유전층(30)은 상기 유전 물질로 이루어진 집합물의 증착(예를 들면, CVD)으로 형성될 수 있다.
예를 들면, Si3N4 또는 다이아몬드 집합물이 증착될 수 있다.
상기 유전 형성의 파라미터(예를 들면, 온도, 가스 유동)는 상기 유전층(30)이 상기 반도체층(50)에 제조될 부품과 상기 기판(10) 사이에 유전 장벽이 되도록 조절된다.
특히, 상기 물질, 상기 두께, 및 이에 따른 상기 고유 구조물은 이렇게 선택되어 형성된다.
이 유전층(30)은 종래 기술에서와 같이, 결합층으로 하기 위함이 아니라는 것을 주목해야 한다. 따라서, 결합 계면에서 어떠한 결함도 발견되지 않고, 그 품질이 더 우수하다.
또한, 상기 유전 형성 파라미터는 기판(10)에서 상기 계면을 향상시키고, 상기 계면에서의 흠결을 감소시키며, 및 우수한 두께 균일성을 갖도록 선택될 수 있다.
상기 유전층(30)의 두께는 결합층의 표준 두께보다 작을 수 있다.
본 발명에 따르면, 상기 유전층(30)이 얇은 것이 유리하다.
예를 들면, 상기 유전층(30)은 결합 후에 약 1000Å 내지 5000Å의 범위 이내의, 또는 약 200Å 내지 약 500Å의 범위 이내의, 또는 350Å 내지 500Å의 범위 이내의 두께를 갖는다.
물론, 상기 유전층(30)은 열 에너지의 소정의 양을 전도하기에 충분할 정도로 두꺼워야 한다.
도 2B를 참조하면, 두번째 단계는 그 내부에 상기 반도체층(50)을 갖는 상기 제 2 웨이퍼(80)을 제공하는 단계를 포함하는데, 상기 반도체 층(50)은 전면층(front layer)을 형성하면서 상기 제 2 웨이퍼(80)의 표면에 존재한다.
상기 제 2 웨이퍼(80)은 단일 벌크 물질일 수 있는데, 상기 반도체층 (50)은 상기 벌크 물질 내에 존재하거나 또는 그 상부에서 성장된 것일 수 있다.
또는, 상기 제 2 웨이퍼(80)은 지지 기판(holder substrate) 및 다층 구조물(미도시)를 포함하는 복합 웨이퍼일 수 있다. 특히, 상기 제 2 웨이퍼(80)은 상기 지지기판 및 상기 반도체층(50) 사이에 이 두 성분 간의 상기 격자 파라미터를 적용하기 위하여 및/또는 결함을 확정하기 위하여 배열된 버퍼(buffer) 구조물을 포함할 수 있다. 예를 들면, 상기 제 2 웨이퍼(80)은 Si 지지 기판, 상기 지지체로부터 두께를 계속해서 증가시키는 Ge 농도를 갖는 SiGe 버퍼층, 및 그 상부에 SiGe 또는 Ge 및/또는 팽팽한 Si 반도체층(50)을 포함한다. 이 물질 중에 약간의 탄소를 첨가할 수 있다.
상기 반도체층(50)은 에피택셜 성장된 것이 유리하다. 에피택셜층의 결정 성장은 LPD( 또는 더 상세하기로는 LPCVD), CVD 및 MBE(각각, 액상 증착, 화학 증기 증착, 및 분자빔 에피텍시)로 알려진 기술을 사용하여 얻어질 수 있다.
도 2C를 참조하면, 제 3 단계는 상기 제 1 웨이퍼(70)을 상기 반도체층(50)이 상기 유전층(30)과 접하는 상기 제 2 웨이퍼(80)에 결합하는 단계를 포함한다.
상기 결합은 먼저 공지의 결합 기술로 수행되는 것이 유리하다(예를 들면, Q.-Y. Tong 및 U.Gosele "반도체 웨이퍼 결합 과학 및 기술"(Semiconductor Wafer Bonding Science and Technology)-Wiley Interscience 출간, Johnson Wiley & Sons, Inc-상세 참조). 따라서, 예를 들면, 친수성 표면 또는 친수성을 나타내는 표면의 분자 결합이 수행될 수 있다.
결합 직전에 공지의 세정 단계를 수행할 수 있다.
선택적으로, 결합될 두 표면의 하나 및/또는 다른 하나의 플라즈마 처리 후, 종래의 어닐링 또는 RTA 처리(급속 열 어닐링)을 수행한다.
도 2C를 참조하면, 결합 후에 결합 계면에 매립되도록 하기 위해 상기 반도체층(50) 상에 및/또는 상기 유전층(30) 상에 결합 단계 이전에 상기 산화물층(40)을 형성하였다.
이 산화물층(40)은 상기 반도체층(50) 상에 및/또는 상기 유전층(30)상에 특정 수단에 의해 형성된다.
이 산화물층(40)은 상기 반도체층(50)의 최상부의 산화물에 의해 형성될 수 있다.
예를 들면, 상기 반도체층(50)이 Si 또는 SiGe으로 이루어진다면, 표면에서 SiO2 층(40)을 산화로 형성할 수 있다.
또는, 상기 반도체층(40)은 상기 반도체층(50) 상에 및/또는 상기 유전층(30) 상에 상기 산화물 물질로 구성된 집합체의 증착으로 형성할 수 있다.
예를 들면, SiO2 집합체를 증착할 수 있다.
상기 산화물의 형성의 파라미터를 조절하여 상기 산화물층(40)이 제 1 웨이퍼(70) 및 제 2 웨이퍼(80) 사이에 충분한 접착성을 보장하기에 충분한 두께의 결합층이 되게 한다.
특히, 제 1 웨이퍼(70)에서 스마트컷® 기술을 진행하도록 설계한다면, 상기 산화물층(40)은 상기 결합 계면에서 포획되는 물과 입자들과 관련되어 이어지는 열 처리 동안에 발생할 수 있는 계면의 결함 및/또는 반도체층(50)의 거품의 문제들을 회피하기에 충분할 정도로 두꺼워야 한다.
한편, 분해 열 처리는 너무 긴 시간 동안에 행해지는 것을 피하기에 충분할 정도로 그다지 두께가 높지 않는 것이 바람직하다.
상기 산화물층(40)은 600Å 이하 또는 500Å 이하, 또는 200Å 내지 500Å의 범위 이내의 두께를 가질 수 있다. 바람직한 두께는 앞서 설명한 바와 같이 350Å 내지 500Å의 범위 이내이다.
도 2C를 참조하면, 앞서 설명한 바와 같이, 제 2 웨이퍼(80) 및 제 1 웨이퍼(70)는 그 계면에 산화물층(40)이 위치하도록 서로 결합된다.
선택적으로, 적어도 열처리의 일 단계는 상기 계면에서 결합을 강화하는 단계가 추가적으로 수행된다.
도 2D를 참조하면, 상기 구조물(60)은 후부(rear portion)를 제거하여 제 2 웨이퍼(80)을 감소시켜서 획득된다. 반도체층(50) 만이 보존된다.
임의의 웨이퍼 감소 기술을 사용할 수 있는데, 예를 들면 화학적 에칭기술, 래핑(lapping) 후 연마(polishing), 당업자들에게 공지인 스마트컷® 기술(Jean-Pierre Colinge이 <<Kluwer Academic Publishers>>et 51의 50페이지에 기술한 <<Silicon-On-Insulator Technolo호: Materials to VLSI, 2nd Edition>>을 참조하라)과 같은 것들을 단독으로 또는 복합적으로 사용할 수 있다.
특히, 스마트컷® 기술을 사용하면, 결합 전에 원자종(예를 들면, 수소, 헬륨 또는 이들의 복합물, 및/또는 다른 원자종들)을 반도체층(50)의 두께에 근사한 깊이에서 취약영역을 생성하도록 선택된 에너지 및 분량으로 제 2 웨이퍼(80)에 주입한다. 주입은 산화물층(40)을 형성하기 전 또는 후에 수행될 수 있다. 최종적으로, 결합 단계를 수행한 후에는, 스마트컷® 기술은 취약 영역에서 결합을 파열하기에 적절한 에너지(예를 들면, 열 에너지 및/또는 기계 에너지)를 공급하여, 따라서 반도체층(50)으로부터 후부(60)을 분리시키는 것을 포함한다.
반도체층(50)이 평활성 및 균일성을 갖도록 하기 위해서 선택적인 마무리 단계(연마, CMP, 세정 등)가 감소 단계 후에 수행될 수 있다. 이 마무리 단계는 후술할 열 처리 단계 이전 또는 후에 수행될 수 있다.
본 발명에 따른 어떠한 제한도 없이 그 외의 단계들이 또한 제공될 수 있다.
획득된 구조물(60)은 기판(10), 유전층(30), 산화물층(40), 및 얇은 반도체층(50)을 연속적으로 포함한다.
그 다음, 산화물층(40)의 두께를 감소 또는 제거하기 위하여 본 발명에 따른 열 처리가 진행된다.
열 처리는 불활성 또는 감소된 대기하에서 수행되는데, 예를 들면, 아르곤 또는 수소 대기 또는 이들의 혼합물하에서 수행된다.
도 2E를 참조하면, 열 처리는 반도체층(50)을 통한 산소 확산에 의해서 산화물층(40)의 두께가 감소하도록 또는 전체적으로 분해되도록 처리된다.
최종 구조물(100)은 SeOI 구조물이며, 유전층(30)에 의해 및 실질적으로 산화물층의 얇은 잔여부에 의해 형성된 절연부를 갖는다.
SeOI 구조물(100)의 반도체 부분(50')은 반도체층(50) 및 산화물층(40)의 환원된(de-oxidized) 부분이다. 상기 열 처리 동안, 반도체층(50)의 일부가 불활성 가스 처리에 의해 증발되었을 수 있다는 것을 주목해야 한다.
산소 확산에 의한 산화물층(40)의 감소를 묘사하기 위해서, 도 3 및 4에서는 각각 구조물(60)의 단면을 도시하고 있는데, 하나는 확산 중의 것이고, 다른 하나는 확산 후의 것이다.
구조물(60)은 산화물층(40)에 의해 분리되고 두께 dox 를 갖는 두 확산 지역,
- 좌측 부분(최상부 반도체층(50)) 및
- 우측 부분(기판(10)- 유전층(30);을 포함한다.
산소의 확산은 1차원에서 일어난다고 가정하면 확산 방정식은 다음과 같다:
Figure 112009027420233-PCT00001
상기 식 중: x축은 상기 층의 면으로 가로질러 확장하는데, 상기 산화물층(40)의 중심에서 시작해서, 상기 반도체층(50)에서 양의 값으로 표시되고, 상기 벌크 기판(10)에서 음의 값으로 표시된다.
C(x,t)는 시간 t 및 x에서의 산소 농도이다.
D(T)는 반도체에서의 산소의 확산 계수(단위:㎠/s)이다.
도 5는 열 처리 동안 상기 구조물에서의 산소의 분포를 도식적으로 나타낸다.
최상부 반도체층(50)이 충분히 얇다면, 상기 산화물층(40)의 일부 산소가 이를 통해 그 표면에서 대기 중으로 증발한다.
이 확산은 대기가 불활성인 경우에 가속화되는데, 이는 경계 조건으로부터 유래될 수 있다.
특히, 불활성 대기가 수소를 함유하고 그 층이 실리콘이라면, 반도체층(50)의 표면에서 다음의 반응들이 일어난다:
SiO2 + H2 → H2O + SiO↑(대기가 H2 인 경우)
SiO2 + Si → 2SiO↑(대기가 Ar인 경우)
확산의 능률을 증가시키기 위해, 반도체층(50)의 표면의 환원이 미리 행해질 수 있다.
유전층(30)은 기판(10)에서 확산이 일어나지 않도록 한다.
그 다음, 소정의 시간 후에 및 반도체층(50)의 두께가 산소 분포 길이(D*t)1 /2 에 대해 작다면, 가능한 분포 시간을 계산해 냈다.
이 경우에, 소정의 시간은 약 1200℃에서 약 100초이다.
이러한 조건에서 변함없는 유동은 다음 식으로 정의된다.
F = D(T)*C0(T)/dSe
상기 식 중 dSe 는 반도체층(50)의 두께이고,
C0(T)는 어닐링 온도에서의 반도체의 산소 용해 평형이다.
소정의 값 △dOX 로 산화물층(40) 두께 dOX 를 감소시키는 산화물 분해 시간은:
Figure 112009027420233-PCT00002
이다. 상기 식 중 N는 산화물에서의 산소 원자의 농도이다.
예를 들면, 산화물층(50)은 단결정 Si로 이루어지면 N = 4.22e22이고, 산화물층은 SiO2 로 이루어지고, 및 dSe = 1000Å이고 △dOX= 20Å이면:
time = 1.86e-12*exp(4.04eV/kT)
이다.
출원인은 시간에 영향을 미치는 주된 파라미터가 어닐 온도와 최상부 반도체층(50)의 두께임을 증명하였다.
예를 들면, 및 수식의 시뮬레이션에 근거하면, Ar 또는 H2 대기에서 1000Å의 최상부 Si층으로, 계면 SiO2 를 용해시키는 최소 어닐링 조건은:
2시간 동안 1100℃, 또는
10분 동안 1200℃, 또는
4분 동안 1250℃이다.
그 다음, 산화물층(40)의 산소의 상당한 양이 반도체층(50)으로 확산되도록 자극하기 위해 열 처리의 온도 및 시간을 선택한다.
그 다음, 산화물층(40)의 두께는 소정 값까지 감소된다.
추가적으로, 상기 확산이 형성될 때 이를 고무하기 위해 반도체층(50)의 두께 역시 선택될 수 있다.
특히, 반도체층(50)의 두께 및 열처리의 온도는 산화물층(40)의 평균 감소 율을 결정한다. 두께가 두꺼울 수록 속도가 줄어든다. 온도가 높을 수록 속도는 빨라진다.
예를 들면, 상기 두께 및 온도는 산화물층(40)의 평균 감소율이 분당 적어도 약 0.5Å에 이를 때까지로 결정될 수 있다. 이를 위해, 약 1200℃의 온도에서, (110) Si 단결정층(10)의 두께가 2500Å이하로 선택된다.
그 다음, 열 처리 시간 동안만 소정의 값으로 산화물층(10)의 두께를 정확하게 감소시키도록 통제할 필요가 있다.
또는, 소정의 시간 및 소정의 온도에서 열 처리를 수행하여 소정의 값으로 산화물층(40)을 감소시키도록 반도체층(50)의 두께를 선택하였다.
소정의 온도는 약 1000℃ 내지 1300℃에서, 특히 약 1100℃ 또는 1200℃로 선택될 수 있다.
반도체층(50)의 두께는 약 250Å 내지 약 1000Å 이내일 수 있고, 소정의 온도는 약 1200℃이고, 소정의 시간은 약 5분 내지 5시간이다.
열 처리는 소정의 두께까지 산화물층(40)이 감소하도록 처리된다.
열 처리의 파라미터를 정확하게 조정하여, 최종적으로 원하는 두께로 산화물층(40)을 갖도록, 산화물층(40)에서 물질의 감소를 정확하게 통제할 수 있다.
본 발명에 따르면, 이렇게 하여 SeOI의 산화물층(40)의 두께를 정확하게 통제할 수 있다.
특히, 전체 산화물층(40)을 제거할 수 있다.
또는, 계면에서 전기적 특성을 향상시키기 위하여(즉, Dit를 감소시키기 위하여) 얇은 산화물층(약 10 내지 100Å)을 남겨둘 수 있다.
또는, 반도체층(50)의 변형 및 거품들을 피하는 한계 두께보다 더 두꺼운 두께를 갖는 산화물층(40)으로 반도체층(50) 및 기판(10) 사이를 결합하는 단계를 수행할 수 있다.
나아가, 상술한 제조 방법에 있어서, 반도체층(50)이 열화되는 위험이 감소하므로 후자의 두께가 또한 감소될 수 있다.
따라서, 반도체층(50)에서 제조되는 성분들은 선행하는 기술들보다 더 소형화될 수 있고, 더 낮은 소비 전력을 가질 수 있다.
본 발명의 주요 장점은 심지어 확산 열처리가 수행되더라도 유전층(30)이 초기 형상을 유지하는 것이다. 또한, 유전층(30)이 결합에 사용되지 않고, 따라서, 그 초기 유전성 및 열적 성질이 유지될 수 있다.
따라서, 그 다음 열 처리를 고려하지 않고도, 유전층(30)의 유전적 성질이 초기에 매우 정확하게 조정될 수 있다.
본 발명의 다른 특징들, 목적들, 및 장점들은 다음에 서술되는 것으로부터 더욱 명백해질 것이고, 이는 다음과 같은 도면들에 의해서 묘사된다.
도 1은 본 발명에 따른 구조물의 개략적인 단면도를 도시한 것이다.
도 2A 내지 2E는 상기 구조물의 제조 방법의 다양한 단계를 도시한 것이다.
도 3 및 4는 상기 구조물의 개략적인 단면도로서, 확산 현상을 묘사한 것이다.
도 5는 본 발명에 따른 열 처리 후에 상기 구조물 내부의 산소 분포를 나타내는 그래프이다.
도 6은 BOX의 전 영역에 대하여 본 발명에 따른 열 처리 후에 SOI 웨이퍼 중의 열처리된 BOX의 BOX 두께 차이를 타원 편광 분석법으로 측정한 것을 나타낸다.

Claims (20)

  1. 기판,
    반도체 물질의 산화물로 이루어지는 산화물층의 열 전도성보다 실질적으로 더 큰 열 전도성을 갖는 유전층,
    상기 반도체 물질의 산화물로 이루어지는 산화물층,
    상기 반도체 물질로 이루어지는 얇은 반도체층,
    을 연속적으로 포함하는 구조물이고,
    상기 구조물은 불활성 또는 대기 온도보다 낮은 온도에서, 소정의 값까지 상기 산화물층의 두께가 감소하도록, 상기 산화물층의 산소의 상당한 양이 상기 반도체층 전체로 확산되도록 자극하도록 선택된 시간 동안 열처리하는 단계를 포함하는 것을 특징으로 하는, 전자제품 또는 광전자제품용 구조물을 처리하는 방법.
  2. (a) 반도체 물질로 이루어지고, 소정의 두께를 갖는 반도체층을 제공하는 단계;
    (b) 기판, 및 상기 반도체 물질의 산화물로 이루어진 산화물층의 것보다 더 높은 열 전도성을 갖는 유전 물질로 이루어진 최상부 유전층,을 연속적으로 포함하는 수용 웨이퍼를 제공하는 단계;
    (c) 상기 반도체 물질의 산화물로 이루어진 결합 계면에서 산화물층을 형성하는 단계를 포함하고; 따라서 상기 기판, 상기 유전층, 상기 산화물층 및 상기 얇 은 반도체층을 연속적으로 포함하는 구조물을 형성하도록; 상기 유전층이 상기 얇은 반도체층과 상기 기판 사이에 샌드위치형으로 위치하도록 상기 수용 웨이퍼에 상기 얇은 반도체층을 결합하는 단계;
    (d) 불활성 또는 대기 온도보다 감소된 온도에서, 소정의 값까지 상기 산화물층의 두께가 감소하도록, 상기 산화물층의 산소의 상당한 양이 상기 얇은 반도체층 전체에 확산되도록 선택된 시간 동안 상기 구조물을 열 처리 하는 단계;
    를 포함하는 것을 특징으로 하는, 전자제품 또는 광전자제품용 구조물을 제조하는 방법.
  3. 제 2항에 있어서,
    (c) 단계의 상기 산화물층은 상기 유전층상에 형성되는 것인, 구조물을 제조하는 방법.
  4. 제 2항에 있어서,
    (c) 단계의 상기 산화물층은 상기 얇은 반도체층상에 형성되는 것인, 구조물을 제조하는 방법.
  5. 제 2항에 있어서,
    (c) 단계의 상기 산화물층은 상기 유전층 및 상기 반도체층 상에 제조되는 것인, 구조물을 제조하는 방법.
  6. 제 2항 내지 제 5항 중 어느 한 항에 있어서,
    상기에서, (a) 단계는 그 내부에 상기 반도체층을 갖는 공여 웨이퍼를 제공하는 단계를 포함하고, 상기 제조하는 방법은 추가적으로 (c) 단계와 (d) 단계 사이에 상기 반도체층이 상기 공여 기판에 결합된 채로 유지될 수 있도록 상기 공여 기판을 감소하는 단계를 더 포함하는, 구조물을 제조하는 방법.
  7. 제 6항에 있어서,
    추가적으로 (a) 단계 이전에, 상기 반도체층 바로 밑에 취약 영역을 형성하기 위해서 상기 공여 웨이퍼에서 원자종을 주입하는 단계를 더 포함하고, 여기서 상기 공여 웨이퍼의 감소는 상기 취약 영역에서 상기 공여 웨이퍼로부터 상기 반도체층을 이탈시키기 위한 에너지를 공급하는 것을 포함하는, 구조물을 제조하는 방법.
  8. 제 2항 내지 제 7항 중 어느 한 항에 있어서,
    상기 온도는 먼저 소정의 프로파일에 따라서 선택되고, 그 다음 상기 소정의 두께가 상기 시간을 결정하도록 선택되거나 또는 상기 시간이 상기 소정의 두께를 결정하도록 선택되며, 이는 소정의 값까지 상기 산화물층의 두께를 감소시키기 위해서 선택되는 것인, 구조물을 제조하는 방법.
  9. 제 9항에 있어서,
    상기 온도는 1100℃ 내지 1250℃의 사이이고, 예를 들면, 약 1200℃인, 구조물을 제조하는 방법.
  10. 제 2항 내지 제 7항 중 어느 한 항에 있어서,
    상기 소정의 두께 및 온도는 (d) 단계 동안에 상기 산화물층의 평균 감소율이 적어도 약 0.5Å/min을 갖도록 선택되는 것인, 구조물을 제조하는 방법.
  11. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 반도체층의 상기 두께는 약 250Å 및 약 5000Å의 사이이고, 상기 온도는 약 1200℃이며 상기 시간은 약 5분 및 5시간 사이인, 방법.
  12. 제 1항 내지 제 7항 중 어느 한 항에 있어서,
    상기 산화물층은 약 100Å 및 약 500Å 사이의 두께를 갖는, 방법.
  13. 제 1항 내지 제 12항 중 어느 한 항에 있어서,
    상기 열 처리는 실질적으로 전체 산화물층이 제거되도록 처리되는 것인, 방법.
  14. 제 1항 내지 제 12항 중 어느 한 항에 있어서,
    상기 산화물층의 일부는 상기 열처리 후에 잔존하는 것인, 방법.
  15. 제 1항 내지 제 14항 중 어느 한 항에 있어서,
    상기 유전층은 (d) 단계 후에, 상기 반도체층에 제조될 부품들을 고려하여, 상기 반도체층이 상기 기판으로부터 전기적으로 절연되기에 충분한 두께를 갖는 것인, 방법.
  16. 제 1항 내지 제 15항 중 어느 한 항에 있어서,
    상기 유전층은 열 전도성이 10W.cm-1.K-1보다 큰 것인, 방법.
  17. 제 1항 내지 제 16항 중 어느 한 항에 있어서,
    상기 유전층은 질화물, 다이아몬드, 알루미나(Al2O3), 질화 알루미늄(AlN), 또는 사파이어로 제조되는 것인, 방법.
  18. 제 1항 내지 제 17항 중 어느 한 항에 있어서,
    상기 유전층은 Si3N4를 포함하는 것인, 방법.
  19. 제 17항 또는 제 18항에 있어서,
    상기 유전층은 1000Å 내지 5000Å의 범위 이내의 두께를 갖는 것인, 방법.
  20. 제 1항 내지 제 19항 중 어느 한 항에 있어서,
    상기 기판은 SiC와 같은, 우수한 열 전도성을 갖는 물질로 제조되는 것인, 방법.
KR1020097009429A 2006-12-26 2006-12-26 절연체 상 반도체 구조물을 제조하는 방법 KR101358361B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2006/003957 WO2008078132A1 (en) 2006-12-26 2006-12-26 Method for producing a semiconductor-on-insulator structure

Publications (2)

Publication Number Publication Date
KR20100014240A true KR20100014240A (ko) 2010-02-10
KR101358361B1 KR101358361B1 (ko) 2014-02-06

Family

ID=38120318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097009429A KR101358361B1 (ko) 2006-12-26 2006-12-26 절연체 상 반도체 구조물을 제조하는 방법

Country Status (6)

Country Link
US (1) US7615466B2 (ko)
EP (1) EP2095406A1 (ko)
JP (1) JP5368996B2 (ko)
KR (1) KR101358361B1 (ko)
CN (1) CN101548369B (ko)
WO (1) WO2008078132A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026822A (ko) * 2017-07-14 2020-03-11 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112007003685T5 (de) * 2007-11-23 2010-12-23 S.O.I.Tec Silicon On Insulator Technologies Präzises Lösen von Oxid
US8093136B2 (en) * 2007-12-28 2012-01-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
FR2936356B1 (fr) 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
CN102194827A (zh) * 2010-03-16 2011-09-21 北京大学 一种基于高介电常数材料的抗辐照soi器件及制备方法
FR2958441B1 (fr) * 2010-04-02 2012-07-13 Soitec Silicon On Insulator Circuit pseudo-inverseur sur seoi
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
CN102820251A (zh) * 2011-06-08 2012-12-12 中国科学院上海微系统与信息技术研究所 一种基于键合工艺的高k介质埋层的soi材料制备方法
JPWO2013031868A1 (ja) * 2011-08-30 2015-03-23 有限会社Ｍｔｅｃ 化合物半導体装置及びその製造方法
FR2987166B1 (fr) 2012-02-16 2017-05-12 Soitec Silicon On Insulator Procede de transfert d'une couche
FR2991099B1 (fr) * 2012-05-25 2014-05-23 Soitec Silicon On Insulator Procede de traitement d'une structure semi-conducteur sur isolant en vue d'uniformiser l'epaisseur de la couche semi-conductrice
US9870940B2 (en) 2015-08-03 2018-01-16 Samsung Electronics Co., Ltd. Methods of forming nanosheets on lattice mismatched substrates

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5561303A (en) * 1991-11-07 1996-10-01 Harris Corporation Silicon on diamond circuit structure
WO1994015359A1 (en) * 1992-12-18 1994-07-07 Harris Corporation Silicon on diamond circuit structure and method of making same
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP4273540B2 (ja) 1998-07-21 2009-06-03 株式会社Ｓｕｍｃｏ 貼り合わせ半導体基板及びその製造方法
US6944465B2 (en) 1998-09-22 2005-09-13 Polaris Wireless, Inc. Estimating the location of a mobile unit based on the elimination of improbable locations
US5936261A (en) 1998-11-18 1999-08-10 Hewlett-Packard Company Elevated image sensor array which includes isolation between the image sensors and a unique interconnection
US6328796B1 (en) 1999-02-01 2001-12-11 The United States Of America As Represented By The Secretary Of The Navy Single-crystal material on non-single-crystalline substrate
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4442560B2 (ja) 2003-02-19 2010-03-31 信越半導体株式会社 Ｓｏｉウエーハの製造方法
DE10326578B4 (de) * 2003-06-12 2006-01-19 Siltronic Ag Verfahren zur Herstellung einer SOI-Scheibe
JP4631347B2 (ja) 2004-08-06 2011-02-16 株式会社Ｓｕｍｃｏ 部分ｓｏｉ基板およびその製造方法
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
DE602006017906D1 (de) * 2006-12-26 2010-12-09 Soitec Silicon On Insulator Verfahren zum herstellen einer halbleiter-auf-isolator-struktur

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200026822A (ko) * 2017-07-14 2020-03-11 신에쓰 가가꾸 고교 가부시끼가이샤 고열전도성의 디바이스 기판 및 그 제조 방법

Also Published As

Publication number Publication date
EP2095406A1 (en) 2009-09-02
JP2010515253A (ja) 2010-05-06
CN101548369A (zh) 2009-09-30
JP5368996B2 (ja) 2013-12-18
WO2008078132A1 (en) 2008-07-03
US7615466B2 (en) 2009-11-10
KR101358361B1 (ko) 2014-02-06
US20080153257A1 (en) 2008-06-26
CN101548369B (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
KR101358361B1 (ko) 절연체 상 반도체 구조물을 제조하는 방법
JP5185284B2 (ja) 半導体オンインシュレータ構造体を製造する方法
US7939387B2 (en) Patterned thin SOI
KR100979930B1 (ko) 반도체-온-절연체 이종접합 구조체의 제조방법
US6054363A (en) Method of manufacturing semiconductor article
US6573126B2 (en) Process for producing semiconductor article using graded epitaxial growth
TWI758133B (zh) 製備多層結構的方法
US6569748B1 (en) Substrate and production method thereof
US8658514B2 (en) Method for manufacturing a semiconductor-on-insulator structure having low electrical losses, and corresponding structure
US20040192067A1 (en) Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
CA2220600C (en) Method of manufacturing semiconductor article
KR20100014256A (ko) 고도의 열 발산적인 기판의 제조 방법
US20170025306A1 (en) Methods for preparing layered semiconductor structures and related bonded structures
JP4739213B2 (ja) ボンディング層が消滅する間接ボンディング
US7452792B2 (en) Relaxation of layers
JP3293766B2 (ja) 半導体部材の製造方法
JP3755857B2 (ja) 半導体基板の作製方法および基板から半導体層を分離する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7