KR20110091743A - Ｓｏｉ 웨이퍼의 제조방법 - Google Patents

Ｓｏｉ 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR20110091743A
KR20110091743A KR1020117012680A KR20117012680A KR20110091743A KR 20110091743 A KR20110091743 A KR 20110091743A KR 1020117012680 A KR1020117012680 A KR 1020117012680A KR 20117012680 A KR20117012680 A KR 20117012680A KR 20110091743 A KR20110091743 A KR 20110091743A
Authority
KR
South Korea
Prior art keywords
thickness
oxide film
buried oxide
soi
heat treatment
Prior art date
Application number
KR1020117012680A
Other languages
English (en)
Other versions
KR101543748B1 (ko
Inventor
토루 이시즈카
노리히로 코바야시
히로지 아가
노부히코 노토
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20110091743A publication Critical patent/KR20110091743A/ko
Application granted granted Critical
Publication of KR101543748B1 publication Critical patent/KR101543748B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

본 발명은, 매립 산화막 상에 SOI층이 형성된 SOI 웨이퍼 재료에 매립 산화막의 두께를 감소시키는 열처리를 행함으로써 소정의 매립 산화막 두께를 갖는 SOI 웨이퍼를 제조하는 방법에 있어서, 매립 산화막의 두께를 감소시키는 열처리를 행하는 SOI 웨이퍼 재료의 SOI층의 두께를, 열처리에 의해 감소되는 매립 산화막의 두께와 열처리에 의해 발생되는 매립 산화막의 면내 레인지의 변화량의 허용치와의 비율에 따라 산출하고, 그 산출된 SOI층의 두께가 되도록 상기 본드 웨이퍼를 박막화하여 얻은 SOI 웨이퍼 재료에 매립 산화막의 두께를 감소시키는 열처리를 행하는 SOI 웨이퍼의 제조방법이다. 이에 따라, 매립 산화막의 두께를 감소시키는 열처리를 행했을 때에 열처리 온도 등의 불균일성으로 인하여 발생되는 매립 산화막의 면내 분포의 악화를 소정의 범위 내로 제어할 수 있어, 매립 산화막의 막두께 균일성이 우수한 SOI 웨이퍼의 제조방법이 제공된다.

Description

ＳＯＩ 웨이퍼의 제조방법{SOI WAFER MANUFACTURING METHOD}
본 발명은, 절연체 상에 실리콘 단결정층이 형성된 SOI(Silicon On Insulator) 구조를 갖는 SOI 웨이퍼를 제조하는 방법에 관한 것이다.
디바이스 세대가 진행됨에 따라 고성능화 트렌드 목표를 충족시키기 위해서는, 종래의 벌크 실리콘 웨이퍼를 이용한 스케일링 효과만으로는 대응할 수 없어, 새로운 디바이스 구조를 필요로 하게 되었으며, 그 출발원료로서 SOI 웨이퍼가 주목을 받고 있다. 또한, SOI 웨이퍼를 사용한 디바이스의 종류가 확대됨에 따라, SOI층의 두께와 함께, 매립 산화막의 두께에 대해서도 폭넓은 범위에서의 요구가 있다.
이 SOI 웨이퍼의 대표적인 제조방법으로는, 실리콘 웨이퍼에 산소이온을 고농도로 주입한 후에 고온으로 열처리를 행하여 웨이퍼 내에 산화막을 형성하는 SIMOX법 또는 접합법이라 불리는 방법 등이 있다. 접합법이란, SOI층을 형성하는 본드 웨이퍼와 지지 기판이 되는 베이스 웨이퍼 중 적어도 한쪽에 산화막을 형성하고, 그 산화막을 개재하여 본드 웨이퍼와 베이스 웨이퍼를 접합한 후, 본드 웨이퍼를 박막화함으로써 절연체인 매립 산화막 상에 SOI층이 형성된 SOI 웨이퍼를 제조하는 방법을 말한다.
이 접합법을 이용한 SOI 웨이퍼의 제조방법 중에서도, 얇은 SOI층을 제작하는데 있어서는, 균일하고 폭넓은 막두께 범위에서 SOI 제작이 가능하다는 점으로부터, 접합법 중 하나인 이온 주입 박리법(스마트 컷(등록상표)법이라고도 불린다)을 이용하여 제작된 SOI 웨이퍼가 주류를 이루고 있다.
일반적으로, 이온 주입 박리법에 있어서, 매립 산화막은, 접합을 행하기 전 단계에서 웨이퍼 상에 산화막을 성장시킴으로써 형성되고, 이 접합 전의 산화막 성장시에 산화막의 두께를 제어함으로써 SOI 웨이퍼의 매립 산화막의 두께를 제어할 수 있으므로, 그 제어 범위로서는 넓게 실시하는 것이 가능하다. 그러나, 매립 산화막이 얇은 경우에 대해서는, 접합의 실시가 어려워지는 경향이 있어, SOI 웨이퍼에 보이드 또는 블리스터라 불리는 결함이 발생하기 쉬울 뿐 아니라, 접합이 실시되지 않고 SOI층이 형성되지 않는다는 문제가 발생하였다.
또한, 이온 주입층에서의 박리를 행해 SOI층을 형성한 후에도, SOI층의 두께 또는 표면상태를 조정하는 것을 목적으로 각종 열처리가 실시되는 경우가 있지만, 이 때에 표면의 SOI층 두께뿐 아니라, 매립 산화막의 두께가 변화한다는 것이 알려져 있으며, 매립 산화막의 두께를 제어하려면 SOI 웨이퍼 제작시의 열처리 공정도 제어할 필요가 있다. 결국, SOI 웨이퍼 제작시의 열처리 공정을 제어함으로써, 매립 산화막의 두께를 적극적으로 조정할 수 있게 된다.
이와 같이, SOI 웨이퍼를 제작할 때에 매립 산화막의 두께를 감소시키기 위한 열처리를 행하여 매립 산화막의 두께를 조정하는 방법으로는 특허문헌 1, 특허문헌 2의 방법이 알려져 있다.
특허문헌 1 및 특허문헌 2과 같이, 매립 산화막이 최종 목표 두께보다 두꺼운 상태가 되도록 접합을 행하고, 이후의 SOI 웨이퍼 제작시의 열처리 공정에서 두께를 감소화시키는 방법에 의해, 결함이 적은 SOI 웨이퍼를 제작하는 방법이 개발되었다. 그러나, 이 방법에서는, 열처리에서 이용하는 가스 또는 열처리 온도 등의 불균일성으로 인해, 매립 산화막의 두께가 감소한 만큼 면내 균일성이 악화되어, 결과적으로 매립 산화막의 면내 분포가 악화되어 버린다는 문제가 발생하였다.
특개2004-221198호 공보 특개2006-156770호 공보
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 매립 산화막 상에 SOI층이 형성된 SOI 웨이퍼 재료에, 매립 산화막의 두께를 감소시키는 열처리를 행하여 SOI 웨이퍼를 제조하는 방법에 있어서, 매립 산화막의 두께를 감소시키는 열처리를 행했을 때, 열처리 온도 등의 불균일성으로 인해 발생되는 매립 산화막의 면내 분포의 악화를 소정의 범위내로 제어하여, 매립 산화막의 막두께 균일성이 우수한 SOI 웨이퍼를 제조하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에서는, 본드 웨이퍼와 베이스 웨이퍼 중 적어도 한쪽 표면에 산화막을 형성하고, 상기 형성된 산화막을 개재하여 상기 본드 웨이퍼와 베이스 웨이퍼를 접합하고, 그 후 본드 웨이퍼를 박막화하여 얻은, 매립 산화막 상에 SOI층이 형성된 SOI 웨이퍼 재료에, 상기 매립 산화막의 두께를 감소시키는 열처리를 행함으로써, 소정의 매립 산화막 두께를 갖는 SOI 웨이퍼를 제조하는 방법에 있어서, 상기 매립 산화막의 두께를 감소시키는 열처리를 행하는 SOI 웨이퍼 재료의 SOI층의 두께를, 상기 열처리에 의해 감소되는 매립 산화막의 두께와, 상기 열처리에 의해 발생되는 매립 산화막의 면내 레인지(in-plane range)의 변화량의 허용치와의 비율에 따라 산출하고, 그 산출된 SOI층의 두께가 되도록 상기 본드 웨이퍼를 박막화하여 얻은 SOI 웨이퍼 재료에, 매립 산화막의 두께를 감소시키는 열처리를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법을 제공한다.
이와 같이, 매립 산화막의 두께를 감소시키는 열처리를 행하는 SOI 웨이퍼 재료의 SOI층의 두께를, 열처리에 의해 감소되는 매립 산화막의 두께와, 열처리에 의해 발생되는 매립 산화막의 면내 레인지(매립 산화막의 최대 막두께에서 최소 막두께를 뺀 값)의 변화량의 허용치와의 비율에 따라 산출하고, 산출된 SOI층의 두께가 되도록 상기 본드 웨이퍼를 박막화하여 얻은 SOI 웨이퍼 재료에, 매립 산화막의 두께를 감소시키는 열처리를 행함으로써, 열처리에 의해 원하는 두께로 두께가 감소된 매립 산화막의 면내 레인지를 원하는 범위로 제어할 수 있으므로, 최종적으로는 매립 산화막의 막두께 균일성이 우수한 SOI 웨이퍼를 제조할 수 있다.
또한, 상기 열처리에 의해 감소되는 매립 산화막의 두께를 40㎚ 이하로 하여 상기 SOI 웨이퍼 재료의 SOI층 두께를 산출하는 것이 바람직하다.
40㎚를 초과하는 두께를 두께 감소시키고자 하는 경우에는, 고온 장시간의 열처리가 필요해지거나, 또는 열처리시의 SOI층의 두께를 매우 얇게 할 필요가 있어 실용적이지 못하므로, 감소시키는 매립 산화막의 두께는 40㎚ 이하가 바람직하다.
또한, 상기 소정의 매립 산화막 두께를 30㎚ 이하로 할 수 있다.
이와 같이, 본 발명의 SOI 웨이퍼의 제조방법은, 30㎚ 이하의 매립 산화막을 갖는 SOI 웨이퍼를 제조하는 경우에 적합하게 이용할 수 있으므로, 매립 산화막의 막두께 균일성이 우수한 SOI 웨이퍼를 제조할 수 있다.
또한, 상기 매립 산화막의 두께를 감소시키는 열처리를, 수소가스, 아르곤가스, 또는 이들 혼합가스 분위기 하 1000℃ 이상의 온도로 행하는 것이 바람직하다.
이와 같이, 매립 산화막의 두께를 감소시키는 열처리를, 수소가스, 아르곤가스, 또는 이들 혼합가스 분위기 하 1000℃ 이상의 온도로 행할 수 있다.
또한, 상기 SOI 웨이퍼 재료는, 이온 주입 박리법을 이용하여 제작할 수 있다.
이와 같이, 이온 주입 박리법을 이용하여 본드 웨이퍼의 박막화를 행하여 SOI 웨이퍼 재료를 제작함으로써, 막두께 균일성이 우수한 SOI층을 형성할 수 있다.
본 발명의 SOI 웨이퍼의 제조방법을 이용하면, 열처리에 의해 소정의 두께로 두께가 감소된 매립 산화막의 면내 레인지를 원하는 범위 내로 제어할 수 있으며, 최종적으로는 매립 산화막의 막두께 균일성이 우수한 SOI 웨이퍼를 제공할 수 있다.
도 1은, SOI층의 두께와 dS /N[dB]의 상관관계를 나타낸 도면이다.
이하, 본 발명에 대하여 더 구체적으로 설명한다.
상기 서술한 바와 같이, 종래에는, 매립 산화막(embedded oxide film)을 최종 목표 두께보다 두꺼워지도록, 적어도 한쪽 표면에 산화막이 형성된 본드 웨이퍼와 베이스 웨이퍼를 접합하고, 그 후 본드 웨이퍼를 박막화하여 얻은 SOI 웨이퍼 재료에, 매립 산화막의 두께를 감소시키는 열처리를 행함으로써, 보이드 또는 블리스터와 같은 결함이 적은 SOI 웨이퍼를 제작하는 방법이 행해지고 있었다. 그러나, 이 방법은, 매립 산화막의 두께를 감소시키는 열처리에서의 열처리 온도 등의 면내에서의 불균일성으로 인해, 결과적으로 매립 산화막의 면내 분포가 악화되어 버린다는 문제가 발생하였다.
특개2004-221198호 공보에 의하면, 매립 산화막의 두께를 감소시키는 열처리를 행했을 때의, 열처리에 의해 감소되는 매립 산화막의 두께의 정도가, 표면의 SOI층에 의존한다고 알려져 있었다.
또한, 본 발명자들은, 예의 연구를 통해, 매립 산화막의 면내 분포의 악화 역시 표면의 SOI층의 두께에 따라 변화한다는 것을 발견하였다. 그리고, 열처리에 의해 감소되는 매립 산화막의 두께와, 그 열처리에 의해 변화(악화)하는 매립 산화막의 막두께의 면내 레인지의 변화량의 허용치와의 비율에 따라 SOI 웨이퍼 재료의 SOI층의 두께를 산출하고, 산출된 SOI층의 두께가 되도록 본드 웨이퍼를 박막화하여 얻은 SOI 웨이퍼 재료에 매립 산화막의 두께를 감소시키는 열처리를 행함으로써, 열처리에 의해 발생되는 매립 산화막의 면내 레인지의 변화(악화)량을 원하는 범위내로 조정할 수 있다는 것을 발견하여, 본 발명을 완성시켰다.
또한, SOI층의 최종적인 두께는, 본래에는 SOI 웨이퍼를 사용하는 사용자측의 목적에 따른 요구 사양에 따라 결정되는 것이지만, SOI 웨이퍼 제작공정 중 매립 산화막을 감소시키는 공정에 있어서의 SOI층의 두께(SOI 웨이퍼 재료의 SOI층 두께) 자체는, SOI 웨이퍼 제작공정의 각 조건을 설정할 때에 제작자의 재량에 따라 결정될 여지를 갖고 있고, 그 후의 공정에 있어서 최종적으로 SOI층의 두께를 요구 사양에 맞춰 조정하는 것이 가능하므로, 사용자측의 최종적인 요구 막두께를 결정하는데 있어서의 자유도에 아무런 영향도 주지 않는다.
이하, 본 발명의 SOI 웨이퍼의 제조방법에 대하여 상세하게 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
먼저, 매립 산화막의 두께를 감소시키는 열처리를 행하는 SOI 웨이퍼 재료의 SOI층의 두께를 결정하기 위하여, 열처리에 의해 감소되는 매립 산화막의 두께와, 열처리에 의해 발생되는 매립 산화막의 면내 레인지의 변화량과의 비율과, SOI층의 두께와의 관계를 산출한다.
이하에, 열처리에 의해 감소되는 매립 산화막의 두께와 열처리에 의해 발생되는 매립 산화막의 면내 레인지의 변화량과의 비율과, SOI층의 두께의 관계를 구하기 위한 일 예를 나타낸다.
직경 300㎜의 실리콘 단결정으로 이루어진 경면 연마 웨이퍼(결정방위<100>)를 이용해, 이온 주입 박리법(주입이온: 수소이온 8×1016/㎠)에 의해 SOI 웨이퍼 재료(열처리에 의해 매립 산화막(BOX)을 두께 감소 처리하기 위한 재료)를 다양한 조건으로 제작하고, 100% 아르곤 분위기 하, 1200℃의 열처리를 행하여 BOX(매립 산화막)의 두께 감소를 행함으로써 SOI 웨이퍼를 11매 제작한다.
표 1에, 각 샘플의 SOI 막두께, 매립 산화막의 두께를 감소시키는 열처리 전후의 BOX 두께, BOX 두께 레인지, BOX 두께의 감소량(S), BOX 두께 레인지의 변화량(N)의 측정값을 나타낸다.
한편, SOI 막두께 및 BOX 두께는 면내의 평균값을 나타내며, BOX 두께 레인지는 면내 막두께의 최대값과 최소값의 차이를 나타내고 있다.
또한, BOX 두께의 감소량(S)과 BOX 두께 레인지의 변화량(N)과의 비율(S/N)로부터 dS /N[dB]을 하기 식 1에 의해 산출한 결과를 표 1에 나타냈으며, dS /N[dB]과 SOI 막두께의 관계를 도 1에 기재하였다.
dS /N[dB]=20×log(S/N) (식 1)

 SOI층 막두께
(㎚)
 Ar 열처리 전
 Ar 열처리 후
 BOX 두께 감소량S
(㎚)
 레인지 변화량N(㎚)
 S/N
 dS /N[dB]
BOX 두께 (㎚) 레인지
(㎚)		 BOX 두께 (㎚) 레인지(㎚)
샘플 1 353.9 21.3 0.24 16.0 0.41 5.3 0.17 30.5 29.7
샘플 2 336.8 31.4 0.13 26.0 0.47 5.3 0.34 15.8 24.0
샘플 3 221.4 33.0 0.10 21.8 1.71 11.2 1.61 6.9 16.8
샘플 4 224.9 31.4 0.17 20.2 1.35 11.2 1.18 9.5 19.5
샘플 5 221.0 33.1 0.08 21.8 1.79 11.3 1.71 6.6 16.4
샘플 6 220.5 31.6 0.12 20.1 1.30 11.5 1.19 9.7 19.7
샘플 7 221.8 31.6 0.23 19.9 1.44 11.7 1.22 9.6 19.7
샘플 8 223.9 28.0 0.16 16.2 1.27 11.8 1.11 10.6 20.5
샘플 9 91.3 143.5 1.45 126.2 7.94 17.3 6.49 2.66 8.50
샘플 10 57.8 147.1 1.52 123.7 10.65 23.5 9.13 2.57 8.20
샘플 11 64.3 143.5 1.71 119.3 15.52 24.2 13.80 1.75 4.87
도 1을 보면, dS /N[dB]은 SOI 막두께(T)와 비례관계를 갖는다는 것을 알 수 있다.(직선의 근사식은, dS /N[dB]=0.0728T+2.27이었다.)
본 발명은, 매립 산화막의 두께를 감소시키는 열처리를 행하는 SOI 웨이퍼 재료의 SOI층의 두께(SOI 막두께(T))가, 열처리에 의해 감소되는 매립 산화막의 두께(BOX 두께의 감소량(S))와, 열처리에 의해 발생되는 매립 산화막의 면내 레인지의 변화량(N)과의 비율로부터 산출한 dS /N[dB]과, 상기와 같은 상관관계를 갖는다는 점을 이용한 것이다.
이하에서는, 상기와 같이 dS /N[dB]과 SOI층 두께(T)와의 상관관계가 얻어진 후의 본 발명의 제조방법에 대하여 더욱 상세하게 설명한다. 본 발명의 제조방법의 적합한 태양으로서, 이온 주입 박리법에 의해 SOI 웨이퍼를 제조하는 경우에 대하여 설명한다.
먼저, 실리콘 단결정으로 이루어진 2매의 경면 연마 웨이퍼를 준비한다. 이 2매의 실리콘 웨이퍼 중, 한쪽의 웨이퍼는 디바이스의 사양에 맞춘 지지 기판이 되는 베이스 웨이퍼이고, 다른 한쪽은 SOI층이 되는 본드 웨이퍼이다. 그 다음, 그 중 적어도 한쪽 표면에 산화막을 형성한다. 그리고, 본드 웨이퍼의 표층부에 수소이온을 주입하여, 이온의 평균 진입 깊이에서 웨이퍼 표면에 평행한 이온 주입층을 형성한다. 이 때, 본드 웨이퍼에 주입하는 이온은 희가스 이온이어도 된다.
본드 웨이퍼에 이온 주입층을 형성한 후, 본드 웨이퍼의 수소이온을 주입한 쪽 면을, 산화막을 개재하여 베이스 웨이퍼에 밀착시킨다. 이 때, 예를 들어, 상온의 청정한 분위기 하에서 2매의 웨이퍼의 표면끼리를 접속시킴으로써, 접착제 등을 사용하지 않고도 웨이퍼끼리 접합시킬 수 있다.
그리고, 웨이퍼끼리를 접합시킨 후, 본드 웨이퍼를 박막화하여 SOI층을 형성한다. 본드 웨이퍼의 박막화는, 예를 들어, 불활성 가스 분위기 하, 약 500℃의 온도에서 박리 열처리를 가하여, 상기 수소이온 주입에 의해 본드 웨이퍼에 형성한 이온 주입층을 경계면으로 하여 박리함으로써, SOI 웨이퍼 재료의 제작을 용이하게 할 수 있다. 이 SOI 웨이퍼 재료의 제작에 있어서는, SOI층의 두께가, 이후에 행하는 열처리에 의해 감소되는 매립 산화막의 두께와, 열처리에 의해 발생되는 매립 산화막의 면내 레인지의 변화량의 허용치와의 비율에 따라 산출된 SOI층의 두께가 되도록, 본드 웨이퍼의 박막화를 행한다. 또한, 본드 웨이퍼의 박막화에 있어서, 박리면의 데미지층을 없애고 접합 강도를 높이기 위하여 희생 산화 처리를 행할 수도 있다.
또한, 본드 웨이퍼의 박막화는, 연삭·연마 또는 에칭 등에 의해서도 행할 수 있다.
이어서, 설정한 SOI층의 두께를 갖는 SOI 웨이퍼 재료에, 매립 산화막을 감소시키는 열처리를 행한다. 그 후, 요구 사양에 따른 SOI층의 두께로 하기 위하여, 희생 산화 처리 또는 기상 에칭 등을 통해 SOI층 막두께의 조제를 행한다.
이와 같이, SOI 웨이퍼 재료의 SOI층의 두께를 설정함으로써, 원하는 두께로 두께가 감소된 매립 산화막의 면내 레인지를, 원하는 범위로 제어할 수 있고, 최종적으로는 매립 산화막의 막두께 균일성이 우수한 SOI 웨이퍼를 제조할 수 있다.
이하에서는, 보다 구체적인 SOI 웨이퍼 재료의 SOI층의 두께를 설정하는 방법에 대하여 기재한다.
본 발명의 SOI 웨이퍼의 제조방법은, 주로, 최종제품으로서의 매립 산화막의 두께가 100㎚ 이하인 제품을 제조할 때에 적합하게 사용할 수 있다. 특개2004-221198호 공보에 기재되어 있는 바와 같이, 접합 전의 산화막의 두께를 제어하는 방법에서, 매립 산화막의 두께가 100㎚ 이하인 SOI 웨이퍼를 제조하고자 하는 경우, 보이드 또는 블리스터라 불리는 접합 불량이 많이 발생하여 제조 수율이 극도로 저하된다. 접합면에 플라즈마 처리를 행하면, 실온에서의 접합 강도가 높아지기 때문에, 매립 산화막의 두께가 100㎚ 이하인 경우에도, 보이드 또는 블리스터를 발생시키지 않고도 접합이 가능하게 되지만, 그럼에도 불구하고 30㎚ 정도가 최소 두께 한도이기 때문에, 그 이하의 매립 산화막의 두께를 갖는 SOI 웨이퍼를 고수율로 제작하는 경우에는, 본 발명과 같이 SOI 웨이퍼 재료에 대하여 고온 열처리를 실시하여 매립 산화막의 두께를 감소시키는 수법이 유효하다.
이에, 최종제품인 SOI 웨이퍼의 매립 산화막의 두께가 10㎚인 경우를 예로써 설명한다. 매립 산화막의 두께가 10㎚인 경우에 요구되는 면내 균일성이 ±5%라 한다면, 그 허용 가능한 면내 레인지는 1㎚가 되지만, 제품 웨이퍼 간의 불균일도 고려할 때, 면내 레인지는 절반인 0.5㎚로 제어하는 것이 바람직하다.
한편, 접합면에 플라즈마 처리를 행함으로써 SOI 웨이퍼 재료의 매립 산화막의 두께를 30㎚ 정도까지 얇게 할 수 있다고 하여, 이 경우 적어도 한쪽의 웨이퍼에 30㎚의 산화막을 형성하여 접합하게 되지만, 형성된 산화막의 면내 레인지는, 현 상황에서는 최소한 0.15㎚ 정도 있으므로, 매립 산화막의 두께가 30㎚인 SOI 웨이퍼 재료를 열처리하여 20㎚ 두께 감소시에 허용되는 면내 레인지의 변화량(N)은, 0.35㎚(=0.5㎚-0.15㎚)가 된다.
즉, S=20㎚, N=0.35㎚로부터 dS /N[dB]=20×log(20/0.35)=35dB이 산출된다. 이 값을 도 1의 근사선에 적용하는 경우, SOI 막두께로서 약 450㎚가 산출된다. 이에 따라, SOI 웨이퍼 재료의 SOI 막두께(매립 산화막의 두께를 감소시키는 열처리를 행할 때의 SOI층의 두께)가 450㎚가 되도록 SOI 웨이퍼 재료를 제조하면 된다.
이와 같이, 미리 구해 둔 SOI층의 두께와 dS /N[dB]의 상관관계를 이용하여 SOI 웨이퍼 재료의 SOI층의 두께를 설정할 수가 있지만, 열처리에 의해 감소되는 매립 산화막의 두께(S)는 40㎚ 이하로 하는 것이 바람직하다. 40㎚를 초과하는 두께를 두께 감소시키고자 하는 경우에는, 고온 장시간의 열처리가 필요해지거나, 또는 열처리시의 SOI층의 두께를 매우 얇게 할 필요가 있으므로 실용적이지 못하다.
이와 같이, 매립 산화막의 두께를 감소시키는 열처리를 행하는 SOI 웨이퍼 재료의 SOI층의 두께를, 열처리에 의해 감소되는 매립 산화막의 두께와, 열처리에 의해 발생되는 매립 산화막의 면내 레인지의 변화량의 허용치와의 비율에 따라 산출하고, 산출된 SOI층의 두께가 되도록 본드 웨이퍼를 박막화하여 얻은 SOI 웨이퍼 재료에, 매립 산화막의 두께를 감소시키는 열처리를 행하면, 매립 산화막의 면내 레인지를 원하는 범위로 제어할 수 있고, 최종적으로는, 매립 산화막의 막두께 균일성이 우수한 SOI 웨이퍼를 제조할 수 있다.
[실시예]
이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 더욱 구체적으로 설명하지만, 본 발명은 이것에 한정되는 것은 아니다.
(실시예)
SOI층 50㎚, BOX 두께 25㎚인 SOI 웨이퍼의 제조
(설정조건)
이하와 같이, 열처리에 의해 감소되는 매립 산화막의 두께(S)와, 열처리에 의해 발생되는 매립 산화막의 면내 레인지의 변화량의 허용치(N)를 결정하여 dS /N[dB]을 산출하였다.
열처리에 의해 감소되는 매립 산화막의 두께(S): 10㎚
열처리에 의해 발생되는 매립 산화막의 면내 레인지의 변화량의 허용치(N): 0.8㎚
dS /N[dB]=20×log(10/0.8)=22dB
도 1의 근사선 SOI 웨이퍼 재료의 SOI 막두께를 270㎚로 설정하였다.
(SOI 웨이퍼 재료의 제작)
한쪽 실리콘 단결정 웨이퍼(본드 웨이퍼)에 열산화막을 35㎚(면내 레인지 0.2㎚) 형성하고, 산화막을 통해 수소이온을 주입하고, 질소플라즈마 처리(처리조건: 실온, 가스유량 115sccm, 압력 0.4Torr(53.3Pa), 출력 100W, 15초)를 실시한 다른쪽 실리콘 단결정 웨이퍼(베이스 웨이퍼)와 실온에서 접합시키고, 500℃, 30분간 열처리를 가해 이온 주입층에서 박리하였다.
박리 후의 웨이퍼의 SOI 막두께는 300㎚이었으며, 매립 산화막의 두께는 35㎚였다.
그 다음, 박리면의 데미지층을 없애고 접합 강도를 높이기 위하여, 산화성 분위기 하, 900℃의 열처리를 행하여 SOI층표면에 열산화막을 형성하고, 형성한 열산화막을 HF수용액에 의해 제거하는 처리(희생 산화 처리)를 행함으로써, SOI 막두께 270㎚, 매립 산화막 두께 35㎚인 SOI 웨이퍼 재료를 제작하였다.
(매립 산화막의 두께 감소 처리)
상기에서 제조한 SOI 웨이퍼 재료에, 100% 아르곤 분위기 하 1200℃, 2시간동안 두께 감소 열처리를 행했다. 열처리 후의 매립 산화막의 두께는 25.2㎚이었으며, 면내 레인지는 0.95㎚였다.
(SOI 막두께의 조제)
1000℃의 파이로제닉(pyrogenic) 산화에 의해 SOI 표면에 열산화막을 490㎚ 형성한 후, HF수용액으로 산화막을 제거함으로써, SOI 막두께를 50㎚로 조정하였다.
(비교예)
SOI층 50㎚, BOX 두께 25㎚인 SOI 웨이퍼의 제조
(SOI 웨이퍼 재료의 제작)
한쪽 실리콘 단결정 웨이퍼(본드 웨이퍼)에 열산화막을 35㎚(면내 레인지 0.2㎚) 형성하고, 그 산화막을 통해 수소이온 주입하고, 질소플라즈마 처리(처리조건: 실온, 가스유량 115sccm, 압력 0.4Torr(53.3Pa), 출력 100W, 15초)를 실시한 다른쪽 실리콘 단결정 웨이퍼(베이스 웨이퍼)와 실온에서 접합시키고, 500℃, 30분간 열처리를 가해 이온 주입층에서 박리하였다.
박리 후의 웨이퍼의 SOI 막두께는 140㎚이었으며, 매립 산화막의 두께는 35㎚였다. 그 다음, 박리면의 데미지층을 없애고 접합 강도를 높이기 위하여, 산화성 분위기 하 900℃의 열처리를 행하여 SOI층표면에 열산화막을 형성하고, 그 열산화막을 HF수용액에 의해 제거하는 처리(희생 산화 처리)를 행함으로써, SOI 막두께가 100㎚, 매립 산화막 두께가 35㎚인 SOI 웨이퍼 재료를 제작하였다.
(매립 산화막의 두께 감소 처리)
상기에서 제조한 SOI 웨이퍼 재료에, 100% 아르곤 분위기 하 1200℃, 1시간의 두께 감소 열처리를 행하였다. 열처리 후의 매립 산화막의 두께는 24.6㎚이었으며, 면내 레인지는 3.5㎚였다.
(SOI 막두께의 조정)
1000℃의 파이로제닉 산화에 의해 SOI 표면에 열산화막을 110㎚ 형성한 후, HF수용액으로 산화막을 제거함으로써, SOI 막두께를 50㎚로 조정하였다.
이상과 같이, 본 발명을 적용한 실시예에서는, 매립 산화막의 두께를 감소시키는 열처리를 행함으로써, 최종제품이 되는 SOI 웨이퍼를 제작한 경우에도, 매립 산화막의 면내 레인지를 목표치(제품의 규격치)인 1.0㎚ 이내로 억제시킬 수가 있었다.
한편, 비교예에서는, 매립 산화막의 두께를 감소시킬 때의 SOI층의 두께의 설정에 있어서 본 발명을 적용하지 않고, 이후의 공정의 희생 산화 처리에 의한 SOI 막두께 조정을 용이하게 하기 위하여 SOI 막두께로서 비교적 얇은 SOI층의 두께로 설정했지만, 그 결과, 열처리 후의 매립 산화막의 면내 레인지가 극히 악화되어, 제품의 규격치를 만족시킬 수가 없었다.
한편, 본 발명은 상기 실시형태에 한정되는 것은 아니다. 상기 실시형태는 단지 예시일 뿐으로, 본 발명의 특허 청구의 범위에 기재된 기술 목표 사상과 실질적으로 동일한 구성을 갖고 동일한 작용 효과를 나타내는 것은 어떠한 것이어도 본 발명의 기술 목표 범위에 포함된다.

Claims (5)

  1. 본드 웨이퍼와 베이스 웨이퍼 중 적어도 한쪽 표면에 산화막을 형성하고, 상기 형성된 산화막을 개재하여 상기 본드 웨이퍼와 베이스 웨이퍼를 접합하고, 그 후 본드 웨이퍼를 박막화하여 얻은, 매립 산화막(embedded oxide film) 상에 SOI층이 형성된 SOI 웨이퍼 재료에, 상기 매립 산화막의 두께를 감소시키는 열처리를 행함으로써, 소정의 매립 산화막 두께를 갖는 SOI 웨이퍼를 제조하는 방법에 있어서,
    상기 매립 산화막의 두께를 감소시키는 열처리를 행하는 SOI 웨이퍼 재료의 SOI층의 두께를, 상기 열처리에 의해 감소되는 매립 산화막의 두께와, 상기 열처리에 의해 발생되는 매립 산화막의 면내 레인지(in-plane range)의 변화량의 허용치와의 비율에 따라 산출하고, 그 산출된 SOI층의 두께가 되도록 상기 본드 웨이퍼를 박막화하여 얻은 SOI 웨이퍼 재료에, 매립 산화막의 두께를 감소시키는 열처리를 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  2. 제 1항에 있어서,
    상기 열처리에 의해 감소되는 매립 산화막의 두께를, 40㎚ 이하로 하여 상기 SOI 웨이퍼 재료의 SOI층의 두께를 산출하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 소정의 매립 산화막 두께를, 30㎚ 이하로 하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 매립 산화막의 두께를 감소시키는 열처리를, 수소가스, 아르곤가스, 또는 이들 혼합가스 분위기 하 1000℃ 이상의 온도로 행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 SOI 웨이퍼 재료는, 이온 주입 박리법을 이용하여 제작하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
KR1020117012680A 2008-12-11 2009-11-11 Ｓｏｉ 웨이퍼의 제조방법 KR101543748B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008315930A JP5493345B2 (ja) 2008-12-11 2008-12-11 Ｓｏｉウェーハの製造方法
JPJP-P-2008-315930 2008-12-11

Publications (2)

Publication Number Publication Date
KR20110091743A true KR20110091743A (ko) 2011-08-12
KR101543748B1 KR101543748B1 (ko) 2015-08-11

Family

ID=42242514

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117012680A KR101543748B1 (ko) 2008-12-11 2009-11-11 Ｓｏｉ 웨이퍼의 제조방법

Country Status (6)

Country Link
US (1) US8202787B2 (ko)
EP (1) EP2357659B1 (ko)
JP (1) JP5493345B2 (ko)
KR (1) KR101543748B1 (ko)
CN (1) CN102246264B (ko)
WO (1) WO2010067516A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法
FR2998418B1 (fr) * 2012-11-20 2014-11-21 Soitec Silicon On Insulator Procede de fabrication d'un substrat de type semi-conducteur sur isolant
FR3003684B1 (fr) * 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.
JP6107709B2 (ja) 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3522482B2 (ja) * 1997-02-24 2004-04-26 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JP3324469B2 (ja) * 1997-09-26 2002-09-17 信越半導体株式会社 Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ
JP4273540B2 (ja) * 1998-07-21 2009-06-03 株式会社Ｓｕｍｃｏ 貼り合わせ半導体基板及びその製造方法
US6759282B2 (en) * 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
JP2004031715A (ja) * 2002-06-27 2004-01-29 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
EP1596437A4 (en) * 2003-02-19 2009-12-02 Shinetsu Handotai Kk METHOD OF MANUFACTURING SOI WAFERS AND SOI WAFERS
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
JP4830290B2 (ja) * 2004-11-30 2011-12-07 信越半導体株式会社 直接接合ウェーハの製造方法
US8138061B2 (en) 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Ｓｏｉウェーハの製造方法

Also Published As

Publication number Publication date
CN102246264B (zh) 2013-11-27
US20110223740A1 (en) 2011-09-15
JP5493345B2 (ja) 2014-05-14
US8202787B2 (en) 2012-06-19
EP2357659A1 (en) 2011-08-17
EP2357659B1 (en) 2013-09-04
WO2010067516A1 (ja) 2010-06-17
JP2010141127A (ja) 2010-06-24
KR101543748B1 (ko) 2015-08-11
EP2357659A4 (en) 2012-04-25
CN102246264A (zh) 2011-11-16

Similar Documents

Publication Publication Date Title
JP3395661B2 (ja) Ｓｏｉウエーハの製造方法
CN100419960C (zh) Soi晶片的制造方法
JP6487454B2 (ja) 層状半導体構造体の製造方法
CN100530531C (zh) 复合基材的制造方法
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
WO2005124865A1 (ja) 貼り合わせウェーハの製造方法
KR100947815B1 (ko) Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
EP2151851B1 (en) Method for forming silicon oxide film of soi wafer
KR20020020895A (ko) 접합웨이퍼의 제조방법 및 그 방법으로 제조된 접합웨이퍼
KR101543748B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
KR20160134661A (ko) 접합웨이퍼의 제조방법
KR20160132017A (ko) 접합 soi웨이퍼의 제조방법
KR20100027947A (ko) 감소된 ｓｅｃｃｏ 결함 밀도를 갖는 반도체-온-절연체 기판의 제조 방법
KR100944235B1 (ko) 이중 플라즈마 ｕｔｂｏｘ
KR100797210B1 (ko) 다층구조의 제조방법
EP3370249B1 (en) Bonded soi wafer manufacturing method
EP3159911B1 (en) Method for manufacturing soi wafer
JP2003179216A (ja) Ｓｏｉウエーハ
KR20080020389A (ko) Ｓｏｉ 웨이퍼 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 4