KR20080073153A - Ｓｏｉ 웨이퍼 제조방법 - Google Patents

Ｓｏｉ 웨이퍼 제조방법 Download PDF

Info

Publication number
KR20080073153A
KR20080073153A KR1020070011815A KR20070011815A KR20080073153A KR 20080073153 A KR20080073153 A KR 20080073153A KR 1020070011815 A KR1020070011815 A KR 1020070011815A KR 20070011815 A KR20070011815 A KR 20070011815A KR 20080073153 A KR20080073153 A KR 20080073153A
Authority
KR
South Korea
Prior art keywords
trenches
silicon
wafer
silicon wafer
silicon layer
Prior art date
Application number
KR1020070011815A
Other languages
English (en)
Inventor
문병삼
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070011815A priority Critical patent/KR20080073153A/ko
Publication of KR20080073153A publication Critical patent/KR20080073153A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

SOI 웨이퍼의 제조방법은, 실리콘웨이퍼와 매몰절연막 및 실리콘층의 적층 구조로 이루어진 SOI 웨이퍼의 제조방법으로서, 매몰절연막이 형성된 제1실리콘웨이퍼 상에 제2실리콘웨이퍼를 합착시키는 단계; 상기 제2실리콘웨이퍼에 대해 레이저 마킹(Laser Marking) 공정을 수행하여 서로 다른 깊이를 갖는 다수의 트렌치들을 형성하는 단계; 및 상기 트렌치들이 형성된 제2실리콘웨이퍼를 상기 트렌치들이 제거될 때까지 연마하여 소망하는 두께의 실리콘층을 형성하는 단계;를 포함한다.

Description

ＳＯＩ 웨이퍼 제조방법{METHOD FOR MANUFACTURING SOI WAFER}
도 1은 본 발명의 실시예에 따른 SOI 웨이퍼의 제조방법을 설명하기 위한 모식도.
도 2는 본 발명의 실시예에 따른 다수의 트렌치들이 형성된 모습을 설명하기 위한 웨이퍼들의 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100, 200 : 제1실리콘웨이퍼 110, 210 : 매몰절연막
120, 220 : 제2실리콘웨이퍼 T : 트렌치
130, 230 : SOI 웨이퍼 T1 : 제1트렌치
T2 : 제2트렌치 T3 : 제3트렌치
본 발명은 SOI(Silicon On Insulator) 웨이퍼의 제조방법에 관한 것으로, 보다 상세하게는, 실리콘층의 두께 균일도를 향상시킬 수 있는 SOI 웨이퍼의 제조방법에 관한 것이다.
반도체 소자의 고집적화 및 고성능화가 진행됨에 따라, 벌크 실리콘으로 이 루어진 실리콘웨이퍼을 대신하여 SOI(Silicon On Insulator) 웨이퍼를 이용한 반도체 집적 기술이 주목되고 있다. 상기 SOI 웨이퍼는 지지 수단인 실리콘웨이퍼와 소자가 형성될 실리콘층 사이에 매몰절연막이 개재된 구조로서, 이러한 SOI 웨이퍼 상에 형성된 반도체 소자는 완전한 소자 분리와 기생 용량의 감소로 인하여, 고속 동작이 가능한 장점을 갖는다.
종래에는, 상기 SOI 웨이퍼를 제조하기 위한 방법으로서 산소 이온주입을 이용하는 SIMOX(Seperation by Implanted Oxygen)법과 두 장의 실리콘웨이퍼를 매몰절연막의 개재하에 접합시키는 본딩(Bonding)법을 이용하고 있다. 그런데, SIMOX법을 이용한 SOI 웨이퍼 제조방법은 제조 시간이 길다는 단점이 있기 때문에, 최근에는 본딩법을 이용한 SOI 웨이퍼 제조방법이 주로 이용되고 있다.
상기 본딩법은, 지지 수단인 실리콘웨이퍼와 실리콘층을 얻기 위한 실리콘웨이퍼 중에서 어느 하나의 웨이퍼에 매몰절연막을 형성하고, 이어서, 매몰절연막의 개재하에 두 장의 실리콘웨이퍼를 본딩시킨 다음, 실리콘웨이퍼 후면의 일부 두께를 공지된 기술인 연삭(grinding) 공정과, 화학적기계연마(Chemical Mechanical Polishing : 이하, CMP) 공정으로 제거하여, 소자가 형성될 실리콘층을 얻는 방법이다.
이하에서는, 종래 기술에 따른 본딩법을 이용한 SOI 웨이퍼의 제조방법을 간략하게 설명하도록 한다.
먼저, 표면에 산화막이 형성된 지지 수단용 제1실리콘웨이퍼와 실리콘층을 얻기 위한 제2실리콘웨이퍼를 마련한 후, 상기 산화막의 개재하에 제1실리콘웨이퍼 와 제2실리콘웨이퍼를 경면이 마주보도록 합착시킨다. 그런 다음, 상기 합착된 웨이퍼들간 접합력을 강화시키기 위하여 열처리를 수행한다.
이어서, 상기 제2실리콘웨이퍼를 소망하는 실리콘층 두께가 얻어질 때까지 연삭(Grinding) 및 연마 공정을 수행하여 SOI 웨이퍼를 제조한다. 상기 연마 공정은, 소망하는 실리콘층 두께를 제어하기 위해 연마 공정을 수행하기 전에 남아있는 제2실리콘웨이퍼의 두께를 측정하고 연마 공정을 수행한 후에 연마 공정시 제거된 두께를 측정하여 실시한다.
한편, 상기 SOI 웨이퍼 상에 형성되는 소자의 특성은 소자가 형성될 실리콘층의 두께 균일도에 크게 의존한다. 따라서, SOI 웨이퍼의 제조시에는 실리콘층의 두께 균일도를 확보하는 것이 무엇보다 중요하다.
그러나, 전술한 종래 기술의 경우에는 상기 연마 공정시의 공정 조건이 달라짐에 따라 제거되는 실리콘층 두께의 변동의 폭이 크기 때문에, 상기 실리콘층의 소망하는 두께를 제어하기 어려우며, 이 때문에, 상기 실리콘층의 두께 균일도가 저하된다.
따라서, 본 발명은 본딩(Bonding)법을 이용한 SOI(Silicon On Insulator) 웨이퍼의 제조방법에 있어서, 실리콘층의 두께 균일도를 향상시킬 수 있는 SOI 웨이퍼의 제조방법을 제공한다.
일 실시예에 있어서, SOI 웨이퍼의 제조방법은, 실리콘웨이퍼와 매몰절연막 및 실리콘층의 적층 구조로 이루어진 SOI 웨이퍼의 제조방법으로서, 매몰절연막이 형성된 제1실리콘웨이퍼 상에 제2실리콘웨이퍼를 합착시키는 단계; 상기 제2실리콘웨이퍼에 대해 레이저 마킹(Laser Marking) 공정을 수행하여 서로 다른 깊이를 갖는 다수의 트렌치들을 형성하는 단계; 및 상기 트렌치들이 형성된 제2실리콘웨이퍼를 상기 트렌치들이 제거될 때까지 연마하여 소망하는 두께의 실리콘층을 형성하는 단계;를 포함한다.
여기서, 상기 매몰절연막은 산화막이다.
상기 제1실리콘웨이퍼 상에 제2실리콘웨이퍼를 합착시키는 단계 후, 그리고, 상기 제2실리콘웨이퍼에 트렌치들을 형성하는 단계 전, 상기 제1 및 제2실리콘웨이퍼간의 접합력이 향상되도록 열처리를 수행하는 단계;를 더 포함한다.
상기 제2실리콘웨이퍼에 대해 레이저 마킹(Laser Marking) 공정을 수행하여 서로 다른 깊이를 갖는 다수의 트렌치들을 형성하는 단계는, 상기 레이저 마킹 공정에서 사용되는 레이저의 출력 신호를 조절하면서 수행한다.
상기 서로 다른 깊이를 갖는 다수의 트렌치는, 상기 실리콘층의 소망하는 두께를 타겟(Target)으로 하여 형성된 제1트렌치와, 상기 제1트렌치보다 실리콘층의 소망하는 두께의 오차허용도 만큼 얕게 형성된 제2트렌치 및 상기 제1트렌치보다 제1 및 제2트렌치 깊이 편차의 2배 만큼 얕게 형성된 제3트렌치로 구성된다.
상기 제1, 제2 및 제3트렌치로 구성된 다수의 트렌치들은, 상기 제1실리콘웨이퍼의 5∼10곳에 균일하게 형성한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
본 발명은, 본딩(Bonding)법을 이용한 SOI(Silicon On Insulator) 웨이퍼의 제조시, 소망하는 실리콘층 두께를 제어하기 위한 연마 공정을 수행하기 전에 레이저 마킹(Laser Marking) 공정을 통해 상기 실리콘층 내에 서로 다른 깊이를 갖는 트렌치를 형성한다.
이렇게 하면, 상기 연마 공정을 수행하는 도중이나, 또는, 연마 공정이 완료되는 시점의 직후에 잔류된 실리콘층의 두께를 용이하게 확인할 수 있으며, 소망하는 실리콘층의 두께를 얻지 못했을 경우에 다시 연마 공정을 곧바로 수행할 수 있다.
또한, 본 발명은 상기 실리콘층의 두께뿐 아니라 두께 균일도도 함께 확인할 수 있으므로, 본딩법을 이용한 SOI 소자의 제조시 실리콘층의 소망하는 두께를 효과적으로 제어할 수 있으며, 이를 통해, 상기 실리콘층의 두께 균일도를 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 SOI 웨이퍼의 제조방법을 설명하기 위한 모식도이다.
도 1을 참조하면, 표면에 매몰절연막(110)이 형성된 지지 수단용 제1실리콘웨이퍼(100)와 실리콘층을 얻기 위한 제2실리콘웨이퍼(120)를 마련한 후, 상기 매몰절연막(110)의 개재 하에 제1실리콘웨이퍼(100)와 제2실리콘웨이퍼(120)를 경면 이 마주보도록 상온에서 합착시킨다. 상기 매몰절연막(110)은 산화막으로 형성한다. 그 다음, 상기 합착된 웨이퍼들(100,120)간 접합력을 강화시키기 위하여 열처리를 수행한다.
그리고 나서, 상기 제2실리콘웨이퍼(120)에 대해 레이저 마킹(Laser Marking) 공정을 수행하여 서로 다른 깊이를 갖는 다수의 트렌치(T)들을 형성한다. 이때, 상기 트렌치(T)들은 각기 다른 깊이를 갖는 3종류의 트렌치(T)들이 상기 제2실리콘웨이퍼(120)의 5∼10곳 정도, 바람직하게는, 5곳 정도에 균일하게 형성된다.
상기 3종류의 트렌치(T)들은 상기 레이저 마킹 공정에서 사용되는 레이저 출력 신호의 조절을 통해 그 깊이를 조절하며, 이를 통해, 실리콘층의 소망하는 두께를 타겟(Target)으로 하여 형성된 제1트렌치와, 상기 제1트렌치보다 실리콘층의 소망하는 두께의 오차허용도 만큼 얕게 형성된 제2트렌치 및 상기 제1트렌치보다 제1 및 제2트렌치 깊이 편차의 2배 만큼 얕게 형성된 제3트렌치를 형성한다.
이어서, 상기 제2실리콘웨이퍼(120)의 후면을 소망하는 실리콘층 두께가 얻어질 때까지 연삭(Grinding)하고 연마(Polishing) 공정을 수행하여 SOI 웨이퍼(130)를 제조한다. 이때, 상기 연마 공정은 소망하는 실리콘층의 두께를 얻을 수 있도록 제2실리콘웨이퍼(120)의 트렌치(T)들이 완전히 제거될 때까지 수행한다.
여기서, 상기 연마 공정은 서로 다른 깊이를 갖는 다수의 트렌치(T)가 제거될 때까지 수행되기 때문에, SOI 웨이퍼(130) 상부 실리콘층의 소망하는 두께를 연마 공정을 수행하는 도중이나, 또는, 연마 공정이 완료된 다음에 곧바로 확인하고 연마 공정이 더 필요하다고 판단되면 추가 연마 공정을 바로 수행할 수 있다.
따라서, 본 발명은 상기 연마 공정을 수행하기 전에 수행된 레이저 마킹 공정을 통해 소망하는 실리콘층의 목표 두께를 제2실리콘웨이퍼(120)에 표시한 후, 실리콘층의 두께가 목표 두께에 근접하거나, 또는, 규격에 접합한 범위까지 연마하였을 때 연마 공정을 완료함으로써 실리콘층의 두께 균일도를 향상시킬 수 있다.
또한, 본 발명은 상기 3종류의 트렌치(T)들을 상기 제2실리콘웨이퍼(120)의 5곳 정도에 균일하게 형성함으로써, 실리콘층의 두께 균일도를 더욱 효과적으로 향상시킬 수 있다.
도 2는 본 발명의 실시예에 따른 다수의 트렌치들이 형성된 모습을 설명하기 위한 웨이퍼들의 단면도이다.
도 2를 참조하면, 매몰절연막(210)과 상기 매몰절연막(210)의 개재 하에 본딩법에 의해 합착된 제1 및 제2실리콘웨이퍼(200,220)로 구성된 SOI 웨이퍼(230)의 상기 제2실리콘웨이퍼(220)에는 서로 다른 깊이의 갖는 3종류의 트렌치(T)들이 형성된다.
상기 서로 다른 깊이의 갖는 3종류의 트렌치(T)들은 상기 매몰절연막(210) 상부로 실리콘층의 소망하는 두께(A) 만큼의 제2실리콘웨이퍼(220)가 잔류되도록 형성된 제1트렌치(T1)와, 상기 매몰절연막(210) 상부로 실리콘층의 소망하는 두께(A)에서 상기 실리콘층의 소망하는 두께(A)의 오차허용도 만큼 증가된 두께(B) 만큼의 제2실리콘웨이퍼(220)가 잔류되도록 형성된 제2트렌치(T2) 및 상기 매몰절연막(210) 상부로 실리콘층의 소망하는 두께(A)에서 상기 A, B 두께 편차의 2배 두께 만큼 증가된 두께(C)의 제2실리콘웨이퍼(220)가 잔류되도록 형성된 제3트렌 치(T)로 구성된다.
여기서, 본 발명은 본딩법을 이용한 SOI 웨이퍼의 제조시 소망하는 두께의 실리콘층을 얻기 위한 연마 공정을 수행하기 전에 레이저 마킹 공정을 통해 서로 다른 깊이를 갖는 다수의 트렌치들을 형성함으로써, 상기 연마 공정을 안정화 및 최적화시킬 수 있다.
또한, 본 발명은 상기 연마 공정의 안정화 및 최적화를 통해 SOI 웨이퍼 상부 실리콘층의 두께 균일도를 향상시킬 수 있으며, 이를 통해, 상기 실리콘층 두께의 부적합으로 인해 불량이 발생하는 것을 방지할 수 있다.
게다가, 본 발명은 상기 서로 다른 깊이를 갖는 다수의 트렌치들을 제2실리콘웨이퍼의 여러 곳에 균일하게 형성함으로써, 실리콘층의 두께 균일도를 더욱 효과적으로 향상시킬 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 본딩(Bonding)법을 이용한 SOI(Silicon On Insulator) 웨이퍼의 제조시, 레이저 마킹(Laser Marking) 공정을 통해 서로 다른 깊이를 갖는 다수의 트렌치를 형성함으로써 연마 공정을 안정화 및 최적화시킬 수 있다.
또한, 본 발명은 상기 연마 공정의 안정화 및 최적화를 통해 상기 SOI 웨이퍼 상부 실리콘층 두께의 부적합으로 인해 불량이 발생하는 것을 방지할 수 있으며, 실리콘층의 두께 균일성을 향상시킬 수 있다.

Claims (6)

  1. 실리콘웨이퍼와 매몰절연막 및 실리콘층의 적층 구조로 이루어진 SOI 웨이퍼의 제조방법으로서,
    매몰절연막이 형성된 제1실리콘웨이퍼 상에 제2실리콘웨이퍼를 합착시키는 단계;
    상기 제2실리콘웨이퍼에 대해 레이저 마킹(Laser Marking) 공정을 수행하여 서로 다른 깊이를 갖는 다수의 트렌치들을 형성하는 단계; 및
    상기 트렌치들이 형성된 제2실리콘웨이퍼를 상기 트렌치들이 제거될 때까지 연마하여 소망하는 두께의 실리콘층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  2. 제 1 항에 있어서,
    상기 매몰절연막은 산화막인 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  3. 제 1 항에 있어서,
    상기 제1실리콘웨이퍼 상에 제2실리콘웨이퍼를 합착시키는 단계 후, 그리고, 상기 제2실리콘웨이퍼에 트렌치들을 형성하는 단계 전,
    상기 제1 및 제2실리콘웨이퍼간의 접합력이 향상되도록 열처리를 수행하는 단계;를 더 포함하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  4. 제 1 항에 있어서,
    상기 제2실리콘웨이퍼에 대해 레이저 마킹(Laser Marking) 공정을 수행하여 서로 다른 깊이를 갖는 다수의 트렌치들을 형성하는 단계는, 상기 레이저 마킹 공정에서 사용되는 레이저의 출력 신호를 조절하면서 수행하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  5. 제 1 항에 있어서,
    상기 서로 다른 깊이를 갖는 다수의 트렌치는,
    상기 실리콘층의 소망하는 두께를 타겟(Target)으로 하여 형성된 제1트렌치와, 상기 제1트렌치보다 실리콘층의 소망하는 두께의 오차허용도 만큼 얕게 형성된 제2트렌치 및 상기 제1트렌치보다 제1 및 제2트렌치 깊이 편차의 2배 만큼 얕게 형성된 제3트렌치로 구성되는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
  6. 제 5 항에 있어서,
    상기 제1, 제2 및 제3트렌치로 구성된 다수의 트렌치들은,
    상기 제1실리콘웨이퍼의 5∼10곳에 균일하게 형성하는 것을 특징으로 하는 SOI 웨이퍼의 제조방법.
KR1020070011815A 2007-02-05 2007-02-05 Ｓｏｉ 웨이퍼 제조방법 KR20080073153A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070011815A KR20080073153A (ko) 2007-02-05 2007-02-05 Ｓｏｉ 웨이퍼 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070011815A KR20080073153A (ko) 2007-02-05 2007-02-05 Ｓｏｉ 웨이퍼 제조방법

Publications (1)

Publication Number Publication Date
KR20080073153A true KR20080073153A (ko) 2008-08-08

Family

ID=39883074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070011815A KR20080073153A (ko) 2007-02-05 2007-02-05 Ｓｏｉ 웨이퍼 제조방법

Country Status (1)

Country Link
KR (1) KR20080073153A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336567A (zh) * 2014-07-03 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种soi晶圆的激光标记方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336567A (zh) * 2014-07-03 2016-02-17 中芯国际集成电路制造(上海)有限公司 一种soi晶圆的激光标记方法

Similar Documents

Publication Publication Date Title
JP3975634B2 (ja) 半導体ウェハの製作法
KR20120003206A (ko) 반도체 기판의 제조 방법 및 이를 이용한 반도체 장치의 제조 방법
US20100148261A1 (en) Semiconductor device and method for producing the same
SG139678A1 (en) Method for producing bonded wafer
KR20160132017A (ko) 접합 soi웨이퍼의 제조방법
US7384857B2 (en) Method to fabricate completely isolated silicon regions
WO2009004889A1 (ja) 薄膜シリコンウェーハ及びその作製法
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
KR101543748B1 (ko) Ｓｏｉ 웨이퍼의 제조방법
JPH1174208A (ja) 半導体基板の製造方法
KR20080073153A (ko) Ｓｏｉ 웨이퍼 제조방법
KR20080114039A (ko) Ｓｏｉ 웨이퍼 제조방법
JP2004096044A (ja) 基板及びその製造方法
KR20070067394A (ko) 나노 에스오아이 웨이퍼의 제조방법
KR20040004841A (ko) Ｓｏｉ웨이퍼 및 그의 제조방법
KR102204732B1 (ko) Soi 기판 제조 방법
KR100286776B1 (ko) 실리콘 온 인슐레이터 웨이퍼의 제조방법
KR102466929B1 (ko) 부분 soi 기판 및 그 제조 방법
KR100344765B1 (ko) 반도체장치의 소자격리방법
JP2011159657A (ja) Ｓｏｉウェハの製造方法
JP4539098B2 (ja) 貼り合わせ基板の製造方法
KR20080020389A (ko) Ｓｏｉ 웨이퍼 제조방법
JP5066936B2 (ja) Ｓｏｉウエーハの製造方法
TW201732927A (zh) 絕緣層上覆矽基板及其製造方法
KR20210108073A (ko) Soi 기판 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination