JP2005093757A - 薄膜半導体装置および薄膜半導体装置の製造方法 - Google Patents

薄膜半導体装置および薄膜半導体装置の製造方法 Download PDF

Info

Publication number
JP2005093757A
JP2005093757A JP2003325781A JP2003325781A JP2005093757A JP 2005093757 A JP2005093757 A JP 2005093757A JP 2003325781 A JP2003325781 A JP 2003325781A JP 2003325781 A JP2003325781 A JP 2003325781A JP 2005093757 A JP2005093757 A JP 2005093757A
Authority
JP
Japan
Prior art keywords
thin film
single crystal
semiconductor device
substrate
relay pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003325781A
Other languages
English (en)
Other versions
JP4651924B2 (ja
Inventor
裕 ▲高▼藤
Yutaka Takato
Takashi Itoga
隆志 糸賀
Yasuyuki Ogawa
康行 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2003325781A priority Critical patent/JP4651924B2/ja
Priority to US10/940,735 priority patent/US7488980B2/en
Priority to EP04255637A priority patent/EP1517363A3/en
Priority to KR1020040074700A priority patent/KR100737337B1/ko
Publication of JP2005093757A publication Critical patent/JP2005093757A/ja
Application granted granted Critical
Publication of JP4651924B2 publication Critical patent/JP4651924B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

【課題】 転写デバイスおよび成膜デバイスの２種類の半導体デバイスが混在して形成される基板上において、転写デバイスの形成領域の絶縁層に形成されるコンタクトホールのアスペクト比を抑制する。
【解決手段】 単結晶Ｓｉ薄膜トランジスタ１１の形成領域において、その絶縁層中の所定箇所に中継パッド３３を形成する。この絶縁層を貫通する接続配線は、中継パッド３３を介して接続配線３４・３５として形成される。
【選択図】 図１

Description

本発明は、例えば、ＴＦＴで駆動するアクティブマトリクス駆動液晶表示装置等において、同一基板上に周辺駆動回路やコントロール回路を一体集積化した液晶表示装置の回路性能改善を図った薄膜半導体装置およびその製造方法に関するものである。
従来から、ガラス基板上に非晶質Ｓｉ（以下ａ−Ｓｉと略記する）や多結晶Ｓｉ（以下Ｐ−Ｓｉと略記する）の薄膜トランジスタ（Thin Film Transistor、以下、ＴＦＴと記す）を形成し、液晶表示パネルや有機ＥＬパネル等の駆動を行う、いわゆるアクティブマトリクス駆動を行う表示装置が使用されている。
特に、移動度が高く高速で動作するｐ−Ｓｉを用いて、周辺ドライバを集積化したものが用いられるようになっている。しかし、さらに高い性能が要求されるイメージプロセッサやタイミングコントローラ等のシステム集積化のためには、より高性能なＳｉデバイスが求められている。
これは、多結晶Ｓｉでは結晶性の不完全性に起因するギャップ内の局在準位や結晶粒界付近の欠陥に起因する、移動度の低下やＳ係数（サブスレショルド係数）の増大のため、高性能なＳｉのデバイスを形成するには、トランジスタの性能が充分ではないという問題があるためである。
そこで、さらに高性能なＳｉのデバイスを形成するため、単結晶Ｓｉ薄膜からなる薄膜トランジスタ等のデバイスを予め形成し、これを絶縁基板上に貼り付けて半導体装置を形成する技術が研究されている（例えば、特許文献１、非特許文献１，２参照）。
特許文献１では、ガラス基板上に接着剤を用いて、予め作成した単結晶Ｓｉ薄膜トランジスタを転写した半導体装置を使用し、アクティブマトリクス型液晶表示装置の表示パネルのディスプレイが作成される。
また、高性能な半導体装置を形成するための別の手法として、同一の基板上に特性の異なる２種類の半導体デバイスを形成した液晶パネル用基板が、特許文献２に記載されている。特許文献２に記載の液晶パネル用基板では、アモルファスシリコンＴＦＴを用いた画素領域を有する基板上に、他の基板上に形成されている多結晶シリコンＴＦＴを転写する技術が開示されている。
特表平７−５０３５５７号（公表日１９９５年４月１３日） 特開平１１−２４１０６号（公開日平成１１年１月２９日） J.P.Salerno "Single Crystal Silicon AMLCDs",Conference Record of the 1994 International Display Research Conference(IDRC) P.39-44(1994) Q.-Y.Tong ＆ U.Gesele, SEMICONDUCTOR WAFER BONDING : SCIENCE AND TECHNOLOGY ,John Wiley ＆ Sons, New York(1999)
ところが、上記特許文献２に示すように、絶縁基板上に、他の基板から転写されるトランジスタ（転写デバイス）と、絶縁基板上での成膜処理等により直接形成されるトランジスタ（成膜デバイス）との２種類の半導体デバイスが混在する構成では、以下のような問題が生じる。
すなわち、半導体デバイスの構造においては、ゲート絶縁膜や層間絶縁膜等の各種絶縁膜が含まれる。そして、上述のような２種類の半導体デバイスが配置される基板上における転写デバイスの形成領域では、転写デバイスの構造に係る絶縁膜と成膜デバイスの構造に係る絶縁膜とが積層されることとなる。その結果、転写デバイスの形成領域では、その絶縁膜の積層部分での層厚が１種類の半導体デバイスを用いる基板に比べ大きくなる。
また、半導体デバイスの一部、特に半導体や金属配線層を作り込んだ基板では、絶縁層においてコンタクトホールを形成し、前記半導体や金属配線層とそれ以外の領域に形成された金属配線とを該コンタクトホールを介して電気的に接続することが通常的に行われる。しかしながら、絶縁層において形成されるコンタクトホールは、通常、その形成においてエッチングが使用されるため、該絶縁層の層厚が大きい場合、すなわちコンタクトホールの穴深さが大きくなる場合には、その穴径も大きくならざるをえない。したがって、コンタクトホールにおけるアスペクト比が大きくなり、回路の高密度化において不利になるといった問題が生じる。
本発明は、上記の問題点を解決するためになされたもので、その目的は、転写デバイス（デバイス構造の一部が作り込まれた半導体基板から絶縁基板上に転写されることによって形成される半導体デバイス）および成膜デバイス（絶縁基板上での堆積工程により形成される半導体デバイス）の２種類の半導体デバイスが混在して形成される基板上において、転写デバイスの形成領域の絶縁層に形成されるコンタクトホールのアスペクト比を抑制することができる半導体装置を提供することにある。
本発明の半導体装置は、上記の課題を解決するために、絶縁基板上に、単結晶Ｓｉからなる活性層を備えた単結晶薄膜デバイス（転写デバイス）と非単結晶Ｓｉからなる活性層を備えた非単結晶Ｓｉ薄膜デバイス（成膜デバイス）とを備えている半導体装置において、上記単結晶薄膜デバイスの形成領域では、該単結晶薄膜デバイスの絶縁層中の所定箇所に中継パッドが形成されており、さらに中継パッドからコンタクトホールを介して単結晶薄膜デバイスの単結晶層の所定箇所に接続された金属またはこれに準ずる配線と接続されていることを特徴としている。
また、上記半導体装置においては、前記中継パッドに非単結晶Ｓｉ薄膜デバイスの金属配線が接続されている構成とすることができる。
また、上記半導体装置においては、上記中継パッドは上記単結晶薄膜デバイスのゲート電極と同一層に形成されている構成とすることができる。
また、上記半導体装置においては、上記中継パッドは上記単結晶薄膜デバイスの半導体層と同一層に形成されている構成とすることができる。
また、本発明の半導体の製造方法は、上記の課題を解決するために、絶縁基板上に、単結晶Ｓｉからなる活性層を備えた単結晶薄膜デバイスと非単結晶Ｓｉからなる活性層を備えた非単結晶Ｓｉ薄膜デバイスとを備えている半導体装置の製造方法において、上記単結晶薄膜デバイスの少なくとも一部を形成する第１の工程と、上記単結晶薄膜デバイスの少なくとも一部が形成され、所定の濃度とエネルギーで水素イオンもしくは所定の濃度とエネルギーで水素イオンとＨｅ等の希ガスイオンを打ち込んだ単結晶半導体単結晶Ｓｉの表面を平坦化および活性化し、これをガラスなどの絶縁基板に接合し熱処理することにより前記イオン注入部から劈開分離し、転写する第２の工程と、第２の工程の前、あるいは第２の工程の後において、絶縁基板上に非単結晶デバイスを形成する第３の工程と、絶縁層にコンタクトホールを形成し、該コンタクトホールを介して接続用配線を形成する第４の工程とを有すると共に、さらに、第１の工程では、上記単結晶薄膜デバイスの絶縁層中の所定箇所に中継パッドを形成する第５の工程と、中継パッドからコンタクトホールを介して上記単結晶薄膜デバイスの単結晶層の所定箇所に接続された金属またはこれに準ずる配線と接続され、かつ前記中継パッドに非単結晶Ｓｉ薄膜デバイスの金属配線を接続する第６の工程とを含み、第４の工程は、中継パッドにコンタクトホールを介して非単結晶Ｓｉ薄膜デバイスの金属配線を接続する第２の接続配線の形成を含むことを特徴としている。
また、上記半導体装置の製造方法では、上記第５の工程は、単結晶薄膜デバイスのゲート電極の形成と同一工程で行われる、あるいは、単結晶薄膜デバイスの半導体層の形成と同一工程で行われる構成とすることができる。
本発明の半導体装置は、以上のように、上記単結晶薄膜デバイスの形成領域では、該単結晶薄膜デバイスの絶縁層中の所定箇所に中継パッドが形成されており、さらに中継パッドからコンタクトホールを介して単結晶薄膜デバイスの単結晶層の所定箇所に接続された金属またはこれに準ずる配線と接続されている構成である。さらに、前記中継パッドに非単結晶Ｓｉ薄膜デバイスの金属配線が接続されていてもよい。
上記半導体装置では、単結晶薄膜デバイスの形成領域において、絶縁基板上に形成されている多結晶Ｓｉ等の活性層を有する非単結晶Ｓｉデバイスの金属配線と前記単結晶薄膜デバイスとを接続するために、該形成領域の全ての絶縁層を貫通するコンタクトホールを形成し、該コンタクトホールに接続配線を設けるといった要求が生じる。
この要求に対し、上記の構成によれば、転写デバイスの形成領域の全ての絶縁層を貫通するコンタクトホールを形成するにあたって、該コンタクトホールを絶縁層中に設けられた中継パッドの上下で２段階に形成することができる。それゆえ、コンタクトホールの径は、全ての絶縁層を貫通するコンタクトホールを１回で形成する場合に比べて小さくなり、コンタクトホールのアスペクト比が抑制できるため、回路の高密度化において有利となる。また、コンタクトホールが浅くなることにより、コンタクトホール内の接続配線での断線等の不具合も低減できるといった効果を奏する。
また、上記半導体装置においては、上記中継パッドは単結晶薄膜デバイスのゲート電極と同一層に形成されている。それゆえ、導電層の成膜および導電層のパターニングによる単結晶薄膜デバイスのゲート電極の形成の際に、同時に中継パッドを形成することができ、中継パッドの形成に係る工程の増加を招くことなく中継パッドを形成できるといった効果を奏する。
また、上記半導体装置においては、上記中継パッドは単結晶薄膜デバイスの半導体層と同一層に形成されている。それゆえ、Ｓｉ層への不純物のドープによる単結晶薄膜デバイスの半導体層の形成の際に、同時に中継パッドの形成領域へもドープを行うことで、上記半導体層と同時に中継パッドを形成することができ、中継パッドの形成に係る工程の増加を招くことなく中継パッドを形成できるといった効果を奏する。
また、本発明の半導体の製造方法は、以上のように、上記単結晶薄膜デバイスの少なくとも一部を形成する第１の工程と、上記単結晶薄膜デバイスの少なくとも一部が形成され、所定の濃度とエネルギーで水素イオンもしくは所定の濃度とエネルギーで水素イオンとＨｅ等の希ガスイオンを打ち込んだ単結晶半導体単結晶Ｓｉの表面を平坦化および活性化し、これをガラスなどの絶縁基板に接合し熱処理することにより前記イオン注入部から劈開分離し、転写する第２の工程と、第２の工程の前もしくは後に、絶縁基板上に非単結晶デバイスを形成する第３の工程と、絶縁層にコンタクトホールを形成し、該コンタクトホールを介して接続用配線を形成する第４の工程とを有すると共に、さらに、第１の工程では、上記単結晶薄膜デバイスの絶縁層中の所定箇所に中継パッドを形成する第５の工程と、中継パッドからコンタクトホールを介して上記単結晶薄膜デバイスの単結晶層の所定箇所に接続された金属またはこれに準ずる配線と接続され、かつ前記中継パッドに非単結晶Ｓｉ薄膜デバイスの金属配線を接続する第６の工程とを含み、第４の工程は、中継パッドにコンタクトホールを介して非単結晶Ｓｉ薄膜デバイスの金属配線を接続する第２の接続配線の形成を含む構成である。
それゆえ、上記構成の半導体装置を形成することができ、回路の高密度化において有利となると共に、コンタクトホール内の接続配線での断線等の不具合も低減できる半導体装置を製造できるといった効果を奏する。
また、上記半導体装置の製造方法では、上記第５の工程は、単結晶薄膜デバイスのゲート電極の形成と同一工程で行われる、あるいは、単結晶薄膜デバイスの半導体層の形成と同一工程で行われる。それゆえ、中継パッドの形成に係る工程の増加を招来することなく、中継パッドを形成することができるといった効果を奏する。
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
なお、本実施の形態で説明する薄膜半導体装置は、ＭＯＳ型の非単結晶Ｓｉ薄膜トランジスタとＭＯＳ型の単結晶Ｓｉ薄膜トランジスタとを絶縁基板上の異なる領域に形成した高性能・高機能化に適した半導体装置であって、ＴＦＴによるアクティブマトリクス基板に形成される。
このＭＯＳ型の薄膜トランジスタは、活性半導体層、ゲート電極、ゲート絶縁膜、ゲート両側に形成された高濃度不純物ドープ部（ソース・ドレイン電極）からなり、ゲート電極により、ゲート下の半導体層のキャリア濃度が変調され、ソース−ドレイン間を流れる電流が制御される一般的なトランジスタである。
ＭＯＳ型トランジスタの特性としては、ＣＭＯＳ（Complementary MOS）構造にすると、消費電力が少なく、電源電圧に応じて出力をフルに振ることができることから、低消費電力型のロジックに適している。
本実施の形態の半導体装置１は、図１に示すように、絶縁基板２上に、ＳｉＯ２（酸化Ｓｉ）膜（酸化膜）３を形成し、さらにＳｉＯ２膜３上に、転写デバイスである単結晶Ｓｉ薄膜トランジスタ１１および成膜デバイスである多結晶Ｓｉ薄膜トランジスタ２１を備えた構成である。
絶縁基板２は、高歪点ガラスであるコーニング社のｃｏｄｅ１７３７（アルカリ土類−アルミノ硼珪酸ガラス）が用いられている。
ＳｉＯ２膜３は、絶縁基板２の表面全体に、膜厚約５０ｎｍで形成されている。
単結晶Ｓｉ薄膜トランジスタ１１は、ゲート電極１２、平坦化層１３、ＳｉＯ２膜からなるゲート絶縁膜１４、該単結晶Ｓｉ薄膜トランジスタ１１の半導体層１５ａを含む単結晶Ｓｉ薄膜１５を備えている。
また、この単結晶Ｓｉ薄膜トランジスタ１１は、絶縁基板２に接合される前に単結晶Ｓｉ基板上で該単結晶Ｓｉ薄膜トランジスタ１１の構造の少なくとも一部が形成され、ゲート電極１２となる部分は、ゲート絶縁膜１４、単結晶Ｓｉ薄膜１５を含んだ状態で、絶縁基板２上に接合される。よって、単結晶Ｓｉ基板上でゲート電極形成やソース・ドレインの不純物イオン注入を行う方が、絶縁基板２上に形成した単結晶Ｓｉ薄膜を形成後、薄膜トランジスタを形成するよりも、単結晶Ｓｉ薄膜への微細加工あるいは活性化を容易に行うことができる。また、上記単結晶Ｓｉ基板は、所定の濃度とエネルギーで水素イオンもしくは所定の濃度とエネルギーで水素イオンとＨｅ等の希ガスイオンを打ち込み、これをガラスなどの絶縁基板に接合し熱処理することにより前記イオン注入部から劈開分離し、単結晶Ｓｉ薄膜トランジスタ１１を絶縁基板２上に転写する。
多結晶Ｓｉ薄膜トランジスタ２１は、ＳｉＯ２膜からなる層間絶縁膜４上に、該多結晶Ｓｉ薄膜トランジスタ２１の半導体層となる多結晶Ｓｉ薄膜２２、ＳｉＯ２膜からなるゲート絶縁膜２３、ゲート電極２４を備えている。また、ゲート電極２４の上には、さらに層間平坦化絶縁膜５が形成される。層間絶縁膜４、ゲート絶縁膜２３、層間平坦化絶縁膜５は、単結晶Ｓｉ薄膜トランジスタ１１の上にも形成される。
ゲート電極２４は、多結晶ＳｉとＷシリサイドとから形成されているが、多結晶Ｓｉ、他のシリサイドあるいはポリサイド等から形成されていてもよい。
本実施の形態の半導体装置１では、以上のように、１枚の絶縁基板２上に、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１１とＭＯＳ型の多結晶Ｓｉ薄膜トランジスタ２１とを共存させることで、特性が異なる複数の回路を集積化した高性能・高機能な半導体装置を得ることができる。また、１枚の絶縁基板２上に、全て単結晶Ｓｉ薄膜からなるトランジスタを形成するよりも、安価に高性能・高機能な半導体装置を得ることができる。
さらに、本実施の形態の半導体装置１には、多結晶Ｓｉ薄膜トランジスタ２１と単結晶Ｓｉ薄膜トランジスタ１１との間にＳｉＯ２膜からなる層間絶縁膜４が形成されている。これにより、単結晶Ｓｉ薄膜１５が汚染されることを防止できる。
例えば、本発明の半導体装置１を含む液晶表示装置のアクティブマトリクス基板の場合には、さらに、液晶表示用に、ＳｉＮｘ（窒化Ｓｉ）、樹脂平坦化膜、ビアホール、透明電極が形成される。そして、多結晶Ｓｉ薄膜２２の領域には、ドライバおよび表示部用のＴＦＴが形成され、より高性能が要求されるデバイスに適応可能な単結晶Ｓｉ薄膜１５の領域には、タイミングコントローラが形成される。なお、ドライバ部は、単結晶Ｓｉであってもよく、コストと性能とを考慮して決定されればよい。
このように、単結晶Ｓｉ薄膜１５、多結晶Ｓｉ薄膜２２からなる薄膜トランジスタのそれぞれの特性に応じて、各薄膜トランジスタの機能・用途を決定することで、高性能・高機能な薄膜トランジスタを得ることができる。
なお、従来の多結晶Ｓｉ薄膜の領域に形成したＮチャネルＴＦＴは、約１００ｃｍ２／Ｖ・ｓｅｃの移動度であったのに対し、本実施の形態の半導体装置を形成した液晶表示用アクティブマトリクス基板においては、単結晶Ｓｉ薄膜１５の領域に形成したＮチャネルＴＦＴが約５５０ｃｍ２／Ｖ・ｓｅｃの移動度であった。このように、本実施の形態の半導体装置１の構成によれば、従来に比べて高速動作が可能なＴＦＴを得ることができる。
また、この液晶表示用のアクティブマトリクス基板において、ドライバはもとより多結晶Ｓｉ薄膜２２の領域に形成されているデバイスが７〜８Ｖの信号と電源電圧を要するのに対し、単結晶Ｓｉ薄膜１５の領域に形成されているデバイスであるタイミングコントローラは２．７Ｖにて安定に動作した。
また、半導体装置１においては、集積回路が多結晶Ｓｉ薄膜２２の領域と単結晶Ｓｉ薄膜１５の領域とに形成されることにより、必要とする構成および特性に合わせて画素アレイを含む集積回路を適した領域に形成することができる。そして、それぞれの領域に形成された集積回路において、動作速度や動作電源電圧等が異なる性能の集積回路を作ることができる。例えば、ゲート長、ゲート絶縁膜の膜厚、電源電圧、ロジックレベルのうち少なくとも１つが領域毎に異なる設計とすることができる。
これにより、領域ごとに異なる特性を有するデバイスを形成でき、より多様な機能を備えた半導体装置を得ることができる。
さらに、半導体装置１においては、集積回路が多結晶Ｓｉ薄膜２２の領域と単結晶Ｓｉ薄膜１５の領域とに形成されるため、それぞれの領域に形成された集積回路は、領域毎に異なる加工ルールを適用することができる。例えば、短チャネル長の場合、単結晶Ｓｉ薄膜領域には結晶粒界がないため、ＴＦＴ特性のバラツキが殆ど増加しないのに対し、多結晶Ｓｉ薄膜領域では、結晶粒界の影響でバラツキが急速に増加するため、加工ルールを各々の部分で変える必要があるからである。よって、加工ルールに合わせて集積回路を適した領域に形成することができる。
また、本実施の形態の半導体装置１では、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１１において、その金属配線パターンは、ゲートパターンよりも緩いデザインルールによって形成することが可能である。
これにより、ＭＯＳ型の単結晶Ｓｉ薄膜トランジスタ１１を形成した半導体装置のメタル配線もしくはメタル配線の一部を大型基板上のメタル配線と同時に処理することができ、コストを抑え、かつ処理能力を向上させることができる。さらに、外部配線や他の回路ブロックやＴＦＴアレイに対する接続が容易になり、外部装置等に対する接続不良による製品歩留りを低減できる。
なお、半導体装置１上に形成される単結晶Ｓｉ薄膜１５のサイズは、ＬＳＩ製造装置のウエハサイズによって決まることになる。しかし、単結晶Ｓｉ薄膜１５を必要とする高速性、消費電力、高速のロジック、タイミングジェネレータ、バラツキが問われる高速のＤＡＣ（電流バッファ）、あるいはプロセッサ等を形成するためには、一般的なＬＳＩ製造装置のウエハサイズで十分である。
また、本実施の形態に係る半導体装置１において、単結晶Ｓｉ薄膜トランジスタ１１へ供給される信号は、多結晶Ｓｉ薄膜トランジスタ１１のための金属配線により接続されている。このため、単結晶Ｓｉ薄膜トランジスタ１１の形成領域では、図１に示すように、平坦化層１３においてコンタクトホールが形成されており、該コンタクトホールを介した接続配線３１によって単結晶Ｓｉ薄膜トランジスタ１１のソース・ドレインと絶縁基板２上の多結晶Ｓｉ薄膜トランジスタ１１のための金属配線とが接続されている。
また、多結晶Ｓｉ薄膜トランジスタ２１の形成領域では、該多結晶Ｓｉ薄膜トランジスタ２１のソース・ドレイン領域に対応する層間絶縁膜４、ゲート絶縁膜２３、および層間平坦化絶縁膜５を貫通するコンタクトホールが形成されており、該コンタクトホールに接続配線３２が形成されている。多結晶Ｓｉ薄膜トランジスタ２１は、この接続配線３２を介して外部から信号を供給される。
さらに、単結晶Ｓｉ薄膜トランジスタ１１の形成領域では、絶縁基板２上に形成されている多結晶Ｓｉ薄膜トランジスタ１１のための金属配線と前記単結晶薄膜デバイスとを接続するために、該領域の全ての絶縁層を貫通するコンタクトホールを形成し、該コンタクトホールに接続配線を設けるといった要求が生じる。
しかしながら、単結晶Ｓｉ薄膜トランジスタ１１の形成領域の全ての絶縁層を貫通するコンタクトホールを１回のエッチングで形成しようとすると、コンタクトホールの穴径が大きくなりすぎて高密度化に不利となることは従来技術において説明したとおりである。
このため、本実施の形態に係る半導体装置１では、単結晶Ｓｉ薄膜トランジスタ１１のゲート電極１２と同一層に中継パッド３３を形成しており、該中継パッドの上下でコンタクトホールを形成し、接続配線３４・３５を設けている。これにより、各接続配線３４・３５に対応するコンタクトホールの深さは、全ての絶縁層を貫通する１つのコンタクトホールを設ける場合に比べて浅くなり、その穴径も小さくできる。これにより、コンタクトホールのアスペクト比を抑えることができ、回路の高密度化を図りやすくなる。また、コンタクトホールが浅くなることにより、コンタクトホール内の接続配線での断線等の不具合も低減できる。
ここで、半導体装置１の製造方法について説明すれば以下のとおりである。
本実施の形態の半導体装置１の製造方法では、薄膜化すれば単結晶Ｓｉ薄膜トランジスタ１１となる部分を別途作り込んだ単結晶Ｓｉ基板１０を形成し、この単結晶Ｓｉ薄膜トランジスタ１１を単結晶Ｓｉ基板１０から絶縁基板２上に転写している。
先ずは、単結晶Ｓｉ薄膜トランジスタ１１を作り込んだ単結晶Ｓｉ基板１０の製造方法について、図２（ａ）〜図２（ｅ）を参照して説明する。
最初に、図２（ａ）に示すように、通常の洗浄法（RCA洗浄など）により洗浄された単結晶シリコンウエハ４１に対し、ゲート絶縁膜１４を熱酸化法により形成する。このとき、ゲート絶縁膜１４の厚さは３〜５０ｎｍとする。酸化法としては、パイロ酸化法あるいは、ＨＣｌ酸化法などが使用できる。
また、トランジスタを形成する領域以外には素子分離のための酸化膜を成長させ、トランジスタを形成する領域にはウエルと同様の閾値電圧制御のためのチャネル注入を行う。
次に、図２（ｂ）に示すように、例えばドープされたポリシリコン膜からなるゲート電極層をゲート絶縁膜１４上にＣＶＤ法などにより成膜（厚さ２００〜３００ｎｍ程度）し、成膜したゲート電極層を通常のフォトリソプロセスによりパターニングすることによってゲート電極１２を形成する。ゲート電極１２の線幅は、ＩＣ・ＬＳＩプロセスラインにおいて行うため、線幅０．５μｍ程度は容易に達成できる。ゲート電極層の成膜は、ｉ型ポリシリコンをＣＶＤ法により成膜して、その後ｎ＋拡散などで低抵抗化してもよい。
また、本実施の形態では、成膜したゲート電極層のパターニングによって、ゲート電極１２だけでなく、予め設計された箇所に中継パッド３３も同時に形成する。
ゲート電極１２および中継パッド３３をパターニングした後、図２（ｃ）に示すように、単結晶Ｓｉ薄膜トランジスタ１１のソース・ドレイン部となる箇所に自己整合的にリンや、ホウ素を注入し、１０００℃程度の熱処理により活性化させる。場合によっては、ＬＤＤ（Lightly Doped Drain）などを形成する。
ゲート長が０．５ミクロン程度以下の微細トランジスタでは、中濃度（１Ｅ１２／ｃｍ〜２程度）のＰイオン（ＮＭＯＳの場合）、あるいはＢイオン（ＰＭＯＳの場合）を注入し、ゲート電極端にサイドウォールを酸化膜で形成し、高濃度（１Ｅ１５／ｃｍ〜２程度）のＡｓイオン（ＮＭＯＳの場合）、あるいはＢＦ２イオン（ＰＭＯＳの場合）の注入により浅く広がりの小さい不純物注入を行いＬＤＤ構造とする。さらに必要に応じてＨＡＬＯ注入を行う。
その後、図２（ｄ）に示すように、層間絶縁膜（平坦化層）１３を３００ｎｍ程度形成した後、該層間絶縁膜１３にコンタクトホールを形成し、接続配線３１・３４を形成する。更に、ＳｉＯ２から成る約３００ｎｍの層間絶縁膜１４を形成し、接続配線３１・３４が形成された後の層間絶縁膜１４はＣＭＰ法により平坦化される。
さらに、図２（ｅ）に示すように、水素イオン注入を行い、水素イオン注入部１６を形成する。水素イオン注入は、加速電圧１００ないし１５０ｋｅＶ程度、ドーズ量約５×１０１６／ｃｍ２程度で行う。この水素イオンの注入は層間絶縁膜１３あるいは１４の形成前の方がＳｉ膜厚均一性の観点から有利であり、層間絶縁膜１３あるいは１４の形成前であってもよい。また、水素イオンでなく水素イオンとＨｅなどの希ガスイオンを打ち込んでもよく、これによって水素起因のアクセプタの活性度低下等の軽減効果がある。これらの転写デバイス搭載シリコンウエハは、単結晶Ｓｉ薄膜トランジスタ１１を絶縁基板２に転写するため、所望のサイズに切り出されて単結晶Ｓｉ基板１０とされる（切り出し工程については図示省略）。
次に、半導体装置１の製造方法について、図３（ａ）〜図３（ｄ）を参照して説明する。尚、図３（ａ）〜図３（ｄ）では、図面を簡略化するため、中継パッド３３、接続配線３１・３４の図示を省略している。
先ず、図３（ａ）に示すように、絶縁基板２の表面全体にＴＥＯＳとＯ２との混合ガスを用いて、プラズマＣＶＤによって、膜厚約１００ｎｍのＳｉＯ２膜３を堆積する。ＳｉＯ２膜３の形成により、ガラス基板などからなる絶縁基板２は、表面の濡れ性が確保される。
次に、図３（ｂ）に示すように、絶縁基板２および切断した単結晶Ｓｉ基板１０の両基板をＳＣ−１洗浄し活性化した後、単結晶Ｓｉ基板１０の水素イオン注入部１６側を所定の位置にアライメントし、室温で密着させて接合する。この時、表示用液晶パネル１０に設けられた接続配線３１・３４は、単結晶Ｓｉ薄膜トランジスタ１１の金属配線と接続される。
ここで、光透過性非晶質基板(酸化珪素膜のコーティング膜付)である絶縁基板２と、転写デバイス基板(表面を酸化処理済み)である単結晶Ｓｉ基板１０とを接着剤なしで接合させるには、これら基板の表面状態の清浄度や、活性度が極めて重要である。したがって、これらの基板は、接合前にＳＣ１液と呼ばれる液体で接合前に洗浄・乾燥されるものである。
ＳＣ１液とは、市販のアンモニア水（ＮＨ４ＯＨ：３０％）と、過酸化水素水（Ｈ２Ｏ２：３０％）と純水（Ｈ２Ｏ）とを混合して作製する。一例としては、上記薬液を、５：１２：６０の割合で混合したものが用いられる。ＳＣ１液の液温は室温でよい。洗浄は、上記ＳＣ１液に基板を５分間浸すことで行われる。アンモニア水は、酸化珪素表面をスライトエッチするため、上記基板をＳＣ１液に長時間浸すことは好ましくない（ウルトラクリーンULSI技術 大見忠弘著、培風館 p.172）。その後、上記基板を純水(比抵抗値１０ＭΩｃｍ以上)で流水のもとに１０分間洗浄し、スピンドライヤーなどで迅速に乾燥させる。これらの洗浄・乾燥後の絶縁基板２と単結晶Ｓｉ基板１０とは、互いに接触させ僅かな力で押してやることにより自発的に接着する。
単結晶Ｓｉ基板１０と絶縁基板２との接着剤なしでの接合は、van der Waals力による寄与、電気双極子による寄与、水素結合による寄与によって実現する。この接着は、貼り合せる基板表面の上記３つの寄与のバランスが似通っているもの同士が接着しやすくなる。
また、単結晶Ｓｉ基板１０と絶縁基板２との貼り合わせ時におけるアライメントは、図４に示すように、絶縁基板２を通して、絶縁基板２側から可視光で単結晶Ｓｉ基板１０上の位置合わせマーク９４と絶縁基板２側の位置合わせマーク９３とを検出して行う。図４に示す例では、落射照明で顕微鏡にセットした位置合わせ用ＣＣＤカメラ９０を用いて、位置合わせステージ９１上の単結晶Ｓｉ基板１０上の位置合わせマーク９４を検知し、最終的にこれを電気信号に変換して処理している。
従来の赤外線を照射してＳｉ基板を通して位置合わせを行っていた方式では、ＩＣ等が可視光やＵＶ光に対して不透明で、吸着防止のため鏡面でない光を散乱する表面を持つＳｉウエハ越しにアライメントマークを検知し、アライメントを行っていたため、精度が悪くなるという問題を有していた。
そこで、本実施の形態の半導体装置では、例えば、より短波長の可視光やＵＶ光に対して透明で、かつ表面が光を散乱しないガラス越しに位置合わせマーク９３・９４を検出するため、従来の方式と比較して、高精度な位置合わせを行うことが可能になる。
単結晶Ｓｉ基板１０と絶縁基板２との貼り合わせ後は、水素イオン注入部１６の温度を単結晶Ｓｉ基板１０から水素が離脱する温度以上（４５０℃〜６００℃、３０分の電気炉によるアニールまたはランプアニール）まで昇温する。これにより、図３（ｃ）に示すように、単結晶Ｓｉ基板１０の不要部分４１ａを、水素イオン注入部１６を境に劈開剥離することができる。
また、このとき熱処理により、Van der Waals力や水素結合で接合されていた単結晶Ｓｉ基板１０と絶縁基板２との界面でSi-OH + -Si-OH → Si-O-Si + H２Oの反応が生じ、これらの基板の接合を原子同士の強固な結合に変化させることができる。
ここで、単結晶Ｓｉ薄膜トランジスタ１１は、絶縁基板２に対して、無機系の絶縁膜３を介して接合される。よって、従来の接着剤を用いて接合する場合と比較して、単結晶Ｓｉ薄膜１５が汚染されることを確実に防止できる。
続いて、剥離されて絶縁基板２上に残った単結晶Ｓｉ薄膜１５の不要部分をエッチング除去し、単結晶Ｓｉを島状に加工した後、表面の損傷層を、等方性プラズマエッチングまたはウエットエッチング、ここでは、バッファフッ酸によるウエットエッチングにて約１０ｎｍライトエッチすることにより除去する。これにより、絶縁基板２上に膜厚約５０ｎｍの単結晶Ｓｉ薄膜１５によるＭＯＳＴＦＴの一部が形成される。
その後、図３（ｄ）に示すように、絶縁基板２の全面にＳｉＨ４とＮ２Ｏとの混合ガスを用いたプラズマＣＶＤによって、膜厚約２００ｎｍの第２の層間絶縁膜４を堆積する。さらに、その全面にＳｉＨ４ガスを用いてプラズマＣＶＤにより、膜厚約５０ｎｍの非晶質Ｓｉ膜６を堆積する。
次に、図３（ｅ）に示すように、非晶質Ｓｉ膜６にエキシマレーザを照射して、加熱、結晶化し、多結晶Ｓｉ層を成長させて多結晶Ｓｉ薄膜６’を形成する。尚、上記エキシマレーザの照射は、転写された単結晶Ｓｉ薄膜トランジスタ１１の領域を避けて行うことが望ましい。
次に、図３（ｆ）に示すように、デバイスの活性領域となる部分を残すために、不要な多結晶Ｓｉ膜６’をエッチングにより除去し、多結晶Ｓｉ膜６’の島状のパターンを得る。このパターン化された多結晶Ｓｉ膜６’が多結晶Ｓｉ薄膜トランジスタ２１の半導体層、すなわち多結晶Ｓｉ膜２２となる。
さらに、ＴＥＯＳと酸素との混合ガスを用いて、プラズマＣＶＤにより膜厚約３５０ｎｍのＳｉＯ２膜を堆積し、これを異方性エッチングであるＲＩＥにて約４００ｎｍエッチバックする。その後、多結晶Ｓｉ薄膜トランジスタ２１のゲート絶縁膜としてＳｉＨ４とＮ２Ｏとの混合ガスを用いたプラズマＣＶＤにより、膜厚約６０ｎｍのＳｉＯ２膜２３を形成する。このとき、上記単結晶Ｓｉ薄膜１５のパターンおよび多結晶Ｓｉ薄膜２２のパターンの端部にサイドウォールが形成される。ＳｉＯ２膜２３は、多結晶Ｓｉ薄膜トランジスタ２１のゲート酸化膜となる。さらに、ＳｉＯ２膜２３上に多結晶Ｓｉ薄膜トランジスタ２１のゲート電極２４が形成される。
次に、図３（ｇ）に示すように、ＴＥＯＳとＯ２（酸素）の混合ガスを用いＰ−ＣＶＤにより、層間平坦化絶縁膜として、膜厚約３５０ｎｍのＳｉＯ２膜５を堆積する。
そして、図３（ｈ）に示すように、コンタクトホールを開口し、成膜デバイスである多結晶Ｓｉ薄膜トランジスタ２１の形成領域では、層間絶縁膜４と層間平坦化絶縁膜５とを貫通するコンタクトホールを形成し、図３（ｉ）に示すように、該コンタクトホールに接続配線３２を例えばＡｌＳｉにより形成する。
また、図３（ｈ），図３（ｉ）での図示は省略しているが、転写デバイスである単結晶Ｓｉ薄膜トランジスタ１１の形成領域でも、図１に示す接続配線３５が接続配線３２と同一の工程にて形成される。以上の工程により，本実施の形態に係る半導体装置１が完成する。
なお、本発明に半導体装置は、本実施の形態で示した構成に限定されるものではなく、例えば以下のような変形例も考えられる。
上記半導体装置１では、中継パッド３３は単結晶Ｓｉ薄膜トランジスタ１１のゲート電極１２と同一層で形成したが、単結晶Ｓｉ薄膜トランジスタ１１の半導体層１５ａと同一層に中継パッド部を設けてもよい。この場合、単結晶Ｓｉ薄膜１５の膜内において、中継パッド部の形成箇所にもリンまたはホウ素をドープして中継パッド部を形成すればよい。
また、上記半導体装置１では、転写デバイスを単結晶Ｓｉ薄膜トランジスタ、成膜デバイスを多結晶Ｓｉ薄膜トランジスタとしているが、本発明では転写デバイスおよび成膜デバイスの種類は限定されるものではない。
さらに、転写デバイスおよび成膜デバイスのトランジスタの構造も、ゲートボトム構造のＭＯＳ型薄膜トランジスタ、ゲートトップ構造のＭＯＳ型薄膜トランジスタ、あるいはバイポーラ型トランジスタの何れであってもよく、特に限定されない。
また、上記の製造方法においては、図３（ｃ）および図３（ｄ）で示されるように、単結晶Ｓｉ基板１０の不要部分４１ａの剥離の後に、層間絶縁膜４および非晶質Ｓｉ膜６を堆積するとしたが、本発明はこれに限られない。例えば、単結晶Ｓｉ基板１０と絶縁基板２とを接合させて、水素イオン注入面１６で単結晶Ｓｉ基板１０の不要部分４１を剥離する前に、絶縁基板２の全面に層間絶縁膜４および非晶質Ｓｉ膜６を堆積させてもよい。
また、上記の製造方法においては、成膜デバイスを絶縁基板上で形成する工程は絶縁基板上への転写デバイスの転写後となっているが、絶縁基板上に成膜デバイスを形成するのは絶縁基板上への転写デバイスの転写前であっても良い。この場合は、転写デバイスの半導体層が非晶質Ｓｉ膜である状態で、所定の領域の非晶質Ｓｉ膜をエッチング除去し、そこに単結晶Ｓｉデバイス構造を作り込んだＳｉ基板を接合すればよい。
特性の異なる２種類の半導体デバイスを同一基板上に形成することができ、それぞれの長所を生かした用い方をすることによって、表示装置をはじめとするさまざまな用途に適用できる。特に、ＴＦＴで駆動するアクティブマトリクス駆動液晶表示装置等において、同一基板上に周辺駆動回路やコントロール回路を一体集積化した液晶表示装置の回路性能改善に利用することができる。
本発明の一実施形態を示すものであり、半導体装置の概略構成を示す断面図である。 図２（ａ）〜図２（ｅ）は、単結晶Ｓｉ薄膜トランジスタとなる部分を別途作り込んだ単結晶Ｓｉ基板の製造方法を示す断面図である。 図３（ａ）〜図３（ｉ）は、図１に示す半導体装置の製造方法を示す断面図である。 本発明の半導体装置の製造方法における、室温において単結晶Ｓｉとガラス基板との位置合わせを行う際の概念図である。
符号の説明
１ 半導体装置
２ 絶縁基板
４ 層間絶縁膜（絶縁層）
５ 層間平坦化絶縁膜（絶縁層）
１０ 単結晶Ｓｉ基板（転写用基板）
１１ 単結晶Ｓｉ薄膜トランジスタ（転写デバイス）
１２ ゲート電極
１３ 平坦化層（絶縁層）
１４ ゲート絶縁膜（絶縁層）
１５ａ 半導体層
２１ 多結晶Ｓｉ薄膜トランジスタ（成膜デバイス）
２３ ゲート絶縁膜（絶縁層）
３３ 中継パッド
３４ 接続配線（第１の接続配線）
３５ 接続配線（第２の接続配線）

Claims (7)

  1. 絶縁基板上に、単結晶Ｓｉからなる活性層を備えた単結晶薄膜デバイスと非単結晶Ｓｉからなる活性層を備えた非単結晶Ｓｉ薄膜デバイスとを備えている半導体装置において、
    上記単結晶薄膜デバイスの形成領域では、該単結晶薄膜デバイスの絶縁層中の所定箇所に中継パッドが形成されており、さらに中継パッドからコンタクトホールを介して単結晶薄膜デバイスの単結晶層の所定箇所に接続された金属またはこれに準ずる配線と接続されていることを特徴とする薄膜半導体装置。
  2. 前記中継パッドに非単結晶Ｓｉ薄膜デバイスの金属配線が接続されていることを特徴とする請求項１に記載の薄膜半導体装置。
  3. 上記中継パッドは上記単結晶薄膜デバイスのゲート電極と同一層に形成されていることを特徴とする請求項１に記載の薄膜半導体装置。
  4. 上記中継パッドは上記単結晶薄膜デバイスの活性層と同一層に形成されていることを特徴とする請求項１に記載の薄膜半導体装置。
  5. 絶縁基板上に、単結晶Ｓｉからなる活性層を備えた単結晶薄膜デバイスと非単結晶Ｓｉからなる活性層を備えた非単結晶Ｓｉ薄膜デバイスとを備えている薄膜半導体装置の製造方法において、
    上記単結晶薄膜デバイスの少なくとも一部を形成する第１の工程と、
    上記単結晶薄膜デバイスの少なくとも一部が形成され、所定の濃度とエネルギーで水素イオンもしくは所定の濃度とエネルギーで水素イオンとＨｅ等の希ガスイオンを打ち込んだ単結晶半導体単結晶Ｓｉの表面を平坦化および活性化し、これをガラスなどの絶縁基板に接合し熱処理することにより前記イオン注入部から劈開分離し、転写する第２の工程と、
    第２の工程の前、あるいは第２の工程の後において、絶縁基板上に非単結晶デバイスを形成する第３の工程と、
    絶縁層にコンタクトホールを形成し、該コンタクトホールを介して接続用配線を形成する第４の工程とを有すると共に、
    さらに、第１の工程では、
    上記単結晶薄膜デバイスの絶縁層中の所定箇所に中継パッドを形成する第５の工程と、
    中継パッドからコンタクトホールを介して上記単結晶薄膜デバイスの単結晶層の所定箇所に接続された金属またはこれに準ずる配線と接続され、かつ前記中継パッドに非単結晶Ｓｉ薄膜デバイスの金属配線を接続する第６の工程とを含み、
    第４の工程は、中継パッドにコンタクトホールを介して非単結晶Ｓｉ薄膜デバイスの金属配線を接続する第２の接続配線の形成を含むものであることを特徴とする薄膜半導体装置の製造方法。
  6. 上記第５の工程は、上記単結晶薄膜デバイスのゲート電極の形成と同一工程で行われるものであることを特徴とする請求項５に記載の薄膜半導体装置の製造方法。
  7. 上記第５の工程は、上記単結晶薄膜デバイスの半導体層の形成と同一工程で行われるものであることを特徴とする請求項５に記載の薄膜半導体装置の製造方法。
JP2003325781A 2003-09-18 2003-09-18 薄膜半導体装置および薄膜半導体装置の製造方法 Expired - Fee Related JP4651924B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003325781A JP4651924B2 (ja) 2003-09-18 2003-09-18 薄膜半導体装置および薄膜半導体装置の製造方法
US10/940,735 US7488980B2 (en) 2003-09-18 2004-09-15 Thin film semiconductor device and fabrication method therefor
EP04255637A EP1517363A3 (en) 2003-09-18 2004-09-16 Thin film semiconductor device and fabrication method therefor
KR1020040074700A KR100737337B1 (ko) 2003-09-18 2004-09-17 박막 반도체 장치 및 박막 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003325781A JP4651924B2 (ja) 2003-09-18 2003-09-18 薄膜半導体装置および薄膜半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005093757A true JP2005093757A (ja) 2005-04-07
JP4651924B2 JP4651924B2 (ja) 2011-03-16

Family

ID=34191340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003325781A Expired - Fee Related JP4651924B2 (ja) 2003-09-18 2003-09-18 薄膜半導体装置および薄膜半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7488980B2 (ja)
EP (1) EP1517363A3 (ja)
JP (1) JP4651924B2 (ja)
KR (1) KR100737337B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102248A1 (ja) * 2006-03-08 2007-09-13 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
WO2009013849A1 (ja) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP2009020497A (ja) * 2007-06-14 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2009533845A (ja) * 2006-04-07 2009-09-17 バルサチリス・エルエルシー 結晶ドナーからへき開されたドニー層を使用して厚膜および薄膜デバイスを製造するシステムおよび方法
WO2009113427A1 (ja) * 2008-03-12 2009-09-17 シャープ株式会社 半導体装置、その製造方法及び表示装置
WO2009144870A1 (ja) * 2008-05-28 2009-12-03 シャープ株式会社 半導体装置及びその製造方法

Families Citing this family (198)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200739710A (en) * 2006-04-11 2007-10-16 Dainippon Screen Mfg Substrate processing method and substrate processing apparatus
WO2009084149A1 (ja) * 2007-12-28 2009-07-09 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JP5478199B2 (ja) * 2008-11-13 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8395191B2 (en) * 2009-10-12 2013-03-12 Monolithic 3D Inc. Semiconductor device and structure
US20110031997A1 (en) * 2009-04-14 2011-02-10 NuPGA Corporation Method for fabrication of a semiconductor device and structure
US9711407B2 (en) * 2009-04-14 2017-07-18 Monolithic 3D Inc. Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer
US9509313B2 (en) 2009-04-14 2016-11-29 Monolithic 3D Inc. 3D semiconductor device
US8754533B2 (en) * 2009-04-14 2014-06-17 Monolithic 3D Inc. Monolithic three-dimensional semiconductor device and structure
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US8384426B2 (en) 2009-04-14 2013-02-26 Monolithic 3D Inc. Semiconductor device and structure
US8362800B2 (en) 2010-10-13 2013-01-29 Monolithic 3D Inc. 3D semiconductor device including field repairable logics
US8258810B2 (en) 2010-09-30 2012-09-04 Monolithic 3D Inc. 3D semiconductor device
US7986042B2 (en) 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8427200B2 (en) 2009-04-14 2013-04-23 Monolithic 3D Inc. 3D semiconductor device
US8378715B2 (en) 2009-04-14 2013-02-19 Monolithic 3D Inc. Method to construct systems
US9577642B2 (en) 2009-04-14 2017-02-21 Monolithic 3D Inc. Method to form a 3D semiconductor device
US8058137B1 (en) 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8669778B1 (en) 2009-04-14 2014-03-11 Monolithic 3D Inc. Method for design and manufacturing of a 3D semiconductor device
US8405420B2 (en) * 2009-04-14 2013-03-26 Monolithic 3D Inc. System comprising a semiconductor device and structure
US8373439B2 (en) 2009-04-14 2013-02-12 Monolithic 3D Inc. 3D semiconductor device
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US10043781B2 (en) 2009-10-12 2018-08-07 Monolithic 3D Inc. 3D semiconductor device and structure
US8742476B1 (en) 2012-11-27 2014-06-03 Monolithic 3D Inc. Semiconductor device and structure
US8536023B2 (en) 2010-11-22 2013-09-17 Monolithic 3D Inc. Method of manufacturing a semiconductor device and structure
US10157909B2 (en) 2009-10-12 2018-12-18 Monolithic 3D Inc. 3D semiconductor device and structure
US8476145B2 (en) 2010-10-13 2013-07-02 Monolithic 3D Inc. Method of fabricating a semiconductor device and structure
US8450804B2 (en) 2011-03-06 2013-05-28 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9099424B1 (en) 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US8581349B1 (en) 2011-05-02 2013-11-12 Monolithic 3D Inc. 3D memory semiconductor device and structure
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US8294159B2 (en) 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US10354995B2 (en) 2009-10-12 2019-07-16 Monolithic 3D Inc. Semiconductor memory device and structure
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US8026521B1 (en) 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8373230B1 (en) 2010-10-13 2013-02-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8492886B2 (en) 2010-02-16 2013-07-23 Monolithic 3D Inc 3D integrated circuit with logic
US8298875B1 (en) 2011-03-06 2012-10-30 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9099526B2 (en) 2010-02-16 2015-08-04 Monolithic 3D Inc. Integrated circuit device and structure
US8541819B1 (en) 2010-12-09 2013-09-24 Monolithic 3D Inc. Semiconductor device and structure
US8461035B1 (en) 2010-09-30 2013-06-11 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8901613B2 (en) 2011-03-06 2014-12-02 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US9219005B2 (en) 2011-06-28 2015-12-22 Monolithic 3D Inc. Semiconductor system and device
US10217667B2 (en) 2011-06-28 2019-02-26 Monolithic 3D Inc. 3D semiconductor device, fabrication method and system
US8642416B2 (en) 2010-07-30 2014-02-04 Monolithic 3D Inc. Method of forming three dimensional integrated circuit devices using layer transfer technique
US9953925B2 (en) 2011-06-28 2018-04-24 Monolithic 3D Inc. Semiconductor system and device
US8163581B1 (en) 2010-10-13 2012-04-24 Monolith IC 3D Semiconductor and optoelectronic devices
US8273610B2 (en) 2010-11-18 2012-09-25 Monolithic 3D Inc. Method of constructing a semiconductor device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US8114757B1 (en) 2010-10-11 2012-02-14 Monolithic 3D Inc. Semiconductor device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US10290682B2 (en) 2010-10-11 2019-05-14 Monolithic 3D Inc. 3D IC semiconductor device and structure with stacked memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US9197804B1 (en) 2011-10-14 2015-11-24 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US8379458B1 (en) 2010-10-13 2013-02-19 Monolithic 3D Inc. Semiconductor device and structure
US8283215B2 (en) 2010-10-13 2012-10-09 Monolithic 3D Inc. Semiconductor and optoelectronic devices
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US8975670B2 (en) 2011-03-06 2015-03-10 Monolithic 3D Inc. Semiconductor device and structure for heat removal
US10388568B2 (en) 2011-06-28 2019-08-20 Monolithic 3D Inc. 3D semiconductor device and system
US8687399B2 (en) 2011-10-02 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US9029173B2 (en) 2011-10-18 2015-05-12 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US9000557B2 (en) 2012-03-17 2015-04-07 Zvi Or-Bach Semiconductor device and structure
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US8557632B1 (en) 2012-04-09 2013-10-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US8574929B1 (en) 2012-11-16 2013-11-05 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8686428B1 (en) 2012-11-16 2014-04-01 Monolithic 3D Inc. Semiconductor device and structure
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US8674470B1 (en) 2012-12-22 2014-03-18 Monolithic 3D Inc. Semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US10115663B2 (en) 2012-12-29 2018-10-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US9385058B1 (en) 2012-12-29 2016-07-05 Monolithic 3D Inc. Semiconductor device and structure
US9871034B1 (en) 2012-12-29 2018-01-16 Monolithic 3D Inc. Semiconductor device and structure
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US8994404B1 (en) 2013-03-12 2015-03-31 Monolithic 3D Inc. Semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US9117749B1 (en) 2013-03-15 2015-08-25 Monolithic 3D Inc. Semiconductor device and structure
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
JP6593336B2 (ja) * 2014-08-26 2019-10-23 株式会社ニコン デバイス製造方法
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
WO2017053329A1 (en) 2015-09-21 2017-03-30 Monolithic 3D Inc 3d semiconductor device and structure
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
FR3051971B1 (fr) * 2016-05-30 2019-12-13 Soitec Procede de fabrication d'une structure semi-conductrice comprenant un interposeur
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
CN115132656A (zh) * 2022-07-05 2022-09-30 福建华佳彩有限公司 一种避免触控金属层开孔过刻的阵列基板的制造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5948950A (ja) * 1982-09-13 1984-03-21 Agency Of Ind Science & Technol 三次元集積回路構造体の製造方法
JPH04362924A (ja) * 1990-09-05 1992-12-15 Seiko Instr Inc 平板型光弁基板用半導体集積回路装置
JPH0541478A (ja) * 1991-07-22 1993-02-19 Nec Corp 半導体装置およびその製造方法
JPH05267563A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH07503557A (ja) * 1992-01-22 1995-04-13 コピン・コーポレーシヨン 映写表示のための単結晶シリコンアレイデバイス
JPH0845935A (ja) * 1994-07-26 1996-02-16 Sony Corp 多層配線の形成方法
JPH08139333A (ja) * 1994-11-05 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH08204012A (ja) * 1994-07-29 1996-08-09 Nec Corp 半導体装置及びその製造方法
JPH1124106A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
JPH1197654A (ja) * 1997-09-17 1999-04-09 Denso Corp 半導体基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130059A (ja) 1984-07-20 1986-02-12 Nec Corp 半導体装置の製造方法
US6067062A (en) 1990-09-05 2000-05-23 Seiko Instruments Inc. Light valve device
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6392253B1 (en) * 1998-08-10 2002-05-21 Arjun J. Saxena Semiconductor device with single crystal films grown on arrayed nucleation sites on amorphous and/or non-single crystal surfaces
JP2001102523A (ja) 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
US6590227B2 (en) * 1999-12-27 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device
US6429484B1 (en) * 2000-08-07 2002-08-06 Advanced Micro Devices, Inc. Multiple active layer structure and a method of making such a structure
SG148819A1 (en) * 2000-09-14 2009-01-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP5121103B2 (ja) * 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法及び電気器具
US6355501B1 (en) 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
EP1453093A4 (en) 2001-11-05 2007-10-10 Zycube Co Ltd SEMICONDUCTOR COMPONENT WITH A LOW-DINE-CIRCULAR MATERIAL FILM AND METHOD FOR THE PRODUCTION THEREOF
KR100583972B1 (ko) * 2004-11-26 2006-05-26 삼성전자주식회사 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5948950A (ja) * 1982-09-13 1984-03-21 Agency Of Ind Science & Technol 三次元集積回路構造体の製造方法
JPH04362924A (ja) * 1990-09-05 1992-12-15 Seiko Instr Inc 平板型光弁基板用半導体集積回路装置
JPH0541478A (ja) * 1991-07-22 1993-02-19 Nec Corp 半導体装置およびその製造方法
JPH07503557A (ja) * 1992-01-22 1995-04-13 コピン・コーポレーシヨン 映写表示のための単結晶シリコンアレイデバイス
JPH05267563A (ja) * 1992-03-17 1993-10-15 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0845935A (ja) * 1994-07-26 1996-02-16 Sony Corp 多層配線の形成方法
JPH08204012A (ja) * 1994-07-29 1996-08-09 Nec Corp 半導体装置及びその製造方法
JPH08139333A (ja) * 1994-11-05 1996-05-31 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JPH1124106A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 液晶パネル用基板及び液晶パネル並びにそれらの製造方法
JPH1197654A (ja) * 1997-09-17 1999-04-09 Denso Corp 半導体基板の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007102248A1 (ja) * 2006-03-08 2007-09-13 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
JPWO2007102248A1 (ja) * 2006-03-08 2009-07-23 シャープ株式会社 半導体装置及びその製造方法
JP2010074192A (ja) * 2006-03-08 2010-04-02 Sharp Corp 半導体装置
US8008205B2 (en) 2006-03-08 2011-08-30 Sharp Kabushiki Kaisha Methods for producing a semiconductor device having planarization films
JP2009533845A (ja) * 2006-04-07 2009-09-17 バルサチリス・エルエルシー 結晶ドナーからへき開されたドニー層を使用して厚膜および薄膜デバイスを製造するシステムおよび方法
JP2009020497A (ja) * 2007-06-14 2009-01-29 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US8759842B2 (en) 2007-06-14 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101481973B1 (ko) 2007-06-14 2015-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법
WO2009013849A1 (ja) * 2007-07-26 2009-01-29 Sharp Kabushiki Kaisha 半導体装置及びその製造方法
US8101502B2 (en) 2007-07-26 2012-01-24 Sharp Kabushiki Kaisha Semiconductor device and its manufacturing method
WO2009113427A1 (ja) * 2008-03-12 2009-09-17 シャープ株式会社 半導体装置、その製造方法及び表示装置
WO2009144870A1 (ja) * 2008-05-28 2009-12-03 シャープ株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20050067619A1 (en) 2005-03-31
EP1517363A2 (en) 2005-03-23
EP1517363A3 (en) 2006-06-07
KR20050028871A (ko) 2005-03-23
US7488980B2 (en) 2009-02-10
KR100737337B1 (ko) 2007-07-10
JP4651924B2 (ja) 2011-03-16

Similar Documents

Publication Publication Date Title
JP4651924B2 (ja) 薄膜半導体装置および薄膜半導体装置の製造方法
KR100684189B1 (ko) 반도체장치 및 그 제조방법
US7244990B2 (en) Semiconductor device
JP4451488B2 (ja) 半導体素子の転写方法及び半導体装置の製造方法
US7508034B2 (en) Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
JP4319078B2 (ja) 半導体装置の製造方法
KR100586356B1 (ko) 반도체 장치의 제조 방법
JP4540359B2 (ja) 半導体装置およびその製造方法
JP4837240B2 (ja) 半導体装置
US20050236626A1 (en) Semiconductor device, producing method of semiconductor substrate, and producing method of semiconductor device
JP3970814B2 (ja) 半導体装置の製造方法
JP2005026472A (ja) 半導体装置の製造方法
JP4076930B2 (ja) 半導体装置の製造方法
JP5064343B2 (ja) 半導体装置の製造方法
JP4519932B2 (ja) 半導体装置
JP2009200512A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070404

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20070404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070809

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080425

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080516

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080613

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees