〔参考形態〕
本実施の形態を説明する前に、従来の課題を解決するために、本発明者等による未公開の特許出願にて提案した技術があるので、それについて最初に説明する。
まず、従来の問題として、以下の問題があった。
すなわち、SOI(Silicon On Insulator)構造においては、シリコン(Si)ウエハにデバイスを形成するので、全個数のデバイスのトータルサイズがシリコン(Si)ウエハに限られる。したがって、シリコン(Si)ウエハの大きさには限度があるので、大型ガラス基板のサイズに対しては不十分である。
また、シリコン(Si)ウエハに形成した単結晶Siデバイスをエポキシ樹脂等の接着剤にてガラス基板に接着するため、接着後に、欠陥回復熱処理(アニール)を行う工程、層間絶縁膜を形成する工程、又は金属配線を形成する工程等の工程を追加することはできない。したがって、大型ガラス基板上に予め形成されているデバイスと転写する単結晶Siデバイスとの相互配線による接続が極め困難である。
さらに、二酸化ケイ素(SiO2)上における成長した薄膜の単結晶層である固相エピ層(epitaxial film)に単結晶Siデバイスとなる動作領域を形成し、二酸化ケイ素(SiO2)をエッチ分離する製造方法であるので、工程が複雑化し、歩留まり低下を招くという課題(転写工程、薄膜分離・保持、エピ成長)がある。
そこで、本発明者等は、図9(a)〜(c)に示すように、単結晶Si基板81に微細加工によりゲート電極83、不純物ドープ84等、及びゲート絶縁膜82を形成し、トランジスタの主要工程を完了し、所定の深さに所定の濃度の水素イオンを注入してイオン注入部85を形成し、表面に酸化膜86を形成後、その酸化膜86をCMP(Chemical Mechanical Polishing:化学的機械研磨)にて平坦化し、所定の形状に切断した単結晶Si基板81と、表面をTEOS(Si(OC2H5)4:Tetra Ethyl Ortho Silicate)を用いたプラズマCVDにより形成したSiO2膜87を形成しSC1洗浄液等で活性化したガラス基板88とを密着させて接合する。
次いで、上記接合したものを熱処理することにより、水素イオン注入部85から水素ガスを内包するPlateletを成長させ、分離薄膜化して単結晶Siデバイス90とし、図9(d)〜(i)に示すように、単結晶Siデバイス90と多結晶Siからなる非単結晶SiTFT91とを共存させている。
これにより、従来、サイズがSiウエハサイズに限られるという問題の解決手段を提供した。
さらに、従来の、二酸化ケイ素(SiO2)上の固相エピ層に単結晶Siデバイスを形成し、二酸化ケイ素(SiO2)をエッチ分離する製造方法であることによる、工程が複雑化し、歩留まり低下を招くという課題(転写工程、薄膜分離・保持、epi成長)に対しても、上記製造方法により、二酸化ケイ素(SiO2)上の固相エピ層形成が不要とすることができ、二酸化ケイ素(SiO2)をエッチ分離工程の長時間、工程の複雑化、歩留まり低下(転写工程、薄膜分離・保持、epi成長)に対する解決手段を提供している。
しかしながら、単結晶Siの薄膜トランジスタを高集積化し、十分な高性能を発揮するためには、さらに以下のような問題に対する改善策が必要である。
すなわち、大型ガラス基板上に単結晶Siデバイスを形成するためには、素子分離が必要不可欠であるが、上記技術における単結晶Siの島状エッチングによる素子分離は大型ガラス基板上でのフォトリソグラフィの制約等から事実上不可能である。
また、最終的に、ガラス基板等の絶縁基板に転写されてデバイスを構成する単結晶Siは、薄膜状態となるため、通常のバルクの単結晶SiLSIで必要な複雑なウエル、チャネルストップ等のドーピングを作り込むことは不要となるが、素子分離や薄膜化後の表面損傷回復や、短チャネル対策を含む新たな製造プロセス又はデバイス構造等の解決手段が必要である。
なお、別の技術として、単結晶Siデバイスの少なくとも一部を作り込んだSi基板に水素イオン等を打込み、その水素イオン等の打ち込み部分で分離して、薄膜化する方法がある。この方法は、上記課題(素子分離、薄膜化後のSi表面損傷回復、平坦化、ウエル等を無くした単純化デバイス構造、及びその製造プロセス提供)に加え、素子分離(島エッチでのSi島端の欠陥)と応力リーク電流低減が不十分という課題がある。
以下に示す本実施の形態は、このような問題を解決するものとなっている。
〔実施の形態1〕
本発明の一実施形態について図1から図7に基づいて説明すれば、以下の通りである。
なお、本実施形態で説明する半導体基板及び半導体装置は、最終的には、MOS型の非単結晶Si薄膜トランジスタとMOS型の単結晶Si薄膜トランジスタとをガラス基板等の絶縁基板上の異なる領域に形成した高性能・高機能化に適した半導体装置となっており、TFT(Thin Film Transistor:薄膜トランジスタ)によるアクティブマトリクス基板上に形成されるものである。
上記MOS型の薄膜トランジスタは、活性層、ゲート電極、ゲート絶縁膜、ゲート両側に形成された高濃度不純物ドープ部(ソース・ドレイン電極)からなり、ゲート電極により、ゲート下の半導体層のキャリア濃度が変調され、ソース−ドレイン間を流れる電流が制御される一般的なトランジスタである。
MOS型トランジスタの特性としては、CMOS(Complementary MOS)構造にすると、消費電力が少なく、電源電圧に応じて出力をフルに振ることができることから、低消費電力型のロジックに適している。本実施の形態においても、CMOS(Complementary MOS)構造を前提としているが、図面は一つのMOS(Metal Oxide Semiconductor)しか記載していない。
本実施の形態の半導体基板10は、図1に示すように、チャネル領域17、ソース領域4及びドレイン領域5を含む活性層6を有し、ウエル構造及びチャネルストップ構造を有しない単結晶Si基板としての単結晶シリコン(Si)ウエハ(以下、「単結晶Siウエハ」という。)8と、上記単結晶Siウエハ8上に形成されたゲート絶縁膜3と、上記ゲート絶縁膜3の上に形成されたゲート電極2と、上記活性層6の周囲の単結晶Siウエハ8上に形成された、ゲート絶縁膜3よりも膜厚の厚いLOCOS(Local Oxidation of Silicon:選択酸化法)酸化膜7と、ゲート電極2及びLOCOS酸化膜7上に形成された絶縁膜としての平坦化絶縁膜1とを有している。
また、上記活性層6には、閾値制御のため、浅い逆導電型不純物がドープされた素子領域にソース領域4及びドレイン領域5としてN+或いはP+の不純物注入部が形成されている。
すなわち、本実施の形態の半導体基板10は、単結晶Siウエハ8に対して、LDD(Lightly Doped Drain)構造4a・5a若しくは短チャネル対策のPocket注入、又はHalo注入(ドーピング)が行われている。しかし、それ以外のウエル注入、及びチャネルストップのためのイオン注入は無く、また、ウエルコンタクトも形成されていないものとなっている。
上記酸化膜1は、例えば、表面が平坦化された二酸化ケイ素(SiO2)膜、リンシリケートガラス(PSG)膜又はホウ素リンシリケートガラス(BPSG)膜からなっている。また、通常のLSIではLOCOS膜は、素子分離手段の一つであり、活性層6の周りに厚い熱酸化膜(フィールド酸化膜)を形成することにより、フィールド部を横切るゲート電極に対し、厚いゲート絶縁膜として作用し、ここにできる寄生トランジスタの閾値電圧を高くするので、素子間を区画する役割を果たし、素子分離ができるものである。
上記LOCOS酸化膜7は、本実施の形態では、厚さが略30nm以上、かつ略200nm以下となっている。すなわち、従来、MOSLSI(Large Scale Integrated circuit:大規模集積回路)では約500nm以上、少なくとも300nm以上のLOCOS酸化膜を形成するのに対して、本実施の形態では、1/2ないし一桁薄い、略30nm〜略200nm以下のLOCOS膜をフィールド領域16に成長させる。本実施の形態では、上記の寄生トランジスタができる部分のSi膜を除去するため、実際には寄生トランジスタは生じないからである。
これによって、例えば大型ガラス基板等の絶縁基板上に非単結晶Siと共存する薄膜デバイスを形成することできる。また、酸化処理時間を大幅に短縮でき、かつウエット酸化でなくドライ酸化にて処理が実用的水準で可能となる。特に、酸化膜端の酸化に伴う応力を大幅に緩和できるので、特性の安定したトランジスタを形成できる。さらに、酸化膜が薄くてすむので、バーズビーク(Bird's Beak)を低減でき、微細なトランジスタの素子領域を精度よく定義できる。
また、本実施の形態の半導体基板10では、同図に示すように、単結晶Siウエハ8における活性層6内の所定の深さに、所定の濃度の水素イオン、又は/及びヘリウム(He)イオン等の不活性ガスイオンが、それぞれ単独又は双方が注入されたイオン注入層9が形成されている。これにより、後述するように、このイオン注入層9を境に単結晶Siウエハ8の一部を分離することができる。
一方、本実施の形態では、図2に示すように、上記半導体基板10に少なくとも1層の金属配線層を形成してもよい。
すなわち、半導体基板10は、平坦化絶縁膜1上に形成されたゲート電極2と、このゲート電極2の上に形成されたゲート絶縁膜3と、このゲート絶縁膜3の上に形成され、かつ閾値制御のため、浅い逆導電型不純物がドープされた素子領域にソース領域4及びドレイン領域5としてN+或いはP+の不純物注入部が形成された単結晶Siからなる、ウエル構造を有しない活性層6と、この活性層6の周囲を取囲むように形成されたLOCOS酸化膜7と、この活性層6及びLOCOS酸化膜7上に形成した保護絶縁膜及び層間絶縁膜21と、この保護絶縁膜及び層間絶縁膜21に形成された接続孔としてのコンタクトホール22・22を通してソース領域4及びドレイン領域5にそれぞれ接続され、かつ保護絶縁膜及び層間絶縁膜21の表面に形成された金属配線層23・23とからなっている。
また、本実施の形態では、図2に示すように、上記半導体基板10をガラス基板等の絶縁基板25に接合することにより、半導体装置30を形成している。すなわち、半導体装置30は、同図に示すように、絶縁基板25の上に、TEOS(Si(OC2H5)4:Tetra Ethyl Ortho Silicate)を用いてプラズマCVDにより形成した二酸化ケイ素(SiO2)膜26を介して半導体装置20を形成している。
上記構成の半導体基板10・20及び半導体装置30の製造方法について、図3(a)〜(g)、及び図4(a)〜(e)に基づいて説明する。
まず、図3(a)に示すように、単結晶シリコン(Si)からなる単結晶Siウエハ8を用意し、その表面を酸化して約30nmの薄い二酸化ケイ素(SiO2)膜11を形成する。続いて、この二酸化ケイ素(SiO2)膜11上の全体にプラズマCVD(Chemical Vapor Deposition:化学気相成長法)でチッ化シリコン(SiN)膜12を全体に堆積した後、素子領域となる部分のチッ化シリコン(SiN)膜12を残し、素子領域以外の部分のチッ化シリコン(SiN)膜12をエッチング除去する。
次に、図3(b)に示すように、チッ化シリコン(SiN)膜12をマスクにして約120nmの二酸化ケイ素(SiO2)からなる酸化膜をフィールド酸化膜としてドライ酸化で成長させてLOCOS酸化膜7を形成する。
次いで、図3(c)に示すように、上記チッ化シリコン(SiN)膜12をエッチング除去し、フィールド酸化膜であるLOCOS酸化膜7で囲まれた素子領域13に、Nチャネル領域又はPチャネル領域のいずれか一方のチャネル領域における閾値電圧コントロールのため、それぞれホウ素(B)イオン又はリン(P)イオンを注入し、二酸化ケイ素(SiO2)膜11をエッチング除去する。すなわち、素子領域13にホウ素(B)イオンを注入すれば、P型領域が形成され、このP型領域に後述するようにヒ素(As)イオンを打ち込んでソース領域4及びドレイン領域5を形成することにより、N型MOSトランジスタが形成できる。一方、素子領域13にリン(P)イオンを注入すれば、N型領域が形成され、このN型領域にフッ化ホウ素(BF2)イオンを打ち込んでソース領域4及びドレイン領域5を形成することにより、P型のMOSトランジスタが形成できる。また、本実施の形態では、N型のMOSトランジスタとP型のMOSトランジスタとを同時に形成しており、完成後は、CMOSトランジスタとなる。なお、上記チャネル領域(ゲート電極2の下の領域)、ソース領域4及びドレイン領域5を含む領域が活性層6となる。また、ゲート電極2の下の上記チャネル領域は、閾値電圧調整用の不純物イオンが注入されている。
その後、図3(d)に示すように、ゲート絶縁膜3としてドライ酸化で15nmの二酸化ケイ素(SiO2)を成長させる。
次いで、図3(e)に示すように、ゲート絶縁膜3の上に、約300nmの例えば多結晶シリコン(Si)(以下、「Poly−Si」と略記する。)膜を堆積し、図示しないオキシ塩化リン(POCl3)を堆積し、800℃で拡散する。これをゲート電極2としてパターニングし、LDD構造4a・5aを形成するためのホウ素(B)又はリン(P)イオンの注入を行い、その上から約300nmの二酸化ケイ素(SiO2)を堆積し、反応性イオンエッチング(RIE:Reactive Ion Etching)でエッチバックして、サイドウォール15・15を形成する。
続いて、ソース領域・ドレイン領域として砒素(As)イオン又はフッ化ホウ素(BF2)イオンを注入し、約900℃で活性化アニール(Annealing)を行う。これにより、ソース領域4及びドレイン領域5が形成される。次いで、約100nmの二酸化ケイ素(SiO2)をAPCVD(Atmospheric Pressure CVD:常圧CVD)で堆積し、さらに約400nmの二酸化ケイ素(SiO2)膜をTEOSを用いたPECVD(Plasma Enhanced CVD:プラズマCVD)で堆積し、CMP(Chemical Mechanical Polishing:化学的機械研磨)で約100nm研磨し、表面を平坦化して平坦化絶縁膜1とする。
次いで、図3(f)に示すように、単結晶Siウエハ8に対して平坦化絶縁膜1の上方から例えば、水素(H)イオンを注入する。ここでは、5.5×1016cm-2のドーズ(dose)量で100keVのエネルギーで水素(H)イオンをイオン注入層9に注入する。なお、水素(H)イオンは、必ずしもこれに限らず、例えば、ヘリウム(He)イオン等も利用することができる。また、本実施の形態では、このイオン注入層9の単結晶Siからなる活性層6内の深さが、LOCOS酸化膜7の下部のSi結晶内となるよう注入エネルギーを調節している。
その後、図3(g)に示すように、上記のものをひっくり返し、別途用意した絶縁基板である絶縁基板25の表面に、TEOSと酸素ガスとを用いてプラズマCVDにより約100nmの二酸化ケイ素(SiO2)を形成したものと共に、アンモニア水と過酸化水素水と純水との混合液(SC1液)のシャワーにメガソニックを重畳し、洗浄と表面の活性化とを行い、前記平坦化絶縁膜1上の図示しないマーカー位置合わせし、図4(a)に示すように、密着させて接合する。ここで、上記絶縁基板25は、平坦化絶縁膜1とファンデアワールス(Van der Waals)力及び水素結合により接合されている。なお、上記SC1洗浄による表面活性化の代わりに、酸素プラズマ中に曝して、表面を活性化しても良い。また、絶縁基板25は、同図(g)では、半導体基板10と同じ大きさとして記載しているが、実際には、多数の半導体基板10の面積以上の大型ガラス板でもよい。なお、本実施の形態では、絶縁基板25は、例えば、コーニング社の商品名「code1737(アルカリ土類−アルミノ硼珪酸ガラス)」のガラスを用いている。
次に、これを約250℃で2時間アニールし結合を強める。その後、約600℃3分の熱処理を行うと、図4(b)に示すように、イオン注入層9(水素イオン注入のプロジェクションレンジ)を境に劈開し、単結晶Siウエハ8は分離する。
次に、図4(c)に示すように、分離後の表面に、約100nmの二酸化ケイ素(SiO2)をTEOSと酸素ガスとを用いてプラズマCVDにより堆積し、反応性イオンエッチング(RIE)でエッチバックする。その際、最初はフッ化炭素(CF4)に水素を混合したガスを用いる。約100nmエッチング後、フッ化炭素(CF4)に酸素を混合したガスに切り替えて反応性イオンエッチング(RIE)を続け、フィールド酸化膜であるLOCOS酸化膜7の上の単結晶Siウエハ8がなくなった所でエッチングを停止する。なお、終点は、モニタが困難であるので、ここではエッチレートから割り出した時間によってエッチングを停止している。
その後、図4(d)に示すように、バッファフッ酸(HF)で軽く表面をエッチングし、基板温度を380℃に上げ、TEOSを用いたPECVDで約400nmの二酸化ケイ素(SiO2)膜を堆積して保護絶縁膜及び層間絶縁膜21とする。
次に、図4(e)に示すように、この保護絶縁膜及び層間絶縁膜21に開孔部としてのコンタクトホール22・22を開口し、金属配線材料を堆積して金属配線層23・23とする。ここでは、Ti/TiN/Al−Si/TiN/Tiで総膜厚約400nmとする。これを所定のパターンに加工することにより、図2(b)にも示すように、絶縁基板25上に単結晶SiのTFTを多数有する半導体装置30が完成する。
また、このようにして形成した半導体装置の基本回路要素であるCMOSインバータは、図5(a)のように示され、図5(b)に示す従来のCMOSインバータに比べて、大幅に面積が縮小されたものとなっている。
以上説明したように、本実施の形態の半導体基板10・20は、薄いフィールド酸化膜に囲まれた素子領域に形成された単結晶SiのMOSトランジスタである。ウエルがないため構造が単純化され歩留まり向上及びコスト低減効果が得られ、これ自身では動作しないが、別のガラス基板等の絶縁基板25に転写後、高性能動作するものである。また、半導体装置30は、絶縁基板25上に、SiO2膜、多結晶Siからなる非単結晶Si薄膜を含むMOS型の非単結晶Si薄膜トランジスタ、単結晶Si薄膜を備えたMOS型の単結晶Si薄膜トランジスタ、金属配線を備えている。
また、本実施の形態では、フィールド酸化膜で囲まれた、それぞれnチャネルとpチャネルとなる領域に閾値電圧決定のため、それぞれ所定の濃度のホウ素又はリンイオンを打ち込み、ゲート絶縁膜3、ゲート電極2、さらに必要に応じLDD、HALO又はPocket注入、ソース領域4・ドレイン領域5のための、N+及びP+注入、平坦化膜等を形成し、所定の濃度所定深さに水素イオン又はHeイオン単独、又はHe、Ne等のイオンを合わせて打ち込み、所定の形状に切断し、表面を酸素プラズマ、過酸化水素又はRCA1洗浄液(SCl)等により活性化処理した後、ガラス等の絶縁基板又は、それらの上に非単結晶SiTFT又はその一部が形成された絶縁基板25と密着し、接合後、熱処理することにより、バルク単結晶Si部分をイオン注入層9を境に劈開分離し、薄膜化する。このようにすることにより、例えば大型ガラス基板等の上に、非単結晶Siと共存する薄膜デバイスが転写される。
次に、この単結晶Si表面をRIE(Reactive Ion Etching)によりエッチバックし、薄膜化し、前記LOCOS酸化膜7上のSi膜がなくなるまで、エッチングすることにより、大型ガラス基板の上に、精密な位置合わせを行うことなく微細なトランジスタの領域が定義され、素子分離ができる。
なお、劈開分離し薄膜化した単結晶Si薄膜表面に二酸化ケイ素(SiO2)膜をTEOS等によるPECVD等で形成し、この酸化膜と一緒に単結晶Si膜が所定の膜厚になるようエッチャントガスの組成を適切に選択し(例えば、CF4と水素等)エッチバックすることにより、表面が平坦化され、最終的なデバイスのリーク電流が低減できる。
このプロセスにより、通常のMOSLSIで必要なウエル、チャネルストップ等のイオン注入、又はコンタクト等の領域をなくすことができ、スペース、プロセス共に大幅に簡略化される。
このようにすれば、単結晶Si薄膜の膜厚が、活性層6を囲むSi酸化膜(LOCOS酸化膜7)の総膜厚の略1/2以下となり、単結晶Si薄膜のパターン端が活性層6を囲む前記Si酸化膜パターン端の傾斜部に概ね重なるように形成され、素子分離された構造が実現し、従来の島エッチでのSi島端の欠陥(defect)と応力に由来するリーク電流とが低減する。
さらに、この上に保護絶縁膜及び層間絶縁膜21を堆積し、コンタクトホール22を開口し、金属配線層23を形成すればデバイスが完成する。
ここで、上記保護絶縁膜及び層間絶縁膜21はその機能・特性を持つ材料であれば同一材料で構成しても良い。
さらに、水素イオン等を打ち込んだ後、さらに、高融点かつ酸化し難い金属材料で配線とコンタクトを形成し、さらに平坦化膜を堆積し、CMP等で、絶縁基板25の接合に適した平坦化を行い、ガラス基板等の絶縁基板25に接合し、熱処理を行い、バルクSiを劈開分離することにより、さらに微細化と集積密度向上とを実現できる。
このように、本実施の形態の半導体基板10及び半導体装置30並びにそれらの製造方法では、チャネル領域17、ソース領域4及びドレイン領域5を含む活性層6を有し、ウエル構造及びチャネルストップ領域を有しない単結晶Siウエハ8を用いている。
したがって、単結晶Siからなるので、高性能で特性ばらつきの少ないデバイス性能を有する半導体を形成することができる。
また、本実施の形態では、従来のウエル、チャネルストップ、ウエルコンタクトが存在しないので、素子領域13の面積を小さくすることができ、素子領域13の微細化により、集積密度を高めることができ、高度に集積した半導体基板10となる。さらに、従来のウエルが存在しないので、深さ方向についてもウエルが存在しない分だけ浅くできる。この結果、半導体素子を薄膜に形成することができるので、半導体装置30を形成した場合に、例えば、他の多結晶SiからなるTFTとの共存を図り、両者間を薄膜にて相互配線して接続することが可能となる。さらに、薄膜に形成することができるので、大型のガラス基板等の絶縁基板25においても、高精度のフォトリソグラフィなしに、微細な単結晶Siデバイスの素子分離を実現することができる。さらに、ウエル等を形成しないので、製造工程も簡単である。
また、本実施の形態では、活性層6の周囲を取囲むように、ゲート絶縁膜3よりも膜厚の厚いLOCOS酸化膜7が形成されている。したがって、このLOCOS酸化膜7によって、確実に素子分離が達成される。
この結果、大型の絶縁基板25に非単結晶Si半導体素子と単結晶Si半導体素子とを形成し、高性能なシステムを集積化した半導体装置30を製造する場合に、単結晶Si部分の製造工程を簡略化し、かつ大型の絶縁基板25に転写した後、高精度のフォトリソグラフィなしに微細な単結晶Si半導体素子の素子分離を実現し得る半導体基板10及びその製造方法を提供することができる。なお、本実施の形態では、絶縁基板25は、大型としているが、本発明においては、絶縁基板25は必ずしも大型には限らない。
また、本実施の形態の半導体基板10及び半導体装置30並びにそれらのその製造方法では、活性層6のソース領域4及びドレイン領域5は、少なくともLDD構造を有している。したがって、ドレイン近傍での不純物の濃度分布の変化が緩やかになりドレイン領域5の近傍での電界強度を低減でき、信頼性向上に寄与できる。
また、本実施の形態の半導体基板10及び半導体装置30並びにそれら製造方法では、平坦化絶縁膜1の上面が平坦化されている。したがって、平坦化絶縁膜1の上に、平坦なガラス基板等の絶縁基板25を接合することができる。
ところで、通常のMOSLSIでは、約500nm以上、少なくとも300nm以上のLOCOS酸化膜を形成するのに対し、本実施の形態の半導体基板10及び半導体装置30並びにそれらの製造方法では、一桁薄い、略30nm以上、かつ略1/2の200nm以下のLOCOS酸化膜7をフィールド領域16として成長させる。
これによって、酸化処理時間を大幅に短縮でき、ウエット酸化でなくドライ酸化で処理が実用的水準で可能となり、特に、酸化膜端の酸化に伴う応力を大幅に緩和でき、特性の安定したトランジスタを形成できる。また、酸化膜が薄くてすむため、バーズビーク(Bird's Beak)を低減でき、微細なトランジスタの素子領域を精度よく定義できる。
また、本実施の形態の半導体基板10及び半導体装置30並びにそれらの製造方法では、単結晶Siウエハ8中の所定の深さに、水素イオン及び不活性元素イオンの中から選ばれた1又は複数のイオンの注入により形成されたイオン注入層9が形成されているので、熱処理すると、イオン注入層9において劈開分離し薄膜化することができる。このようにすることにより、例えば大型絶縁基板等の上に非単結晶Siと共存する薄膜デバイスを転写することができる。
また、本実施の形態の半導体基板10及び半導体装置30並びにそれらの製造方法では、イオン注入層9が、LOCOS酸化膜7よりも下方の単結晶Siウエハ8中における所定の深さに形成されているので、劈開分離し薄膜化した単結晶Si薄膜表面をLOCOS酸化膜7の注入側表面までエッチバックすることにより、表面が平坦化され、最終的なデバイスのリーク電流を低減することができる。
また、本実施の形態の半導体基板10・20及び半導体装置30並びにそれらの製造方法では、LOCOS酸化膜7を薄膜に形成できるので、ドライ酸化により形成することができる。したがって、酸化膜端の酸化に伴う応力を大幅に緩和できるので、特性の安定したトランジスタを形成できる。
また、本実施の形態の半導体装置30は、絶縁基板25と、この絶縁基板25上に形成された単結晶Si半導体素子とを含んでいるので、例えば、ガラス板等の絶縁基板25と単結晶Si半導体素子とが一体となっている。
そして、単結晶Si半導体素子は、絶縁基板25の上方に形成されたゲート電極2と、ゲート電極2上に形成されたゲート絶縁膜3と、ゲート絶縁膜3上に形成された、チャネル領域17、ソース領域4及びドレイン領域5を含む単結晶Si層からなる活性層6と、活性層6の周囲に形成されたLOCOS酸化膜7と、活性層6及びLOCOS酸化膜7上に形成された保護絶縁膜及び層間絶縁膜21とを有している。
この結果、大型絶縁基板25に非単結晶Si半導体素子と単結晶Si半導体素子とを形成し、高性能なシステムを集積化した半導体装置30を製造する場合に、単結晶Si部分の製造工程を簡略化し、かつ大型絶縁基板25に転写した後、高精度のフォトリソグラフィなしに微細な単結晶Si半導体素子の素子分離を実現し得る半導体装置30を提供することができる。
また、本発実施の形態の半導体装置30では、保護絶縁膜及び層間絶縁膜21上に形成され、該保護絶縁膜及び層間絶縁膜21に設けられたコンタクトホール22・22を通して、ソース領域4及びドレイン領域5に接続された金属配線層23を有している。
また、本実施の形態の半導体装置30の製造方法は、前記半導体基板10・20の製造方法により製造された半導体基板10・20を、絶縁基板25上に接合する工程と、熱処理を行うことにより、イオン注入層9を境として単結晶Siウエハ8を分割して、単結晶Siウエハ8の一部を剥離する単結晶Si基板剥離工程と、絶縁基板25上の単結晶Siウエハ8をエッチングして、LOCOS酸化膜7の表面を露出させる工程と、活性層6及びLOCOS酸化膜7上に保護絶縁膜及び層間絶縁膜21を形成する工程と、保護絶縁膜及び層間絶縁膜21上に、該保護絶縁膜及び層間絶縁膜21に形成されたコンタクトホール22・22を通して、ソース領域4及びドレイン領域5と接続された金属配線層23を形成する工程とを含んでいる。
上記によれば、保護絶縁膜及び層間絶縁膜21上に形成され、該保護絶縁膜及び層間絶縁膜21に設けられたコンタクトホール22・22を通して、ソース領域4及びドレイン領域5に接続された金属配線層23を有している。したがって、この金属配線層により他の回路や電源等と接続する金属配線層23を有する半導体装置30となる。また、非単結晶Si半導体素子を有する半導体基板10を絶縁基板25に貼り合わせた後、金属配線層23を形成することができる。
この結果、大型絶縁基板25に非単結晶Si半導体素子と単結晶Si半導体素子とを形成し、高性能なシステムを集積化した半導体装置30を製造する場合に、単結晶Si部分の製造工程を簡略化し、かつ大型絶縁基板25に転写した後、高精度のフォトリソグラフィなしに微細な単結晶Si半導体素子の素子分離を実現し得る半導体装置30及びその製造方法を提供することができる。
また、本実施の形態の半導体基板10・20及び半導体装置30並びにそれらの製造方法では、活性層6の上面は、LOCOS酸化膜7の上面よりも低い位置にあるので、劈開分離し薄膜化した単結晶Si薄膜表面をエッチバックすることにより、最終的なデバイスのリーク電流を低減することができる。
また、本実施の形態の半導体基板10・20及び半導体装置30並びにそれらの製造方法では、活性層6の端部は、LOCOS酸化膜7の端部の傾斜部に重なるように形成されているので、素子分離された構造が実現し、かつ、従来の島エッチでのSi島端の欠陥と応力に由来するリーク電流とを低減することができる。
また、本実施の形態の半導体装置30及びその製造方法では、図6に示すように、絶縁基板25の一部の領域に単結晶Si半導体素子が形成されている一方、他の領域に、非単結晶Si半導体素子が形成されている。
したがって、絶縁基板25上において、単結晶Si半導体素子と非単結晶Si半導体素子とを共存させることができる。
ところで、従来では、液晶表示装置等の表示装置においては、ガラス基板等の絶縁基板25に非単結晶Si半導体素子からなる各画素のスイッチングトランジスタを形成し、さらにその配線パターンを形成した後、表示部を駆動する表示駆動回路又は該表示駆動回路に所定の信号を出力するための処理回路については、単結晶Si半導体素子からなるCOGやCOFにより実装し、その後、上記配線パターンに接続するものであった。
しかし、本実施の形態によれば、非単結晶Si半導体素子の少なくとも一部は、図7に示すように、表示部71を構成する各画素のスイッチングトランジスタを構成するものであり、また、単結晶Si半導体素子により構成されるトランジスタは、表示部71を駆動する表示駆動回路72・73又は該表示駆動回路72・73に所定の信号を出力するための処理回路74・75を構成するものであって、表示装置70の構成基板として用いられる。
したがって、絶縁基板25に、非単結晶Si半導体素子の少なくとも一部と単結晶Si半導体素子の一部を形成した後、両者の配線層を共通に形成することができる。この結果、生産性が高く、かつ高品質の表示装置を形成するための半導体装置30を提供することができる。
また、本実施の形態の半導体装置30の各製造方法では、半導体基板10及び絶縁基板25の表面を、過酸化水素水を含む洗浄水により洗浄することによって、又は酸素を含むプラズマに曝すことによって活性化した後、基板接合工程を行う。
これにより、半導体基板10・20と絶縁基板25とを、ファンデアワールス(Van der Waals)力及び水素結合により、接着剤なしで接合することができる。なお、この結合は後の熱処理の工程で強固なSi‐Oの結合に変化する。
また、本実施の形態の半導体装置30の製造方法では、単結晶Si基板剥離工程における熱処理を、略250℃以上かつ略600℃以下の温度で行う。
これにより、単結晶Si半導体素子を例えば水素イオンがSiから離脱する温度まで加熱し、絶縁基板25に対する接合強度を高めることができると共に、イオン注入層9を境に単結晶Siウエハ8の一部を劈開剥離させることができる。
〔実施の形態2〕
本発明の他の実施の形態について図8から図11に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1と同じである。また、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
前記実施の形態1における半導体基板10及び半導体装置30では、図2に示すように、外部取り出し電極である金属配線層23・23が保護絶縁膜及び層間絶縁膜21のコンタクトホール22・22を通して、直接的にソース領域4及びドレイン領域5に接続されていた。
しかし、本実施の形態の半導体装置50では、図8に示すように、ソース領域4及びドレイン領域5に接続される第1の配線層としての第1の金属配線42・42が、一旦、後述する半導体基板40及び半導体装置50の裏面側に取り出され、素子領域13の周りのフィールド領域16にて再び半導体基板40及び半導体装置50の表面に形成される第2の配線層としての第2の金属配線45として形成されている点が異なっている。
すなわち、本実施の形態の半導体基板40は、同図に示すように、絶縁基板25と、該絶縁基板25上に形成された単結晶Si半導体素子とを含んでいる。
そして、単結晶Si半導体素子は、絶縁基板25の上方に形成されたゲート電極2と、このゲート電極2上に形成されたゲート絶縁膜3と、このゲート絶縁膜3上に形成された、チャネル領域17、ソース領域4及びドレイン領域5を含む単結晶Si層からなる活性層6と、活性層6の周囲に形成されたLOCOS酸化膜7と、活性層6及びLOCOS酸化膜7上に形成された保護絶縁膜及び層間絶縁膜21とを有し、さらに、絶縁基板25とゲート電極2との間に形成された絶縁膜としての層間絶縁膜43と、この層間絶縁膜43の下面側に形成された少なくとも1層の第1の金属配線42・42と、保護絶縁膜及び層間絶縁膜21上に形成され、第1の金属配線42・42に接続された第2の金属配線45とを有している。
上記活性層6は、閾値制御のため、浅い逆導電型不純物がドープされた素子領域にソース領域4及びドレイン領域5としてN+あるいはP+の不純物注入部を有する単結晶Siからなる、ウエル構造の形成されていない活性層6となっている。
また、第1の金属配線42・42は、絶縁膜1及びゲート絶縁膜3に形成された各接続孔としてのコンタクトホール41・41を通して上記ソース領域4及びドレイン領域5にそれぞれ接続され、かつ該絶縁膜1の裏面に露出している。さらに、第2の金属配線45は、第1の金属配線42・42に接続され、かつ上記絶縁膜1、ゲート絶縁膜3、及び保護絶縁膜及び層間絶縁膜21に形成された接続孔としてのコンタクトホール44を通して該保護絶縁膜及び層間絶縁膜21の表面に形成されている。
また、半導体装置50は、同図に示すように、上記の半導体基板40をガラス基板等の絶縁基板25上に形成したものからなっている。具体的には、半導体装置50は、絶縁基板25の上に、TEOSを用いプラズマCVDで形成した二酸化ケイ素(SiO2)膜26上に形成している。
上記構成の半導体基板40及び半導体装置50の製造方法について、図7(a)〜(g)、及び図8(a)〜(e)に基づいて説明する。なお、図7(a)〜(f)の工程は、前記実施の形態1の図3(a)〜(f)の工程と同じである。
すなわち、図9(a)に示すように、前記実施の形態1と同様に、まず、単結晶シリコン(Si)からなる単結晶Siウエハ8を用意し、その表面を酸化して約30nmの薄い二酸化ケイ素(SiO2)膜11を形成する。続いて、この二酸化ケイ素(SiO2)膜11上の全体にプラズマCVD(Chemical Vapor Deposition:化学気相成長法)でチッ化シリコン(SiN)膜12を全体に堆積した後、素子領域となる部分のチッ化シリコン(SiN)膜12を残し、素子領域以外の部分のチッ化シリコン(SiN)膜12をエッチング除去する。
次に、図9(b)に示すように、チッ化シリコン(SiN)膜12をマスクにして約120nmの二酸化ケイ素(SiO2)からなる酸化膜をフィールド酸化膜としてドライ酸化で成長させてLOCOS酸化膜7を形成する。
次いで、図9(c)に示すように、上記チッ化シリコン(SiN)膜12をエッチング除去し、フィールド酸化膜であるLOCOS酸化膜7で囲まれた素子領域13に、Nチャネル領域又はPチャネル領域のいずれか一方のチャネル領域における閾値電圧コントロールのため、それぞれホウ素(B)イオン又はリン(P)イオンを注入し、二酸化ケイ素(SiO2)膜11をエッチング除去する。なお、上記チャネル領域(ゲート電極2の下の領域)、ソース領域4及びドレイン領域5を含む領域が活性層6となる。また、ゲート電極2の下の上記チャネル領域は、閾値電圧調整用の不純物イオンが注入されてなる。
その後、図9(d)に示すように、ゲート絶縁膜3としてドライ酸化で15nmの二酸化ケイ素(SiO2)を成長させる。
次いで、図9(e)に示すように、ゲート絶縁膜3の上に、約300nmの例えば多結晶シリコン(Si)(以下、「Poly−Si」と略記する。)膜を堆積し、図示しないオキシ塩化リン(POCl3)を堆積し、800℃で拡散する。これをゲート電極2としてパターニングし、LDD構造4a・5aを形成するためのリン(P)及びホウ素(B)イオンの注入、及び短チャネル効果への対策のためのLDDと逆タイプのHALOイオン注入を行い、その上から約300nmの二酸化ケイ素(SiO2)として堆積し、反応性イオンエッチング(RIE:Reactive Ion Etching)でエッチバックして、サイドウォール15・15を形成する。
続いて、ソース領域4及びドレイン領域5として砒素(As)イオン又はフッ化ホウ素(BF2)イオンを注入し、約900℃で活性化アニール(Annealing)を行う。これにより、ソース領域4及びドレイン領域5が形成される。次いで、約100nmの二酸化ケイ素(SiO2)をAPCVD(Atmospheric Pressure CVD:常圧CVD)で堆積し、さらに約400nmの二酸化ケイ素(SiO2)膜をTEOSを用いたPECVD(Plasma Enhanced CVD:プラズマCVD)で堆積し、CMP(Chemical Mechanical Polishing:化学的機械研磨)で約100nm研磨し、表面を平坦化して平坦化絶縁膜1とする。
次いで、図9(f)に示すように、単結晶Siウエハ8に対して絶縁膜1の上方から水素(H)イオンを注入する。ここでは、5.5×1016cm-2のドーズ(dose)量で100keVのエネルギーで水素(H)イオンをイオン注入層9に注入する。本実施の形態では、このイオン注入層9の単結晶Siからなる活性層6内の深さが、LOCOS酸化膜7下部のSi)下部のSi結晶中にエネルギーを設定している。
ここからは、前記実施の形態1とは、異なる工程となる。
すなわち、本実施の形態では、図9(g)に示すように、その上に、さらに200nmの二酸化ケイ素(SiO2)膜を堆積し、コンタクトホール41・41を開口し、その上に金属配線材料を堆積して第1の金属配線42・42とする。ここでは、第1の金属配線42・42は、耐熱温度を考慮し、Ti/TiN/Tiを総膜厚約400nmとする。これを所定のパターンに加工する。
次に、その上に、TEOSを用いたPECVDで約400nmの二酸化ケイ素(SiO2)膜を堆積し、第1の金属配線42・42及びその周囲を除く部分を残し、反応性イオンエッチング(RIE)でエッチバックする。さらに、500nmの二酸化ケイ素(SiO2)膜を堆積し、CMPで平坦化して層間絶縁膜43とする。
その後、図10(a)に示すように、上記のものを所定の形状に切断し、別途用意したガラス基板からなる絶縁基板25の表面に、TEOSと酸素ガスとを用いてプラズマCVDにより約100nmの二酸化ケイ素(SiO2)を形成し、SCl洗浄液のシャワーにメガソニックを重畳し、洗浄と表面の活性化とを行い、前記層間絶縁膜43上の図示しないマーカーと位置合わせし、図10(b)に示すように、密着させて接合する。ここで、上記絶縁基板25は、絶縁膜1とファンデアワールス(Van der Waals)力及び水素結合により接合されている。また、絶縁基板25は、同図(b)では、半導体基板40と同じ大きさとして記載しているが、実際には、多数の半導体基板10の面積に相当する大きなガラス板である。なお、本実施の形態では、絶縁基板25は、例えば、コーニング社の商品名「code1737(アルカリ土類−アルミノ硼珪酸ガラス)」のガラスを用いている。
次に、これを約250℃で2時間アニールし、結合を強める。その後、約600℃3分の熱処理を行うと、図10(c)に示すように、イオン注入層9(水素イオン注入のピーク位置)を境に劈開し、単結晶Siウエハ8は分離する。
次に、図10(d)に示すように、分離後の表面に、約100nmの二酸化ケイ素(SiO2)をTEOSと酸素ガスとを用いてプラズマCVDにより堆積し、反応性イオンエッチング(RIE)でエッチバックする。その際、最初はフッ化炭素(CF4)に水素を混合したガスを用いる。約100nmエッチング後、フッ化炭素(CF4)に酸素を混合したガスに切り替えて反応性イオンエッチング(RIE)を続け、フィールド酸化膜であるLOCOS酸化膜7の上の単結晶Siウエハ8がなくなった所でエッチングを停止する。なお、終点は、モニタが困難であるので、ここではエッチレートから割り出した時間によってエッチングを停止している。
このあと、図10(e)に示すように、バッファフッ酸(HF)で軽く表面をエッチングし、基板温度を380℃に上げ、TEOSを用いたPECVDで約400nmの二酸化ケイ素(SiO2)膜を堆積して保護絶縁膜及び層間絶縁膜21とする。
次に、この保護絶縁膜及び層間絶縁膜21に接続孔としてのコンタクトホール44を開口し、金属配線材料を堆積して第2の金属配線45とする。ここでは、Ti/TiN/Al−Si/TiN/Tiで総膜厚約400nmとする。これを所定のパターンに加工することにより、図8にも示すように、絶縁基板25上に単結晶Siの半導体基板40を有する半導体装置50が完成する。
なお、上記の半導体装置50では、第1の金属配線42から直接第2の金属配線45に接続されるものとなっていたが、上記第2の金属配線45は、必ずしもこれに限らず、例えば、図11に示すように、ゲート層2aからなる中継用電極を介して第1の金属配線層42に接続してもよく、この場合は、第2の金属配線45をゲート層2aからなる中継用電極に接続するためのコンタクトホールが浅くできるため、歩留まりが向上する。すなわち、第1の金属配線42をゲートへのコンタクトホールを介して接続する一方、その裏面側で第2の金属配線45と接続する。
このように、本実施の形態の半導体基板50は、絶縁基板25と、該絶縁基板25上に形成された単結晶Si半導体素子とを含んでいる。
そして、単結晶Si半導体素子は、絶縁基板25の上方に形成されたゲート電極2と、このゲート電極2上に形成されたゲート絶縁膜3と、このゲート絶縁膜3上に形成された、チャネル領域17、ソース領域4及びドレイン領域5を含む単結晶Si層からなる活性層6と、活性層6の周囲に形成されたLOCOS酸化膜7と、活性層6及びLOCOS酸化膜7上に形成された保護絶縁膜及び層間絶縁膜21とを有し、さらに、絶縁基板25とゲート電極2との間に形成された絶縁膜としての層間絶縁膜43と、この層間絶縁膜43の下面側に形成された少なくとも1層の第1の金属配線42・42と、保護絶縁膜及び層間絶縁膜21上に形成され、第1の金属配線42・42に接続された第2の金属配線45とを有している。
したがって、第2の金属配線45を有する半導体装置50を形成することができる。また、この半導体基板40を絶縁基板25に接合することにより、半導体装置50を製造することができる。
ところで、第1の配線層を形成する場合に、上記の場合を含め、一般に集積回路の集積密度を向上させるには、複数の配線層を形成しスペースを効率よく使用する必要がある。しかし、これは素子領域が微小になってくると、配線パターンができ難くなるからである。
そこで、本実施の形態の半導体基板40及び半導体装置50では、平坦化絶縁膜1の下面側に形成された少なくとも1層の第1の金属配線42・42と、保護絶縁膜及び層間絶縁膜21上に形成され、第1の金属配線42・42に接続された第2の金属配線45とを有している。
したがって、素子領域の裏面側の空間を利用して効率的に配線を引き回す事が可能となり集積密度を高めることができる。
また、本実施の形態の半導体基板40では、平坦化絶縁膜1上に、少なくとも1層の配線層としての第1の金属配線42・42が形成されているので、この第1の金属配線42・42をソース領域4及びドレイン領域5からの外部取り出し用電極とすることができる。なお、図6においては、第1の金属配線42・42は、一層であるが、必ずしもこれに限らず、複数の金属配線層を設けることが可能である。
また、本実施の形態の半導体基板40及び半導体装置50並びにそれらの製造方法では、第1の金属配線42・42は、耐熱温度(融点又はSiとの反応温度のいずれか低い方)が略500℃以上の材料からなっているので、製造工程において、第1の金属配線42・42が融解等することがない。
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の半導体基板は、上記課題を解決するために、チャネル領域、ソース領域及びドレイン領域を含む活性層を有し、ウエル構造及びチャネルストップ領域を有しない単結晶Si基板と、上記単結晶Si基板上に形成されたゲート絶縁膜と、上記ゲート絶縁膜の上に形成されたゲート電極と、上記活性層の周囲の上記単結晶Si基板上に形成された、上記ゲート絶縁膜よりも膜厚の厚いLOCOS酸化膜と、上記ゲート電極及びLOCOS酸化膜上に形成された絶縁膜とを有することを特徴としている。
また、本発明の半導体基板の製造方法は、上記課題を解決するために、単結晶Si基板における素子領域外にLOCOS酸化膜を形成する工程と、上記単結晶Si基板における素子領域にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上にゲート電極を形成する工程と、上記単結晶Si基板における素子領域に、選択的に不純物注入を行うことによってソース領域及びドレイン領域とチャネル領域とを形成して、上記チャネル領域、ソース領域及びドレイン領域を含む活性層を形成する工程と、上記ゲート電極、ゲート絶縁膜及びLOCOS酸化膜上に、上面がCMP等により平坦化された絶縁膜を形成する工程と、上記平坦化絶縁膜を介して、水素イオン及び不活性元素イオンの中から選ばれた1又は複数のイオンの注入を行うことにより、上記単結晶Si基板中の所定の深さにイオン注入層を形成する工程とを含むことを特徴としている。
また、本発明の半導体基板の製造方法は、上記課題を解決するために、単結晶Si基板における素子領域外にLOCOS酸化膜を形成する工程と、上記単結晶Si基板における素子領域にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上にゲート電極を形成する工程と、上記単結晶Si基板における素子領域に、選択的に不純物注入を行うことによってソース領域及びドレイン領域とチャネル領域とを形成して、上記チャネル領域、ソース領域及びドレイン領域を含む活性層を形成する工程と、上記ゲート電極、ゲート絶縁膜及びLOCOS酸化膜上に、上面が平坦化された絶縁膜を形成する工程と、上記平坦化絶縁膜を介して、水素イオン及び不活性元素イオンの中から選ばれた1又は複数のイオンの注入を行うことにより、上記単結晶Si基板中の所定の深さにイオン注入層を形成する工程とを含むことを特徴としている。
また、本発明の半導体基板の製造方法は、上記課題を解決するために、単結晶Si基板における素子領域外にLOCOS酸化膜を形成する工程と、上記単結晶Si基板における素子領域にゲート絶縁膜を形成する工程と、上記ゲート絶縁膜上にゲート電極を形成する工程と、上記単結晶Si基板における素子領域に、選択的に不純物注入を行うことによってソース領域及びドレイン領域とチャネル領域とを形成して、上記チャネル領域、ソース領域及びドレイン領域を含む活性層を形成する工程と、上記ゲート電極、ゲート絶縁膜及びLOCOS酸化膜上に、上面が平坦化された第1の絶縁膜を形成する工程と、上記平坦化された第1の絶縁膜を介して、水素イオン及び不活性元素イオンの中から選ばれた1又は複数のイオンの注入を行うことにより、上記単結晶Si基板中の所定の深さにイオン注入層を形成する工程と、上記第1の絶縁膜の上方に、直接又は別途形成される層間絶縁膜を介して、少なくとも1層の第1の配線層を形成する工程と、上記第1の配線層上に、第2の絶縁膜を形成する工程とを含むことを特徴としている。
上記の発明によれば、半導体基板は、チャネル領域、ソース領域及びドレイン領域を含む活性層を有し、ウエル構造及びチャネルストップ領域を有しない単結晶Si基板を用いている。
したがって、単結晶Siからなるので、高性能で特性ばらつきの少ないデバイス性能を有する半導体を形成することができる。
また、本発明では、従来のウエル、チャネルストップ、ウエルコンタクトが存在しないので、素子領域の面積を小さくすることができ、素子領域の微細化により、集積密度を高めることができ、高度に集積化した半導体基板となる。さらに、従来のウエルが存在しないので、深さ方向についてもウエルが存在しない分だけ浅くできる。この結果、半導体素子を薄膜に形成することができるので、半導体装置を形成した場合に、例えば、他の多結晶SiからなるTFTとの共存を図り、両者間を薄膜にて相互配線して接続することが可能となる。さらに、薄膜に形成することができるので、大型のガラス基板等の絶縁基板においても、高精度のフォトリソグラフィなしに、微細な単結晶Siデバイスの素子分離を実現することができる。さらに、ウエル等を形成しないので、製造工程も簡単である。
また、本発明では、活性層の周囲を取囲むようにゲート絶縁膜よりも膜厚の厚いLOCOS酸化膜が形成されている。したがって、このLOCOS酸化膜によって、確実に素子分離が達成される。
この結果、大型絶縁基板に非単結晶Si半導体素子と単結晶Si半導体素子とを形成し、高性能なシステムを集積化した半導体装置を製造する場合に、単結晶Si部分の製造工程を簡略化し、かつ大型絶縁基板に転写した後、高精度のフォトリソグラフィなしに微細な単結晶Si半導体素子の素子分離を実現し得る半導体基板及びその製造方法を提供することができる。
また、本発明の半導体基板は、上記記載の半導体基板において、前記活性層のソース領域及びドレイン領域は、LDD構造を有していることを特徴としている。
したがって、ドレイン近傍の不純物の濃度分布の変化が緩やかになり、ドレイン領域近傍での電界の強度を低減でき、信頼性向上に寄与できる。
また、本発明の半導体基板は、上記記載の半導体基板において、前記絶縁膜の上面がCMP等で高度に平坦化されていることを特徴としている。
したがって、絶縁膜の上に、平坦な例えばガラス基板等の絶縁基板を接合することができる。
また、本発明の半導体基板は、上記記載の半導体基板において、前記絶縁膜上に、少なくとも1層の配線層が形成されていることを特徴としている。
上記の発明によれば、絶縁膜上に、少なくとも1層の例えば金属からなる配線層が形成されているので、この配線層により他の回路や電源等と接続することができる。
また、本発明の半導体基板は、上記記載の半導体基板において、前記LOCOS酸化膜の膜厚が、略30nm以上、かつ略200nm以下であることを特徴としている。
すなわち、通常のMOSLSIでは、約500nm以上、少なくとも300nm以上のLOCOS酸化膜を形成するのに対し、本発明では、一桁薄い、略30nm以上、かつ略1/2の200nm以下のLOCOS膜をフィールド領域として成長させる。
これによって、酸化処理時間を大幅に短縮でき、ウエット酸化でなくドライ酸化で処理が実用的水準で可能となり、特に、酸化膜端の酸化に伴う応力を大幅に緩和でき、特性の安定したトランジスタを形成できる。また、酸化膜が薄くてすむため、バーズビーク(Bird's Beak)を低減でき、微細なトランジスタの素子領域を精度よく定義できる。
また、本発明の半導体基板は、上記記載の半導体基板において、前記単結晶Si基板中の所定の深さに、水素イオン及び不活性元素イオンの中から選ばれた1又は複数のイオンの注入により形成されたイオン注入層が形成されていることを特徴としている。なお、上記所定の深さとは、形成する単結晶Si基板の目標の厚さに応じて決定すればよい。
上記の発明によれば、単結晶Si基板中の所定の深さに、水素イオン及び不活性ガスイオンの中から選ばれた1又は複数のイオンの注入により形成されたイオン注入層が形成されているので、熱処理すると、イオン注入層においてSiが劈開分離し薄膜化することができる。このようにすることにより、例えば大型絶縁基板等の上に非単結晶Siと共存する薄膜デバイスを転写することができる。
また、本発明の半導体基板は、上記記載の半導体基板において、前記イオン注入層が、前記LOCOS酸化膜よりも下方の上記単結晶Si基板中における所定の深さに形成されていることを特徴としている。
上記の発明によれば、イオン注入層が、前記LOCOS酸化膜よりも下方の上記単結晶Si基板中における所定の深さに形成されているので、劈開分離し薄膜化した単結晶Si薄膜表面をLOCOS酸化膜の注入側表面までエッチバックすることにより、素子分離がなされ、最終的なデバイスのリーク電流を低減することができる。
また、本発明の半導体基板の製造方法は、上記記載の半導体基板の製造方法において、前記LOCOS酸化膜をドライ酸化により形成することを特徴としている。
上記の発明によれば、LOCOS酸化膜を薄膜に形成できるので、ドライ酸化により形成することができ、酸化膜端の酸化に伴う応力を大幅に緩和できるので、特性の安定したトランジスタを形成できる。
また、本発明の半導体装置は、上記課題を解決するために、絶縁基板と、該絶縁基板上に形成された単結晶Si半導体素子とを含む半導体装置であって、上記単結晶Si半導体素子は、上記絶縁基板の上方に形成されたゲート電極と、上記ゲート電極上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成された、チャネル領域、ソース領域及びドレイン領域を含む単結晶Si層からなる活性層と、上記活性層の周囲に形成されたLOCOS酸化膜と、上記活性層及びLOCOS酸化膜上に形成された層間絶縁膜とを有することを特徴としている。
上記の発明によれば、半導体装置は、絶縁基板と、該絶縁基板上に形成された単結晶Si半導体素子とを含んでいるので、例えば、ガラス板等の絶縁基板と単結晶Si半導体素子とが一体となっている。
そして、単結晶Si半導体素子は、絶縁基板の上方に形成されたゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された、チャネル領域、ソース領域及びドレイン領域を含む単結晶Si層からなる活性層と、活性層の周囲に形成されたLOCOS酸化膜と、活性層及びLOCOS酸化膜上に形成された層間絶縁膜とを有している。
この結果、大型絶縁基板に非単結晶Si半導体素子と単結晶Si半導体素子とを形成し、高性能なシステムを集積化した半導体装置を製造する場合に、単結晶Si部分の製造工程を簡略化し、かつ大型絶縁基板に転写した後、高精度のフォトリソグラフィなしに微細な単結晶Si半導体素子の素子分離を実現し得る半導体装置を提供することができる。
また、本発明の半導体装置は、上記記載の半導体装置において、前記層間絶縁膜上に形成され、該層間絶縁膜に設けられた接続孔を通して、前記ソース領域及びドレイン領域に接続された配線層を有することを特徴としている。
また、本発明の半導体装置の製造方法は、上記課題を解決するために、前記半導体基板の製造方法により製造された半導体基板を、絶縁基板上に接合する工程と、熱処理を行うことにより、前記イオン注入層を境として前記単結晶Si基板を分割して、単結晶Si基板の一部を剥離する単結晶Si基板剥離工程と、上記絶縁基板上の上記単結晶Si基板をエッチングして、上記LOCOS酸化膜の表面を露出させる工程と、前記活性層及びLOCOS酸化膜上に保護絶縁膜及び層間絶縁膜を形成する工程と、上記層間絶縁膜上に、該保護絶縁膜及び層間絶縁膜に形成された接続孔を通して、前記ソース領域及びドレイン領域と接続された配線層を形成する工程とを含むことを特徴としている。
上記の発明によれば、保護絶縁膜及び層間絶縁膜上に形成され、該保護絶縁膜及び層間絶縁膜に設けられた接続孔を通して、ソース領域及びドレイン領域に接続された配線層を有している。
したがって、これにより、他の回路や電源等と接続する配線層を有する半導体装置となる。また、非単結晶Si半導体素子を有する半導体基板を絶縁基板上に接合し薄膜化した後、配線層を形成することができる。
この結果、大型絶縁基板に非単結晶Si半導体素子と単結晶Si半導体素子とを形成し、高性能なシステムを集積化した半導体装置を製造する場合に、単結晶Si部分の製造工程を簡略化し、かつ大型絶縁基板に転写した後、高精度のフォトリソグラフィなしに微細な単結晶Si半導体素子の素子分離を実現し得る半導体装置及びその製造方法を提供することができる。
また、本発明の半導体装置は、上記課題を解決するために、絶縁基板と、該絶縁基板上に形成された単結晶Si半導体素子とを含む半導体装置であって、上記単結晶Si半導体素子は、上記絶縁基板の上方に形成されたゲート電極と、上記ゲート電極上に形成されたゲート絶縁膜と、上記ゲート絶縁膜上に形成された、チャネル領域、ソース領域及びドレイン領域を含む単結晶Si層からなる活性層と、上記活性層の周囲に形成されたLOCOS酸化膜と、上記活性層及びLOCOS酸化膜上に形成された保護絶縁膜及び層間絶縁膜とを有し、さらに、上記絶縁基板とゲート電極との間に形成された絶縁膜と、上記絶縁膜の下面側に形成された少なくとも1層の第1の配線層と、上記層間絶縁膜上に形成され、上記第1の配線層に接続された第2の配線層とを有することを特徴としている。
また、本発明の半導体装置の製造方法は、上記課題を解決するために、前記半導体基板の製造方法により製造された半導体基板を、絶縁基板上に接合する工程と、熱処理を行うことにより、前記イオン注入層を境として前記単結晶Si基板を分割して、単結晶Si基板の一部を剥離する単結晶Si基板剥離工程と、上記絶縁基板上の上記単結晶Si基板をエッチングして、上記LOCOS酸化膜の表面を露出させる工程と、前記活性層及びLOCOS酸化膜上に保護絶縁膜及び層間絶縁膜を形成する工程と、上記保護絶縁膜及び層間絶縁膜上に、前記第1の配線層と接続された第2の配線層を形成する工程とを含むことを特徴としている。
ところで、金属配線層を形成する場合に、上記の場合を含め、一般に集積回路の集積密度を向上させるには、複数の配線層を形成しスペースを効率よく使用する必要が有る。これは、素子領域が微小になってくると、現実問題として、素子領域の直上に外部取り出し用電極が密集することになり、配線パターンができ難くなるからである。
そこで、本発明の半導体装置では、絶縁膜の下面側に形成された少なくとも1層の第1の配線層と、層間絶縁膜上に形成され、第1の配線層に接続された第2の配線層とを有している。
したがって、素子領域の裏面側の空間を利用して効率的に配線を引き回す事が可能となり集積密度を高めることができる。
また、本発明の半導体装置は、上記記載の半導体装置において、前記活性層の上面は、前記LOCOS酸化膜の上面よりも低い位置にあることを特徴としている。
上記の発明によれば、活性層の上面は、LOCOS酸化膜の上面よりも低い位置まで、劈開分離し薄膜化した単結晶Si薄膜表面をエッチバックすることにより、最終的なデバイスのリーク電流を低減することができる。
また、本発明の半導体装置は、上記記載の半導体装置において、前記活性層の端部は、前記LOCOS酸化膜の端部の傾斜部に重なるように形成されていることを特徴としている。
上記の発明によれば、活性層の端部は、LOCOS酸化膜の端部の傾斜部に重なるように形成されているので、素子分離された構造が実現し、かつ、従来の島エッチでのSi島端の欠陥と応力に由来するリーク電流とを低減することができる。
また、本発明の半導体装置は、上記記載の半導体装置において、前記第1の配線層は、耐熱温度(融点又はSiとの反応温度のいずれか低い方)が略500℃以上の材料からなっていることを特徴としている。
上記の発明によれば、第1の配線層は、耐熱温度(融点又はSiとの反応温度のいずれか低い方)が略500℃以上の材料からなっているので、製造工程において、第1の配線層が融解等することがない。
また、本発明の半導体装置は、上記記載の半導体装置において、前記絶縁基板の一部の領域に前記単結晶Si半導体素子が形成されている一方、他の領域に、トランジスタを構成する非単結晶Si半導体素子が形成されていることを特徴としている。
したがって、絶縁基板上において、単結晶Si半導体素子と非単結晶Si半導体素子とを共存させることができる。
また、本発明の半導体装置は、上記記載の半導体装置において、前記非単結晶Si半導体素子の少なくとも一部は、表示部を構成する各画素のスイッチングトランジスタ等を構成するものである一方、前記単結晶Si半導体素子により構成されるトランジスタは、表示部を駆動する表示駆動回路又は該表示駆動回路に所定の信号を出力するための処理回路等を構成するものであって、表示装置の構成基板として用いられることを特徴としている。
すなわち、従来では、液晶表示装置等の表示装置においては、ガラス基板等の絶縁基板に非単結晶Si半導体素子からなる各画素のスイッチングトランジスタを形成し、さらにその配線パターンを形成した後、表示部を駆動する表示駆動回路又は該表示駆動回路に所定の信号を出力するための処理回路については、単結晶Si半導体素子からなるCOGやCOFにより実装し、その後、上記配線パターンに接続するものであった。或いは、外部のプリント基板等から供給するものであった。
しかし、本発明によれば、非単結晶Si半導体素子の少なくとも一部は、表示部を構成する各画素のスイッチングトランジスタを構成するものであり、また、単結晶Si半導体素子により構成されるトランジスタは、表示部を駆動する表示駆動回路又は該表示駆動回路に所定の信号を出力するための処理回路等を構成するものである。
したがって、絶縁基板に、非単結晶Si半導体素子の少なくとも一部と単結晶Si半導体素子の一部を形成した後、両者の配線層を形成することができる。この結果、生産性が高く、かつ高品質の表示装置を形成するための半導体装置を提供することができる。
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記半導体基板及び絶縁基板の表面を、過酸化水素水を含むSC1等の洗浄水により洗浄することによって、又は酸素を含むプラズマに曝すことによって活性化した後、前記基板の接合工程を行うことを特徴としている。
これにより、半導体基板と絶縁基板とを、ファンデアワールス(Van der Waals)力及び水素結合により、接着剤なしで接合することができる。
また、本発明の半導体装置の製造方法は、上記記載の半導体装置の製造方法において、前記単結晶Si基板剥離工程における熱処理を、略250℃以上かつ略600℃以下の温度で行うことを特徴としている。
上記の発明によれば、単結晶Si基板剥離工程における熱処理を、略250℃以上かつ略600℃以下の温度で行う。
これにより、単結晶Si半導体素子を例えば水素イオンがSiから離脱する温度まで加熱し、絶縁基板に対する接合強度を高めることができると共に、イオン注入層を境に単結晶Si基板の一部を劈開剥離させることができる。